KR102238323B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102238323B1
KR102238323B1 KR1020140132077A KR20140132077A KR102238323B1 KR 102238323 B1 KR102238323 B1 KR 102238323B1 KR 1020140132077 A KR1020140132077 A KR 1020140132077A KR 20140132077 A KR20140132077 A KR 20140132077A KR 102238323 B1 KR102238323 B1 KR 102238323B1
Authority
KR
South Korea
Prior art keywords
layer
display device
moisture barrier
electrode
barrier layer
Prior art date
Application number
KR1020140132077A
Other languages
English (en)
Other versions
KR20160039106A (ko
Inventor
이승민
신현수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140132077A priority Critical patent/KR102238323B1/ko
Publication of KR20160039106A publication Critical patent/KR20160039106A/ko
Application granted granted Critical
Publication of KR102238323B1 publication Critical patent/KR102238323B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시장치는 플렉서블 기판, 수분방지층, 박막트랜지스터, 유기발광 다이오드를 포함한다. 수분방지층은 산화물 반도체로 이루어진다. 박막트랜지스터는 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함한다. 유기발광다이오드는 제1 전극, 발광층 및 제2 전극을 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 보다 자세하게는 수소나 수분 차단 성능이 우수하면서 박형인 표시장치를 구현하고 신뢰성을 향상시킬 수 있는 표시장치에 관한 것이다.
최근, 표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Device) 등과 같은 여러 가지의 디스플레이가 실용화되고 있다. 이들 중, 유기전계발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 표시장치로 주목받고 있다.
표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막트랜지스터를 각 화소 전극에 연결하고 박막트랜지스터의 게이트 전극에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
일반적으로 표시장치는 유리 등의 기판 위에 박막트랜지스터를 제작하여 소자를 구현한다. 이 중 플렉서블 표시장치를 제작하기 위해서 다양한 플렉서블 기판 위에 박막트랜지스터를 제작하는 방법이 실험되고 있다. 그러나 플렉서블 기판 위에 직접 박막트랜지스터를 형성하기 위해서는 저온 공정이 필요하므로, 소자 특성에 한계가 있다. 이를 극복하기 위해 유리 기판을 캐리어(Carrier) 기판으로 사용하여 유리 위에 폴리이미드와 같은 플렉서블 물질을 코팅한 후 소자를 제작하여 고온 공정이 가능하도록 하는 방법이 상용화되고 있다. 이와 같은 공정은 기존 유리 기판을 사용하는 공정에 일부 장비만 투입하여 동일한 공정을 진행할 수 있는 장점이 있다.
그러나 플렉서블 물질은 기존 공정에서 사용하는 무기물이 아닌 유기물로 물질 내부에 수소나 수분을 가지고 있고, 이 수소나 수분이 박막트랜지스터의 소자 특성과 유기발광소자의 수명을 열화 시킬 수 있다. 이를 해결하기 위해, 플렉서블 기판 위에 수소나 수분을 차단할 수 있는 베리어를 사용하며, 무기물인 실리콘 질화물(SiNx)과 실리콘 산화물(SiOx)을 다층으로 적층하는 구조를 주로 사용한다.
도 1은 종래 표시장치를 나타낸 단면도이다. 도 1을 참조하면, 종래 플렉서블 표시장치(100)는 유리 기판(110) 위에 플렉서블 물질인 폴리이미드층(115)이 형성되고, 그 위에 실리콘 질화물층(120a)들과 실리콘 산화물층(120b)이 교대로 적층된 수분방지층(120)이 형성된다. 수분방지층(120) 상에 게이트 절연막(135)을 사이에 두고 액티브층(130)과 게이트 전극(140)이 형성된다. 그 위에 액티브층(130)을 노출하는 콘택홀(147)을 구비한 층간 절연막(145)이 형성되고, 소스 전극(150a)과 드레인 전극(150b)이 형성되어 박막트랜지스터를 구성한다. 박막트랜지스터 상에 패시베이션막(160)이 위치하고, 비어홀(165)을 통해 드레인 전극(150b)과 연결된 제1 전극(170)이 형성된다. 제1 전극(170) 상에 뱅크층(175)이 위치하고 개구부(177)를 통해 발광층(180)과 제2 전극(190)이 형성된다.
전술한 종래 플렉서블 표시장치는 실리콘 질화물층들과 실리콘 산화물층들이 교대로 적층된 수분방지층이 형성된다. 여기서, 실리콘 질화물층은 수소나 수분을 차단하는 역할을 하며, 실리콘 산화물층은 실리콘 질화물층의 박막 스트레스(Stress)를 조절하는 역할을 한다. 특히, 이들 다층 구조의 수분방지층은 외부의 수소나 수분을 차단하는 성능을 확보하기 위해 각 층이 500 내지 2000Å 정도로 매우 두껍다. 따라서, 플렉서블 표시장치의 두께가 두껍게 된다. 또한, 수분방지층이 다층 구조로 형성되면 층들 간에 스트레스로 인해 플렉서블 기판이 말리는 등의 어려움이 있다.
본 발명은 수소나 수분 차단 성능이 우수하면서 박형인 표시장치를 구현하고 신뢰성을 향상시킬 수 있는 표시장치를 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시장치는 플렉서블 기판, 수분방지층, 박막트랜지스터, 유기발광 다이오드를 포함한다. 수분방지층은 산화물 반도체로 이루어진다. 박막트랜지스터는 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함한다. 유기발광다이오드는 제1 전극, 발광층 및 제2 전극을 포함한다.
본 발명의 실시예에 따른 표시장치는 산화물 반도체로 이루어진 수분방지층을 구비함으로써, 외부로부터 침투되는 수소나 수분을 차단하여 소자의 신뢰성을 향상시킬 수 있다. 또한, 수분방지층의 두께가 매우 얇기 때문에 박형의 표시장치를 구현할 수 있는 이점이 있다.
도 1은 종래 표시장치를 나타낸 단면도.
도 2는 본 발명의 제1 실시예에 따른 표시장치를 나타낸 단면도.
도 3은 본 발명의 제2 실시예에 따른 표시장치를 나타낸 단면도.
도 4는 본 발명의 제3 실시예에 따른 표시장치를 나타낸 단면도.
도 5a 내지 도 5d는 본 발명의 제1 실시예에 따른 표시장치의 제조방법을 공정별로 나타낸 도면.
도 6a는 종래 표시장치에 구비된 다층 수분방지층의 뎁쓰 프로파일을 측정한 그래프이고, 도 6b는 본 발명의 표시장치에 구비된 IGZO 수분방지층의 뎁쓰 프로파일을 측정한 그래프.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시 예들을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제1 실시예에 따른 표시장치를 나타낸 단면도이다. 하기에서는 본 발명의 표시장치의 실시예로 플렉서블한 유기발광표시장치의 하나의 서브픽셀을 예로 설명한다. 다만, 본 발명은 이에 한정되지 않으며 액정표시장치 등의 평판표시장치에도 적용할 수 있다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 표시장치(200)는 플렉서블 기판(215) 상에 수분방지층(220)이 위치한다. 플렉서블 기판(215)은 내열성이 우수한 폴리에틸렌 나프탈레이트(Poly ethylene naphthalate; PEN), 폴리에틸렌테레프탈레이트(Ploy ethylene terephthalate; PET), 폴리에틸렌에테르프탈레이트(poly ethylene ether phthalate), 폴리카보네이트(poly carbonate; PC), 폴리아릴레이트(polyarylate), 폴리에테르이미드(polyether imide), 폴리에테르술폰산(polyether sulfonate), 폴리이미드(polyimide) 또는 폴리아크릴레이트(polyacrylate)에서 선택된 적어도 하나의 유기물 등의 기판을 사용한다. 본 제1 실시예에서는 외부 광을 차단할 수 있는 불투명한 플렉서블 기판(215)을 구비한다.
상기 수분방지층(220)은 외부의 수분과 수소의 침투는 방지하는 것으로 산화물 반도체(Oxide semi-conductor)로 이루어진다. 수분방지층(220)으로 사용 가능한 산화물 반도체로는 인듐(In), 갈륨(Ga), 아연(Zn), 알루미늄(Al), 주석(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 적어도 하나 이상의 금속을 포함한다. 예를 들어, 수분방지층(220)으로 사용 가능한 산화물 반도체는 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 아연 주석 산화물(ZnSnO) 또는 인듐 갈륨 아연 산화물(IGZO) 등 일 수 있으나, 바람직하게는 IGZO일 수 있다.
상기 수분방지층(220)은 하나의 산화물 반도체 재료로 단일층의 구조를 이루거나, 서로 다른 산화물 반도체 재료로 다층 구조를 이룰 수 있다. 수분 방지층(220)이 다층 구조를 이룰 경우, 두께를 매우 얇게 형성하여 표시장치가 두꺼워지는 것을 방지한다. 따라서, 수분방지층(220)은 10 내지 500Å의 두께로 이루어진다. 여기서, 수분방지층(220)의 두께가 10Å 이상이면, 외부로부터 수분과 수소가 침투하는 것을 방지할 수 있고, 수분방지층(220)의 두께가 500Å 이하이면, 수분방지층(220)을 형성하는 공정 시간을 줄이고 박형의 표시장치를 구현할 수 있는 이점이 있다.
한편, 상기 수분방지층(220) 상에 버퍼층(225)이 위치한다. 버퍼층(225)은 하부로부터 침투될 수 있는 불순물을 방지하기 위한 것으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)로 이루어진다. 특히, 본 발명에서는 표시장치의 박형화를 위해 단일층의 버퍼층(225)을 사용하나, 이에 한정되는 것은 아니다.
버퍼층(225) 상에 액티브층(230)이 위치한다. 액티브층(230)은 산화물 반도체로 형성된 것으로, 전술한 수분방지층(220)의 산화물 반도체 재료로 이루어진다. 예를 들어, 액티브층(230)은 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 아연 주석 산화물(ZnSnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4) 중 어느 하나의 산화물 반도체로 이루어질 수 있다. 일반적으로 산화물 반도체로 이루어진 액티브층(230)은 외부의 광 혹은 내부의 광에 의해 광 전류가 발생되어 누설전류가 생기는 문제가 있다. 이를 위해 광을 차단하는 차광막을 액티브층(230)의 하부에 구비한다. 반면, 본 발명의 제1 실시예에서는 플렉서블 기판(215)이 외부 광을 차단할 수 있는 불투명한 기판을 사용하기 때문에 차광막을 구비하지 않는다. 그러나, 본 발명은 이에 한정되지 않으며 불투명한 플렉서블 기판을 사용해도 차광막을 추가로 구비할 수도 있다.
상기 액티브층(230) 상에 게이트 절연막(235)이 위치한다. 게이트 절연막(235)은 게이트 전극과 액티브층(230)을 절연시키는 것으로 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)로 이루어진다. 게이트 절연막(235) 상에 게이트 전극(240)이 위치한다. 게이트 전극(240)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진다.
상기 게이트 전극(240) 상에 하부의 구조를 절연시키는 층간 절연막(245)이 위치한다. 층간 절연막(245)은 전술한 게이트 절연막(235)과 동일하게 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)로 이루어진다. 층간 절연막(245)은 액티브층(230)의 양측 일부를 노출하는 콘택홀(247)이 구비된다. 층간 절연막(245) 상에 소스 전극(250a)과 드레인 전극(250b)이 위치한다. 소스 전극(250a)과 드레인 전극(250b)은 층간 절연막(245)에 형성된 콘택홀(247)을 통해 액티브층(230)에 각각 연결된다. 소스 전극(250a)과 드레인 전극(250b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진다. 따라서, 액티브층(230), 게이트 전극(240), 소스 전극(250a) 및 드레인 전극(250b)을 포함하는 박막트랜지스터(TFT)가 구성된다.
한편, 박막트랜지스터(TFT) 상에 패시베이션막(260)이 위치한다. 패시베이션막(260)은 하부에 위치한 박막트랜지스터(TFT) 등의 소자를 보호하는 것으로 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)로 이루어진다. 패시베이션막(260)은 드레인 전극(250b)을 노출하는 비어홀(265)이 구비된다. 패시베이션막(260) 상에 제1 전극(270)이 위치한다. 제1 전극(270)은 화소 전극으로 패시베이션막(260)에 구비된 비어홀(265)을 통해 박막트랜지스터(TFT)의 드레인 전극(250b)에 연결된다. 제1 전극(270)은 일함수가 높은 투명도전막으로 이루어지며, 예를 들어, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등으로 이루어진다.
제1 전극(270) 상에 뱅크층(275)이 위치한다. 뱅크층(275)은 제1 전극(270)의 에지부를 덮으며 각 서브픽셀을 구획하는 역할을 하는 것으로, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 뱅크층(275)은 하부의 제1 전극(270)을 노출하는 개구부(277)가 구비된다. 뱅크층(275)과 제1 전극(270) 상에 발광층(280)이 위치한다. 발광층(280)은 적색, 녹색 및 청색 중 어느 하나 이상의 색을 발광할 수 있다. 발광층(280)은 제1 전극(270)으로부터 주입되는 정공과 제2 전극으로부터 주입되는 전자의 이동을 원활하게 하기 위해, 정공주입층, 정공수송층, 전자수송층, 전자주입층 중 적어도 하나를 더 포함할 수 있다. 발광층(280)을 포함하는 플렉서블 기판(215) 상에 제2 전극(290)이 위치한다. 제2 전극(290)은 일함수가 낮은 금속들로 이루어지며 예를 들어, 알루미늄(Al), 은(Ag), 마그네슘(Mg), 칼슘(Ca) 등일 수 있다. 따라서, 제1 전극(270), 발광층(280) 및 제2 전극(290)을 포함하는 유기발광 다이오드(OLED)가 구성된다.
전술한 바와 같이, 본 발명의 제1 실시예에 따른 표시장치는 산화물 반도체로 이루어진 수분방지층을 구비함으로써, 외부로부터 침투되는 수소나 수분을 차단하여 소자의 신뢰성을 향상시킬 수 있다. 또한, 수분방지층의 두께가 매우 얇기 때문에 박형의 표시장치를 구현할 수 있는 이점이 있다.
도 3은 본 발명의 제2 실시예에 따른 표시장치를 나타낸 단면도이며, 도 4는 본 발명의 제3 실시예에 따른 표시장치를 나타낸 단면도이다. 하기에서는 전술한 제1 실시예와 동일한 구성에 대해 동일한 도면부호를 붙여 그 설명을 생략하기로 한다.
도 3을 참조하면, 본 발명의 제2 실시예에 따른 표시장치(200)는 플렉서블 기판(215) 상에 수분방지층(220)이 위치한다. 여기서, 본 발명의 제2 실시예에서는 전술한 제1 실시예와 달리, 플렉서블 기판(215)이 광이 투과되는 투명한 플렉서블 기판(215)을 구비한다. 투명한 플렉서블 기판(215)은 예를 들어, 클리어 폴리이미드 필름(clear polyimide film)과 같이 상용되고 있는 재료를 사용할 수 있다.
상기 플렉서블 기판(215) 상에 차광층(LS)이 위치하여 액티브층(230)에 외부 광이 조사되어 누설전류가 발생하는 것을 방지한다. 차광층(LS)은 광을 차단하는 블랙 재료 예를 들어 카본 블랙을 포함하는 블랙 수지(resin) 등으로 이루어진다. 또한, 차광층(LS)은 금속 혹은 반도체로 이루어져, 게이트 전극과 연결되어 듀얼 게이트로 작용될 수도 있다. 차광층(LS)은 액티브층(230)에 광이 조사되지 않도록 액티브층(230)에 대응되도록 위치한다.
상기 차광층(LS) 상에 수분방지층(220)이 위치한다. 수분방지층(220)은 전술한 제1 실시예와 동일하므로 설명을 생략한다. 수분방지층(220) 상에 버퍼층(225)이 위치하고 버퍼층(225) 상에 액티브층(230), 게이트 절연막(235), 게이트 전극(240), 층간 절연막(245), 소스 전극(250a), 드레인 전극(250b)을 포함하는 박막트랜지스터(TFT)가 위치한다. 박막트랜지스터(TFT) 상에 패시베이션막(260)이 위치하고, 그 위에 제1 전극(270), 뱅크층(275), 발광층(280) 및 제2 전극(290)을 포함하는 유기발광 다이오드(OLED)가 위치한다.
전술한 본 발명의 제2 실시예에서는 발광층(280)의 광이 투명한 플렉서블 기판(215)으로 방출되도록하는 배면 발광형 표시장치(200)를 구현하기 위한 것으로, 투명한 플렉서블 기판(215)을 구비하여 액티브층(230)에 외부 광이 조사되는 것을 방지하고자 차광층(LS)을 구비한다. 따라서, 배면 발광형 표시장치에서 외부 광에 의해 액티브층에 누설전류가 발생하는 것을 방지하고, 수분방지층으로 인해 외부의 수분과 수소가 침투되는 것을 방지하여 소자의 신뢰성을 향상시킨다.
한편, 도 4를 참조하면, 본 발명의 제3 실시예에 따른 표시장치(200)는 전술한 제2 실시예에서 수분방지층(220)과 플렉서블 기판(215) 사이에 평탄화층(217)을 더 포함한다. 평탄화층(217)은 차광층(LS)으로 인해 생기는 단차를 평탄화하여, 그 위에 형성되는 수분방지층(220)의 막 특성을 향상시킬 수 있다. 평탄화층(217)은 플렉서블 기판(215)과 동일한 재료로 이루어지며, 예를 들어 내열성이 우수한 폴리에틸렌 나프탈레이트(Poly ethylene naphthalate; PEN), 폴리에틸렌테레프탈레이트(Ploy ethylene terephthalate; PET), 폴리에틸렌에테르프탈레이트(poly ethylene ether phthalate), 폴리카보네이트(poly carbonate; PC), 폴리아릴레이트(polyarylate), 폴리에테르이미드(polyether imide), 폴리에테르술폰산(polyether sulfonate), 폴리이미드(polyimide) 또는 폴리아크릴레이트(polyacrylate)에서 선택된 적어도 하나의 유기물로 이루어질 수 있다.
전술한 본 발명의 제3 실시예에 따른 표시장치는 플렉서블 기판 상에 형성된 차광층과 수분방지층 사이에 평탄화층을 더 형성하여, 수분방지층의 막 특성을 향상시켜 외부의 수소나 수분의 차단 특성을 향상시킬 수 있다.
도 5a 내지 도 5d는 본 발명의 제1 실시예에 따른 표시장치의 제조방법을 공정별로 나타낸 도면이다.
도 5a를 참조하면, 유리, 석영 등과 같은 투명한 물질로 이루어지며 평탄도가 유지되는 캐리어 기판(210) 상에 내열성이 우수한 폴리에틸렌 나프탈레이트(Poly ethylene naphthalate; PEN), 폴리에틸렌테레프탈레이트(Ploy ethylene terephthalate; PET), 폴리에틸렌에테르프탈레이트(poly ethylene ether phthalate), 폴리카보네이트(poly carbonate; PC), 폴리아릴레이트(polyarylate), 폴리에테르이미드(polyether imide), 폴리에테르술폰산(polyether sulfonate), 폴리이미드(polyimide) 또는 폴리아크릴레이트(polyacrylate)에서 선택된 적어도 하나의 유기물을 코팅하여 플렉서블 기판(215)을 형성한다. 도시하지 않았지만, 나중에 캐리어 기판(210)과 플렉서블 기판(215)을 분리하기 위해, 이들 사이에 희생층을 더 형성할 수도 있다.
상기 플렉서블 기판(215) 상에 CVD(Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition), 스퍼터링(sputtering) 증착 방법으로 산화물 반도체를 적층하여 수분방지층(220)을 형성한다. 수분방지층(220)은 인듐(In), 갈륨(Ga), 아연(Zn), 알루미늄(Al), 주석(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 적어도 하나 이상의 금속을 포함한다. 예를 들어, 수분방지층(220)으로 사용 가능한 산화물 반도체는 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 아연 주석 산화물(ZnSnO) 또는 인듐 갈륨 아연 산화물(IGZO) 등 일 수 있으나, 바람직하게는 IGZO일 수 있다.
수분방지층(220)은 하나의 산화물 반도체 재료로 단일층의 구조로 형성되거나, 서로 다른 산화물 반도체 재료로 다층 구조로 형성될 수 있다. 수분방지층(220)은 10 내지 500Å의 두께로 형성된다. 여기서, 수분방지층(220)의 두께가 10Å 이상이면, 외부로부터 수분과 수소가 침투하는 것을 방지할 수 있고, 수분방지층(220)의 두께가 500Å 이하이면, 수분방지층(220)을 형성하는 공정 시간을 줄이고 박형의 표시장치를 구현할 수 있는 이점이 있다. 이어, 수분방지층(220) 상에 CVD, PECVD 또는 스퍼터링 증착 방법으로 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 증착하여 버퍼층(225)을 형성한다.
이어, 도 5b를 참조하면, 버퍼층(225) 상에 CVD, PECVD 또는 스퍼터링 증착 방법으로 산화물 반도체를 증착하고 패터닝하여 액티브층(230)을 형성한다. 액티브층(230)은 전술한 수분방지층(220)의 산화물 반도체 재료로 형성되며, 예를 들어, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 아연 주석 산화물(ZnSnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4) 중 어느 하나의 산화물 반도체로 이루어질 수 있다. 다음, 액티브층(230) 상에 CVD, PECVD 또는 스퍼터링 증착 방법으로 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 증착하고 이어 금속을 증착하고 이를 한번에 패터닝하여 게이트 절연막(235)과 게이트 전극(240)을 형성한다. 게이트 전극(240)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다.
이어, 게이트 전극(240) 상에 CVD, PECVD 또는 스퍼터링 증착 방법으로 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 증착하여 층간 절연막(245)을 형성한다. 그리고, 층간 절연막(245)을 패터닝하여 액티브층(230)의 양측 일부를 노출하는 콘택홀(247)을 형성한다.
다음, 도 5c를 참조하면, 플렉서블 기판(215) 상에 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금을 적층하고 패터닝하여 소스 전극(250a)과 드레인 전극(250b)을 형성한다. 이때, 소스 전극(250a)과 드레인 전극(250b)은 층간 절연막(245)에 형성된 콘택홀(247)을 통해 액티브층(230)에 각각 연결된다. 따라서, 액티브층(230), 게이트 전극(240), 소스 전극(250a) 및 드레인 전극(250b)을 포함하는 박막트랜지스터(TFT)가 형성된다.
이어, 박막트랜지스터(TFT) 상에 CVD, PECVD 또는 스퍼터링 증착 방법으로 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 증착하여 패시베이션막(260)을 형성한다. 그리고, 패시베이션막(260)을 패터닝하여 드레인 전극(250b)을 노출하는 비어홀(265)을 형성한다. 이어, 패시베이션막(260) 상에 CVD, PECVD 또는 스퍼터링 증착 방법으로 투명도전막을 증착하고 패터닝하여 제1 전극(270)을 형성한다. 제1 전극(270)은 화소 전극으로 패시베이션막(260)에 구비된 비어홀(265)을 통해 박막트랜지스터(TFT)의 드레인 전극(250b)에 연결된다. 제1 전극(270)은 일함수가 높은 투명도전막으로 이루어지며, 예를 들어, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등으로 형성된다.
다음, 도 5d를 참조하면, 제1 전극(270) 상에 스핀 코팅(spin coating), 슬릿 코팅(slit coating) 등의 용액 공정을 이용하여 뱅크층(275)을 형성한다. 뱅크층(275)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 형성된다. 그리고, 뱅크층(275)을 패터닝하여 하부의 제1 전극(270)을 노출하는 개구부(277)를 형성한다. 이어, 뱅크층(275)과 제1 전극(270) 상에 열증발법(Thermal evaporation) 등으로 발광층(280)을 형성한다. 그리고, 발광층(280) 상에 CVD, PECVD 또는 스퍼터링 증착 방법으로 제2 전극(290)을 형성한다. 따라서, 제1 전극(270), 발광층(280) 및 제2 전극(290)을 포함하는 유기발광 다이오드(OLED)가 형성된다. 그리고, 최종적으로 플렉서블 기판(215)과 캐리어 기판(210)을 분리하여 본 발명의 표시장치를 제조한다.
도 6a는 종래 표시장치에 구비된 다층 수분방지층의 뎁쓰 프로파일을 측정한 그래프이고, 도 6b는 본 발명의 표시장치에 구비된 IGZO 수분방지층의 뎁쓰 프로파일을 측정한 그래프이다.
도 6a는 밑에서부터 폴리이미드층(PI), 실리콘 산화물층(SiO2), 실리콘 질화물층(SiNx), 실리콘 산화물층(SiO2), 실리콘 질화물층(SiNx), 실리콘 산화물층(SiO2)이 순차적으로 적층된 기판을 TOF-SIMS 장비를 이용하여 뎁쓰 프로파일을 측정하였다. 도 6a을 참조하면, 실리콘 산화물층에서는 H2O의 함량이 높고 실리콘 질화물층에서는 H2O의 함량이 낮지만, 다시 실리콘 산화물층에서 H2O의 함량이 높게 나타나 마지막 실리콘 산화물층 이후에는 H2O의 함량이 계속 높게 나타난다. 도 6a의 결과를 통해, 종래 실리콘 산화물과 실리콘 질화물의 다층 수분방지층은 외부의 수분과 수소를 방지하는 효과가 매우 떨어지는 것을 확인하였다.
도 6b는 밑에서부터 폴리이미드층(생략), 실리콘 산화물층(SiO2), 수분방지층(IGZO), 실리콘 산화물층(SiO2)이 순차적으로 적층된 기판을 TOF-SIMS 장비를 이용하여 뎁쓰 프로파일을 측정하였다. 도 6b를 참조하면, 맨 밑의 실리콘 산화물층(SiO2)에서는 H2O의 함량이 높게 나타나지만 IGZO 수분방지층에서 H2O의 함량이 매우 낮게 나타나고 이후의 실리콘 산화물층(SiO2)에서도 H2O의 함량이 매우 낮게 유지되었다. 도 6b의 결과를 통해, 본 발명에서 개시하는 IGZO의 산화물 반도체로 이루어진 수분방지층의 수소나 수분의 침투를 효과적으로 차단하는 것을 확인하였다.
전술한 바와 같이, 본 발명의 제1 실시예에 따른 표시장치는 산화물 반도체로 이루어진 수분방지층을 구비함으로써, 외부로부터 침투되는 수소나 수분을 차단하여 소자의 신뢰성을 향상시킬 수 있다. 또한, 수분방지층의 두께가 매우 얇기 때문에 박형의 표시장치를 구현할 수 있는 이점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
200 : 유기발광표시장치 215 : 플렉서블 기판
220 : 수분방지층 225 : 버퍼층
230 : 액티브층 240 : 게이트 전극
250a : 소스 전극 250b : 드레인 전극
270 : 제1 전극 280 : 발광층
290 : 제2 전극

Claims (9)

  1. 플렉서블 기판;
    상기 플렉서블 기판 상에 위치하며, 산화물 반도체로 이루어진 수분방지층;
    상기 수분방지층 상에 위치하며, 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터; 및
    상기 박막트랜지스터 상에 위치하며, 제1 전극, 발광층 및 제2 전극을 포함하는 유기발광 다이오드를 포함하고,
    상기 수분방지층은 10 내지 500Å의 두께로 이루어진 표시장치.
  2. 제1 항에 있어서,
    상기 수분방지층은 하나의 산화물 반도체 재료가 단일층으로 형성되는 표시장치.
  3. 제1 항에 있어서,
    상기 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn), 알루미늄(Al), 주석(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 적어도 하나 이상의 금속을 포함하는 것을 특징으로 하는 표시장치.
  4. 제3 항에 있어서,
    상기 산화물 반도체는 IGZO인 것을 특징으로 하는 표시장치.
  5. 제1 항에 있어서,
    상기 액티브층은 산화물 반도체를 포함하는 것을 특징으로 하는 표시장치.
  6. 제5 항에 있어서,
    상기 플렉서블 기판과 상기 액티브층 사이에 위치하며, 상기 액티브층에 대응되는 차광층을 더 포함하는 것을 특징으로 하는 표시장치.
  7. 제6 항에 있어서,
    상기 차광층과 상기 수분방지층 사이에 상기 차광층에 의한 단차를 평탄화하는 평탄화층을 더 포함하는 것을 특징으로 하는 표시장치.
  8. 제7 항에 있어서,
    상기 수분방지층과 상기 액티브층 사이에 버퍼층을 더 포함하는 것을 특징으로 하는 표시장치.

  9. 제1 항에 있어서,
    상기 수분방지층은 적어도 두 개의 산화물 반도체 재료가 복수 층으로 형성되는 표시장치.
KR1020140132077A 2014-09-30 2014-09-30 표시장치 KR102238323B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140132077A KR102238323B1 (ko) 2014-09-30 2014-09-30 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140132077A KR102238323B1 (ko) 2014-09-30 2014-09-30 표시장치

Publications (2)

Publication Number Publication Date
KR20160039106A KR20160039106A (ko) 2016-04-08
KR102238323B1 true KR102238323B1 (ko) 2021-04-12

Family

ID=55907954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140132077A KR102238323B1 (ko) 2014-09-30 2014-09-30 표시장치

Country Status (1)

Country Link
KR (1) KR102238323B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608417B1 (ko) * 2016-08-19 2023-12-01 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102134845B1 (ko) * 2013-07-12 2020-07-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법

Also Published As

Publication number Publication date
KR20160039106A (ko) 2016-04-08

Similar Documents

Publication Publication Date Title
US11011730B2 (en) Display device and organic luminescent display device
US9196667B2 (en) Organic light-emitting display with vertically stacked capacitor and capacitive feedback
KR101962852B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9349996B2 (en) Method of manufacturing capacitor, method of manufacturing organic light emitting display device including the capacitor, and organic light emitting display device manufactured by using the method
KR101991338B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
US10811631B2 (en) Thin film transistor element substrate, method of producing the substrate, and organic EL display device including the thin film transistor element substrate
US9461266B2 (en) Organic light emitting display apparatus having thin-film encapsulation layer with interlayer and the manufacturing method thereof
KR102107535B1 (ko) 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
US8421084B2 (en) Organic light emitting display and manufacturing method thereof
TWI473317B (zh) 可撓性主動元件陣列基板以及有機電激發光元件
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
KR102471021B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US20160093679A1 (en) Organic light-emitting diode display
KR102162885B1 (ko) 어레이기판 및 이의 제조방법
KR102238323B1 (ko) 표시장치
US9461270B2 (en) Method for manufacturing organic light emitting diode display device
KR102235076B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR20160049172A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR20100029350A (ko) 유기발광 표시장치 및 그 제조방법
KR102155568B1 (ko) 박막트랜지스터 및 이를 포함하는 유기발광 표시장치
KR102207941B1 (ko) 어레이기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant