KR102049443B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102049443B1
KR102049443B1 KR1020130055279A KR20130055279A KR102049443B1 KR 102049443 B1 KR102049443 B1 KR 102049443B1 KR 1020130055279 A KR1020130055279 A KR 1020130055279A KR 20130055279 A KR20130055279 A KR 20130055279A KR 102049443 B1 KR102049443 B1 KR 102049443B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
lower electrode
light emitting
insulating layer
Prior art date
Application number
KR1020130055279A
Other languages
English (en)
Other versions
KR20140135037A (ko
Inventor
모연곤
김민규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130055279A priority Critical patent/KR102049443B1/ko
Priority to US14/061,366 priority patent/US9093405B2/en
Priority to CN201410157543.4A priority patent/CN104167425A/zh
Priority to TW103113999A priority patent/TW201444079A/zh
Publication of KR20140135037A publication Critical patent/KR20140135037A/ko
Application granted granted Critical
Publication of KR102049443B1 publication Critical patent/KR102049443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Abstract

본 발명의 일 실시예에 따르면, 기판; 상기 기판 상에 구비되며, 제1 하부 전극, 제2 하부 전극, 상부 전극, 상기 제1 하부 전극과 제2 하부 전극 사이의 제1 절연막, 상기 제2 하부 전극과 상부 전극 사이의 제2 절연막을 포함하는 커패시터; 상기 제1 하부 전극과 동일한 층에 형성되는 게이트 전극, 활성층, 상기 상부 전극과 동일한 층에 형성되는 소스/드레인 전극을 포함하는 박막 트랜지스터; 상기 제2 하부 전극과 동일한 층에 동일한 물질로 형성되는 배선; 을 포함하는 유기 발광 표시 장치가 제공된다.

Description

유기 발광 표시 장치 및 그 제조 방법 {Organic light emitting display device and method of manufacturing thereof}
본 발명의 실시예들은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기발광표시장치, 액정표시장치 등과 같은 평판 표시 장치는 구동을 위해 적어도 하나의 박막 트랜지스터(Thin Film Transistor: TFT) 및 커패시터 등과 이들을 연결하는 배선을 포함하는 패턴이 형성된 기판상에 제작된다. 여기서, 박막 트랜지스터는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층(active layer)과, 채널 영역 상부에 형성되며 게이트 절연막에 의해 활성층과 전기적으로 절연되는 게이트 전극으로 이루어진다.
이와 같이 이루어진 박막 트랜지스터의 활성층은 대개 비정질 실리콘(amorphous silicon)이나 폴리 실리콘(poly-silicon)과 같은 반도체 물질로 형성되는데, 활성층이 비정실 실리콘으로 형성되면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어려우며, 폴리 실리콘으로 형성되면 이동도는 높지만 문턱전압이 불균일하여 별도의 보상 회로가 부가되어야 하는 문제점이 있다. 또한, 저온 폴리 실리콘(low temperature poly-silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되기 때문에 설비 투자 및 관리 비용이 높고 대면적의 기판에 적용이 어려운 문제점이 있다. 이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 활성층으로 이용하는 연구가 진행되고 있다.
산화물 반도체를 사용하는 유기 발광 표시 장치는 바텀-게이트(bottom-gate) 구조를 가질 때 전면 발광을 위해서 최소한 7번의 마스크 공정이 필요하다. 또한, 대면적향 패널을 구현하기 위해서는 저저항배선 및 무기평탄막을 적용해야 하기 때문에 7번 이상의 마스크 공정이 필요할 수 있다.
본 발명은 마스크 공정을 추가적인 마스크 공정이 없이도 저저항 배선의 구현이 가능한 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따르면, 기판; 상기 기판 상에 구비되며, 제1 하부 전극, 제2 하부 전극, 상부 전극, 상기 제1 하부 전극과 제2 하부 전극 사이의 제1 절연막, 상기 제2 하부 전극과 상부 전극 사이의 제2 절연막을 포함하는 커패시터; 상기 제1 하부 전극과 동일한 층에 형성되는 게이트 전극, 활성층, 상기 상부 전극과 동일한 층에 형성되는 소스/드레인 전극을 포함하는 박막 트랜지스터; 상기 제2 하부 전극과 동일한 층에 동일한 물질로 형성되는 배선; 을 포함하는 유기 발광 표시 장치가 제공된다.
본 발명에 있어서, 상기 제2 하부 전극의 두께는 상기 게이트 전극 혹은 상기 제1 하부 전극의 두께 이하인 것을 특징으로 한다.
본 발명에 있어서, 상기 제1 절연막은, 금속 산화물을 포함하는 금속 산화물층; 절연 물질을 포함하는 보호층; 을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 게이트 전극과 상기 활성층 사이의 절연막은 상기 제2 절연막의 일부를 구성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 반도체는 산화물 반도체인 것을 특징으로 한다.
본 발명에 있어서, 상기 절연막 상에 형성되며 상기 박막 트랜지스터와 연결된 화소 전극, 상기 화소 전극 상에 형성된 중간층, 및 상기 중간층 상에 형성된 대향 전극을 포함하는 유기 발광 소자; 를 더 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제2 하부 전극은 Mo-Al-Mo, Ti-Cu, Ti-Cu-Ti, IZO-C-GZO 중에서 선택된 하나의 구조를 가지는 것을 특징으로 한다.
본 발명에 있어서, 상기 제2 절연층 및 상기 상부 전극 사이에 반도체층이 추가적으로 구비되는 것을 특징으로 한다.
본 발명의 다른 실시예에 따르면, 제1 하부 전극; 상기 제1 하부 전극보다 두꺼운 제2 하부 전극; 상기 제1 하부 전극과 상기 제2 하부 전극을 절연하며, 금속 산화물층을 포함하는 제1 절연층; 상부 전극; 상기 제2 하부 전극과 상게 제1 절연층을 절연하며, 반도체층을 포함하는 제2 절연층; 을 포함하는 커패시터가 제공된다.
본 발명의 다른 실시예에 따르면, 기판상에 제1 하부 전극, 제1 절연층, 상기 제1 하부 전극보다 두꺼운 제2 하부 전극을 형성하는 제1 마스크 공정 단계; 상기 게이트 절연층 및 반도체층을 형성한 후, 상기 반도체층을 패터닝하여 활성층을 형성하는 제2 마스크 공정 단계; 상기 활성층의 가장자리를 노출하는 홀을 포함하며, 상기 제2 하부 전극을 덮는 식각 방지막을 형성하는 제3 마스크 공정 단계; 상기 식각 방지막 상에 상부 전극을 형성하는 제4 마스크 공정 단계; 를 포함하는 유기 발광 표시 장치의 제조 방법이 제공된다.
본 발명에 있어서, 상기 제1 마스크 공정 단계에서 제2 하부 전극 형성 시 상기 유기 발광 표시 장치의 배선도 함께 형성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제1 절연층은 금속 산화물층 및 SiO2 또는 SiNx 을 포함하는 보조물층을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 보조물층은 상기 금속 산화물층에 PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD) 중 어느 하나의 공법으로 증착되는 것을 특징으로 한다.
본 발명에 있어서, 상기 제2 하부 전극은 Mo-Al-Mo, Ti-Cu, Ti-Cu-Ti, IZO-C-GZO 중에서 선택된 하나의 구조를 가지는 것을 특징으로 한다.
본 발명에 있어서, 상기 반도체층은 산화물 반도체를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제1 마스크 공정 단계는 상기 제1 하부 전극과 동일한 층에 형성되는 게이트 전극을 형성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제4 마스크 공정 단계는 상기 상부 전극과 동일한 층에 형성되고 상기 활성층과 접촉하는 소스 전극 및 드레인 전극을 형성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제4 마스크 공정 단계 이후에, 상기 소스 전극 및 상기 드레인 전극과 상기 상부 전극을 덮고 상기 소스 전극 또는 상기 드레인 전극 중 하나를 노출하는 비아홀을 포함하는 절연막을 형성하는 제5 마스크 공정 단계; 및
상기 절연막 상에 상기 비아홀을 통해 상기 소스 전극 또는 상기 드레인 전극 중 하나와 연결되는 화소 전극을 형성하는 제6마스크 공정 단계; 를 추가적으로 포함하는 것을 특징으로 한다.
본 발명에 의하면, 추가적인 마스크 공정이 없이도 저저항 배선의 구현이 가능하며, 커패시터의 용량을 증대시킬 수 있는 유기 발광 표시 장치가 제공된다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치(1)의 구조를 개략적으로 나타낸 평면도이다.
도 2은 본 발명의 일 실시예에 따른 유기 발광 표시 장치와 비교를 위한 비교예를 도시한 것이다.
도 3은 도 1의 Ⅰ-Ⅰ’선을 따라 절개한 단면도이다.
도 4 내지 도 9는 도 3에 도시된 유기 발광 표시 장치(1)의 제조공정을 개략적으로 나타내는 단면도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이러한 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 본 명세서에 기재되어 있는 특정 형상, 구조 및 특성은 본 발명의 정신과 범위를 벗어나지 않으면서 일 실시예로부터 다른 실시예로 변경되어 구현될 수 있다. 또한, 각각의 실시예 내의 개별 구성요소의 위치 또는 배치도 본 발명의 정신과 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 행하여지는 것이 아니며, 본 발명의 범위는 특허청구범위의 청구항들이 청구하는 범위 및 그와 균등한 모든 범위를 포괄하는 것으로 받아들여져야 한다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 구성요소를 나타낸다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 여러 실시예에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치(1)의 구조를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 유기발광표시장치(1)는 복수개의 발광화소를 포함하는 제1기판(10), 제1기판(10)과 실링을 통해 합착되는 제2기판(70)을 포함한다.
제1기판(10)에는 박막 트랜지스터, 유기 발광 소자, 커패시터 등이 형성될 수 있다. 또한, 제1기판(10)은 LTPS(crystalline silicon) 기판, 유리 기판 또는 플라스틱 기판 등일 수 있다.
제2기판(70)은 제1기판(10)에 구비된 TFT 및 발광화소 등을 외부 수분, 공기 등으로부터 차단하도록 제1기판(10) 상에 배치되는 봉지기판일 수 있다. 제2기판(70)은 제1기판(10)과 대향되도록 위치하고, 제1기판(10)과 제2기판(70)은 그 가장자리를 따라 배치되는 실링부재(90)에 의해 서로 접합된다. 제2기판(70)은 유리 기판 또는 플라스틱 기판 또는 스테인리스 스틸(Stainless Using Steel; SUS) 기판 일 수 있다.
도시되지 않았으나, 상기 제2기판(70)의 밀봉필름(미도시)을 발광 영역을 밀봉하도록 제1기판 상에 형성함으로써 발광 영역을 외기로부터 보호할 수 있다. 예를 들어, 밀봉필름은 실리콘옥사이드 또는 실리콘나이트라이드와 같은 무기물로 이루어진 막과 에폭시, 폴리이미드와 같은 유기물로 이루어진 막이 교대로 성막된 구조를 취할 수 있다. 다른 예로 밀봉필름은 주석산화물(SnO)과 같은 저융점 유리(low melting glass)를 포함하는 막 구조를 취할 수 있다. 한편, 이는 예시적인 것에 불과하여 반드시 이에 한정되는 것은 아니며 박막(thin film)의 밀봉구조이면 어떠한 것이든 적용 가능하다.
제1기판(10)은 빛이 출사되는 발광영역(DA)과 이 발광영역(DA)의 외곽에 위치한 비발광영역(NDA)을 포함한다. 본 발명의 실시예들에 따르면, 발광 영역(DA) 외측의 비발광 영역(NDA)에 실링부재(90)가 배치되어, 제1기판(10)과 제2기판(70)을 접합한다.
상술한 바와 같이, 제1기판(10)의 발광영역(DA)에는 유기발광소자(EL), 이를 구동하는 박막 트랜지스터 및 이들과 전기적으로 연결된 배선이 형성된다. 그리고, 비발광 영역(NDA)에는 발광영역(DA)의 배선으로부터 연장 형성된 패드전극이 위치하는 패드영역(5)이 포함될 수 있다.
도 2은 본 발명의 일 실시예에 따른 유기 발광 표시 장치와 비교를 위한 비교예를 도시한 것이다.
도 2를 참조하면, 바텀-게이트 방식의 산화물 반도체를 사용한 유기 발광 표시 장치는 8개의 마스크 공정이 필요하다. 즉, 첫번째 마스크 공정에서 게이트 전극(211) 및 커패시터의 하부 전극(221)을 패터닝하고, 두번째 마스크 공정에서 활성층(217)을 패터닝하며, 세번째 마스크 공정에서 엣지 스탑 레이어(207)을 패터닝한다. 다음으로, 네번째 마스크 공정에서 소스/드레인 전극(218s/218d)를 형성하고, 다섯번째 마스크 공정에서 패시베이션층(208)을 형성하며, 여섯번째 마스크 공정에서 평탄화막(209)에 비아홀을 형성하고, 일곱번째 공정에서 화소 전극(231)을 형성하고, 여덟번째 공정에서 픽셀 정의층(232)을 형성한다. 이와 같이, 산화물 반도체를 사용하는 바텀-게이트 타입의 유기 발광 표시 장치는 총 8개의 마스크 공정이 필요하하다.
한편, 대면적 패널 구현에 따라 게이트 및 소스/드레인 배선에 있어서 저저항 설계가 필요하다. 저저항 설계를 위해 배선 두께가 증가됨에 따라 절연막(게이트 절연막, 패시베이션 막)의 두께도 증가해야 하며, 마스크 수가 증가하거나(게이트 전극과 저저항 배선을 별도의 층에서 형성할 때), 혹은 커패시터 용량 저하의 문제가 발생한다.
즉, 도 2에 따른 유기 발광 표시 장치에서는 비록 도면에 도시되어 있지만 게이트 전극(211)과 동일한 층에 동일한 물질로 형성된 도전체를 배선으로 사용할 수 있다. 따라서 대면적 유기 발광 표시 장치에서 배선의 저항을 줄이기 위해 게이트 전극(211)을 두껍게 증착하게 되면, 게이트 절연막(205)의 두께도 두꺼워져야 하므로 게이트 절연막(205)을 유전층으로 사용하는 커패시터(221, 228)의 용량이 저하되는 문제점이 발생한다.
또한, 도 2와 같은 유기 발광 표시 장치에서 소스/드레인 전극(218s/218d)와 동일한 층에 동일한 물질로 형성된 도전체를 배선으로 사용하는 경우에도, 저저항 배선을 구현하기 위해 배선 두께가 증가함에 따라 패시베이션층(208)의 두께도 증가하는 문제점이 있었다.
또한, 게이트 전극(211) 및 소스/드레인 전극(218s/218d)의 두께가 증가하는 것을 방지하기 위해 별도의 도전체 층으로 배선을 형성하는 경우, 별도의 마스크 공정이 필요하여 비용 및 공정 시간이 증가하는 문제점이 존재하였다.
본 발명의 일 실시예에 따르면, 대면적 바텀-게이트 구조의 유기 발광 표시 장치에 있어서, 산화물 반도체 박막 트랜지스터를 포함하고, 저저항 배선을 구현할 수 있는 유기 발광 표시 장치를 커패시터의 용량을 유지하면서 별도의 마스크 수 증가 없이 제조하는 방법을 제공한다.
도 3은 도 1의 Ⅰ-Ⅰ’선을 따라 절개한 단면도이다.
도 3을 참조하면, 유기 발광 표시 장치는 적어도 하나의 박막 트랜지스터 및 커패시터와 박막 트랜지스터와 전기적으로 연결된 유기 발광 소자(OLED)를 포함한다. 박막 트랜지스터, 커패시터 및 유기 발광 소자는 각각 박막 트랜지스터 영역(TFT), 커패시터 영역(CAP), 픽셀 영역(PXL)에 형성된다.
본 발명의 박막 트랜지스터는 탑 게이트 타입을 가지며, 게이트 전극(111), 산화물 반도체 패턴으로 이루어진 게이트 전극(111)과 절연된 활성층(116) 및 게이트 전극(111)과 절연되고 활성층(116)과 접촉하는 소스/드레인 전극(118s/118d)을 순차적으로 포함한다.
또한, 커패시터 영역(CAP)에서는 제1 하부 전극(121), 금속 산화물층(122), 보조층(123), 제2 하부 전극(124)을 포함하고, 상부 전극(128)을 포함하는 것을 알 수 있다. 또한, 제1 하부 전극(121)과 제2 하부 전극(124) 사이에는 금속 산화물층(122) 및 보조층(123)이 형성된다.
제1 하부 전극(121)은 게이트 전극(111)과 동일한 층에 동일한 물질로 형성되며, 제1 하부 전극(121) 상에 금속 산화물층(122), 보조층(123), 제2 하부 전극(124)을 구성하는 물질을 차례로 적층한 후 하프톤 마스크를 이용하여 제1 하부 전극(121) 상에 금속 산화물층(122), 보조층(123), 제2 하부 전극(124)을 제외한 너머지 영역은 제거하는 것을 특징으로 한다.
이러한 방법을 통해, 커패시터 영역(CAP)에는 이중 커패시터를 구현할 수 있고 배선의 두께를 증가시킬 수 있다. 특히, 제2 하부 전극(124)이 배선 전극이 됨으로써, 게이트 전극(111)의 두께가 증가하지 않으므로 게이트 절연층(105)의 두께도 증가하지 않아 커패시터의 용량이 저하되지 않는 특징이 있다. 또한, 저저항 배선을 구비하기 위하여 게이트 전극(111) 이외의 저저항 배선 전극을 별도로 분리 구비하기 위해 마스크 공정을 추가로 도입해야 할 필요성도 없다.
보다 상세히 살펴보면, 도 3에서 게이트 전극(111) 및 제1 하부 전극(121) 보다 제2 하부 전극(124)이 두껍게 형성된 것을 알 수 있다. 따라서, 제2 하부 전극(124)과 동일한 층에 동일한 물질로 배선을 형성하여 저저항 배선을 구현할 수 있다. 이때, 제2 하부 전극(124)은 이중 내지 삼중 배선 구조를 가질 수 있다.
또한, 본 발명의 일 실시예에 따른 유기 발광 장치는, 캐패시터 영역에 이중 전극을 포함하고, 제1 하부 전극과 제2 하부 전극 사이에 금속 산화물층(122) 및 보조층(123)을 포함하는 것을 특징으로 한다. 이때, 도 2에 따른 유기 발광 표시 장치와는 달리 하부 전극(121, 124)이 이중으로 구비되어 이중 커패시터를 형성할 수 있다. 금속 산화물층(122)은 전도성이 낮은 금속 산화물이고, 보조층(123) 역시 전도성이 낮은 물질을 사용하여 절연체를 형성한다.
도 4 내지 도 9는 도 3에 도시된 유기발광표시장치(1)의 제조공정을 개략적으로 나타내는 단면도이다. 이하에서는 도 3에 도시된 유기발광표시장치(1)의 제조공정을 개략적으로 설명한다.
먼저, 유기 발광 표시 장치를 제조할 기판(100)을 준비한다.
상세히, 기판(100)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 기판(100)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재 또는 금속 재 등, 다양한 재질의 기판을 이용할 수 있다.
한편, 기판(100) 상면에 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 베리어층, 블록킹층, 및/또는 버퍼층과 같은 버퍼층(미도시)이 구비될 수 있다. 버퍼층은 SiO2 및/또는 SiNx 등을 사용하여, PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 형성될 수 있다.
다음으로, 도 4a와 같이 기판(100) 상에 제1 도전층(101), 제1 절연층(102), 제2 절연층(103), 제2 도전층(104)을 순서대로 증착한다.
제1 도전층(101)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 티타늄(Ti) 및 구리(Cu) 중 어느 하나 이상을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 제1 도전층(101)은 저저항일 필요성이 없으므로 단일 금속으로 얇은 두께로 형성될 수 있다. 추후 제1 도전층(101)은 게이트 전극(111) 및 제1 하부 전극(121)으로 패터닝 될 수 있다.
또한, 제1 절연층(102)은 금속 산화물을 포함하며, GIZO(GaInZnO), HIZO(HfInZnO), TIZO(SnInZnO), GZO(GaZnO), ZnO 중 어느 하나 이상의 물질을 포함하여 전도성이 낮은 절연체 역할을 할 수 있다. 추후 제1 절연층(102)은 금속 산화물층(122)으로 패터닝 될 수 있다.
또한, 제2 절연층(103)은 SiO2 및/또는 SiNx 등을 사용하여 형성될 수 있으며, 전도성이 낮은 제1 절연층(102)이 하부에 존재하므로 PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)을 통해 증착될 수 있다. 추후 제2 절연층(103)은 보조층(123)으로 패터닝 될 수 있다.
또한, 제2 도전층(104)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, Al/Cu 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 바람직하게, 제2 도전층(104)은 이중 내지 삼중 구조로 형성될 수 있으며, Mo-Al-Mo, Ti-Cu, Ti-Cu-Ti, IZO-C-GZO의 이중 또는 삼중 구조로 형성될 수도 있다. 본 발명의 일 실시예에 따르면, 제2 도전층(104)은 제1 도전층(101)보다 두껍게 형성되어, 저저항 특성을 가지는 것을 특징으로 한다. 추후 제2 도전층(104)은 제2 하부 전극(124) 및 배선 전극(미도시)로 패터닝 될 수 있다.
다음으로, 도 4b와 같이 제1 마스크 공정에 의해 제1 도전층(101), 제1 절연층(102), 제2 절연층(103), 제2 도전층(104)을 한꺼번에 패터닝한다.
제1 도전층(101)은 게이트 전극(111)과 제1 하부 전극(121), 제1 절연층(102)은 금속 산화물층(122), 제2 절연층(103)은 보조층(123), 제2 도전층(104)은 제2 하부 전극(124)으로 각각 패터닝된다. 이때, 제1 마스크 공정은 하프톤(hlaf-tone) 마스크 공정으로서, 트랜지스터 영역(TFT)에서는 제1 도전층(101)을 제외한 다른 층을 모두 패터닝하여 제거하고, 커패시터 영역(CAP)에서는 제1 절연층(102), 제2 절연층(103), 제2 도전층(104)의 일부 영역을 남길 수 있다.
이러한 공정에 의해 캐패시터 영역(CAP)에서는 제1 하부 전극(121) 및 제2 하부 전극(124)을 포함하는 커패시터가 형성될 수 있고, 게이트 전극(111)을 형성하는 제1 도전층(101) 및 저저항 배선을 형성하는 제2 도전층(104)을 한번의 마스크 공정으로 패터닝하여 별도의 마스크 공정 없이도 저저항 배선을 형성할 수 있다.
다음으로, 도 5a와 같이 기판(100) 상에 전면적으로 게이트 절연층(105)을 증착한다. 게이트 절연층(105)은 SiNx 또는 SiOx 등과 같은 절연성 무기물로 형성될 수 있으며, 물론 이 외에도 절연성 유기물 등으로 형성될 수도 있다.
다음으로, 도 5b와 같이 기판(100)상에 반도체층(미도시)를 증착하고, 제2 마스크 공정을 통해 반도체층을 패터닝하여 활성층(116)을 패터닝한다.
여기서, 활성층(116)은 산화물 반도체를 포함할 수 있다. 산화물 반도체는 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 예를 들어, 산화물 반도체는 갈륨(Ga), 인듐(In) 및 아연(Zn) 이 2:2:1의 원자퍼센트(atom%)의 비율로 형성될 수 있다. 그러나 이에 한정되지 않고 산화물 반도체는 사 전계 금속의 산화물인 In-Sn-Ga-Zn-O계나, 삼원계 금속의 산화물인 In-Ga-Zn-O계, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, Cd-Sn-O계나, 2원계 금속의 산화물인 In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, Zn-Mg-O계, Sn-Mg-O계, In-Mg-O계나, 1원계 금속 산화물인 In-O계, Sn-O계, Zn-O계, Ti-O계, Cd-O계 등으로 이루어질 수 있다. 여기에서, In-Ga-Zn-O계 산화물 반도체란, 적어도 In과 Ga과 Zn을 포함하는 산화물이고, 그 조성비에 특별히 제한은 없다. 또한,In과 Ga과 Zn 이외의 원소를 포함하더라도 좋다.
다음으로, 도 6을 참조하면, 식각 방지막(107)이 형성된다.
식각 방지막(107)은 예를 들어 질화실리콘(SiNx) 및 산화실리콘(SiOx) 중 하나 이상을 포함하는 무기물을 포함하는 절연막(미도시)을 활성층(116)을 덮도록 게이트 절연층(105) 상에 형성한 후 제3 마스크를 사용한 공정에 의해 패터닝하여 활성층(116)의 가장자리에 대응하는 부분에 홀들(H1, H2)을 형성함으로써 만들어질 수 있다. 식각 방지막(107)은 이후 소스 전극(118s) 및 드레인 전극(118d)을 패터닝할 때 활성층(116)이 손상되는 것을 방지한다.
다음으로, 도 7을 참조하면, 소스 전극(118s) 및 드레인 전극(118d)과 상부 전극(128)을 형성한다.
먼저 식각 방지막(107)의 홀을 채우도록 식각 방지막(107) 상에 도전층(미도시)을 형성한 후 제4 마스크(미도시)를 사용한 공정에 의해 패터닝하여 활성층(116)에 대응하는 소스 전극(118s) 및 드레인 전극(118d)과 소스 전극(118s) 또는 드레인 전극(118d)과 같은 층 및 같은 물질로 커패시터 영역(CAP)에 상부 전극(128)을 형성한다.
소스 전극(118s) 및 드레인 전극(118d), 상부 전극(128)을 형성하는 금속은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
다음으로, 도 8을 참조하면, 평탄화막(109)를 형성한다.
도 8을 참조하면, 먼저, 소스 전극(118s) 및 드레인 전극(118d), 상부 전극(128)을 덮도록 식각 방지막(107) 상에 절연막(미도시)을 형성하고, 제5 마스크(미도시)를 사용한 공정에 의해 패터닝하여 소스 전극(118s) 또는 드레인 전극(118d) 중 하나를 노출하는 비아홀(V)이 형성된 평탄화막(109)을 형성한다.
평탄화막(1109)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성되고, 상면이 평탄하게 형성되어 유기 발광 소자(OLED)의 불량을 방지한다.
다음으로, 픽셀 영역(PXL)의 평탄화막(109) 상에 유기 발광 소자(OLED)가 형성된다. 유기 발광 소자(OLED)는 화소 전극(131) 및 대향 전극(134)으로 이루어지는 양 전극과 양 전극 사이에 개재된 유기 발광 물질을 포함하는 유기 발광층(133)으로 이루어 진다. 여기서, 화소 전극(131)은 애노드로 사용되고, 대향 전극(134)은 캐소드로 사용될 수 있으며, 물론 전극의 극성은 반대로 적용될 수도 있다.
먼저, 도 9를 참조하면 평탄화막(109) 상에 전면적으로 도전층(미도시)을 증착하고, 제 6 마스크 공정으로 패터닝하여 화소 전극(131)을 형성한다.
화소 전극(131)은 평탄화막(109)의 상면에 형성되며, 평탄화막(109)에 형성된 비아홀(V)을 통해 박막 트랜지스터와 전기적으로 연결된다. 화소 전극(131)은 유기 발광 표시 장치(1)의 발광타입에 따라 다양한 물질로 형성될 수 있다. 예를 들어, 기판(100)의 방향으로 화상이 구현되는 배면발광(bottom-emission) 또는 기판(100)의 방향과 기판(100)의 역방향으로 모두 화상이 구현되는 양면발광(dual-emission)의 경우 화소 전극(131)은 투명한 금속 산화물로 이루어진다. 이러한 화소 전극(131)은 ITO, IZO, ZnO, 또는 In2O3와 같은 투명 도전성 물질(TCO) 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 한편, 기판(100)의 역방향으로 화상이 구현되는 전면발광(top-emission)의 경우 화소 전극(131)은 광을 반사하는 물질로 이루어진 반사전극을 더 포함할 수 있다.
다음으로, 화소 전극(131) 상에 화소 정의막(132), 유기 발광층(133) 및 대향 전극(134)을 형성하는 과정은 다시 도 3을 참조하여 설명한다.
화소 전극(131) 상에 절연층(미도시)를 전면적으로 형성하고, 발광 부를 정의하도록 제7 마스크 공정(미도시)을 통해 화소 전극(131)을 노출하는 개구부를 형성하여 화소 정의막(132)에 형성한다.
다음으로, 개구부를 통해 노출된 화소 전극(131) 상에 발광층을 포함하는 유기 발광층(133)을 형성한다. 유기 발광층(133)은 유기 발광층(emissive layer: EML)과, 그 외에 정공 수송층(hole transport layer: HTL), 정공 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL), 및 전자 주입층(electron injection layer: EIL) 등의 기능층 중 어느 하나 이상의 층이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다.
대향 전극(134)은 기판(100) 전면적으로 증착되어 공통 전극으로 형성될 수 있다. 대향 전극은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 플루오르화리튬(LiF), 및 이들의 화합물을 얇게 증착하여 형성할 수 있다. 물론, 발광 방향에 따라 대향 전극(134) 반사 전극으로 구비될 수도 있고, 반투명 전극으로 구비될 수도 있다.
대향 전극(134) 상에는 대향 전극(134)을 보호하기 위해 무기물을 포함하는 캡핑층이 더 형성될 수 있다.
상술한 실시예에서는 유기 발광층(133)이 개구 내부에 형성되어 각 픽셀별로 별도의 발광 물질이 형성된 경우를 예로 설명하였으나, 본 발명은 이에 한정되지 않는다. 유기 발광층(133)은 픽셀의 위치에 관계 없이 평탄화막(109) 전체에 공통으로 형성될 수 있다. 이때, 유기 발광층(133)은 예를 들어, 적색, 녹색 및 청색의 빛을 방출하는 발광 물질을 포함하는 층이 수직으로 적층되거나 혼합되어 형성될 수 있다. 물론, 백색광을 방출할 수 있다면 다른 색의 조합이 가능함은 물론이다. 또한, 상기 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나, 컬러 필터를 더 구비할 수 있다.
한편, 기판(100) 상에 형성된 유기 발광 소자(OLED)를 외기로부터 보호하기 위해 유기 발광 소자(OLED)를 덮도록 기판(100)상에 전면적으로 밀봉층(미도시)이 형성된다. 밀봉층은 유기물과 무기물이 교번하여 적층된 구조를 가질 수 있으며, 저융점 무기물이 단일층으로 형성된 구조를 가질 수도 있다.
본 발명에 따른 실시예를 설명하기 위한 도면에는 하나의 박막 트랜지스터와 하나의 커패시터만 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 마스크 공정을 늘리지 않는 한, 복수 개의 박막 트랜지스터와 복수 개의 커패시터가 포함될 수 있음은 물론이다.
본 발명의 일 실시예에 의하면, 픽셀 영역(PXL)에는 유기 발광 소자(OLED)가 구비됨으로써, 도 3은 유기 발광 표시 장치로 사용될 수 있다. 그러나, 본 발명의 일 측면은 이에 한정되지 않는다. 예를 들어, 화소 전극과 대향 전극 사이에 액정이 구비되면, 도 3은 액정 표시 장치로 사용될 수도 있을 것이다.
본 발명에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 본 발명의 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다. 또한, “필수적인”, “중요하게” 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.
본 발명의 명세서(특히 특허청구범위에서)에서 “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 본 발명에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 발명의 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 본 발명에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 본 발명이 한정되는 것은 아니다. 본 발명에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 본 발명을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 본 발명의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.
100: 기판 105: 게이트 절연층
107: 식각 방지막 109: 평탄화막
111: 게이트 전극 116: 활성층
118s, 118d: 소스 전극, 드레인 전극
121: 제1 하부 전극 122: 금속 산화물층
123: 보조층 124: 제2 하부 전극
128: 상부 전극 131: 화소 전극
132: 픽셀 정의막 133: 유기 발광층
134: 대향 전극

Claims (18)

  1. 제1 하부 전극, 제2 하부 전극 및 상부 전극을 포함하는 커패시터;
    상기 제1 하부 전극과 동일한 층에 구비되는 게이트 전극, 활성층, 상기 상부 전극과 동일한 층에 구비되는 소스/드레인 전극을 포함하는 박막 트랜지스터;
    상기 게이트 전극과 상기 활성층 사이 및 상기 제2 하부 전극과 상기 상부 전극 사이의 제1 절연층; 및
    상기 활성층과 상기 소스/드레인 전극 사이 및 상기 제1절연층과 상기 상부 전극 사이의 제2 절연층;을 포함하고,
    상기 제1 하부 전극과 상기 제2 하부 전극 사이에 금속 산화물층 및 상기 금속 산화물층 상의 절연물질을 포함하는 보조층이 배치되고,
    상기 제1 하부 전극, 상기 금속 산화물층, 상기 보조층 및 상기 제2 하부 전극의 측면들이 일치하는, 유기 발광 표시 장치.
  2. 제1항에 있어서,
    상기 제2 하부 전극의 두께는 상기 게이트 전극 혹은 상기 제1 하부 전극의 두께 이상인 것을 특징으로 하는 유기 발광 표시 장치.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 활성층은 산화물 반도체를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제1항에 있어서,
    상기 박막 트랜지스터와 연결된 화소 전극, 상기 화소 전극 상에 형성된 중간층, 및 상기 중간층 상에 형성된 대향 전극을 포함하는 유기 발광 소자;
    를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제1항에 있어서,
    상기 제2 하부 전극은 Mo-Al-Mo, Ti-Cu, Ti-Cu-Ti, IZO-C-GZO 중에서 선택된 하나를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 삭제
  9. 제1 하부 전극;
    상기 제1 하부 전극 상부에 상기 제1 하부 전극과 중첩하게 배치되고, 상기 제1 하부 전극보다 두꺼운 제2 하부 전극;
    상기 제1 하부 전극과 상기 제2 하부 전극 사이의 금속 산화물층을 포함하는 제1 절연층;
    상기 제1 하부 전극 및 상기 제2 하부 전극에 중첩하게 배치된 상부 전극;
    상기 제2 하부 전극과 상기 상부 전극 사이의 제2 절연층;을 포함하고,
    상기 제1 하부 전극, 상기 제1 절연층 및 상기 제2 하부 전극의 측면들이 일치하고,
    상기 제2 하부 전극은 다층 구조인, 커패시터.
  10. 기판상에 박막 트랜지스터의 게이트 전극 및 커패시터의 제1 하부 전극, 제1 절연층, 상기 제1 하부 전극보다 두꺼운 제2 하부 전극을 형성하는 제1 마스크 공정 단계;
    상기 게이트 전극 및 상기 제2 하부 전극 상에 게이트 절연층 및 반도체층을 형성한 후, 상기 반도체층을 패터닝하여 활성층을 형성하는 제2 마스크 공정 단계;
    상기 활성층과 상기 제2 하부 전극을 덮고, 상기 활성층의 가장자리를 노출하는 홀을 포함하는 식각 방지막을 형성하는 제3 마스크 공정 단계;
    상기 식각 방지막 상에 상기 박막 트랜지스터의 소스/드레인 전극 및 상기 커패시터의 상부 전극을 형성하는 제4 마스크 공정 단계;를 포함하고,
    상기 제1 하부 전극, 상기 제1 절연층 및 상기 제2 하부 전극의 측면들이 일치하는, 유기 발광 표시 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 제1 마스크 공정 단계는, 상기 제2 하부 전극과 동일 물질을 포함하는 배선을 형성하는 단계;를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  12. 제10항에 있어서,
    상기 제1 절연층은 금속 산화물층 및 SiO2 또는 SiNx 을 포함하는 보조층을 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 보조층은 상기 금속 산화물층 상에 PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD) 중 어느 하나의 공법으로 증착되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  14. 제10항에 있어서,
    상기 제2 하부 전극은 Mo-Al-Mo, Ti-Cu, Ti-Cu-Ti, IZO-C-GZO 중에서 선택된 하나를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  15. 제10항에 있어서,
    상기 반도체층은 산화물 반도체를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  16. 삭제
  17. 삭제
  18. 제10항에 있어서,
    상기 제4 마스크 공정 단계 이후에,
    상기 소스 전극 및 상기 드레인 전극과 상기 상부 전극을 덮고 상기 소스 전극 또는 상기 드레인 전극 중 하나를 노출하는 비아홀을 포함하는 절연막을 형성하는 제5 마스크 공정 단계; 및
    상기 절연막 상에 상기 비아홀을 통해 상기 소스 전극 또는 상기 드레인 전극 중 하나와 연결되는 화소 전극을 형성하는 제6마스크 공정 단계;
    를 추가적으로 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
KR1020130055279A 2013-05-15 2013-05-15 유기 발광 표시 장치 및 그 제조 방법 KR102049443B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130055279A KR102049443B1 (ko) 2013-05-15 2013-05-15 유기 발광 표시 장치 및 그 제조 방법
US14/061,366 US9093405B2 (en) 2013-05-15 2013-10-23 Organic light-emitting display apparatus
CN201410157543.4A CN104167425A (zh) 2013-05-15 2014-04-16 有机发光显示设备及其制造方法
TW103113999A TW201444079A (zh) 2013-05-15 2014-04-17 有機發光顯示裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130055279A KR102049443B1 (ko) 2013-05-15 2013-05-15 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140135037A KR20140135037A (ko) 2014-11-25
KR102049443B1 true KR102049443B1 (ko) 2019-11-28

Family

ID=51895076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130055279A KR102049443B1 (ko) 2013-05-15 2013-05-15 유기 발광 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9093405B2 (ko)
KR (1) KR102049443B1 (ko)
CN (1) CN104167425A (ko)
TW (1) TW201444079A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538394B (zh) * 2014-12-31 2019-02-12 深圳市华星光电技术有限公司 阵列基板、显示装置及阵列基板的制备方法
KR102263522B1 (ko) * 2015-01-30 2021-06-10 엘지디스플레이 주식회사 전면 발광형 유기발광소자, 그 제조 방법 및 이를 포함하는 표시장치
KR102283812B1 (ko) * 2015-02-04 2021-08-02 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자를 포함하는 유기 발광 표시 장치
KR102430575B1 (ko) * 2015-08-26 2022-08-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102456061B1 (ko) * 2015-10-08 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
US11152512B2 (en) 2017-05-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
TWI717820B (zh) * 2019-09-03 2021-02-01 友達光電股份有限公司 元件基板及其製造方法
KR20210052696A (ko) 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시 장치, 패턴 형성 방법 및 표시 장치의 제조 방법
KR20210055131A (ko) * 2019-11-06 2021-05-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486197B1 (ko) 1997-06-30 2006-04-21 삼성전자주식회사 하프톤 마스크를 사용한 커패시터 하부전극 형성방법
KR100835974B1 (ko) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100892945B1 (ko) * 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
KR100989253B1 (ko) * 2003-06-25 2010-10-20 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR100623716B1 (ko) 2004-11-11 2006-09-19 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
KR100700642B1 (ko) * 2004-12-13 2007-03-27 삼성에스디아이 주식회사 유기전계발광표시소자 및 그 제조방법
KR101108369B1 (ko) 2004-12-31 2012-01-30 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
KR100936871B1 (ko) * 2008-04-03 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
JP5396335B2 (ja) * 2009-05-28 2014-01-22 株式会社半導体エネルギー研究所 タッチパネル
KR101117725B1 (ko) * 2009-11-11 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101113394B1 (ko) * 2009-12-17 2012-02-29 삼성모바일디스플레이주식회사 액정표시장치의 어레이 기판
KR101050466B1 (ko) * 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 커패시터 및 그것을 구비한 유기 발광 표시 장치
KR101747341B1 (ko) * 2010-11-02 2017-06-15 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR101799034B1 (ko) * 2010-12-20 2017-11-20 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR20120129592A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR101842538B1 (ko) * 2011-05-26 2018-03-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR20130007310A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
KR101837625B1 (ko) * 2011-11-10 2018-03-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI451179B (zh) * 2011-11-17 2014-09-01 Au Optronics Corp 畫素結構及其製造方法
KR101942489B1 (ko) * 2012-10-17 2019-01-28 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치

Also Published As

Publication number Publication date
TW201444079A (zh) 2014-11-16
US9093405B2 (en) 2015-07-28
KR20140135037A (ko) 2014-11-25
CN104167425A (zh) 2014-11-26
US20140339515A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
KR102049443B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US11843060B2 (en) Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
KR102070952B1 (ko) 커패시터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 유기 발광 표시 장치
KR102107535B1 (ko) 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
KR101962852B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20220042075A (ko) 유기 발광 표시 장치
US9196667B2 (en) Organic light-emitting display with vertically stacked capacitor and capacitive feedback
US9660011B2 (en) Organic light emitting diode display device and manufacturing method thereof
KR20150003572A (ko) 유기 발광 표시 장치
US9666657B2 (en) Display device having static electricity shielding member
KR20150078389A (ko) 유기전계발광표시장치 제조방법
KR20110032360A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20140104263A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20200087912A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11955558B2 (en) Display device
US11018160B2 (en) Thin-film transistor substrate and luminescent device
US20220199657A1 (en) Display device
KR102556027B1 (ko) 디스플레이장치 및 이의 제조방법
US20170207326A1 (en) Method of manufacturing thin-film transistor substrate
WO2020044546A1 (ja) 表示装置
KR102065587B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20150088102A (ko) 평판표시장치용 백플레인 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant