KR100623716B1 - 유기 전계 발광 소자 및 그 제조 방법 - Google Patents

Abstract

유기 전계 발광 소자 및 그 제조 방법을 제공하며, 기판을 기준으로 가장 높은 영역의 보호막이 노출되는 평탄화막을 형성하고, 상기 평탄화막의 높이는 노출된 보호막의 높이보다 낮거나 같게 형성함에 따라 미극복된 기판의 하부 단차를 보상할 수 있다. 이에 따라 레이저 열전사법에 의해 유기막층 패턴 형성시에 레이저 열전사 에너지 효율을 최대화 시킬수 있으며, 수명과 효율이 개선된 유기 전계 발광 소자를 제조할 수 있다.

유기 전계 발광 소자, 평탄화막, 보호막, 단차, 레이저 열전사법

Description

유기 전계 발광 소자 및 그 제조 방법 {organic electro-luminescence display and method for fabricating of the same}

도 1은 종래의 유기 전계 발광 소자의 레이아웃도이다.

도 2a 및 2b는 종래의 유기 전계 발광 소자의 제조 공정을 설명하기 위한 단면도들로써, 도 1의 한 단위화소의 Ⅰ-Ⅰ'에 대한 단면도이다.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 유기 전계 발광 소자 및 그의 제조 방법을 설명하기 위한 단면도들로서, 도 1의 한 단위화소의 Ⅰ-Ⅰ'에 대한 단면도이다.

- 도면부호에 대한 간단한 설명 -

100 : 절연기판 115 : 박막트랜지스터

120 : 반도체층 140 : 게이트 전극

160b, 160a : 소오스/드레인 전극 170 : 보호막

180, 180' : 평탄화막 200 : 화소전극

210, 210' : 화소정의막 패턴 215 : 캐패시터

220 : 캐패시터 보조전극 240 : 캐패시터 하부전극

260 : 캐패시터 상부전극 320' : 유기막층 패턴

330 : 상부전극

본 발명은 유기 전계 발광 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 평탄화막에 의해 극복되지 않은 기판의 단차를 낮추어 레이저 열전사법에 의한 유기막 형성이 용이한 구조를 가지는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.

고도의 정보화 시대가 도래함에 따라 신속, 정확한 정보를 손안에서 얻고자 하는 요구가 많아지면서, 가볍고 얇아서 휴대하기가 편하고 정보 처리 속도가 빠른 디스플레이 장치에 대한 개발이 급속하게 이루어지고 있다. 기존의 CRT는 중량, 체적 및 소비전력이 크고, LCD는 공정의 복잡성, 좁은 시야각, 대조비 및 대면적화에 대한 기술적인 한계가 있었다. 이와 같은 문제점들을 보완한 유기 전계 발광 소자가 차세대 디스플레이로서 급상승하고 있다.

유기 전계 발광 소자는 유기 발광층을 포함한 유기막에 전압를 인가하여 줌으로써 전자와 정공이 발광층내에서 재결합하여 빛을 발생하는 자체발광형으로서 LCD와 같은 백라이트가 필요하지 않아 경량박형이 가능할 뿐만 아니라 공정을 단순화 시킬수 있으며, 응답속도 또한 CRT와 같은 수준이며, 소비 전력 측면에서도 유리하다.

일반적으로, 유기 전계 발광 소자는 양극 및 음극 사이에 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층 등의 여러 층으로 이루어져 있으며, 상기의 유기 전계 발광 소자에 R, G 및 B의 삼원색을 나타내는 발광층을 패터닝함으로서 풀칼라를 구현할 수 있다.

상기 다층의 유기막은 새도우 마스크를 이용한 진공증착법 또는 통상적인 광식각법을 이용하여 유기막 패턴을 형성할 수 있으나 진공 증착법의 경우에는 유기막을 미세 패턴으로 형성하는데 어려움이 있어 완벽한 풀칼라 구현이 쉽지 않으며, 광식각법인 경우에는 현상액 또는 식각액에 의해 유기막의 손상으로 수명 및 효율 등의 발광 특성이 나빠지는 문제점이 있다.

이에 따라, 이런 문제점을 해결하기 위한 방법으로 레이저 열전사법(Laser Induced Thermal Imaging : LITI)을 이용하여 유기막을 패턴하는 방식이 도입되었다.

상기 레이저 열전사법은 광원에서 빛이 나와 도너 필름의 광-열 변환층에 흡수되어 빛이 열에너지로 전환되고, 전환된 열에너지에 의해 전사층에 형성된 유기물질이 기판으로 전사되어 형성되는 방법이다.

상기 레이저 열전사법에 의한 유기 전계 발광 소자의 패턴 형성 방법은 한국 특허등록번호 10-0342653호에 개시되어 있으며, 또한, 미국 특허 제 5,998,085호, 6,214,520호 및 6,114,085호에 이미 개시된 바 있다.

도 1은 일반적인 유기 전계 발광 소자를 나타낸 레이아웃도로서, 상기 유기 전계 발광 소자의 적색(R), 녹색(G) 및 청색(B) 단위화소들로 구성된 화소의 일부를 한정한 도면이다.

도 1을 참고하면, 일방향으로 배열된 스캔 라인(1), 상기 스캔 라인(1)과 서 로 절연되면서 교차하는 데이터 라인(2) 및 상기 스캔 라인(1)과 서로 절연되면서 교차하고 상기 데이터 라인(2)에 평행하게 공통 전원전압라인(3)이 위치한다. 상기 스캔 라인(1), 상기 데이터 라인(2) 및 공통 전원전압라인(3)에 의해 다수의 단위화소, 예를 들면, 적색(R), 녹색(G) 및 청색(B)의 단위화소로 정의된다.

이로써, 상기 각 단위화소에는 상기 스캔 라인(1)에 인가된 신호에 따라 상기 데이터 라인(2)에 인가된 데이터 신호를, 예를 들면, 데이터 전압과 상기 공통 전원라인(3)에 인가된 전압차에 따른 전하를 축적하는 캐패시터(7) 및 상기 캐패시터(7)에 축적된 전하에 의한 신호를 상기 스위칭 박막트랜지스터(5)를 통해 구동 박막트랜지스터(6)로 입력한다. 이어서 데이터 신호를 입력받은 상기 구동 박막트랜지스터(6)는 화소전극(8), 상부전극 및 두 전극 사이에 유기발광층을 구비한 상기 유기 발광 다이오드(9)에 전기적 신호를 보내 광을 방출하게 한다.

도 2a 및 2b는 종래의 유기 전계 발광 소자의 제조 공정을 설명하기 위한 단면도들로써, 도 1의 한 단위화소의 Ⅰ-Ⅰ'에 대한 단면도이다.

도 2a를 참조하면, 절연기판(10)상에 버퍼층(11)이 형성되어, 상기 버퍼층 상(11)에 박막트랜지스터(20) 및 캐패시터(30)가 형성된다.

상기 박막트랜지스터(20)는 상기 버퍼층(11)상에 형성된 반도체층(21), 게이트 절연막(12), 게이트 전극(22), 층간 절연막(13) 그리고 게이트 절연막 및 층간절연막에 형성된 콘택홀(24)을 통하여 상기 반도체층(21)과 전기적으로 연결되는 소오스/드레인 전극(23, 23')으로 이루어진다.

상기 캐패시터(30)는 상기 게이트 절연막상에 게이트 전극(22)의 물질로 형 성된 캐패시터 하부전극(31)과, 상기 층간절연막상에 소오스/드레인 전극의 물질로 형성된 캐패시터 상부전극(32)으로 이루어진다.

이어서, 상기 박막트랜지스터(20) 및 상기 캐패시터(30)를 포함하는 상기 층간 절연막(13)의 전면에 걸쳐 보호막(14)을 형성하고, 상기 보호막(14) 상부에 평탄화막(15)을 형성한 드레인 전극(23')의 소정 부분을 노출시키기 위한 비아홀(41)을 형성한다.

상기 비아홀(41)을 통하여 드레인 전극(23')의 노출된 소정 부분과 접하는 화소전극(42)을 형성한다.

이 때, 상기 비아홀(41)의 굴곡진 형태를 지닌 상기 화소전극(42)을 덮으며, 상기 화소전극(42)의 일부분을 노출시키는 개구부를 구비한 화소정의막(16)을 형성한다.

이로써, 상기 박막트랜지스터, 상기 캐패시터 및 화소전극으로 이루어진 기판(50)을 형성한다.

한편, 기재층(61)상에 전사층(62)을 구비하는 레이저 전사용 도너 기판(60)을 제조한다.

이어서, 상기 기판(50)의 화소 전극(42)상의 화소영역과 레이저 전사용 도너 기판의 전사층(62)을 마주보게 하여 라미네이션 공정후에 상기 도너 기판(60)의 소정 부분에 레이저를 조사한다.

이때, 상기 기판의 박막트랜지스터(20) 및 캐패시터(30)에 의한 단차를 극복하기 위해 평탄화막(15)을 적용하지만, 상기 절연기판을 기준으로 상기 캐패시터가 형성되는 영역이 높기 때문에 상기 평탄화막이 형성됨에도 불구하고 단차가 극복되지 않는다. 더군다나 상기 캐패시턴스의 향상을 위해 이중 캐패시터를 쓰거나 용량이 커지는 경향이 있어 단차가 더 높아질 수 있다. 이로 인한 단차에 의해서 도너 기판과 상기 기판이 라미네이션이 잘 이루어지지 않는다. 이에 따라, 상기 도너 기판의 전사층이 전사공정시 상기 전사층이 전사되어야 할 화소영역의 화소전극상과 상기 전사층의 높이(H1)가 높게 되어 큰 전사에너지를 필요하기 때문에 전사 에너지 효율이 떨어진다. 또한, 이와 더불어 높은 전사에너지에 의해 유기막의 열화를 촉진시킬수 있으며 결과적으로 유기 전계 발광 소자의 수명을 단축시키거나 효율이 감소될 수 있다.

도 2b에서와 같이, 상기 기판의 화소전극(42)상의 화소영역상에 도너 기판으로부터 전사된 적어도 발광층을 포함하는 유기막층 패턴(62')이 형성된다. 이어서, 상기 유기막층 패턴(62')의 상부에 공통전극으로 상부전극(17)을 형성함으로서 유기 전계 발광 소자를 제조할 수 있다.

상기와 같이 레이저 열전사법의 전사공정시 기판의 단차에 의해 열전사에너지 효율이 떨어질 뿐만 아니라 높은 열전사에너지에 의해 유기막이 손상되어 완성된 유기 전계 발광 소자의 효율과 수명을 저하시키고 완벽한 풀칼라를 구현하기 어렵다.

본 발명이 이루고자 하는 기술적 과제는 상기한 종래기술의 문제점을 보완하기 위한 것으로, 본 발명의 목적은 유기막층 패턴을 레이저 전사법으로 형성하는 경우 기판의 단차에 의한 전사 에너지 효율을 최대화시키면서, 효율과 수명이 개선된 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 유기 전계 발광 소자를 제공한다. 상기 유기 전계 발광 소자는 기판이 위치하고 상기 기판 상에 박막트랜지스터를 구비한다. 상기 박막트랜지스터를 포함하는 상기 기판 전면에 걸쳐 보호막이 위치한다. 상기 보호막 전면에 위치하되, 화소전극이 형성되지 않은 영역에서 상기 보호막의 적어도 일부가 노출되는 평탄화막이 위치한다. 상기 평탄화막 상의 소정 영역에 형성되며, 상기 평탄화막에 형성된 비아홀을 통해 상기 박막트랜지스터의 소오스/드레인 전극 중 어느 하나의 전극과 연결되어 있는 화소 전극을 구비한다. 상기 화소전극상에 적어도 발광층을 포함하는 유기막층 패턴이 위치한다. 상기 유기막층 패턴 상에 상부 전극이 위치한다.

상기 보호막이 노출되는 영역은 상기 기판을 기준으로 가장 높은 영역일 수 있다.

상기 평탄화막의 높이는 상기 기판을 기준으로 상기 노출된 보호막의 높이보다 낮거나 또는 같은 것이 바람직하다.

상기 화소전극의 높이는 상기 기판을 기준으로 상기 노출된 보호막의 높이보다 높거나 또는 같은 것이 바람직하다.

상기 화소전극 및 노출된 보호막을 포함한 상기 평탄화막의 전면에 걸쳐 위치하며, 상기 화소전극의 소정 부분을 노출시키는 개구부를 갖는 화소정의막을 더 포함할 수 있다.

상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 유기 전계 발광 소자의 제조 방법을 제공한다. 상기 제조 방법은 기판을 제공한다. 상기 기판 상에 박막트랜지스터를 형성한다. 상기 박막트랜지스터를 포함하는 상기 기판 전면에 걸쳐 보호막을 형성한다. 상기 보호막 전면에 걸쳐 평탄화막을 형성한다. 화소전극이 형성되지 않는 영역에서의 상기 보호막의 적어도 일부가 노출되도록 상기 평탄화막을 제거한다. 상기 보호막 및 평탄화막 상에 형성된 비아홀을 통하여 상기 박막트랜지스터의 소오스/드레인 전극 중 어느 하나와 연결되는 화소전극을 형성한다. 상기 화소전극상에 적어도 발광층을 포함하는 유기막층 패턴을 형성한다. 상기 유기막층 패턴 상에 상부전극을 형성한다.

상기 평탄화막의 높이는 상기 기판을 기준으로 상기 노출된 보호막의 높이보다 낮거나 또는 같도록 상기 평탄화막을 제거하는 것이 바람직하다.

상기 평탄화막은 감광성 수지로 이루어지는 것이 바람직하다.

상기 평탄화막은 상기 보호막의 적어도 일부가 노출되도록 노광에 의해 제거할 수 있다.

이하, 본 발명에 의한 유기 전계 발광 소자의 구조 및 제조방법을 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과 장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 3d는 본 발명의 실시예에 따른 유기전계발광소자의 단면도로서, 도 1의 한 단위화소의 Ⅰ-Ⅰ'에 대한 단면도이다.

도 3d에서와 같이, 기판(100)상에 박막트랜지스터(115)와 캐패시터(215)가 위치한다. 더욱 상세하게 설명하면, 기판상에 상기 기판(100)상으로부터 유출되는 불순물을 막아주기 위한 버퍼층(110)이 위치할 수 있다. 상기 버퍼층상에 폴리 실리콘막인 반도체층(120)이 위치한다. 여기서, 상기 버퍼층상의 반도체층과 떨어진곳에 캐패시턴스를 향상시키기 위해 캐패시터 보조 전극(220)을 더 포함할 수 있다. 그리고 상기 반도체층(120) 및 상기 캐패시터 보조 전극(220) 상에 게이트 절연막(130)이 위치하며, 상기 게이트 절연막 상에서는 상기 반도체층(120) 상부에 게이트 전극(140)이, 상기 캐패시터 보조 전극(220)상부에서는 캐패시터 하부 전극(240)이 위치한다. 상기 게이트 전극 및 상기 캐패시터 하부 전극상에 층간 절연막(150)이 위치하며, 상기 층간 절연막상에 상기 반도체층상에 소오스/드레인 전극(160b, 160a)이 위치함으로서 박막트랜지스터(115)가 형성되며, 상기 캐패시터 하부 전극상부에 캐패시터 상부전극(260)이 위치하는 캐패시터(215)가 형성된다.

상기 박막트랜지스터(115) 및 상기 캐패시터(215) 상에 보호막(170)이 위치할 수 있다. 여기서 상기 보호막은(170)은 무기물질로 이루어 질 수 있으며, 이를 테면, 상기 보호막은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막/실리콘 질화막의 적층막 중에서 선택된 하나의 물질로 이루어질 수 있다.

상기 보호막 상에 위치하며, 화소전극이 형성되지 않는 영역의 보호막 일부가 노출되는 평탄화막(180')이 위치한다. 여기서 노출되는 보호막은 보호막 영역에서 기판을 기준으로 가장 높은 영역일 수 있다. 또한, 노출되는 보호막은 그 하부에 캐패시터가 위치할 수 있다. 이때, 상기 평탄화막의 높이는 상기 기판을 기준으로 상기 노출된 보호막의 높이보다 낮거나 또는 같은 것이 바람직하다. 상기 화소전극의 높이는 상기 기판을 기준으로 상기 노출된 보호막의 높이보다 높거나 또는 같은 것이 바람직하다.

상기 평탄화막(180') 상에 형성된 비아홀(190)을 통하여 상기 박막트랜스터의 드레인 전극(160a)과 전기적으로 연결되는 화소전극(200)이 위치한다

여기서, 상기 화소전극 상에 위치하며, 상기 화소전극의 소정 부분을 노출시키는 개구부(220)를 구비하는 화소정의막(210)을 더 포함할 수 있다.

상기 화소전극 상에 적어도 발광층을 포함하는 유기막층 패턴(320')이 위치하며, 상기 유기막층 패턴상에 상부전극(330)이 위치한다.

이후, 본 발명의 실시예에 따른 유기 전계 발광 소자의 제조 방법을 설명한다.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 유기 전계 발광 소자의 제조 방법을 설명하기 위한 단면도들로서, 도 1의 한 단위 화소의 Ⅰ-Ⅰ'에 대한 단면도이다.

도 3a를 참조하면, 기판(100)이 제공된다. 상기 기판(100)상으로부터 유출되는 불순물을 막아주기 위해 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막/실리 콘 질화막의 적층막으로 이루어진 군에서 선택된 버퍼층(110)을 포함하는 것이 바람직하다.

상기의 버퍼층(110)상의 비정질의 실리콘막을 증착한 다음 상기 비정질 실리콘막을 통상의 결정화 방법을 통하여 결정화 시킨후 패터닝하여 반도체층(120)을 형성한다. 이때, 본 실시예에 있어서. 캐패시턴스를 향상시키기 위해 이중 캐패시턴스를 형성하는 것이 더 바람직하다. 이에 따라, 상기 반도체층을 형성할 때 동시에 캐패시터 보조 전극(220)을 형성할 수 있다.

상기 반도체층(120) 및 상기 캐패시터 보조 전극(220)을 포함하는 기판 전면에 걸쳐 게이트 절연막(130)을 형성한다. 이후에, 상기 게이트 절연막상에 도전막을 형성한 후 패터닝하여, 상기 반도체층(120)과 이격되는 부분에는 게이트 전극(140)을 형성하고, 상기 캐패시터 보조 전극(220)과 이격되는 부분에는 캐패시터 하부 전극(240)을 형성한다.

이후에, 상기 반도체층(120)에 이온 도핑 처리를 함으로써 드레인 영역(120a), 소오스 영역(120b) 및 채널 영역(120c)을 형성한 후, 상기 게이트 전극(140) 및 상기 캐패시터 하부 전극(240)을 포함하는 상기 게이트 절연막 상에 층간절연막(150)을 형성한다.

이어서, 상기 게이트 절연막(130)과 상기 층간 절연막(150)을 식각하여 드레인영역(120a)과 소오스영역(120b)의 소정 부분이 노출되는 제 1콘택홀(125a), 제 2콘택홀(125b)을 형성한다.

상기 콘택홀(125a, 125b)을 포함한 층간 절연막(150)상에 소오스/드레인 영 역(120b, 120a)과 각각 전기적으로 연결되어지는 소오스/드레인 전극(160b, 160a) 및 상기 캐패시터 하부전극(240)의 상부에 위치하는 상기 캐패시터 상부전극(260)을 형성한다.

상기 소오스/드레인 전극(160b, 160a) 및 상기 캐패시터 상부 전극(260)을 포함한 상기 층간 절연막(150)상의 전면에 걸쳐 보호막(170)을 형성한다.

상기 보호막(170)상에 단차를 극복하기 위한 평탄화막(180)을 형성한다. 이때, 상기 평탄화막(180)은 유기막으로 이루어질 수 있다. 이때, 상기 평탄화막(180)은 감광성 수지로 이루어지는 것이 더욱더 바람직하다. 이를테면, 상기 감광성 수지는 폴리아미드 수지, 폴리이미드 수지, 아크릴 수지, 벤조사이클로부틴계 수지, PBO 및 실리콘계 수지로 이루어진 군에서 선택된 하나의 물질 또는 둘 이상의 물질이 결합된 물질일 수 있다. 그러나 상기 기판의 하부 단차, 즉 박막트랜지스터 및 상기 캐패시터에 의한 단차를 극복하기 위해 평탄화막을 적용하지만, 평탄화막의 평탄도가 완벽하지 않아 캐패시터가 형성된 부분의 단차가 극복되지 않는다.

이어서, 도 3b와 같이 상기 평탄화막(180)은 후속공정에서 상기 화소전극이 형성되지 않는 영역의 상기 보호막의 적어도 일부분이 노출되도록 평탄화막을 제거한다. 상기 평탄화막이 유기막일 경우에 있어서는 건식 식각법 또는 습식 식각법에 의해 제거할 수 있다. 이때, 상기 유기막이 감광성 수지일 경우에 있어서는 상기 평탄화막 전면에 걸쳐 노광후 현상액에 의해 쉽게 상기 평탄막을 제거할 수 있다. 이때, 상기 평탄화막은 상기 기판을 기준으로 높은 영역의 평탄화막의 두께(T1)는 상기 기판을 기준으로 낮은 영역의 평탄화막의 두께(T2)보다 얇게 형성된다(T1<T2). 그러므로 상기 평탄화막 전면에 걸쳐 노광을 하여 평탄화막을 전면 제거할때에 상기 기판을 기준으로 높은 영역의 평탄화막이 낮은 영역의 평탄화막보다 먼저 제거된다. 이때, 상기 평탄화막 하부에는 무기막으로 형성된 보호막이 존재하므로 노광에 의한 영향을 받지 않는다. 이로 인하여 상기 기판을 기준으로 높은 영역의 평탄화막은 완전하게 제거되어 상기 평탄화막의 하부의 보호막이 노출된다.

이로써, 상기 평탄화막의 높이(T4)는 상기 기판을 기준으로 상기 노출된 보호막의 높이(T3)보다 낮거나 또는 같게 상기 평탄화막을 제거할 수 있다. 이로써, 평탄화막에 의해 극복되지 않은 기판의 단차를 제거함으로써 기판의 평탄화를 개선할 수 있다.

이때, 상기 평탄화막의 높이(T4)와 상기 기판을 기준으로 상기 노출된 보호막의 높이(T3)의 차이는 화소 전극의 두께보다 작거나 또는 같도록 상기 평탄화막을 제거하는 것이 더욱 더 바람직하다.

이로써, 후속 공정에서 형성하는 상기 화소 전극이 화소전극이 형성되지 않은 주변부보다 높거나 같게 형성됨으로써, 후술할 레이저 열전사법에 의한 전사 공정을 유리하게 이행할 수 있다.

이어서, 도 3c에서와 같이 상기 평탄화막 패턴(180')상에 소오스/드레인 전극(160b, 160a)들 중에 하나를 노출시키는 비아홀(190)을 형성한 후, 상기 평탄화막 상에 상기 소오스/드레인 전극(160b, 160a) 중 어느 하나에 연결되는 화소 전극(200)을 형성한다. 본 발명의 실시예에서는 상기 비아홀을 통하여 드레인 전극 (160a)과 연결되도록 화소 전극(200)을 형성하였다.

상기 화소 전극(200)이 형성된 기판 전면에 굴곡진 화소 전극을 덮을 수 있는 화소정의막(210)을 더 형성할 수 있다. 이때, 상기 화소정의막의 두께는 크게 한정하지는 않지만 후속 공정인 레이저 열전사법에 의해 유기막층 패턴을 형성하기 위해 1000Å이하로 형성하는 것이 더욱 바람직하다. 이에 따라, 기판의 화소정의막에 의한 단차로 인해 상기 도너 기판이 상기 기판에 잘 밀착되지 않아 유기막이 오픈되는 오픈불량을 방지할 수 있다.

여기서, 상기 화소 정의막(210)은 유기막으로서 폴리스티렌, 폴리메틸메타아크릴레이트, 폴리아크릴로니트릴, 폴리아미드, 폴리이미드, 폴리아릴에테르, 헤테로사이클릭 폴리머, 파릴렌, 불소 고분자, 에폭시 수지, 벤조사이클로부틴계 수지, 실록세인계 수지 및 실란 수지로 이루어진 군에서 선택되는 하나의 물질로 형성될 수 있다.

이후, 상기 화소정의막(210)을 패터닝하여 화소전극의 소정부분을 노출시키는 개구부(220)를 형성한다.

이로써, 평탄화막에 의해 평탄화도가 개선되지 않은 부분의 평탄화막을 제거함에 따라 평탄화가 개선된 기판(250)을 제조할 수 있다.

이후에, 상기 개구부를 통해 노출된 상기 화소 전극(200)상에 적어도 발광층을 포함하는 유기막층 패턴을 형성한다. 여기서, 상기 유기막층 패턴은 레이저 열전사법, 스핀코팅 및 저분자 증착법 중 하나의 방식을 선택하여 형성할 수 있다.

여기서, 상기 유기막은 대면적 화소 영역을 구현하는 데 유리할 뿐만 아니라 상기 유기막의 손상을 입히지 않으며, 미세 패턴이 가능한 건식 공정으로서 레이저 열전사법에 의해 형성되는 것이 바람직하다.

도 3c를 다시 참조하여, 레이저 열전사법에 유기막층 패턴을 형성하는 것을 더욱 상세하게 설명하면 다음과 같다.

우선, 기재층(310)상에 적어도 전사층(320)을 구비하는 도너기판(300)을 준비한다. 이어서, 상기 도너 기판(300)을 기판(250)의 화소영역에 대향하도록 배치하여 라미네인션 공정 후, 상기 도너 기판의 소정 영역에 레이저를 조사한다.

이때, 상기 기판(250)의 하부 단차가 완화되여 평탄화가 개선됨에 따라 상기 기판과 도너 기판(300)의 접착이 용이하였으며, 상기 기판의 화소영역과 상기 도너 기판의 높이(H2)가 낮아져 적은 레이저 열전사 에너지를 이용하여 유기막층 패턴을 형성할 수 있다.

이어서, 도 3d에서와 같이, 상기 도너기판의 전사층이 레이저 열전사 에너지에 의해 상기 기판의 화소영역상에 전사층(320)이 전사되어 유기막층 패턴(320')을 형성한다. 여기서, 상기 유기막층 패턴은 발광층 외에 정공주입층, 정공수송층, 정공억제층 및 전자주입층으로 이루어진 군에서 선택된 적어도 하나를 더 포함할 수 있다.

여기서, 상기 발광층외에 더 포함되는 유기막층 패턴은 스핀 코팅, 증착법, 레이저 열전사법중에 하나의 방법을 통해 형성할 수 있다.

이어서, 상기 유기막층 패턴상에 상부 전극(330)을 형성하고, 도면에는 도시하지 않았으나 메탈 캔 및 봉지기판으로 봉지하여 유기 전계 발광 소자를 완성할 수 있다.

상술한 바와 같이. 본 발명에 따른 유기 전계 발광 소자는 기판의 단차를 완전하게 제거함에 따라 레이저 열전사에 의한 유기막 형성을 용이하게 할 수 있다.

또한, 본 발명에 따라 유기 전계 발광 소자를 제조함에 따라 기판의 단차에 의해 발생될 수 있는 유기 전계 발광 소자의 수명 및 효율이 저하되는 문제점을 해결함에 따라 품질이 우수한 유기 전계 발광 소자를 제조할 수 있다.

또한, 본 발명에 따라 유기 전계 발광 소자를 제조함에 따라 완벽한 풀칼라를 구현할 수 있는 디스플레이를 제조할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (16)

1. 기판과;

   상기 기판 상에 형성된 박막트랜지스터와;

   상기 박막트랜지스터를 포함하는 상기 기판 전면에 걸쳐 위치하는 보호막과;

   상기 보호막 전면에 위치하되, 화소전극이 형성되지 않는 영역에서 상기 보호막의 적어도 일부가 노출되도록 형성된 평탄화막과;

   상기 평탄화막 상의 소정 영역에 형성되어 있으며, 상기 평탄화막에 형성된 비아홀을 통해 상기 박막트랜지스터의 소오스/드레인 전극 중 어느 하나의 전극과 연결되어 있는 화소전극과;

   상기 화소전극상에 적어도 발광층을 포함하는 유기막층 패턴과;

   상기 유기막층 패턴상에 위치하는 상부전극을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
2. 제 1항에 있어서,

   상기 평탄화막의 높이는 상기 기판을 기준으로 상기 노출된 보호막의 높이보다 낮거나 또는 같은 것을 특징으로 하는 유기 전계 발광 소자.
3. 제 1항에 있어서,

   상기 화소전극의 높이는 상기 기판을 기준으로 상기 노출된 보호막의 높이보 다 높거나 또는 같은 것을 특징으로 하는 유기 전계 발광 소자.
4. 제 1항에 있어서,

   상기 평탄화막은 감광성 수지로 이루어지는 것을 특징으로 하는 유기 전계 발광 소자.
5. 제 4항에 있어서,

   상기 평탄화막은 폴리아미드 수지, 폴리이미드 수지, 아크릴 수지, 벤조사이클로부틴계 수지, PBO 및 실리콘계 수지로 이루어진 군에서 선택된 하나의 물질 또는 둘 이상의 물질이 결합된 물질로 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
6. 제 1항에 있어서,

   상기 보호막이 노출되는 영역은 상기 보호막 영역에서 상기 기판을 기준으로 가장 높은 영역인 것을 특징으로 하는 유기 전계 발광 소자.
7. 제 6항에 있어서,

   상기 노출된 보호막은 그 하부에 캐패시터가 위치하는 것을 특징으로 하는 유기 전계 발광 소자.
8. 제 1항에 있어서,

   상기 화소전극 및 노출된 보호막을 포함한 상기 평탄화막의 전면에 걸쳐 위치하며, 상기 화소전극의 소정 부분을 노출시키는 개구부를 갖는 화소정의막을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
9. 제 1항에 있어서,

   상기 유기막층 패턴은 정공주입층, 정공수송층, 정공억제층 및 전자주입층으로 이루어진 군에서 선택된 적어도 하나의 층을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
10. 기판을 제공하고;

    상기 기판 상에 박막트랜지스터를 형성하고;

    상기 박막트랜지스터를 포함하는 상기 기판 전면에 걸쳐 보호막을 형성하고;

    상기 보호막 전면에 걸쳐 평탄화막을 형성하고;

    화소전극이 형성되지 않는 영역에서의 상기 보호막의 적어도 일부가 노출되도록 상기 평탄화막을 제거하고;

    상기 보호막 및 평탄화막에 형성된 비아홀을 통하여 상기 박막트랜지스터의 소오스/드레인 전극 중 어느 하나와 연결되는 화소전극을 형성하고;

    상기 화소전극 상에 적어도 발광층을 포함하는 유기막층 패턴을 형성하고;

    상기 유기막층 패턴 상에 상부전극을 형성하는 것을 포함하는 유기 전계 발 광 소자의 제조 방법.
11. 제 10항에 있어서,

    상기 평탄화막의 높이는 상기 기판을 기준으로 상기 노출된 보호막의 높이보다 낮거나 또는 같도록 상기 평탄화막을 제거하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
12. 제 11항에 있어서,

    상기 평탄화막의 높이와 상기 기판을 기준으로 상기 노출된 보호막의 높이의 차이는 상기 화소 전극의 두께보다 작거나 같도록 상기 평탄화막을 제거하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
13. 제 10항에 있어서,

    상기 평탄화막은 감광성 수지로 이루어지는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
14. 제 13항에 있어서,

    상기 평탄화막은 상기 보호막의 적어도 일부가 노출되도록 노광에 의해 제거하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
15. 제 10항에 있어서,

    상기 화소전극 및 노출된 보호막을 포함한 상기 평탄화막 전면에 위치하며, 상기 화소전극의 소정 부분을 노출시키는 개구부를 갖는 화소정의막을 형성하는 것을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
16. 제 10항에 있어서,

    상기 유기막층 패턴은 레이저 열전사법에 의해 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.

Images