KR20060057945A - 유기전계 발광소자 및 그 제조 방법 - Google Patents

유기전계 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20060057945A
KR20060057945A KR1020040097144A KR20040097144A KR20060057945A KR 20060057945 A KR20060057945 A KR 20060057945A KR 1020040097144 A KR1020040097144 A KR 1020040097144A KR 20040097144 A KR20040097144 A KR 20040097144A KR 20060057945 A KR20060057945 A KR 20060057945A
Authority
KR
South Korea
Prior art keywords
alloy
source
light emitting
film
organic light
Prior art date
Application number
KR1020040097144A
Other languages
English (en)
Other versions
KR100623720B1 (ko
Inventor
황의훈
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040097144A priority Critical patent/KR100623720B1/ko
Publication of KR20060057945A publication Critical patent/KR20060057945A/ko
Application granted granted Critical
Publication of KR100623720B1 publication Critical patent/KR100623720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 스토리지부의 단차를 줄여 개구율을 증가시키는 유기전계 발광소자 및 그 제조 방법에 관한 것으로, 기판과 절연막을 식각하여 애노드 전극이 스토리지부 간에 오버랩이 되더라도 후공정(LITI 포함)에서의 크로스토크과 같은 공정 불량이 발생하지 않고 고개구율을 실현하기 위한 기술이다.

Description

유기전계 발광소자 및 그 제조 방법{Organic electro luminescence device and method for fabricating the same}
도 1은 종래의 따른 유기전계 발광소자의 개략적으로 도시한 단면도이다.
도 2a내지 도 2e는 본 발명의 제 1실시예에 따른 유기전계 발광소자의 제조 공정을 개략적으로 도시한 단면도이다.
도 3a내지 도 3e는 본 발명의 제 2실시예에 따른 유기전계 발광소자의 제조 공정을 개략적으로 도시한 단면도이다.
도 4a내지 도 4e는 본 발명의 제 3실시예에 따른 유기전계 발광소자의 제조 공정을 개략적으로 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
A : 박막트랜지스터부 B : 스토리지부
100, 300 : 기판 110, 310 : 버퍼층
320 : 제 1반도체층 패턴 130, 350 : 게이트 절연막
330 : 제 2반도체층 패턴 340 : 트랜치
360 : 제 1금속막 패턴 380 : 제 2금속막 패턴
390 : 제 3금속막 패턴 140 : 게이트 전극
150 : 하부 전극 160, 400 : 콘텍홀
170, 370 : 층간 절연막 180, 410 : 소스/드레인 전극
190 : 상부 전극 420 : 평탄화막
200, 430 : 패시베이션막 210 : 비어홀
440 : 제 1비어홀 445 : 제 2비어홀
220 : 애노드 전극 450 : 제 1전극
470 : 제 2전극 230, 480 : 화소 정의막
240, 460 : 유기막 250 : 캐소드 전극
120, 325 : 반도체층 패턴
본 발명은 유기전계 발광소자 및 그 제조 방법에 관한 것으로서, 개구율을 향상시켜 유기전계 발광소자의 평탄도를 이상적으로 개선하여 후공정(LITI 포함)에서의 공정 불량을 감소시키는 유기전계 발광소자 및 그 제조 방법에 관한 것이다.
통상, 평판표시소자(Flat Panel Display Device) 중에서 유기전계 발광소자(Organic Electro Luminescence Device)는 자발광이며, 시야각이 넓고, 응답 속도(Response Velocity)가 빠르고, 얇은 두께와 낮은 제작비용 및 높은 콘트라스트 (Contrast) 등의 특성을 나타냄으로써 향후 차세대 평탄표시소자로 주목받고 있다.
일반적으로, 유기전계 발광소자는 애노드 전극과 캐소드 전극 사이에 유기발광층을 포함하는 유기막이 있어 애노드 전극으로부터 공급받는 홀과 캐소드 전극으로부터 공급하는 전자가 상기 유기발광층 내에서 결합하여 빛을 발광하게 된다.
또한, 유기전계 발광소자는 매트릭스 형태로 배치된 N*M 개의 화소들을 구동방식에 따라 수동 매트릭스(Passive Matrix)방식과 능동 매트릭스(Active Matrix)방식으로 나뉘는데, 수동 매트릭스 방식은 그 표시 영역이 애노드 전극과 캐소드 전극에 의하여 단순히 매트릭스 형태의 소자로 구성되어 있어, 제조가 용이하지만 해상도, 구동전압 상승, 재료의 수명저하 등의 문제점으로 인해 저해상도 및 소형 디스플레이의 응용분야로는 한계가 있다. 반면 능동 매트릭스 방식은 표시 영역이 각 화소마다 박막트랜지스터를 장착하여 화소수와 상관없이 일정한 전류를 공급함에 따라 휘도가 안정적이고 전력소모가 적으며, 고해상도 및 대형디스플레이의 적용에 유리한 장점이 있다.
또한, 유기전계 발광소자는 상기 유기발광층으로부터 발생된 광이 방출하는 방향에 따라 배면과 전면 발광형으로 나뉠 수 있는데, 우선 배면 발광형은 형성된 기판측으로 광이 방출되는 것으로 상기 유기 발광층 상부에 반사전극이 형성되고 상기 유기 발광층 하부에는 투명전극이 형성된다.
여기서, 유기전계 발광소자가 능동 매트릭스 방식을 채택할 경우에 박막트랜지스터가 형성된 부분은 광이 투과하지 못하게 되므로 빛이 나올 수 있는 면적이 줄어들 수 있다. 이와 다르게, 전면 발광형은 상기 유기 발광층 상부에 투명전극이 형성되고 상기 유기 발광층 하부에는 반사전극이 형성됨으로써, 광이 기판측의 반대 방향으로 방출되므로 빛이 투과하는 면적이 넓어져 휘도가 향상된다.
도 1은 종래의 유기전계 발광소자의 단면도를 도시한 것이다.
도 1을 참조하면, 종래의 유기전계 발광소자는 기판(100)의 상부에 불순물 유출을 막기 위해 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막/실리콘 질화막의 적층막 중에 적어도 하나를 선택하여 버퍼층(110)을 형성하고, 상기 버퍼층(110) 상부에 박막트랜지스터부(A)의 소정 위치에 비정질 실리콘막(a-Si)을 도포한 후 결정화시킨 다음, 패터닝하여 폴리 실리콘막(p-Si)을 형성한다.
이 후, 상기 폴리 실리콘막과 버퍼층(110) 상부에 게이트 절연막(130)을 형성하고 상기 게이트 절연막(130) 상에 박막트랜지스터부(A)에 폴리 실리콘막의 채널 영역과 대응되는 부분에 게이트 전극 물질을 증착하고 패터닝하여 게이트 전극(140)을 형성하고 상기 스토리지부(B)는 게이트 절연막(130) 상의 소정 위치에 하부 전극(150)을 형성한 다음, 상기 박막트랜지스터부(A)의 폴리 실리콘막을 이온 도핑하여 채널 영역을 포함한 소스 영역, 드레인 영역으로 구성된 반도체층 패턴(120)을 형성한다.
이 후, 상기 박막트랜지스터부(A)에 게이트 전극(140)과 스토리지부(B)에 하부 전극(150) 및 게이트 절연막(130) 상부에 층간 절연막(170)을 기판 전면에 형성하고, 사진식각을 통해 박막트랜지스터부(A)에 상기 게이트 절연막(130)과 층간 절연막(170)을 관통시켜 상기 반도체층 패턴(120)의 소스 영역과 드레인 영역의 소정 부분이 노출되도록 콘텍홀(160)을 형성한다.
이 후, 상기 콘텍홀(160)을 통하여 층간 절연막(170) 상부와 반도체층 패턴(120)의 소스/드레인 영역과 각각 연결되어지도록 소스/드레인 전극 물질을 적층한 후, 도핑 허용하여 소스/드레인 전극(180)을 형성한다. 또한, 상기 스토리지부(B)는 층간 절연막(170) 상부에 캐패시터의 하부 전극(150)과 대응하여 소스/드레인 전극 물질로 캐패시터의 상부 전극(190)을 형성한다.
이 후, 상기 스토리지부(B)의 상부 전극(190), 박막트랜지스터부(A)의 소스/드레인 전극(180)과 층간 절연막(170)의 상부 전면에 걸쳐 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 실리콘 산화막/실리콘 질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 무기막인 패시베이션막(200)을 형성한다.
이 후, 상기 패시베이션막(200) 상부에 박막트랜지스터부(A)의 소스/드레인 전극(180) 중 하나을 노출시키는 비어홀(210)을 형성하고 상기 비어홀(210)이 생성된 기판상에 제 1전극인 애노드 전극(220)을 형성하고 패터닝한다.
상기 애노드 전극(220)을 포함하는 기판 전면에 화소 분리층으로 사용되는 화소 정의막(230)을 도포하고 패터닝하여 상기 애노드 전극(220)의 상부 표면의 일부가 노출되도록 개구부를 형성한 다음, 상기 개구부내에 노출된 상기 애노드 전극(220) 상부에 유기 발광층을 포함하는 유기막(240)과 제 2전극인 캐소드 전극(250)을 형성한다.
상기한 바와 같은 구조를 갖는 종래의 유기전계 발광소자 및 그 제조 방법과 이에 따른 문제점은 다음과 같다.
상기 스토리지부에서 캐패시터의 하부 전극과 상부 전극을 형성함에 따라, 애노드 전극과 상기 스토리지부간에 단차가 발생하며, 또한 오버랩(overlap)을 시킬 수 없다.
만약, 개구율을 증가하기 위하여 오버랩을 시킬 경우, 기생 캐패시터에 의해 발생된 신호 왜곡에 따라 서로 다른 전송 선로상의 신호가 정전 결합, 전자 결합 등 전기적 결합에 의해 다른 회선에 영향을 주는 현상인 크로스토크와 같은 공정 불량이 발생하는 문제점이 생긴다.
따라서, 이와 같은 문제점을 보완하여 고개구율을 실현하기 위해서는 상기 스토리지부의 정의된 상기 패시베이션막의 두께를 유지하고 평탄화시켜 기생 캐패시터를 줄이는 실행 과제를 겪어야만 한다.
본 발명의 목적은 애노드 전극이 스토리지부와 오버랩이 되더라도 크로스토크와 같은 공정 불량없는 유기전계 발광소자 및 그 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 유기절연막인 평탄화막의 두께를 일정하게 유지시켜 단차를 줄이고 개구율이 향상된 유기전계 발광소자 및 그 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 LITI 적용시에 보다 유리한 구조를 갖게 하는 유기전계 발광소자의 제조 방법을 제공하는 데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 1실시예에 따른 유기전계 발광소자의 구조는 박막트랜지스터부 및 트랜치가 형성된 스토리지부를 구비하는 기판과; 상기 박막트랜지스터부를 형성하는 제 1반도체층 패턴과 상기 스토리지부의 트랜치에 형성하는 제 2반도체층 패턴과; 상기 기판 전면에 걸쳐 형성하는 게이트 절연막과; 상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과; 상기 스토리지부에 형성하고 상기 제 2반도체층 패턴과 대응되도록 형성하는 제 2금속막 패턴과; 상기 기판 전면에 형성하는 층간 절연막과; 상기 게이트 절연막과 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘텍홀에 형성하는 소스/드레인 전극과; 상기 소스/드레인 전극 중 어느 한 전극이 노출되도록 형성된 비어홀을 구비한 패시베이션막과; 상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결하고 패터닝시켜 형성하는 제 1전극과; 상기 제 1전극상에 적어도 유기 발광층을 포함하는 유기막과 제 2전극을 형성하는 유기전계 발광소자를 제공한다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 1실시예에 따른 유기전계 발광소자의 제조 방법은 박막트랜지스터부, 스토리지부을 구비한 기판을 제공하는 단계와; 상기 스토리지부의 기판 상에 트랜치를 형성하도록 상기 기판을 식각하는 단계와; 상기 박막트랜지스터부에는 제 1반도체층 패턴과 상기 스토리지부의 트랜치에 제 2반도체층 패턴을 형성하는 단계와; 상기 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계와; 상기 박막트랜지스터부에는 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하고 상기 스토리지부에는 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 제 2금속막 패턴을 형성하는 단계와; 상기 기판 전면에 층간 절연막을 형성하는 단계와; 상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘텍홀에 소스/드레인 전극을 형성하는 단계와; 상기 소스/드레인 전극 중 어느 한 전극이 노출되도록 형성된 비어홀을 구비한 패시베이션막을 형성하는 단계와; 상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와; 상기 제 1전극상에 적어도 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계를 포함하는 유기전계 발광소자의 제조 방법을 제공한다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 2실시예에 따른 유기전계 발광소자의 구조는 박막트랜지스터부 및 트랜치가 형성된 스토리지부를 구비하는 기판과; 상기 박막트랜지스터부를 형성하는 제 1반도체층 패턴과 상기 스토리지부의 트랜치에 형성하는 제 2반도체층 패턴과; 상기 기판 전면에 걸쳐 형성하는 게이트 절연막과; 상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과; 상기 제 2반도체층 패턴 상부를 제외한 기판 전면에 형성하는 층간 절연막과; 상기 게이트 절연막과 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘텍홀에 형성하는 소스/드레인 전극과; 상기 스토리지부에 형성하고 상기 제 2반도체층 패턴과 대응되도록 형성하는 제 2금속막 패턴과; 상기 소스/드레인 전극 중 어느 한 전극이 노출되도록 형성된 비어홀을 구비한 패시베이션막과; 상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결하고 패터닝시켜 형성하는 제 1전극과; 상기 제 1전극상에 적어도 유기 발광층을 포함하는 유기막과 제 2전극을 형성하는 유기전계 발광소자를 제공한다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 2실시예에 따른 유기전계 발광소자의 제조 방법은 박막트랜지스터부, 스토리지부을 구비한 기판을 제공하는 단계와; 상기 스토리지부의 기판 상에 트랜치를 형성하도록 상기 기판을 식각하는 단계와; 상기 박막트랜지스터부에는 제 1반도체층 패턴과 상기 스토리지부의 상기 트랜치에 제 2반도체층 패턴을 형성하는 단계와; 상기 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계와; 상기 박막트랜지스터부에는 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하는 단계와; 상기 제 2반도체층 패턴 상부를 제외한 기판 전면에 층간 절연막을 형성하는 단계와; 상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘텍홀에 소스/드레인 전극을 형성하는 단계와; 상기 스토리지부와 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 제 2금속막 패턴을 형성하는 단계와; 상기 소스/드레인 전극 중 어느 하나의 전극이 노출되도록 형성된 비어홀을 구비한 패시베이션막을 형성하는 단계와; 상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와; 상기 제 1전극상에 적어도 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계를 포함하는 유기전계 발광소자의 제조 방법을 제공한다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 3실시예에 따른 유기전계 발광소자의 구조는 박막트랜지스터부 및 트랜치가 형성된 스토리지부를 구비하는 기판과; 상기 박막트랜지스터부를 형성하는 제 1반도체층 패턴과; 상기 트랜치를 구비한 스토리지부가 제외된 기판 전면에 걸쳐 형성하는 게이트 절연막과; 상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과 상기 트랜치를 구비한 스토리지부에 형성하는 제 2금속막 패턴과; 상기 기판 전면에 형성하는 층간 절연막과; 상기 게이트 절연막과 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘텍홀에 형성하는 소스/드레인 전극과; 상기 스토리지부에 형성하고 상기 제 2금속막 패턴과 대응되도록 형성하는 제 3금속막 패턴과; 상기 소스/드레인 전극 중 어느 하나의 전극이 노출되도록 형성된 비어홀을 구비한 패시베이션막과; 상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결하고 패터닝시켜 형성하는 제 1전극과; 상기 제 1전극상에 적어도 유기 발광층을 포함하는 유기막과 제 2전극을 형성하는 유기전계 발광소자를 제공한다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 3실시예에 따른 유기전계 발광소자의 제조 방법은 박막트랜지스터부 및 스토리지부을 구비한 기판을 제공하는 단계와; 상기 스토리지부의 기판 상에 트랜치를 형성하도록 상기 기판을 식각하는 단계와; 상기 박막트랜지스터부에는 제 1반도체층 패턴을 형성하는 단계와; 상기 트랜치를 구비한 스토리지부가 제외된 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계와; 상기 박막트랜지스터부와 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하고 상기 트랜치를 구비한 스토리지부에 제 2금속막 패턴을 형성하는 단계와; 상기 기판 전면에 층간 절연막을 형성하는 단계와; 상기 스토리지부와 상기 제 2금속막 패턴과 대응되도록 상기 트랜치 상부에 제 3금속막 패턴을 형성하는 단계와; 상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘텍홀에 소스/드레인 전극을 형성하는 단계와; 상기 소스/드레인 전극 중 어느 하나의 전극이 노출되도록 형성된 비어홀을 구비한 패시베이션막을 형성하는 단계와; 상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와; 상기 제 1전극상에 적어도 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계를 포함하는 유기전계 발광소자의 제조 방법을 제공한다.
이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2a 내지 도 2e은 본 발명의 제 1실시예에 따른 유기전계 발광소자의 제조 공정을 순서적으로 도시한 단면도이다.
먼저, 도 2a에서 보는 바와 같이 상기 유기전계 발광소자는 박막트랜지스터부(A), 스토리지부(B)를 구비하고 있으며, 유리나 합성 수지 등으로 이루어진 기판(300)과 상기 기판 상부로부터 유출되는 불순물을 막아 주기 위해 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 실리콘 산화막/질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 버퍼층(310)을 형성한다.
상기 버퍼층(310)은 반드시 형성되어야 하는 것은 아니며, 선택적으로 형성하는 것이 바람직하다.
상기 스토리지부(B)에 캐패시터의 하부 전극을 형성하기 위하여 건식 식각을 통해 상기 기판(300), 버퍼층(310)을 같이 7900Å 내지 8100Å로 식각하여 트랜치(340)를 형성하고 상기 트랜치(340)를 구비한 기판 전면에 걸쳐 비정질 실리콘막을 도포하고 결정화시켜 형성된 폴리 실리콘막을 상기 박막트랜지스터부(A)에 제 1반도체층 패턴(320), 스토리지부(B)에 제 2반도체층 패턴(330)이 구비되도록 패터닝하고 상기 기판 전면에 걸쳐 게이트 절연막(350)을 형성한다.
또한, 상기 게이트 절연막(350) 상부에 상기 박막트랜지스터부(A)에 정의된 폴리 실리콘막의 채널 영역과 대응되도록 게이트 전극 물질을 증착 및 패터닝하여 제 1금속막 패턴(360)을 형성하고 상기 제 1금속막 패턴(360)을 마스크로 하여 상기 박막트랜지스터부(A)의 폴리 실리콘막을 이온 도핑함으로써, 소스 영역, 드레인 영역을 정의하고 상기 스토리지부(B)의 트랜치(340)를 구비한 기판(300) 상부의 폴리 실리콘막은 이온 도핑되어 캐패시터의 하부 전극이 완성된다.
한편, 상기 스토리지부(B)에는 캐패시터 하부 전극인 제 2반도체층 패턴(330)과 대응되도록 게이트 전극 물질로 제 1금속막 패턴(360)과 동시에 2900Å 내지 3100Å의 두께로 증착하여 캐패시터의 상부 전극이 되는 제 2금속막 패턴(380)을 형성한다.
상기 제 2금속막 패턴(380)은 제 1금속막 패턴(360)과 다른 공정으로 형성될 수도 있다.
여기서, 상기 게이트 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo Alloy), 알루미늄(Al), 알루미늄 합금(Al Alloy), 은(Ag), 은 합금(Ag Alloy)를 포함하는 적어도 하나 이상의 금속으로 이루어진다.
다음, 도 2b에서 보는 바와 같이, 상기 기판 전면에 걸쳐 층간 절연막(370)을 형성하고 상기 박막트랜지스터부(A)에서 층간 절연막(370)과 게이트 절연막(350)을 관통시켜 상기 제 1반도체층 패턴(320)의 소스 영역과 드레인 영역의 소정 부분이 노출되도록 콘텍홀(400)을 형성한다.
여기서, 상기 기판 전면에 정의된 층간 절연막(370)의 두께는 4900Å 내지 5100Å이 되도록 한다.
다음, 도 2c에서 보는 바와 같이 상기 박막트랜지스터부(A)에 콘텍홀(400)을 통하여 층간 절연막(370) 상부와 제 1반도체층 패턴(320)의 소스/드레인 영역이 각각 연결되도록 소스/드레인 전극 물질을 증착하고 패터닝하여 소스/드레인 전극(410)을 형성한다.
다음, 도 2d에서 보는 바와 같이 상기 박막트랜지스터부(A), 스토리지부(B)를 포함하는 상기 기판 전면에 걸쳐 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 이들의 적층막 중에 하나를 선택하여 패시베이션막(430)을 형성하고, 상기 박막트랜지스터부(A)의 소스/드레인 전극(410) 중에 어느 한 전극이 노출되도록 패시베이션막(430)을 식각하여 제 1비어홀(440)을 형성한다.
이어서, 상기 박막트랜지스터(A)의 제 1비어홀(440)을 구비한 패시베이션막(430) 상부에 아크릴 수지, 벤조사이클로부텐 수지(BCB), 폴리이미드 수지(PI), 폴 리페놀 수지 등으로 이루어진 군에서 하나 선택하여 14500Å 내지 15500Å의 두께로 유기 절연막인 평탄화막(420)을 형성하고 상기 평탄화막 상부에 소스/드레인 전극(410) 중에 어느 한 전극이 노출되도록 제 2비어홀(445)을 형성한다.
다음, 도 2e에서 보는 바와 같이 상기 제 1, 2비어홀(440, 445)을 통하여 상기 박막트랜지스터부(A)의 소스/드레인 전극(410)중에 어느 하나의 전극과 연결되도록 기판 전면에 걸쳐 제 1전극(450)을 형성하고 패터닝하여 상기 박막트랜지스터부(A)와 스토리지부(B)의 적어도 일부분에 형성하고, 상기 제 1전극(450)이 형성된 기판 전면에 걸쳐 화소 분리층으로 사용되는 화소 정의막(480)을 도포한 후, 패터닝하여 상기 제 1전극(450)의 상부 표면의 일부가 노출되도록 개구부를 형성하고 상기 개구부 내에 노출된 상기 제 1전극(450) 상부에 유기 발광층을 포함하는 유기막(460)과 제 2전극(470)을 형성한다.
여기서, 상기 화소정의막(480)은 아크릴계 수지, 벤조사이클로부텐(BCB) 및 폴리이미드(PI)로 이루어진 군에서 선택되는 하나의 물질로 이루어진다.
또한, 상기 제 1전극이 애노드 전극인 경우 제 2전극은 캐소드 전극이며 반대로 상기 제 1전극이 캐소드 전극인 경우 제 2전극은 애노드 전극이 된다.
도 3a 내지 도 3e은 본 발명의 제 2실시예에 따른 유기전계 발광소자의 제조 공정을 순서적으로 도시한 단면도이다.
먼저, 도 3a에서 보는 바와 같이 상기 유기전계 발광소자는 박막트랜지스터부(A), 스토리지부(B)를 구비하고 있으며, 유리나 합성 수지 등으로 이루어진 기판(300)과 상기 기판 상부로부터 유출되는 불순물을 막아 주기 위해 실리콘 산화막 (SiO2), 실리콘 질화막(SiNx) 및 실리콘 산화막/질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 버퍼층(310)을 형성한다.
상기 버퍼층(310)은 반드시 형성되어야 하는 것은 아니며, 선택적으로 형성하는 것이 바람직하다.
상기 스토리지부(B)에 캐패시터의 하부 전극을 형성하기 위하여 건식 식각을 통해 상기 버퍼층(310), 기판(300)을 함께 7900Å 내지 8100Å로 식각하여 트랜치(340)를 형성하고, 상기 트랜치(340)를 구비한 기판 전면에 걸쳐 비정질 실리콘막을 도포하고 결정화시켜 형성된 폴리 실리콘막을 상기 박막트랜지스터부(A)에 제 1반도체층 패턴(320), 스토리지부(B)에 제 2반도체층 패턴(330)이 구비되도록 패터닝하고 상기 기판 전면에 걸쳐 게이트 절연막(350)을 형성한다.
또한, 상기 게이트 절연막(350) 상부에 상기 박막트랜지스터부(A)에 정의된 폴리 실리콘막의 채널 영역과 대응되도록 게이트 전극 물질을 증착 및 패터닝하여 제 1금속막 패턴(360)을 형성하고 상기 제 1금속막 패턴(360)을 마스크로 하여 상기 박막트랜지스터부(A)의 폴리 실리콘막을 이온 도핑함으로써, 소스 영역, 드레인 영역을 정의하고 상기 스토리지부(B)에 트랜치(340)를 구비한 기판 상부의 폴리 실리콘막은 이온 도핑되어 캐패시터의 하부 전극인 제 2반도체층 패턴(330)이 완성된다.
다음, 도 3b에서 보는 바와 같이, 상기 기판 전면에 걸쳐 층간 절연막(370)을 형성하고 상기 박막트랜지스터부(A)에서 층간 절연막(370)과 게이트 절연막(350)을 관통시켜 상기 제 1반도체층 패턴(320)의 소스 영역과 드레인 영역의 소정 부분이 노출되도록 콘텍홀(400)을 형성하고 상기 스토리지부(B)의 제 2반도체층 패턴(330) 상부에 정의된 층간 절연막(370)을 제거한다.
여기서, 상기 기판 전면에 정의된 층간 절연막(370)의 두께는 4900Å 내지 5100Å이 되도록 한다.
다음, 도 3c에서 보는 바와 같이 상기 박막트랜지스터부(A)에 콘텍홀(400)을 통하여 층간 절연막(370) 상부와 제 1반도체층 패턴(320)의 소스/드레인 영역이 각각 연결되도록 소스/드레인 전극 물질을 증착하고 패터닝하여 소스/드레인 전극(410)을 형성하고, 상기 제 2반도체층 패턴(330)과 대응되도록 소스/드레인 전극 물질을 4900Å 내지 5100Å의 두께로 증착하여 캐패시터의 상부 전극이 되는 제 2금속막 패턴(380)을 형성한다.
여기서, 상기 소스/드레인 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo Alloy), 알루미늄(Al), 알루미늄 합금(Al Alloy), 은(Ag), 은 합금(Ag Alloy)를 포함하는 적어도 하나 이상의 금속으로 이루어진다.
다음, 도 3d에서 보는 바와 같이 상기 박막트랜지스터부(A), 스토리지부(B)를 포함하는 상기 기판 전면에 걸쳐 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 이들의 적층막 중에 하나를 선택하여 패시베이션막(430)을 형성하고, 상기 박막트랜지스터부(A)의 소스/드레인 전극(410) 중에 어느 한 전극이 노출되도록 상기 패시베이션막(430)을 식각하여 제 1비어홀(440)을 형성한다.
이어서, 상기 박막트랜지스터부(A)의 제 1비어홀(440)을 구비한 상기 패시베이션막(430) 상부에 아크릴 수지, 벤조사이클로부텐 수지(BCB), 폴리이미드 수지 (PI), 폴리페놀 수지 등으로 이루어진 군에서 하나 선택하여 14500Å 내지 15500Å의 두께로 유기 절연막인 평탄화막(420)을 형성하고 상기 평탄화막 상부에 소스/드레인 전극(410) 중에 어느 한 전극이 노출되도록 제 2비어홀(445)을 형성한다.
다음, 도 3e에서 보는 바와 같이 상기 제 1, 2비어홀(440, 445)을 통하여 상기 박막트랜지스터부(A)의 소스/드레인 전극(410)중에 어느 하나의 전극과 연결되도록 기판 전면에 걸쳐 제 1전극(450)을 형성하고 패터닝하여 상기 박막트랜지스터부(A)와 스토리지부(B)의 적어도 일부분에 형성하고, 상기 제 1전극(450)이 형성된 기판 전면에 걸쳐 화소 분리층으로 사용되는 화소 정의막(480)을 도포한 후, 패터닝하여 상기 제 1전극(450)의 상부 표면의 일부가 노출되도록 개구부를 형성하고 상기 개구부 내에 노출된 상기 제 1전극(450) 상부에 유기 발광층을 포함하는 유기막(460)과 제 2전극(470)을 형성한다.
여기서, 상기 화소정의막(480)은 아크릴계 수지, 벤조사이클로부텐(BCB) 및 폴리이미드(PI)로 이루어진 군에서 선택되는 하나의 물질로 이루어진다.
또한, 상기 제 1전극이 애노드 전극인 경우 제 2전극은 캐소드 전극이며 반대로 상기 제 1전극이 캐소드 전극인 경우 제 2전극은 애노드 전극이 된다.
도 4a 내지 도 4e은 본 발명의 제 3실시예에 따른 유기전계 발광소자의 제조 공정을 순서적으로 도시한 단면도이다.
먼저, 도 4a에서 보는 바와 같이 상기 유기전계 발광소자는 박막트랜지스터부(A), 스토리지부(B)를 구비하고 있으며, 유리나 합성 수지 등으로 이루어진 기판(300)과 상기 기판 상부로부터 유출되는 불순물을 막아 주기 위해 실리콘 산화막 (SiO2), 실리콘 질화막(SiNx) 및 실리콘 산화막/질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 버퍼층(310)을 형성한다.
상기 버퍼층(310)은 반드시 형성되어야 하는 것은 아니며, 선택적으로 형성하는 것이 바람직하다.
상기 스토리지부(B)에 캐패시터의 하부 전극을 형성하기 위하여 건식 식각을 통해 상기 버퍼층(310) 및 기판(300)을 함께 7900Å 내지 8100Å로 식각하여 트랜치(340)를 형성하고 상기 버퍼층(310) 상에 비정질 실리콘막을 도포하고 결정화시켜 형성된 폴리 실리콘막을 상기 박막트랜지스터부(A)에 구비되도록 패터닝하여 반도체층 패턴(325)을 형성하고 상기 스토리지부(B) 상부를 제외한 기판 전면에 걸쳐 게이트 절연막(350)을 형성한다.
또한, 상기 게이트 절연막(350) 상부에 상기 박막트랜지스터부(A)에 정의된 폴리 실리콘막의 채널 영역과 대응되도록 게이트 전극 물질을 증착 및 패터닝하여 제 1금속막 패턴(360)을 형성하고 상기 제 1금속막 패턴(360)을 마스크로 하여 상기 박막트랜지스터부(A)의 폴리 실리콘막을 이온 도핑함으로써, 소스 영역, 드레인 영역을 정의하고, 상기 스토리지부(B)의 트랜치(340)를 구비한 기판 상부에 게이트 전극 물질을 2900Å 내지 3100Å의 두께로 증착하여 캐패시터의 하부 전극이 되는 제 2금속막 패턴(380)을 형성한다.
상기 제 2금속막 패턴(380)은 상기 제 1금속막 패턴(360)과 같이 또는 다른 공정으로 형성될 수도 있다.
여기서, 상기 게이트 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 은 합금(Ag alloy)를 포함하는 적어도 하나 이상의 금속으로 이루어진다.
다음, 도 4b에서 보는 바와 같이 상기 기판 전면에 걸쳐 층간 절연막(370)을 형성하고 상기 박막트랜지스터부(A)에서 층간 절연막(370)과 게이트 절연막(350)을 관통시켜 상기 반도체층 패턴(325)의 소스 영역과 드레인 영역의 소정 부분이 노출되도록 콘텍홀(400)을 형성한다.
여기서, 상기 기판 전면에 정의된 층간 절연막(370)의 두께는 4900Å 내지 5100Å이 되도록 한다.
다음, 도 4c에서 보는 바와 같이 상기 스토리지부(B)의 제 2금속막 패턴(380)과 대응되도록 소스/드레인 전극 물질을 4900Å 내지 5100Å의 두께로 증착하여 제 3금속막 패턴(390)을 형성하고, 상기 박막트랜지스터부(A)에 콘텍홀(400)을 통하여 층간 절연막(370) 상부와 반도체층 패턴(325)의 소스/드레인 영역이 각각 연결되도록 소스/드레인 전극 물질을 증착하고 패터닝하여 소스/드레인 전극(410)을 형성한다.
여기서, 상기 소스/드레인 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 은 합금(Ag alloy)를 포함하는 적어도 하나 이상의 금속으로 이루어진다.
다음, 도 4d에서 보는 바와 같이 상기 박막트랜지스터부(A), 스토리지부(B)를 포함하는 상기 기판 전면에 걸쳐 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 이들의 적층막 중에 하나를 선택하여 패시베이션막(430)을 형성하고, 상기 박막트 랜지스터부(A)의 소스/드레인 전극(410) 중에 어느 한 전극이 노출되도록 상기 패시베이션막(430)을 식각하여 제 1비어홀(440)을 형성한다.
이어서, 상기 박막트랜지스터부(A)의 제 1비어홀(440)을 구비한 상기 패시베이션막(430) 상부에 아크릴 수지, 벤조사이클로부텐 수지(BCB), 폴리이미드 수지(PI), 폴리페놀 수지 등으로 이루어진 군에서 하나 선택하여 14500Å 내지 15500Å의 두께로 유기 절연막인 평탄화막(420)을 형성하고 상기 평탄화막 상부에 소스/드레인 전극(410) 중에 어느 한 전극이 노출되도록 제 2비어홀(445)을 형성한다.
다음, 도 4e에서 보는 바와 같이 상기 제 1, 2비어홀(440, 445)을 통하여 상기 박막트랜지스터부(A)의 소스/드레인 전극(410)중에 어느 하나의 전극과 연결되도록 기판 전면에 걸쳐 제 1전극(450)을 형성하고 패터닝하여 상기 박막트랜지스터부(A)와 스토리지부(B)의 적어도 일부분에 형성한다.
다음, 상기 제 1전극(450)이 형성된 기판 전면에 걸쳐 화소 분리층으로 사용되는 화소 정의막(480)을 도포한 후, 패터닝하여 상기 제 1전극(450)의 상부 표면의 일부가 노출되도록 개구부를 형성하고 상기 개구부 내에 노출된 상기 제 1전극(450) 상부에 유기 발광층을 포함하는 유기막(460)과 제 2전극(470)을 형성한다.
여기서, 상기 화소정의막(480)은 아크릴계 수지, 벤조사이클로부텐(BCB) 및 폴리이미드(PI)로 이루어진 군에서 선택되는 하나의 물질로 이루어진다.
또한, 상기 제 1전극이 애노드 전극인 경우 제 2전극은 캐소드 전극이며 반대로 상기 제 1전극이 캐소드 전극인 경우 제 2전극은 애노드 전극이 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기한 바와 같은 본 발명은 애노드 전극과 데이터 라인과 스토리지부가 오버랩이 되더라도, 이상적으로 평탄화시킬 수 있으므로 고개구율의 실현이 가능하며 후공정(LITI 포함)에서의 크로스토크와 같은 공정 불량이 발생되지 않는 것을 특징으로 한다.

Claims (52)

  1. 박막트랜지스터부 및 트랜치가 형성된 스토리지부를 구비하는 기판과;
    상기 박막트랜지스터부를 형성하는 제 1반도체층 패턴과 상기 스토리지부의 트랜치에 형성하는 제 2반도체층 패턴과;
    상기 기판 전면에 걸쳐 형성하는 게이트 절연막과;
    상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과;
    상기 스토리지부에 형성하고 상기 제 2반도체층 패턴과 대응되도록 형성하는 제 2금속막 패턴과;
    상기 기판 전면에 형성하는 층간 절연막과;
    상기 게이트 절연막과 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘텍홀에 형성하는 소스/드레인 전극과;
    상기 소스/드레인 전극 중 어느 한 전극이 노출되도록 형성된 비어홀을 구비한 패시베이션막과;
    상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 한 전극과 연결하고 패터닝시켜 형성하는 제 1전극과;
    상기 제 1전극상에 적어도 유기 발광층을 포함하는 유기막과 제 2전극을 형성하는 것을 특징으로 하는 유기전계 발광소자.
  2. 제 1항에 있어서, 상기 패시베이션막은 무기막인 것을 특징으로 하는 유기전계 발광소자.
  3. 제 1항에 있어서, 상기 패시베이션막 상부에 평탄화막을 더 포함하는 것을 특징으로 하는 유기전계 발광소자.
  4. 제 3항에 있어서, 상기 평탄화막은 14500Å 내지 15500Å 두께를 가지며 기판 전면에 걸쳐 형성되는 것을 특징으로 하는 유기전계 발광소자.
  5. 제 3항에 있어서, 상기 평탄화막은 상기 소스/드레인 전극 중에 어느 하나의 전극과 노출되도록 한 비어홀을 더 포함하는 것을 특징으로 하는 유기전계 발광소자.
  6. 제 1항에 있어서, 상기 제 2금속막 패턴은 게이트 전극 물질로 형성
    하는 것을 특징으로 하는 유기전계 발광소자.
  7. 제 6항에 있어서, 상기 게이트 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo Alloy), 알루미늄(Al), 알루미늄 합금(Al Alloy), 은(Ag), 은 합금(Ag Alloy)를 포함하는 적어도 하나 이상의 금속 물질인 것을 특징으로 하는 유기전계 발광소자.
  8. 박막트랜지스터부 및 스토리지부를 구비한 기판을 제공하는 단계와;
    상기 스토리지부의 기판 상에 트랜치를 형성하도록 상기 기판을 식각하는 단계와;
    상기 박막트랜지스터부에는 제 1반도체층 패턴과 상기 스토리지부의 트랜치에는 제 2반도체층 패턴을 형성하는 단계와;
    상기 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계와;
    상기 박막트랜지스터부에는 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하고 상기 스토리지부에는 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 제 2금속막 패턴을 형성하는 단계와;
    상기 기판 전면에 층간 절연막을 형성하는 단계와;
    상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘텍홀에 소스/드레인 전극을 형성하는 단계와;
    상기 소스/드레인 전극 중 어느 한 전극이 노출되도록 형성된 비어홀을 구비 한 패시베이션막을 형성하는 단계와;
    상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 한 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와;
    상기 제 1전극상에 적어도 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  9. 제 8항에 있어서, 상기 패시베이션막은 무기막인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  10. 제 8항에 있어서, 상기 패시베이션막 상부에 평탄화막을 더 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  11. 제 10항에 있어서, 상기 평탄화막은 14500Å 내지 15500Å 두께를 가지며 기판 전면에 걸쳐 형성되는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  12. 제 10항에 있어서, 상기 평탄화막은 상기 소스/드레인 전극 중에 어느 하나 의 전극과 노출되도록 한 비어홀을 더 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  13. 제 8항에 있어서 트랜치는 건식 식각방법에 의하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  14. 제 8항에 있어서, 상기 제 2금속막 패턴은 게이트 전극 물질로 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  15. 제 14항에 있어서, 상기 게이트 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo Alloy), 알루미늄(Al), 알루미늄 합금(Al Alloy), 은(Ag), 은 합금(Ag Alloy)를 포함하는 적어도 하나 이상의 금속 물질인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  16. 제 8항에 있어서, 상기 트랜치는 7900Å 내지 8100Å의 두께인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  17. 박막트랜지스터부 및 트랜치가 형성된 스토리지부를 구비하는 기판과;
    상기 박막트랜지스터부를 형성하는 제 1반도체층 패턴과 상기 스토리지부의 트랜치에 형성하는 제 2반도체층 패턴과;
    상기 기판 전면에 걸쳐 형성하는 게이트 절연막과;
    상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과;
    상기 제 2반도체층 패턴 상부를 제외한 기판 전면에 형성하는 층간 절연막과;
    상기 게이트 절연막과 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘텍홀에 형성하는 소스/드레인 전극과;
    상기 스토리지부에 형성하고 상기 제 2반도체층 패턴과 대응되도록 형성하는 제 2금속막 패턴과;
    상기 소스/드레인 전극 중 어느 하나의 전극이 노출되도록 형성된 비어홀을 구비한 패시베이션막과;
    상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 한 전극과 연결하고 패터닝시켜 형성하는 제 1전극과;
    상기 제 1전극상에 적어도 유기 발광층을 포함하는 유기막과 제 2전극을 형성하는 것을 특징으로 하는 유기전계 발광소자.
  18. 제 17항에 있어서, 상기 패시베이션막은 무기막인 것을 특징으로 하는 유기전계 발광소자.
  19. 제 17항에 있어서, 상기 패시베이션막 상부에 평탄화막을 더 포함하는 것을 특징으로 하는 유기전계 발광소자.
  20. 제 19항에 있어서, 상기 평탄화막은 14500Å 내지 15500Å 두께를 가지며 기판 전면에 걸쳐 형성되는 것을 특징으로 하는 유기전계 발광소자.
  21. 제 19항에 있어서, 상기 평탄화막은 상기 소스/드레인 전극 중에 어느 하나의 전극과 노출되도록 한 비어홀을 더 포함하는 것을 특징으로 하는 유기전계 발광소자.
  22. 제 17항에 있어서, 상기 제 2금속막 패턴은 소스/드레인 전극 물질로 형성하 는 것을 특징으로 하는 유기전계 발광소자.
  23. 제 22항에 있어서, 상기 소스/드레인 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo Alloy), 알루미늄(Al), 알루미늄 합금(Al Alloy), 은(Ag), 은 합금(Ag Alloy)를 포함하는 적어도 하나 이상의 금속 물질인 것을 특징으로 하는 유기전계 발광소자.
  24. 박막트랜지스터부 및 스토리지부을 구비한 기판을 제공하는 단계와;
    상기 스토리지부의 기판 상에 트랜치를 형성하도록 상기 기판을 식각하는 단계와;
    상기 박막트랜지스터부에는 제 1반도체층 패턴과 상기 스토리지부의 트랜치에 제 2반도체층 패턴을 형성하는 단계와;
    상기 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계와;
    상기 박막트랜지스터부에는 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하는 단계와;
    상기 제 2반도체층 패턴 상부를 제외한 기판 전면에 층간 절연막을 형성하는 단계와;
    상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘텍홀에 소스/드레인 전극을 형성하는 단계와;
    상기 스토리지부와 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 제 2금속막 패턴을 형성하는 단계와;
    상기 소스/드레인 전극 중 어느 한 전극이 노출되도록 형성된 비어홀을 구비한 패시베이션막을 형성하는 단계와;
    상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와;
    상기 제 1전극상에 적어도 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  25. 제 24항에 있어서, 상기 패시베이션막은 무기막인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  26. 제 24항에 있어서, 상기 패시베이션막 상부에 평탄화막을 더 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  27. 제 26항에 있어서, 상기 평탄화막은 14500Å 내지 15500Å 두께를 가지며 기판 전면에 걸쳐 형성되는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  28. 제 26항에 있어서, 상기 평탄화막은 상기 소스/드레인 전극 중에 어느 하나의 전극과 노출되도록 한 비어홀을 더 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  29. 제 24항에 있어서 상기 트랜치는 건식 식각방법에 의하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  30. 제 24항에 있어서, 상기 제 2금속막 패턴은 소스/드레인 전극 물질로 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  31. 제 30항에 있어서, 상기 소스/드레인 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo Alloy), 알루미늄(Al), 알루미늄 합금(Al Alloy), 은(Ag), 은 합금(Ag Alloy)를 포함하는 적어도 하나 이상의 금속 물질인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  32. 제 24항에 있어서, 상기 트랜치는 7900Å 내지 8100Å의 두께인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  33. 박막트랜지스터부 및 트랜치가 형성된 스토리지부를 구비하는 기판과;
    상기 박막트랜지스터부를 형성하는 반도체층 패턴과;
    상기 트랜치를 구비한 스토리지부가 제외된 기판 전면에 걸쳐 형성하는 게이트 절연막과;
    상기 박막트랜지스터부에 형성하고 상기 반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과 상기 트랜치를 구비한 스토리지부에 형성하는 제 2금속막 패턴과;
    상기 기판 전면에 형성하는 층간 절연막과;
    상기 게이트 절연막과 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘텍홀에 형성하는 소스/드레인 전극과;
    상기 스토리지부에 형성하고 상기 제 2금속막 패턴과 대응되도록 형성하는 제 3금속막 패턴과;
    상기 소스/드레인 전극 중 어느 하나의 전극이 노출되도록 형성된 비어홀을 구비한 패시베이션막과;
    상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 한 전극과 연결하고 패터닝시켜 형성하는 제 1전극과;
    상기 제 1전극상에 적어도 유기 발광층을 포함하는 유기막과 제 2전극을 형성하는 것을 특징하는 유기전계 발광소자.
  34. 제 33항에 있어서, 상기 패시베이션막은 무기막인 것을 특징으로 하는 유기전계 발광소자.
  35. 제 33항에 있어서, 상기 패시베이션막 상부에 평탄화막을 더 포함하는 것을 특징으로 하는 유기전계 발광소자.
  36. 제 35항에 있어서, 상기 평탄화막은 14500Å 내지 15500Å 두께를 가지며 기판 전면에 걸쳐 형성되는 것을 특징으로 하는 유기전계 발광소자.
  37. 제 35항에 있어서, 상기 평탄화막은 상기 소스/드레인 전극 중에 어느 하나의 전극과 노출되도록 한 비어홀을 더 포함하는 것을 특징으로 하는 유기전계 발광소자.
  38. 제 33항에 있어서, 상기 제 2금속막 패턴은 게이트 전극 물질로 형성하는 것을 특징으로 하는 유기전계 발광소자.
  39. 제 38항에 있어서, 상기 게이트 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo Alloy), 알루미늄(Al), 알루미늄 합금(Al Alloy), 은(Ag), 은 합금(Ag Alloy)를 포함하는 적어도 하나 이상의 금속 물질인 것을 특징으로 하는 유기전계 발광소자.
  40. 제 33항에 있어서, 상기 제 3금속막 패턴은 소스/드레인 전극 물질로 형성하는 것을 특징으로 하는 유기전계 발광소자.
  41. 제 40항에 있어서, 상기 소스/드레인 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo Alloy), 알루미늄(Al), 알루미늄 합금(Al Alloy), 은(Ag), 은 합금(Ag Alloy)를 포함하는 적어도 하나 이상의 금속 물질인 것을 특징으로 하는 유기전계 발광소자.
  42. 박막트랜지스터부 및 스토리지부을 구비한 기판을 제공하는 단계와;
    상기 스토리지부의 기판 상에 트랜치를 형성하도록 상기 기판을 식각하는 단계와;
    상기 박막트랜지스터부에는 반도체층 패턴을 형성하는 단계와;
    상기 트랜치를 구비한 스토리지부가 제외된 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계와;
    상기 박막트랜지스터부와 상기 반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하고 상기 트랜치를 구비한 스토리지부에 제 2금속막 패턴을 형성하는 단계와;
    상기 기판 전면에 층간 절연막을 형성하는 단계와;
    상기 스토리지부와 상기 제 2금속막 패턴과 대응되도록 상기 트랜치 상부에 제 3금속막 패턴을 형성하는 단계와;
    상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘텍홀에 소스/드레인 전극을 형성하는 단계와;
    상기 소스/드레인 전극 중 어느 하나의 전극이 노출되도록 형성된 비어홀을 구비한 패시베이션막을 형성하는 단계와;
    상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 한 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와;
    상기 제 1전극상에 적어도 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  43. 제 42항에 있어서, 상기 패시베이션막은 무기막인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  44. 제 42항에 있어서, 상기 패시베이션막 상부에 평탄화막을 더 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  45. 제 44항에 있어서, 상기 평탄화막은 14500Å 내지 15500Å 두께를 가지며 기판 전면에 걸쳐 형성되는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  46. 제 44항에 있어서, 상기 평탄화막은 상기 소스/드레인 전극 중에 어느 하나의 전극과 노출되도록 한 비어홀을 더 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  47. 제 42항에 있어서, 상기 트랜치는 건식 식각방법에 의하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  48. 제 42항에 있어서, 상기 제 2금속막 패턴은 게이트 전극 물질로 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  49. 제 48항에 있어서, 상기 게이트 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo Alloy), 알루미늄(Al), 알루미늄 합금(Al Alloy), 은(Ag), 은 합금(Ag Alloy)를 포함하는 적어도 하나 이상의 금속 물질인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  50. 제 42항에 있어서, 상기 제 3금속막 패턴은 소스/드레인 전극 물질로 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  51. 제 50항에 있어서, 상기 소스/드레인 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo Alloy), 알루미늄(Al), 알루미늄 합금(Al Alloy), 은(Ag), 은 합금(Ag Alloy)를 포함하는 적어도 하나 이상의 금속 물질인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
  52. 제 42항에 있어서, 상기 트랜치는 7900Å 내지 8100Å의 두께인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.
KR1020040097144A 2004-11-24 2004-11-24 유기전계 발광소자 및 그 제조 방법 KR100623720B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040097144A KR100623720B1 (ko) 2004-11-24 2004-11-24 유기전계 발광소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040097144A KR100623720B1 (ko) 2004-11-24 2004-11-24 유기전계 발광소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060057945A true KR20060057945A (ko) 2006-05-29
KR100623720B1 KR100623720B1 (ko) 2006-09-19

Family

ID=37153189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040097144A KR100623720B1 (ko) 2004-11-24 2004-11-24 유기전계 발광소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100623720B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732431B1 (ko) * 2006-07-27 2007-06-27 주식회사 대우일렉트로닉스 오엘이디 디스플레이 소자의 제조방법
KR101056429B1 (ko) * 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 표시 장치 및 이의 제조 방법
KR101156444B1 (ko) * 2010-05-11 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
US8378352B2 (en) 2010-10-05 2013-02-19 Samsung Display Co., Ltd. Organic light-emitting display device and manufacturing method of the same
US8461593B2 (en) 2010-10-26 2013-06-11 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US8552430B2 (en) 2011-08-09 2013-10-08 Samsung Display Co., Ltd. Thin-film transistor array substrate, organic light-emitting display including the same and method of manufacturing the same
US8604480B2 (en) 2011-08-01 2013-12-10 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light emitting display device including the same, and manufacturing method of the thin film transistor array substrate
KR20140061123A (ko) * 2012-11-13 2014-05-21 삼성디스플레이 주식회사 유기발광 표시장치 및 그것의 제조 방법
US9013461B2 (en) 2010-03-18 2015-04-21 Samsung Display Co., Ltd. Organic light emitting diode display
KR20170110209A (ko) * 2016-03-22 2017-10-11 삼성디스플레이 주식회사 디스플레이 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101785916B1 (ko) 2011-09-02 2017-10-16 엘지디스플레이 주식회사 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209622B1 (ko) * 1996-09-05 1999-07-15 구자홍 액정표시장치 및 그 제조방법
JP2000171827A (ja) 1998-12-03 2000-06-23 Casio Comput Co Ltd 液晶表示パネル
JP2003332041A (ja) * 2002-05-15 2003-11-21 Seiko Epson Corp 電気光学装置及び電子機器
JP2004191627A (ja) 2002-12-11 2004-07-08 Hitachi Ltd 有機発光表示装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732431B1 (ko) * 2006-07-27 2007-06-27 주식회사 대우일렉트로닉스 오엘이디 디스플레이 소자의 제조방법
KR101056429B1 (ko) * 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 표시 장치 및 이의 제조 방법
US8569859B2 (en) 2010-03-16 2013-10-29 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US8987723B2 (en) 2010-03-16 2015-03-24 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US9595574B2 (en) 2010-03-18 2017-03-14 Samsung Display Co., Ltd. Organic light emitting diode display
US9013461B2 (en) 2010-03-18 2015-04-21 Samsung Display Co., Ltd. Organic light emitting diode display
US8766262B2 (en) 2010-05-11 2014-07-01 Samsung Display Co., Ltd. Organic light-emitting display device preventing edge defects between pixel define layer and pixel electrode, and method of manufacturing the same
KR101156444B1 (ko) * 2010-05-11 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
US8378352B2 (en) 2010-10-05 2013-02-19 Samsung Display Co., Ltd. Organic light-emitting display device and manufacturing method of the same
US8461593B2 (en) 2010-10-26 2013-06-11 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US8604480B2 (en) 2011-08-01 2013-12-10 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light emitting display device including the same, and manufacturing method of the thin film transistor array substrate
US8552430B2 (en) 2011-08-09 2013-10-08 Samsung Display Co., Ltd. Thin-film transistor array substrate, organic light-emitting display including the same and method of manufacturing the same
KR20140061123A (ko) * 2012-11-13 2014-05-21 삼성디스플레이 주식회사 유기발광 표시장치 및 그것의 제조 방법
KR20170110209A (ko) * 2016-03-22 2017-10-11 삼성디스플레이 주식회사 디스플레이 장치
US10529794B2 (en) 2016-03-22 2020-01-07 Samsung Display Co., Ltd. Display apparatus
US10700158B2 (en) 2016-03-22 2020-06-30 Samsung Display Co., Ltd. Display apparatus
US11222943B2 (en) 2016-03-22 2022-01-11 Samsung Display Co., Ltd. Display apparatus
US11653542B2 (en) 2016-03-22 2023-05-16 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR100623720B1 (ko) 2006-09-19

Similar Documents

Publication Publication Date Title
US11908924B2 (en) Semiconductor device including two thin-film transistors and method of fabricating the same
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US9627457B2 (en) Organic light emitting display device and method of manufacturing the same
JP4490885B2 (ja) エレクトロルミネセンス表示装置及びその製造方法
US7456811B2 (en) Organic electro-luminescent display device and method of manufacturing the same
KR100686120B1 (ko) 유기 ｅｌ 소자의 제조방법
KR101525804B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101622645B1 (ko) 유기발광 표시장치의 제조방법
KR20110121419A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20140146426A (ko) 표시 장치 및 표시 장치의 제조 방법
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100623720B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
KR101552985B1 (ko) 유기전계발광 표시장치와 그 제조방법
KR20090058283A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR100579175B1 (ko) 유기전계 발광소자의 제조방법
KR101572268B1 (ko) 유기전계발광소자 및 그 제조방법
US20210359043A1 (en) Array substrate and manufacturing method thereof, and display device
US8710508B2 (en) Organic light emitting diode display device and method of fabricating the same
KR20090021442A (ko) 유기전계발광표시장치 및 그 제조방법
KR101843191B1 (ko) 유기발광 다이오드 표시장치 및 그의 제조방법
KR100712114B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR100623717B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR100685418B1 (ko) 유기전계 발광소자 및 그 제조 방법
TWI643244B (zh) 金屬導線及薄膜電晶體陣列面板之製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 13