KR20090058283A - 유기 전계 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 전계 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20090058283A
KR20090058283A KR1020070124994A KR20070124994A KR20090058283A KR 20090058283 A KR20090058283 A KR 20090058283A KR 1020070124994 A KR1020070124994 A KR 1020070124994A KR 20070124994 A KR20070124994 A KR 20070124994A KR 20090058283 A KR20090058283 A KR 20090058283A
Authority
KR
South Korea
Prior art keywords
thin film
electrode
film transistor
gate
layer
Prior art date
Application number
KR1020070124994A
Other languages
English (en)
Inventor
안태준
이석우
강수혁
박수정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070124994A priority Critical patent/KR20090058283A/ko
Publication of KR20090058283A publication Critical patent/KR20090058283A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 개구율 향상 및 공정 단순화할 수 있는 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것이다.
본 발명에 따른 유기 전계 발광 표시 장치는 게이트 라인 및 데이터 라인과 접속되며, 동일층에 제1 게이트 전극, 제1 소스 전극, 제1 드레인 전극을 형성하는 스위치 박막 트랜지스터와; 상기 제1 드레인 전극이 연장되어 연결되는 제2 게이트 전극과, 상기 제2 게이트 전극, 제2 소스 전극, 제2 드레인 전극을 동일층에 형성하는 구동 박막 트랜지스터와; 상기 구동 박막 트랜지스터와 접속된 유기 전계 발광셀을 포함하는 것을 특징으로 한다.
게이트 전극, 드레인 전극, 유기 전계 발광 표시 장치

Description

유기 전계 발광 표시 장치 및 그 제조 방법{ORGANCIC ELECTRO-LUMINESCENCE DISPALY AND MANUFACTURING METHOD THEREOF}
본 발명은 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것으로, 특히 개구율 향상 및 공정 단순화할 수 있는 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것이다.
액티브 매트릭스 유기 전계 발광 표시 장치는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 되고, 각 서브 화소는 유기 전계 발광(이하, OEL) 셀과 그 OEL 셀을 독립적으로 구동하는 셀 구동부를 구비한다. OEL 셀은 셀 구동부와 접속된 양극 및 그라운드와 접속된 음극과, 양극과 음극 사이에 형성된 유기층으로 구성된다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 데이터 신호를 공급하는 데이터 라인과, 전원 신호를 공급하는 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터로 구성되어 OEL 셀을 구동한다.
이러한 유기 전계 발광 표시 장치는 스위치 박막 트랜지스터와 구동 박막 트랜지스터가 서로 접속하기 위해 컨택홀을 형성한다. 이때, 예로 들어 4㎛의 컨택 홀을 형성하기 위해 공정 마진을 고려해서 6㎛로 컨택홀을 형성하게 된다. 이와 같이 스위치 박막 트랜지스터와 구동 박막 트랜지스터가 접속하기 위해 컨택홀을 형성하게 되면 공정 마진만큼의 개구율이 좁아지게 된다. 또한, 스위치 박막 트랜지스터와 구동 박막 트랜지스터 외에 다수의 박막 트랜지스터가 형성될 경우에는 다수의 박막 트랜지스터와 대응되는 컨택홀이 필요하게 됨으로써 그 만큼의 공정 마진이 필요하게 되어 더욱 개구율이 좁아지게 되는 문제점이 발생한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 개구율 향상 및 공정 단순화할 수 있는 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 유기 전계 발광 표시 장치는 게이트 라인 및 데이터 라인과 접속되며, 동일층에 제1 게이트 전극, 제1 소스 전극, 제1 드레인 전극을 형성하는 스위치 박막 트랜지스터와; 상기 제1 드레인 전극이 연장되어 연결되는 제2 게이트 전극과, 상기 제2 게이트 전극, 제2 소스 전극, 제2 드레인 전극을 동일층에 형성하는 구동 박막 트랜지스터와; 상기 구동 박막 트랜지스터와 접속된 유기 전계 발광셀을 포함하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 유기 전계 발광 표시 장치의 제조 방법은 제1 게이트 전극, 제1 소스 전극, 제1 드레인 전극을 동일층에 형성하는 스위치 박막 트랜지스터를 마련하는 단계와; 상기 제1 드레인 전극이 연장되어 연결되는 제2 게이트 전극과, 상기 제2 게이트 전극, 제2 소스 전극, 제2 드레인 전극을 동일층에 형성하는 구동 박막 트랜지스터를 마련하는 단계와; 상기 구동 박막 트랜지스터와 접속된 유기 전계 발광셀을 마련하는 단계를 포함한다.
본 발명에 따른 유기 전계 발광 표시 장치 및 그 제조 방법은 스위칭 박막 트랜지스터의 제1 드레인 전극이 연장되어 구동 박막 트랜지스터의 제2 게이트 전 극과 접속된다. 이에 따라, 박막 트랜지스터들 간의 접속을 위해 컨택홀을 형성하지 않으므로, 컨택홀 형성시 필요했던 공정 마진만큼의 개구율을 확보할 수 있다.
또한, 스위치 박막 트랜지스터의 제1 게이트 전극, 제1 소스 전극, 제1 드레인 전극을 동일 재질로 동시에 형성하고, 구동 박막 트랜지스터의 제2 게이트 전극, 제2 소스 전극, 제2 드레인 전극을 동일 재질로 동시에 형성한다. 따라서, 제조 공정 단순화, 이에 따른 재료비 감소를 할 수 있다.
이하, 본 발명의 바람직한 실시 예를 도 1 내지 3g를 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 유기 전계 발광 표시 장치를 나타내는 평면도이며, 도 2는 도 1에서 선Ⅰ-Ⅰ'를 따라 절취한 유기 전계 발광 표시 장치를 나타내는 단면도이다.
도 1 및 도 2에 도시된 유기 전계 발광 표시 장치는 절연 기판(101) 상에 형성된 게이트 라인(102)과, 게이트 라인(102)과 교차하는 데이터 라인(104)과, 게이트 라인(102)과 교차하며 데이터 라인(104)과 나란하게 형성되어 서브 화소 영역을 마련하는 전원 라인(140)과, 게이트 라인(102) 및 데이터 라인(104)과 접속된 스위치 박막 트랜지스터(T1)와, 스위치 박막 트랜지스터(T1) 및 전원 라인(140)과 OEL 셀의 양극(122) 사이에 접속된 구동 박막 트랜지스터(T2)와, 구동 박막 트랜지스터(T2)와 접속된 0EL 셀을 구비한다.
게이트 라인(102)은 스위치 박막 트랜지스터(T1)에 스캔 신호를 공급하며, 데이터 라인(104)은 스위치 박막 트랜지스터(T1)에 데이터 신호를 공급하며, 전원 라인(140)은 구동 박막 트랜지스터(T2)에 전원 신호를 공급한다.
스위치 박막 트랜지스터(T1)는 게이트 라인(102)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(104)에 공급된 데이터 신호를 구동 박막 트랜지스터(T2)의 제2 게이트 전극(106)으로 공급한다. 이를 위해, 스위치 박막 트랜지스터(T1)는 게이트 라인(102)과 접속된 제1 게이트 전극(156), 데이터 라인(104)과 접속된 제1 소스 전극(158), 제1 소스 전극(158)과 마주하며 구동 박막 트랜지스터(T2)의 제2 게이트 전극(106)과 연결된 제1 드레인 전극(160), 제1 소스 전극(158) 및 제1 드레인 전극(160) 사이와 중첩되는 하부를 따라 채널부를 형성하는 제1 반도체 패턴(165)을 구비한다. 여기서, 제1 반도체 패턴(165)은 제1 활성층(164)와 제1 오믹 접촉층(166)을 구비한다.
구동 박막 트랜지스터(T2)는 제2 게이트 전극(106)으로 공급되는 데이터 신호에 응답하여 전원 라인(140)으로부터 OEL 셀로 공급되는 전류를 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 이를 위해, 구동 박막 트랜지스터(T2)는 스위치 박막 트랜지스터(T1)의 제1 드레인 전극(160)이 연장되어 접속된 제2 게이트 전극(106), 전원 라인(140)과 접속된 제2 소스 전극(108), 제2 소스 전극(108)과 마주하며 OEL 셀의 양극(122)과 접속된 제2 드레인 전극(110), 제2 소스 및 제2 드레인 전극(108,110) 사이와 중첩되는 하부를 따라 채널부를 형성하는 제2 반도체 패턴(115)을 구비한다. 제2 반도체 패턴(115)은 제2 활성층(114) 및 제2 오믹 접촉층(116)을 구비한다.
한편, 데이터 라인(104)은 게이트 라인(102)과 전원 라인(140)과 동시에 동일 재질로 형성된다. 데이터 라인(104)은 게이트 라인(102) 및 전원 라인(140)과 쇼트되지 않도록 형성되어야 한다. 예를 들면, 게이트 라인(102)은 도 1 및 도 2에 도시된 바와 같이 데이터 라인(104)과 전원 라인(140)과 쇼토되지 않도록 분리된다. 분리된 데이터 라인(104)과 전원 라인(140)은 보호막(144) 위에 형성된 연결 전극(126)을 통해 연결된다.
OEL 셀은 평탄화층(144) 위에 형성된 투명 도전 물질의 양극(122)과, 뱅크 절연막(146)을 관통하는 화소홀(138)을 통해 노출된 양극(122)과 뱅크 절연막(146) 위에 형성된 발광층을 포함하는 유기층(150)과, 유기층(150) 위에 형성된 음극(124)으로 구성된다. 유기층(150)은 양극(122) 및 뱅크 절연막(146) 위에 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층으로 구성된다. 여기서, 발광층은 적색(R), 녹색(G) 및 청색(B)을 각각 구현하는 발광층들이 순차적으로 적층되어 3층 구조로 형성되거나 보색 관계를 가지는 발광층들이 적층되어 2층 구조로 형성되거나 백색을 구현하는 발광층으로 이루어진 단층 구조로 형성된다. 이에 따라, 유기층(150)에 포함된 발광층은 양극(122)에 공급된 전류량에 따라 발광하여 양극(122)을 경유하여 백색광을 방출하게 된다.
도 3a 내지 도 3g는 본 발명의 실시 예에 따른 OLED의 제조 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 하부 기판(101) 상에 버퍼막(112)이 형성되고, 그 위에 활성층(164,114) 및 오믹 접촉층(166,116)을 포함하는 제1 및 제2 반도체 패턴(23) 이 형성된다.
구체적으로, 하부 기판(101) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposion)등의 증착 방법 통해 SiO2 등과 같은 무기 절연 물질이 전면 증착됨으로써 버퍼막(116)이 형성된다. 버퍼막(116) 증착 방법으로 비정질 실리콘층이 형성되고, 비정질 실리콘층에 자기장결정화 방법(Alternating Magnetic Field crystallization, 이하 AMFC)으로 자기장을 인가하여 결정화를 촉진한다. 이후, 결정화된 비정질 실리콘층 상에 불순물이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층이 패터닝됨으로써 활성층(164,114) 및 오믹 접촉층(166,116)을 포함하는 제1 및 제2 반도체 패턴(165,115)이 형성된다.
도 3b를 참조하면, 제1 및 제2 반도체 패턴(165,115)이 형성된 하부 기판(101) 상에 게이트 절연막(130)이 형성된다.
구체적으로, 제1 및 제2 반도체 패턴(165,115)이 형성된 하부 기판(101) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposion)등의 증착 방법 통해 무기 절연 물질이 전면 증착된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 무기 절연 물질이 패터닝됨으로써 게이트 절연막(130)이 형성된다. 게이트 절연막(130)으로는 질화 실리콘(SiOx), 산화 실리콘(SiNx) 등과 같은 무기 절연 물질이 이용된다.
게이트 금속 패턴이 형성된 하부 기판(101) 상에 게이트 절연막(112)이 형성 되고, 그 위에 데이터 라인(104), 소스 전극(108), 드레인 전극(110)을 포함하는 데이터 금속 패턴과, 데이터 금속 패턴을 따라 그 아래에 중첩된 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다. 이러한 반도체 패턴(115)과 데이터 금속 패턴은 슬릿 마스크 또는 하프 톤(Half Tone)를 이용한 하나의 마스크 공정으로 형성된다.
도 3c를 참조하면, 게이트 절연막(130)이 형성된 하부 기판(101) 상에 게이트 라인(102), 제1 및 제2 게이트 전극(156,106), 전원 라인(140)을 포함하는 게이트 전극 패턴과 동시에 데이터 라인(104), 제1 및 제2 게이트 라인(156,106), 제1 및 제2 소스 전극(158,108), 제1 및 제2 드레인 전극(160,110)을 포함하는 소스/드레인 금속 패턴이 형성된다.
구체적으로, 게이트 절연막(130) 위에 게이트 금속층, 소스/드레인 금속층은 스퍼터링 등의 증착 방법으로 형성된다. 게이트 금속층, 소스/드레인 금속층으로는 몰리브덴(Mo), 몰리브덴 텅스텐(MoW)으로 이용된다. 이 게이트 금속층, 소스/드레인 금속층이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 게이트 라인(102), 제1 및 제2 게이트 전극(156,106), 전원 라인(140)을 포함하는 게이트 전극 패턴과 데이터 라인(104), 제1 및 제2 게이트 라인(156,106), 제1 및 제2 소스 전극(158,108), 제1 및 제2 드레인 전극(160,110)을 포함하는 소스/드레인 금속 패턴이 형성된다. 여기서, 제1 소스 전극(158)과 제1 드레인 전극(160)은 제1 게이트 전극(156)과 쇼트되지 않도록 이격되고, 데이터 라인(104) 및 전원 라인(140)은 게이트 라인(102)을 기준으로 분리된다. 그리고, 제2 소스 전극(108)과 제2 드레 인 전극(110)은 제2 게이트 전극(106)과 쇼트되지 않도록 이격되어 형성한다. 이와 같이, 게이트 금속 패턴과 소스/드레인 금속 패턴은 동일 재질로 동시에 형성된다. 이때, 제1 드레인 전극(160)이 연장되어 제2 게이트 전극(106)과 연결된다.
제1 드레인 전극(160)과 제2 게이트 전극(106)이 연장되어 형성됨으로써 스위칭 박막 트랜지스터(T1)와 구동 박막 트랜지스터(T2)를 접속하기 위해 별도의 컨택홀이 필요하지 않게 된다. 다시 말하여, 본 발명의 실시 예에 따른 OLED는 스위칭 박막 트랜지스터(T1)와 구동 박막 트랜지스터(T2)가 별도의 컨택홀이 없이 제1 드레인 전극(160)과 제2 드레인 전극(106)이 접속되어 연결됨으로써 컨택홀 형성시 필요했던 공정 마진 만큼의 개구율을 확보할 수 있다.
한편, 본 발명의 실시 예에서는 스위칭 박막 트랜지스터(T1)와 구동 박막 트랜지스터(T2)만 설명하였지만, 다수의 박막 트랜지스터를 갖게 되는 그에 따른 컨택홀 없이 접속 가능함으로써 그 만큼의 개구율을 더욱 확보할 수 있게 된다.
도 3d를 참조하면, 게이트 금속 패턴 및 소스/드레인 금속 패턴이 형성된 하부 기판(101) 상에 보호막(144)이 형성된다.
구체적으로, 보호막(144)은 게이트 절연막(130)과 같은 무기 절연 물질로 형성되거나 아크릴 수지 등과 같은 유기 절연 물질로 형성된다. 이 보호막(130)이 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 보호막(130)을 관통하는 제1 컨택홀(120), 제2 컨택홀(176), 제3 컨택홀(178)이 형성된다. 제1 컨택홀(120)은 보호막(144)을 관통하여 제2 드레인 전극(110)을 노출시키도록 형성되며, 제2 컨택홀(176) 및 제3 컨택홀(178)은 보호막(144) 관통하여 전원 라인을(140)을 노출시키 도록 형성된다.
도 3e를 참조하면, 보호막(144) 위에 양극(122) 및 연결 전극(126)을 포함하는 투명 도전 패턴이 형성된다.
구체적으로, 보호막(144) 상에 스퍼터링 등의 증착 방법을 통해 투명 도전층이 형성된다. 투명 도전층으로는 틴 옥사이드(Tin Oxide : TO), 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO),인듐 틴 징크 옥사이드(Indium Tin Zind Oxide : ITZO) 등이 이용된다. 이 투명 도전층이 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 양극(122), 연결 전극(126)을 포함하는 도적막 패턴이 형성된다. 양극(122)은 제1 컨택홀(120)을 통해 제2 드레인 전극(110)과 접속되며, 연결 전극(126)은 제2 및 제3 컨택홀(176,178)을 통해 분리된 전원 라인(140) 및 접속되어 분리된 전원 라인(140)을 연결시키게 된다.
한편, 도 2에 도시된 바와 같이 연결 전극(126)은 제4 및 제5 컨택홀(172,174)을 통해 분리된 데이터 라인(104) 및 접속되어 분리된 데이터 라인(104)을 연결시키게 된다.
도 3f를 참조하면, 투명 도전 패턴이 형성된 절연 기판(101) 상에 뱅크 절연막(146)과, 뱅크 절연막(146)을 관통하는 화소홀(138)이 형성된다.
뱅크 절연막(146)은 투명 도전 패턴이 형성된 보호막(144) 위에 유기 절연물질이 도포됨으로써 형성된다.
화소홀(138)은 뱅크 절연막(146)을 포토리소그래피 공정과 식각 공정으로 패 터닝함으로써 양극(122)을 노출시키도록 형성된다. 여기서, 화소홀(138)은 뱅크 절연막(146)이 감광성 유기 절연 물질로 형성되는 경우 포토리소그래피 공정으로만으로도 형성가능하다.
도 3g를 참조하면, 화소홀(138)을 포함하는 뱅크 절연막(146)이 형성된 절연 기판(101) 상에 유기층(150)과, 음극(124)이 순차적으로 형성된다.
유기층(150)은 화소홀(138) 내에 스크린 마스크를 이용한 증착 공정을 통해 형성된다. 유기층(150)에 포함된 발광층은 적색(R), 녹색(G) 및 청색(B)을 각각 구현하는 발광층들이 순차적으로 적층되어 3층 구조로 형성되거나 보색 관계를 가지는 발광층들이 적층되어 2층 구조로 형성되거나 백색을 구현하는 발광층으로 이루어진 단층 구조로 형성된다.
음극(124)은 마스크를 이용한 증착 공정을 통해 유기층(150)이 형성된 절연 기판(101) 상에 증착됨으로써 형성된다. 이러한 음극(124)은 Al, Mg, Ag, Ca 또는 MgAg 등과 같은 반사율이 높은 금속으로 형성된다.
한편, 음극(124)이 형성된 절연 기판(101) 상에는 산소 또는 수분으로부터 유기층(150)을 보호하기 위한 밀봉캡이 형성된다. 이 때, 밀봉캡은 유리로 이루어진 유리캡 또는/및 무기막과 유기막이 교번적으로 적층된 박막캡이 이용된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명의 실시 예에 따른 유기 전계 발광 표시 장치를 나타내는 평면도이다.
도 2는 도 1에서 선Ⅰ-Ⅰ'를 따라 절취한 유기 전계 발광 표시 장치를 나타내는 단면도이다.
도 3a 내지 도 3g는 도 2에 도시된 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도들이다.
101 : 절연 기판 102 : 게이트 라인
104 : 데이터 라인 106,156 : 게이트 전극
108,158 : 소스 전극 110,160 : 드레인 전극
112 : 게이트 절연막 114,164 : 활성층
115,165 : 반도체 패턴 116,166 : 오믹접촉층
118 : 보호막 120,172,174,176,178 : 컨택홀
122 : 양극 124 : 음극
138 : 화소홀 140 : 전원 라인
146 : 뱅크 절연막 150 : 유기층

Claims (8)

  1. 게이트 라인 및 데이터 라인과 접속되며, 동일층에 제1 게이트 전극, 제1 소스 전극, 제1 드레인 전극을 형성하는 스위치 박막 트랜지스터와;
    상기 제1 드레인 전극이 연장되어 연결되는 제2 게이트 전극과, 상기 제2 게이트 전극, 제2 소스 전극, 제2 드레인 전극을 동일층에 형성하는 구동 박막 트랜지스터와;
    상기 구동 박막 트랜지스터와 접속된 유기 전계 발광셀을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  2. 제1항에 있어서,
    상기 스위치 박막 트랜지스터의 제1 게이트 전극, 제1 소스 전극, 제1 드레인 전극과, 상기 구동 박막 트랜지스터의 제2 게이트 전극, 제2 소스 전극, 제2 드레인 전극은 동일층에 동일 재질로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  3. 제1항에 있어서,
    상기 구동 박막 트랜지스터와 접속되는 전원 라인을 더 포함하며, 상기 전원 라인, 데이터 라인, 게이트 라인은 동일층에 동일 재질로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  4. 제3항에 있어서,
    상기 전원 라인과 데이터 라인은 게이트 라인을 기준으로 분리되어 형성되며, 상기 분리된 전원 라인과 게이트 라인은 보호막 위에 형성된 연결 전극을 통해 연결되는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  5. 제1 게이트 전극, 제1 소스 전극, 제1 드레인 전극을 동일층에 형성하는 스위치 박막 트랜지스터를 마련하는 단계와;
    상기 제1 드레인 전극이 연장되어 연결되는 제2 게이트 전극과, 상기 제2 게이트 전극, 제2 소스 전극, 제2 드레인 전극을 동일층에 형성하는 구동 박막 트랜지스터를 마련하는 단계와;
    상기 구동 박막 트랜지스터와 접속된 유기 전계 발광셀을 마련하는 단계를 포함하는 유기 전계 발광 표시 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 스위치 박막 트랜지스터의 제1 게이트 전극, 제1 소스 전극, 제1 드레인 전극과, 상기 구동 박막 트랜지스터의 제2 게이트 전극, 제2 소스 전극, 제2 드레인 전극은 동일층에 동일 재질로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  7. 제5항에 있어서,
    상기 구동 박막 트랜지스터와 접속되는 전원 라인을 더 포함하며, 상기 전원 라인, 데이터 라인, 게이트 라인은 동일층에 동일 재질로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 전원 라인과 데이터 라인은 게이트 라인을 기준으로 분리되어 형성되며, 상기 분리된 전원 라인과 게이트 라인은 보호막 위에 형성된 연결 전극을 통해 연결되는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
KR1020070124994A 2007-12-04 2007-12-04 유기 전계 발광 표시 장치 및 그 제조 방법 KR20090058283A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070124994A KR20090058283A (ko) 2007-12-04 2007-12-04 유기 전계 발광 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070124994A KR20090058283A (ko) 2007-12-04 2007-12-04 유기 전계 발광 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20090058283A true KR20090058283A (ko) 2009-06-09

Family

ID=40988792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070124994A KR20090058283A (ko) 2007-12-04 2007-12-04 유기 전계 발광 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20090058283A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393051A (zh) * 2014-10-31 2015-03-04 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
US9293514B2 (en) 2013-07-12 2016-03-22 Samsung Display Co., Ltd. Organic light emitting diode display
CN105789119A (zh) * 2016-05-20 2016-07-20 武汉华星光电技术有限公司 阵列基板及其制作方法
JP2017098459A (ja) * 2015-11-26 2017-06-01 三菱電機株式会社 薄膜トランジスタおよび薄膜トランジスタ基板
US9954048B2 (en) 2014-09-17 2018-04-24 Samsung Display Co., Ltd. Organic light emitting diode display device with reduced manufacturing cost
US10930723B2 (en) 2017-12-06 2021-02-23 Lg Display Co., Ltd. Display device
CN112992926A (zh) * 2019-12-16 2021-06-18 乐金显示有限公司 包括薄膜晶体管的显示设备及其制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293514B2 (en) 2013-07-12 2016-03-22 Samsung Display Co., Ltd. Organic light emitting diode display
US9954048B2 (en) 2014-09-17 2018-04-24 Samsung Display Co., Ltd. Organic light emitting diode display device with reduced manufacturing cost
US10490619B2 (en) 2014-09-17 2019-11-26 Samsung Display Co., Ltd. Manufacturing method of organic light emitting diode display device with first and second driving voltage lines
CN104393051A (zh) * 2014-10-31 2015-03-04 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
JP2017098459A (ja) * 2015-11-26 2017-06-01 三菱電機株式会社 薄膜トランジスタおよび薄膜トランジスタ基板
CN105789119A (zh) * 2016-05-20 2016-07-20 武汉华星光电技术有限公司 阵列基板及其制作方法
KR20180099791A (ko) * 2016-05-20 2018-09-05 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판 및 그 제조 방법
US10115749B2 (en) 2016-05-20 2018-10-30 Wuhan China Star Optoelectronics Technology Co., Ltd Array substrates and the manufacturing method thereof
US10930723B2 (en) 2017-12-06 2021-02-23 Lg Display Co., Ltd. Display device
CN112992926A (zh) * 2019-12-16 2021-06-18 乐金显示有限公司 包括薄膜晶体管的显示设备及其制造方法
US11705465B2 (en) 2019-12-16 2023-07-18 Lg Display Co., Ltd. Display apparatus comprising thin film transistor
CN112992926B (zh) * 2019-12-16 2024-03-22 乐金显示有限公司 包括薄膜晶体管的显示设备及其制造方法

Similar Documents

Publication Publication Date Title
JP6211873B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US9520578B2 (en) Flexible organic electroluminescent device and method for fabricating the same
JP4490885B2 (ja) エレクトロルミネセンス表示装置及びその製造方法
KR102090703B1 (ko) 유기발광표시장치 및 그 제조방법
KR101920766B1 (ko) 유기 발광 표시 장치의 제조 방법
KR102021028B1 (ko) 유기 발광 표시 장치
KR101525804B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP4953166B2 (ja) 表示パネルの製造方法
KR20080011829A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US20120001885A1 (en) Organic electroluminescent display device and manufacturing method of the same
KR20150061921A (ko) 유기전계발광표시장치
KR101352118B1 (ko) 발광 표시장치 및 이의 제조방법
KR101595449B1 (ko) 유기전계발광 표시장치와 그 제조방법
KR20040079476A (ko) 유기전계 발광소자와 그 제조방법
KR20140146426A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20090058283A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR20200094264A (ko) 유기 발광 표시 장치
CN115280537A (zh) 显示基板及其制备方法、显示装置
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150061920A (ko) 유기전계발광표시장치
KR101560233B1 (ko) 유기전계발광 표시장치 및 그 제조방법
WO2020065963A1 (ja) 表示装置及び表示装置の製造方法
KR20200087368A (ko) 유기 발광 표시 장치
KR20150034462A (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102355605B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid