CN112992926A - 包括薄膜晶体管的显示设备及其制造方法 - Google Patents

包括薄膜晶体管的显示设备及其制造方法 Download PDF

Info

Publication number
CN112992926A
CN112992926A CN202011439425.4A CN202011439425A CN112992926A CN 112992926 A CN112992926 A CN 112992926A CN 202011439425 A CN202011439425 A CN 202011439425A CN 112992926 A CN112992926 A CN 112992926A
Authority
CN
China
Prior art keywords
electrode
display device
signal line
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011439425.4A
Other languages
English (en)
Other versions
CN112992926B (zh
Inventor
梁晸硕
金省求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN112992926A publication Critical patent/CN112992926A/zh
Application granted granted Critical
Publication of CN112992926B publication Critical patent/CN112992926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Abstract

公开一种包括薄膜晶体管的显示设备及其制造方法，其中显示设备包括：在基板上的第一信号线；与第一信号线交叉的第二信号线；与第一信号线设置在相同层上的第一栅极电极、第一源极电极、第一漏极电极和第二栅极电极；与第一栅极电极分隔开并且与第一栅极电极部分地交叠的第一有源层；与第二栅极电极分隔开并且与第二栅极电极部分地交叠的第二有源层；和与第二有源层连接的显示器件的第一电极，其中第二信号线包括：第一部分和第二部分及第一连接电极，第一栅极电极与第一和第二信号线中的任意一条连接，第一源极电极和第一漏极电极中的任意一个与第二栅极电极连接，第一源极电极和第一漏极电极中的另一个与第一和第二信号线中的另一条连接。

Description

包括薄膜晶体管的显示设备及其制造方法
相关申请的交叉引用
本申请要求享有于2019年12月16日提交的韩国专利申请No.10-2019-0167721的权益，通过引用将该专利申请并入本文，如同在本文完全阐述一样。
技术领域
本发明涉及一种显示设备及其制造方法。更详细地，本发明涉及一种能够简化结构和制造工艺的显示设备及其制造方法。
背景技术
在屏幕上显示各种信息的显示设备是集成了信息通信领域的核心技术的技术密集型装置。近来，显示设备已发展为实现薄外形、轻重量、易携带以及高性能。显示设备的典型示例可以是液晶显示(LCD)装置和有机发光二极管显示(OLED)装置。
一般来说，执行数次使用光学掩模的掩模工艺来制造显示设备。每个掩模工艺需要清洗、曝光、显影和蚀刻步骤等。因此，每增加一个掩模工艺，就会导致制造时间和成本的增加，而且会导致缺陷的可能性和缺陷率的增加。结果，成品率降低。因而，为了降低制造成本并且提高产品良率和效率，必需简化结构和制造工艺。
发明内容
鉴于上述问题进行了本发明，本发明的一个目的是提供一种能够简化结构和制造工艺的显示设备及其制造方法。
本发明的另一个目的是提供一种具有简化的结构和制造工艺的薄膜晶体管以及包括该薄膜晶体管的显示设备，其中薄膜晶体管具有使用氧化物半导体材料的底栅结构，因而可省略遮光层以及形成源极电极和漏极电极的工艺。
本发明的再一个目的是提供一种用于制造包括具有简化的结构和制造工艺的薄膜晶体管的显示设备的方法。
根据本发明的一个方面，可通过提供一种显示设备实现上述目的和其他目的，所述显示设备包括：在基板上的第一信号线；与所述第一信号线交叉的第二信号线；与所述第一信号线设置在相同层上的第一栅极电极、第一源极电极、第一漏极电极和第二栅极电极；与所述第一栅极电极分隔开并且与所述第一栅极电极部分地交叠的第一有源层；与所述第二栅极电极分隔开并且与所述第二栅极电极部分地交叠的第二有源层；和与所述第二有源层连接的显示器件的第一电极，其中所述第二信号线包括：第一部分和第二部分，所述第一部分和所述第二部分与所述第一信号线设置在相同层上并且所述第一部分和所述第二部分在所述第一信号线位于所述第一部分和所述第二部分之间的情况下彼此分隔开；和第一连接电极，所述第一连接电极配置成将所述第一部分和所述第二部分彼此连接，所述第一栅极电极与所述第一信号线和所述第二信号线中的任意一条连接，所述第一源极电极和所述第一漏极电极中的任意一个与所述第二栅极电极连接，并且所述第一源极电极和所述第一漏极电极中的另一个与所述第一信号线和所述第二信号线中的另一条连接。
所述第一信号线和所述第二信号线中的任意一条是栅极线，另一条是数据线。
所述第一源极电极和所述第一漏极电极中的任意一个与所述第二栅极电极形成为一体。
栅极绝缘膜设置在所述第一栅极电极、所述第一源极电极、所述第一漏极电极和所述第二栅极电极上，所述第一有源层设置在所述栅极绝缘膜上，并且所述第一有源层经由形成在所述栅极绝缘膜中的接触孔与所述第一源极电极和所述第一漏极电极接触。
所述第一有源层包括：沟道区域；和与所述沟道区域连接的源极区域和漏极区域，其中所述源极区域与所述第一源极电极接触，并且所述漏极区域与所述第一漏极电极接触。
所述源极区域和所述漏极区域是通过向氧化物半导体层提供导电性的工艺形成的。
所述第一连接电极和所述显示器件的第一电极是通过相同掩模工艺同时制造的。
所述第一连接电极包括：由与所述显示器件的第一电极相同的材料形成的透明导电氧化物层；和在所述透明导电氧化物层上的金属层。
所述第一栅极电极设置在所述基板与所述第一有源层之间，并且所述第二栅极电极设置在所述基板与所述第二有源层之间。
所述第一有源层和所述第二有源层的每一个包括氧化物半导体材料。
所述第一有源层包括：在所述第一栅极电极上的第一氧化物半导体层；和在所述第一氧化物半导体层上的第二氧化物半导体层。
所述第二有源层包括：在所述第二栅极电极上的第一氧化物半导体层；和在所述第一氧化物半导体层上的第二氧化物半导体层。
所述显示设备进一步包括与所述第二栅极电极设置在相同层上的第一电容器电极。
所述第一电容器电极与所述第二栅极电极形成为一体。
所述第一电容器电极与所述显示器件的第一电极交叠，以形成第一电容器。
所述显示设备进一步包括第二电容器电极以及与第二源极电极和第二漏极电极，其中所述第二电容器电极与所述第二源极电极和所述第二漏极电极中的任意一个连接。
所述第二电容器电极与所述第二有源层形成为一体。
所述显示设备进一步包括与所述第一信号线和所述第二信号线中的任意一条交叉的第三信号线。
所述第三信号线是驱动电源线。
根据本发明的另一个方面，提供了一种制造显示设备的方法，包括：在基板上设置第一信号线、第一栅极电极、第一源极电极、第一漏极电极、第二栅极电极、以及第二信号线的第一部分和第二部分；在所述第一信号线、所述第一栅极电极、所述第一源极电极、所述第一漏极电极、所述第二栅极电极、以及所述第二信号线的第一部分和第二部分上设置栅极绝缘膜；在所述栅极绝缘膜上设置第一有源层和第二有源层，其中所述第一有源层的至少一部分与所述第一栅极电极交叠，并且所述第二有源层的至少一部分与所述第二栅极电极交叠；向所述第一有源层和所述第二有源层选择性地提供导电性，以在所述第一有源层和所述第二有源层中形成导电区域；在所述第一有源层和所述第二有源层上设置保护层；和在所述保护层上设置第一连接电极和显示器件的第一电极，其中所述第一连接电极将所述第二信号线的第一部分与所述第二信号线的第二部分连接，所述第一栅极电极与所述第一信号线和所述第二信号线中的任意一条连接，所述第一源极电极和所述第一漏极电极中的任意一个与所述第二栅极电极连接，并且所述第一源极电极和所述第一漏极电极中的另一个与所述第一信号线和所述第二信号线中的另一条连接。
向所述第一有源层和所述第二有源层选择性地提供导电性的工艺包括使用掺杂剂的掺杂工艺。
设置所述第一连接电极和所述显示器件的第一电极的工艺包括：在所述保护层上设置透明导电氧化物(TCO)层；在所述透明导电氧化物层上设置金属层；和将所述透明导电氧化物层和所述金属层图案化，其中从所述显示器件的第一电极的区域去除所述金属层。
附图说明
将从下面结合附图的详细描述更清楚地理解本发明的上述和其他的目的、特征和其他优点，其中：
图1是图解根据本发明一个实施方式的显示设备的示意图；
图2是图1的任意一个像素的电路图；
图3是图解图2的像素的平面图；
图4是沿图3的线I-I’的剖面图；
图5是图解根据本发明另一个实施方式的显示设备的像素的剖面图；
图6是图解根据本发明另一个实施方式的显示设备的像素的剖面图；
图7是图解根据本发明另一个实施方式的显示设备的像素的平面图；
图8是沿图7的线II-II’的剖面图；
图9是图解根据本发明另一个实施方式的显示设备的像素的平面图；
图10是根据本发明另一个实施方式的显示设备的任意一个像素的电路图；
图11是根据本发明另一个实施方式的显示设备的任意一个像素的电路图；
图12A和图12B分别是根据本发明一个实施方式的显示设备的制造工艺的平面图和剖面图；
图13A和图13B分别是根据本发明一个实施方式的显示设备的制造工艺的平面图和剖面图；
图14A、图14B、图14C、图14D和图14E分别是根据本发明一个实施方式的显示设备的制造工艺的平面图和剖面图；
图15A和图15B分别是根据本发明一个实施方式的显示设备的制造工艺的平面图和剖面图；
图16A、图16B、图16C、图16D和图16E分别是根据本发明一个实施方式的显示设备的制造工艺的平面图和剖面图。
具体实施方式
将通过参照附图描述的下列实施方式阐明本发明的优点和特征及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使本发明的公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。此外，本发明仅由权利要求书的范围限定。
为了描述本发明的实施方式而在附图中公开的形状、尺寸、比例、角度和数量仅仅是示例，因而本发明不限于图示的细节。相似的参考标记通篇表示相似的元件。在下面的描述中，当确定对相关的已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。
在本申请中使用“包括”、“具有”和“包含”描述的情况下，可添加另外的部分，除非使用了“仅”。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如，当位置关系被描述为“在……上”、“在……上方”、“在……下方”、“在……之下”和“在……之后”时，可包括其间不接触的情况，除非使用了“正好”或“直接”。
如果提到第一元件位于第二元件“上”，其并不不意味着在图中第一元件必然位于第二元件上方。所涉及对象的上部和下部可根据对象的取向而变化。因此，第一元件位于第二元件“上”的情况包括在图中或实际构造中第一元件位于第二元件“下方”的情况以及第一元件位于第二元件“上方”的情况。
在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“接着”和“在……之前”时，可包括不连续的情况，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅仅是用来将元件彼此区分开。例如，在不背离本发明的范围的情况下，第一元件可能被称为第二元件，相似地，第二元件可能被称为第一元件。
应当理解，术语“至少一个”包括与任一个项目相关的所有组合。例如，“第一要素、第二要素和第三要素中的至少一个”可包括选自第一要素、第二要素和第三要素中的两个或更多个要素的所有组合以及第一要素、第二要素和第三要素的每一个。
如所属领域技术人员能够充分理解的，本发明各实施方式的特征可彼此部分或整体地结合或组合，并且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
在附图中，相同或相似的部分由相同的参考标记表示，即使它们在不同的附图中描绘。
在本发明的实施方式中，为了便于说明，源极电极和漏极电极彼此区分开。然而，可互换地使用源极电极和漏极电极。因而，源极电极可以是漏极电极，漏极电极可以是源极电极。此外，本发明任意一个实施方式中的源极电极可以是本发明其他实施方式中的漏极电极，并且本发明任意一个实施方式中的漏极电极可以是本发明其他实施方式中的源极电极。
在本发明的一个或多个实施方式中，为便于说明，源极区域与源极电极区分开，漏极区域与漏极电极区分开。然而，本发明的实施方式不限于这种结构。例如，源极区域可以是源极电极，漏极区域可以是漏极电极。此外，源极区域可以是漏极电极，漏极区域可以是源极电极。
图1是图解根据本发明一个实施方式的显示设备100的示意图。
如图1中所示，根据本发明一个实施方式的显示设备100包括显示面板110、栅极驱动器120、数据驱动器130和控制器140。
显示面板110包括栅极线GL和数据线DL、以及布置在栅极线GL和数据线DL的交叉部分处的像素P。像素P包括显示器件710、和配置成驱动显示器件710的像素驱动器PDC，参见图2。通过驱动像素P在显示面板110上显示图像。
控制器140控制栅极驱动器120和数据驱动器130。
控制器140通过使用从外部系统(未示出)提供的垂直/水平同步信号和时钟信号输出用于控制栅极驱动器120的栅极控制信号GCS和用于控制数据驱动器130的数据控制信号DCS。此外，控制器140采样从外部系统提供的输入视频数据，然后重新排列采样的视频数据，并且将重新排列后的数字视频数据RGB提供至数据驱动器130。
栅极控制信号GCS包括栅极起始脉冲(GSP)、栅极移位时钟(GSC)、栅极输出使能信号(GOE)、起始信号(Vst)和栅极时钟(GCLK)。此外，栅极控制信号GCS中可包括用于控制移位寄存器的控制信号。
数据控制信号DCS包括源极起始脉冲(SSP)、源极移位时钟信号(SSC)、源极输出使能信号(SOE)和极性控制信号(POL)。
数据驱动器130向显示面板110的数据线DL提供数据电压。详细地说，数据驱动器130将从控制器140提供的视频数据RGB转换为数据电压，并且将数据电压提供至数据线DL。
栅极驱动器120在1帧周期向栅极线GL顺序地提供栅极脉冲(GP)。在此，“1帧”表示通过使用显示面板110输出一个图像的时段。此外，栅极驱动器120在1帧的不提供栅极脉冲(GP)的其余时段向栅极线GL提供用于使开关器件截止的栅极截止信号。下文中，栅极脉冲(GP)和栅极截止信号(Goff)统称为扫描信号SS。
根据本发明的一个实施方式，栅极驱动器120可设置在显示面板110上。栅极驱动器120直接设置在显示面板110上的结构可称为面板内栅极(GIP)结构。
图2是图解图1的任意一个像素P的电路图，图3是图解图2的像素P的平面图，图4是沿图3的线I-I’的剖面图。
参照图2、图3和图4，根据本发明一个实施方式的显示设备100可包括基板210、在基板210上的像素驱动器PDC、和与像素驱动器PDC连接的显示器件710。像素驱动器PDC包括薄膜晶体管TR1和TR2。
图2的电路图对应于显示设备100中的一个像素P的等效电路图，显示设备100包括用作发光器件710的有机发光二极管(OLED)。因此，根据本发明一个实施方式的显示设备100是有机发光二极管(OLED)显示设备。
图2的像素驱动器PDC包括对应于开关晶体管的第一薄膜晶体管TR1和对应于驱动晶体管的第二薄膜晶体管TR2。此外，像素驱动器PDC包括多条信号线DL、GL和PL。
根据本发明的一个实施方式，栅极线GL被称为第一信号线，数据线DL被称为第二信号线，驱动电源线PL被称为第三信号线，然而并不限于上述结构。数据线DL可以是第一信号线或第三信号线。此外，栅极线GL可以是第二信号线或第三信号线。以相同的方式，驱动电源线PL可以是第一信号线或第二信号线。
下文中，为了便于说明，将详细描述栅极线GL是第一信号线、数据线DL是第二信号线、并且驱动电源线PL是第三信号线的本发明的一个实施方式。
参照图2和图3，第一薄膜晶体管TR1与栅极线GL和数据线DL连接，并且第一薄膜晶体管TR1利用通过栅极线GL提供的扫描信号SS导通或截止。
数据线DL向像素驱动器PDC提供数据电压Vdata，第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动电源线PL向显示器件710提供驱动电压Vdd，第二薄膜晶体管TR2控制驱动电压Vdd。在此，驱动电压Vdd是用于驱动对应于显示器件710的有机发光二极管(OLED)的像素驱动电压。
当第一薄膜晶体管TR1导通时，通过数据线DL提供的数据电压Vdata被提供至与显示器件710连接的第二薄膜晶体管TR2的栅极电极G2。数据电压Vdata被充入位于第二薄膜晶体管TR2的源极电极S2和栅极电极G2之间的第一电容器C1中。第一电容器C1是存储电容器(Cst)。
根据数据电压Vdata控制通过第二薄膜晶体管TR2提供至与显示器件710对应的有机发光二极管(OLED)的电流量，由此可控制从显示器件710发射的光的灰度级。
参照图3和图4，根据本发明一个实施方式的显示设备100包括在基板210上彼此交叉的第一信号线GL和第二信号线DL，并且还包括与第一信号线GL设置在相同层上的第一栅极电极G1、第一源极电极S1、第一漏极电极D1和第二栅极电极G2。此外，根据本发明一个实施方式的显示设备100包括与第一栅极电极G1分隔开并且与第一栅极电极G1部分地交叠的第一有源层A1、与第二栅极电极G2分隔开并且与第二栅极电极G2部分地交叠的第二有源层A2、以及与第二有源层A2连接的显示器件710的第一电极711。
如上所述，在根据本发明一个实施方式的显示设备100的情况下，第一信号线是栅极线GL，第二信号线是数据线DL。对应于第一信号线的栅极线GL与对应于第二信号线的数据线DL交叉。
基板210可由玻璃或塑料形成。基板210可由具有柔性的塑料，例如聚酰亚胺(PI)形成。
对应于第一信号线的栅极线GL、第一栅极电极G1、第一源极电极S1、第一漏极电极D1和第二栅极电极G2设置在基板210上。
第一栅极电极G1、第一源极电极S1、第一漏极电极D1和第二栅极电极G2与栅极线GL设置在相同层上。
此外，对应于第二信号线的数据线DL中包括的第一部分DL1和第二部分DL2与栅极线GL设置在相同层上。
参照图3和图4，数据线DL包括第一部分DL1、第二部分DL2和第一连接电极BR1。数据线DL的第一部分DL1与数据线DL的第二部分DL2在栅极线GL位于它们之间的情况下分隔开。
第一连接电极BR1将数据线DL的第一部分DL1与数据线DL的第二部分DL2连接。第一连接电极BR1与栅极线GL分隔开，并且第一连接电极BR1的至少一部分可与栅极线GL交叠。
可使用相同材料通过相同工艺一起制造栅极线GL、第一栅极电极G1、第一源极电极S1、第一漏极电极D1、第二栅极电极G2、以及数据线DL的第一部分DL1和第二部分DL2。
栅极线GL、第一栅极电极G1、第一源极电极S1、第一漏极电极D1、第二栅极电极G2、以及数据线DL的第一部分DL1和第二部分DL2可包括诸如铝或铝合金之类的铝基金属、诸如银(Ag)或银合金之类的银基金属、诸如铜(Cu)或铜合金之类的铜基金属、诸如钼或钼合金之类的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)的至少之一。栅极线GL、第一栅极电极G1、第一源极电极S1、第一漏极电极D1、第二栅极电极G2、以及数据线DL的第一部分DL1和第二部分DL2可具有包括物理特性不同的至少两层的多层结构。
根据本发明的一个实施方式，第一栅极电极G1与第一信号线和第二信号线中的任意一条连接。参照图3，第一栅极电极G1与对应于第一信号线的栅极线GL连接。第一栅极电极G1可以是从栅极线GL延伸的区域，或者可以是栅极线GL的一个区域。参照图3，第一栅极电极G1可以是从栅极线GL延伸的区域。
根据本发明的一个实施方式，第一源极电极S1和第一漏极电极D1中的任意一个可与第二栅极电极G2连接，并且第一源极电极S1和第一漏极电极D1中的另一个可与第一信号线和第二信号线中的任意一条连接。
详细地说，参照图3，第一漏极电极D1与第二栅极电极G2连接，并且第一源极电极S1与对应于第二信号线的数据线DL连接。然而，本发明的一个实施方式不限于上述结构。第一源极电极S1可与第二栅极电极G2连接，并且第一漏极电极D1可与数据线DL连接。
根据本发明的一个实施方式，第一源极电极S1可以是数据线DL的一个区域，或者可以是从数据线DL延伸的区域。参照图3和图4，第一源极电极S1可以是从数据线DL延伸的区域。
参照图3，第一漏极电极D1和第二栅极电极G2可形成为一体。
根据本发明的一个实施方式，第一栅极电极G1和第二栅极电极G2分别保护第一有源层A1的沟道区域31和第二有源层A2的沟道区域31。此外，根据本发明的一个实施方式，可通过相同工艺制造栅极线GL、第一栅极电极G1、第一源极电极S1、第一漏极电极D1、第二栅极电极G2、数据线DL的第一部分DL1和数据线DL的第二部分DL2。
因而，根据本发明的一个实施方式，可不设置用于保护沟道区域的附加遮光层，并且可省略用于形成源极电极和漏极电极的附加工艺。结果，简化了显示设备100的结构，并且也简化了显示设备100的制造工艺。
参照图3和图4，第一电容器C1的第一电容器电极C11与第二栅极电极G2设置在相同层上。第一电容器电极C11可与第一栅极电极G1和第二栅极电极G2设置在相同层上。第一电容器电极C11和第二栅极电极G2可形成为一体，并且可使用相同材料通过相同工艺与第二栅极电极G2一起制造第一电容器电极C11。
此外，第一电容器电极C11和第一漏极电极D1可形成为一体，并且可使用相同材料通过相同工艺与第一漏极电极D1一起制造第一电容器电极C11。
根据本发明一个实施方式的显示设备100进一步包括第三信号线PL。第三信号线PL可与第一信号线GL和第二信号线DL中的任意一条交叉。参照图3和图4，对应于第三信号线的驱动电源线PL与对应于第一信号线的栅极线GL交叉。
驱动电源线PL包括第一部分PL1、第二部分PL2和第二连接电极BR2。驱动电源线PL的第一部分PL1和驱动电源线PL的第二部分PL2与栅极线GL设置在相同层上。驱动电源线PL的第一部分PL1与驱动电源线PL的第二部分PL2在栅极线GL位于它们之间的情况下分隔开。第二连接电极BR2将驱动电源线PL的第一部分PL1与驱动电源线PL的第二部分PL2连接。第二连接电极BR2与栅极线GL分隔开，并且第二连接电极BR2的至少一部分可与栅极线GL交叠。
参照图3，第二漏极电极D2设置在基板210上。第二漏极电极D2可以是驱动电源线PL的一个区域，或者可以是从驱动电源线PL延伸的区域。参照图3和图4，第二漏极电极D2可以是从驱动电源线PL延伸的区域。
栅极绝缘膜230设置在栅极线GL、第一栅极电极G1、第一源极电极S1、第一漏极电极D1、第二栅极电极G2、数据线DL的第一部分DL1、数据线DL的第二部分DL2、第一电容器C1的第一电容器电极C11、驱动电源线PL的第一部分PL1、驱动电源线PL的第二部分PL2和第二漏极电极D2上。
栅极绝缘膜230具有绝缘特性。例如，栅极绝缘膜230可由绝缘材料，例如硅氧化物或硅氮化物形成。
第一有源层A1和第二有源层A2设置在栅极绝缘膜230上。第一有源层A1与第一栅极电极G1分隔开，并且第一有源层A1的至少一部分与第一栅极电极G1交叠。第二有源层A2与第二栅极电极G2分隔开，并且第二有源层A2的至少一部分与第二栅极电极G2交叠。
根据本发明的一个实施方式，第一有源层A1和第二有源层A2分别设置在第一栅极电极G1和第二栅极电极G2上方。可通过相同掩模工艺一起制造第一有源层A1和第二有源层A2。
根据本发明的一个实施方式，第一有源层A1和第二有源层A2可包括氧化物半导体材料。例如，第一有源层A1和第二有源层A2可包括IZO(InZnO)基氧化物半导体、IGO(InGaO)基氧化物半导体、GO(GaO)基氧化物半导体、ITO(InSnO)基氧化物半导体、IGZO(InGaZnO)基氧化物半导体、IGTO(InGaSnO)基氧化物半导体、IGZTO(InGaZnSnO)基氧化物半导体、GZTO(GaZnSnO)基氧化物半导体、GZO(GaZnO)基氧化物半导体、和ITZO(InSnZnO)基氧化物半导体之中的至少一种。然而，本发明的一个实施方式不限于上述材料。第一有源层A1和第二有源层A2可由所属领域人员通常已知的其他氧化物半导体材料形成。
第一有源层A1用作第一薄膜晶体管TR1的有源层，并且第二有源层A2用作第二薄膜晶体管TR2的有源层。
通过选择性的导电性提供工艺，第一有源层A1和第二有源层A2的一些区域变成导电区域。
第一有源层A1和第二有源层A2的与第一栅极电极G1和第二栅极电极G2交叠的一些区域未被提供导电性，因而不会变成导电区域，而是成为沟道区域31。第一有源层A1和第二有源层A2的不与第一栅极电极G1和第二栅极电极G2交叠的一些区域被提供导电性，因而成为导电区域32和33。通常，导电区域32和33相对于沟道区域31形成在两侧。
根据本发明的一个实施方式，通过使用掺杂剂的掺杂工艺，第一有源层A1和第二有源层A2的一些区域可成为导电区域。在这种情况下，掺杂的区域成为导电区域。对于掺杂工艺，可使用硼(B)离子、磷(P)离子和氟(F)离子中的至少一种。
然而，本发明的一个实施方式不限于上述内容。在此，可通过干蚀刻工艺或光学照射工艺向第一有源层A1和第二有源层A2的一些区域提供导电性。例如，在基板210上照射紫外线，由此第一有源层A1和第二有源层A2的不与第一栅极电极G1和第二栅极电极G2交叠的一些区域可被提供导电性，因而可成为导电区域。当在基板210上照射紫外线时，第一栅极电极G1和第二栅极电极G2用作阻挡紫外线的掩模，由此第一有源层A1和第二有源层A2的与第一栅极电极G1和第二栅极电极G2交叠的其他区域未被提供导电性，因而作为具有半导体特性的区域保留下来。结果，第一有源层A1和第二有源层A2的与第一栅极电极G1和第二栅极电极G2交叠的区域可成为沟道区域31。
第一有源层A1和第二有源层A2的导电区域32和33中的任意一个成为源极区域32，另一个成为漏极区域33。源极区域32用作与源极电极S1和S2连接的源极连接区域，或者源极区域32本身用作源极电极S1和S2。漏极区域33用作与漏极电极D1和D2连接的漏极连接区域，或者漏极区域33本身用作漏极电极D1和D2。
为了便于说明，图中所示的源极区域32和漏极区域33彼此区分开。然而，源极区域32和漏极区域33可互换地使用。源极区域32可成为漏极区域33，漏极区域33可成为源极区域32。此外，源极区域32可成为源极电极S1和S2或漏极电极D1和D2，漏极区域33可成为漏极电极D1和D2或源极电极S1和S2。
第一有源层A1经由形成在栅极绝缘膜230中的接触孔H1和H2与第一源极电极S1和第一漏极电极D1接触。
详细地说，第一有源层A1的源极区域32经由形成在栅极绝缘膜230中的第一接触孔H1与第一源极电极S1接触。第一有源层A1的漏极区域33经由形成在栅极绝缘膜230中的第二接触孔H2与第一漏极电极D1接触。
第二有源层A2的漏极区域33经由形成在栅极绝缘膜230中的第三接触孔H3与第二漏极电极D2连接。
根据本发明的一个实施方式，第二有源层A2的源极区域32用作第二源极电极S2。
保护层250设置在第一有源层A1和第二有源层A2上。设置保护层250是为了将第一有源层A1和第二有源层A2的上表面平坦化，并且保护像素驱动器PDC，由此保护层250可被称为平坦化层。
参照图4，显示器件710设置在保护层250上。详细地说，显示器件710的第一电极711设置在保护层250上，发光层712和第二电极713顺序地设置在第一电极711上，由此形成显示器件710。在图4中，第一电极711是像素电极，第二电极713是公共电极。
显示器件710的第一电极711与第二有源层A2连接。详细地说，显示器件710的第一电极711经由第四接触孔H4与第二源极电极S2连接，由此显示器件710的第一电极711可与第二有源层A2电连接。第四接触孔H4形成在保护层250中。
此外，第一连接电极BR1和第二连接电极BR2设置在保护层250上。
第一连接电极BR1与第一电极711设置在相同层上，并且第一连接电极BR1经由第五接触孔H5和第六接触孔H6与对应于第二信号线的数据线DL的第一部分DL1和第二部分DL2连接。
第二连接电极BR2与第一电极711设置在相同层上，并且第二连接电极BR2经由第七接触孔H7和第八接触孔H8与对应于第三信号线的驱动电源线PL的第一部分PL1和第二部分PL2连接。
第一连接电极BR1和第二连接电极BR2由与第一电极711相同的材料形成。通过相同掩模工艺与第一电极711一起制造第一连接电极BR1和第二连接电极BR2。
根据本发明的一个实施方式，显示器件710的第一电极711的与第一电容器电极C11交叠的一个部分可用作第二电容器电极C12。因而，第一电容器电极C11与显示器件710的第一电极711交叠，使得可形成第一电容器C1。
堤层750设置在第一电极711的外围上。堤层750限定显示器件710的发光区域。
发光层712设置在第一电极711上。在此，发光层712是包括有机材料的有机发光层。第二电极713设置在发光层712上。因此，可完成显示器件710。
图4中所示的显示器件710对应于有机发光二极管(OLED)。因而，根据本发明一个实施方式的显示设备100对应于有机发光二极管(OLED)显示设备。
根据本发明的一个实施方式，第一薄膜晶体管TR1包括第一有源层A1、第一栅极电极G1、第一源极电极S1和第一漏极电极D1。此外，第二薄膜晶体管TR2包括第二有源层A2、第二栅极电极G2、第二源极电极S2和第二漏极电极D2。
根据本发明的一个实施方式，如图4中所示，第一栅极电极G1设置在基板210与第一有源层A1之间，并且第二栅极电极G2设置在基板210与第二有源层A2之间。根据本发明的一个实施方式，第一薄膜晶体管TR1和第二薄膜晶体管TR2可具有栅极电极G1和G2设置在有源层A1和A2下方的底栅结构。
同时，与底栅结构相比，栅极电极G1和G2设置在有源层A1和A2上方的薄膜晶体管的结构被称为顶栅结构。
在底栅结构的薄膜晶体管的情况下，沉积层的数量相较于顶栅结构的沉积层的数量相对较少，使得可简化制造工艺，并且可减小薄膜晶体管的占据尺寸。因而，本发明的实施方式可有利地应用于具有高密度的薄膜晶体管的高分辨率显示设备。
图5是图解根据本发明另一个实施方式的显示设备200的像素的剖面图。
在图5所示的显示设备200中，有源层A1和A2具有多层结构。参照图5，第一有源层A1包括第一栅极电极G1上的第一氧化物半导体层A11和第一氧化物半导体层A11上的第二氧化物半导体层A12。第二有源层A2包括第二栅极电极G2上的第一氧化物半导体层A21和第一氧化物半导体层A21上的第二氧化物半导体层A22。
根据本发明的一个实施方式，第二氧化物半导体层A12和A22用作配置成保护第一氧化物半导体层A11和A21的保护层，第一氧化物半导体层A11和A21用作沟道层。通常，有源层A1和A2的沟道设置在第一氧化物半导体层A11和A21中。然而，本发明的一个实施方式不限于上述内容。有源层A1和A2的沟道可设置在第二氧化物半导体层A12和A22中。
为了提高膜稳定性，用作保护层的第二氧化物半导体层A12和A22可包括镓(Ga)。根据本发明的一个实施方式，第二氧化物半导体层A12和A22可包括IGZO(InGaZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、IGTO(InGaSnO)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料、和GO(GaO)基氧化物半导体材料之中的至少一种。然而，本发明的一个实施方式不限于上述材料。第二氧化物半导体层A12和A22可由所属领域人员通常已知的其他氧化物半导体材料形成。
第一氧化物半导体层A11和A21可包括IZO(InZnO)基氧化物半导体、IGO(InGaO)基氧化物半导体、ITO(InSnO)基氧化物半导体、IGZO(InGaZnO)基氧化物半导体、IGZTO(InGaZnSnO)基氧化物半导体、GZTO(GaZnSnO)基氧化物半导体、GZO(GaZnO)基氧化物半导体、和ITZO(InSnZnO)基氧化物半导体之中的至少一种。然而，本发明的一个实施方式不限于上述材料。第一氧化物半导体层A11和A21可由所属领域人员通常已知的其他氧化物半导体材料形成。
第一氧化物半导体层A11和A21具有比第二氧化物半导体层A12和A22更强的电特性，并且第二氧化物半导体层A12和A22具有比第一氧化物半导体层A11和A21更强的膜稳定性。此外，根据本发明的一个实施方式，第一氧化物半导体层A11和A21具有比第二氧化物半导体层A12和A22更大的对蚀刻的耐受性，由此第一有源层A1和第二有源层A2可具有锥形形状。
图6是图解根据本发明另一个实施方式的显示设备300的像素的剖面图。
参照图6，第一连接电极BR1包括由与显示器件710的第一电极711相同的材料形成的透明导电氧化物(TCO)层271、和TCO层271上的金属层272。
此外，第二连接电极BR2包括由与显示器件710的第一电极711相同的材料形成的透明导电氧化物(TCO)层271、和TCO层271上的金属层272。
TCO层271可包括ITO(InSnO)、ZnO、In2O3、MgO和SnO2之中的至少一种。然而，本发明的一个实施方式不限于上述内容。TCO层271可由所属领域人员通常已知的其他透明导电氧化物材料形成。
可通过使用半色调掩模的图案化工艺同时制造图6中所示的显示器件710的第一电极711、第一连接电极BR1和第二连接电极BR2。
例如，在保护层250上顺序地设置透明导电氧化物材料的第一层和金属材料的第二层，然后执行使用半色调掩模的图案化工艺，使得在显示器件710的第一电极711的区域中仅留下透明导电氧化物材料的层，在第一连接电极BR1和第二连接电极BR2的区域中既留下透明导电氧化物材料的层又留下金属材料的层。根据上述方法，可同时制造显示器件710的第一电极711、第一连接电极BR1和第二连接电极BR2。
图7是图解根据本发明另一个实施方式的显示设备400的像素的平面图。图8是沿图7的线II-II’的剖面图。
参照图7和图8，在栅极绝缘膜230上设置与第二源极电极S2连接的第二电容器电极C12。第二电容器电极C12可与第二有源层A2形成为一体。此外，第二电容器电极C12可与显示器件710的第一电极711连接。
根据本发明的另一个实施方式，第二有源层A2的导电区域32和33的一些部分可以是第二电容器电极C12。如图7和图8中所示，第二有源层A2的导电区域32和33中包括的源极连接区域32延伸，使得源极连接区域32与第一电容器C1的第一电容器电极C11交叠，由此其可用作第二电容器电极C12。第二电容器电极C12与第一电容器电极C11交叠，由此形成第一电容器C1。
图9是图解根据本发明另一个实施方式的显示设备500的像素P1和P2的平面图。
在图9中，数据线DL是第一信号线，栅极线GL是第二信号线。
参照图9，对应于第一信号线的数据线DL和对应于第二信号线的栅极线GL设置在基板210上。对应于第一信号线的数据线DL和对应于第二信号线的栅极线GL彼此交叉。
栅极线GL包括第一部分GL1、第二部分GL2和第一连接电极BR21。栅极线GL的第一部分GL1与栅极线GL的第二部分GL2在数据线DL位于它们之间的情况下分隔开。参照图9，栅极线GL的第一部分GL1设置在第一像素P1中，并且栅极线GL的第二部分GL2设置在第二像素P2中。
第一连接电极BR21将栅极线GL的第一部分GL1与栅极线GL的第二部分GL2连接。第一连接电极BR21与数据线GL分隔开，并且第一连接电极BR21的至少一部分可与数据线DL交叠。
图9的第二连接电极BR22可将设置在第一像素P1中的栅极线GL的第一部分GL1与设置在图的左侧像素中的栅极线GL的一个部分连接。此外，图9的第三连接电极BR23可将设置在第二像素P2中的栅极线GL的第二部分GL2与设置在图的右侧像素中的栅极线GL的一个部分连接。
参照图9，根据本发明另一个实施方式的显示设备500可进一步包括驱动电源线PL。在本发明的另一个实施方式中，驱动电源线PL可被称为第三信号线。
对应于第三信号线的驱动电源线PL与对应于第二信号线的栅极线GL交叉。第一连接电极BR21与驱动电源线PL分隔开，并且第一连接电极BR21的至少一部分可与驱动电源线PL交叠。
图10是根据本发明另一个实施方式的显示设备600的任意一个像素的电路图。图10是有机发光显示设备的像素P的等效电路图。
图10中所示的显示设备600的像素P包括对应于显示器件710的有机发光二极管(OLED)、和配置成驱动显示器件710的像素驱动器PDC。显示器件710与像素驱动器PDC连接。
在像素P中具有配置成向像素驱动器PDC提供信号的信号线DL、GL、PL、RL和SCL。
数据电压Vdata提供至数据线DL，扫描信号SS提供至栅极线GL，用于驱动像素的驱动电压Vdd提供至驱动电源线PL，基准电压Vref提供至基准线RL，并且感测控制信号SCS提供至感测控制线SCL。
参照图10，当第(n)个像素P的栅极线被称为“GLn”时，相邻第(n-1)个像素P的栅极线为“GLn-1”，对应于第(n-1)个像素P的栅极线“GLn-1”用作第(n)个像素P的感测控制线SCL。
例如，如图10中所示，像素驱动器PDC包括：第一薄膜晶体管(开关晶体管)TR1，第一薄膜晶体管TR1与栅极线GL和数据线DL连接；第二薄膜晶体管(驱动晶体管)TR2，第二薄膜晶体管TR2配置成根据通过第一薄膜晶体管TR1传输的数据电压Vdata控制提供至显示器件710的电流的电平；和第三薄膜晶体管(基准晶体管)TR3，第三薄膜晶体管TR3配置成感测第二薄膜晶体管TR2的特性。
第一电容器C1位于显示器件710与第二薄膜晶体管TR2的栅极电极G2之间。第一电容器C1被称为存储电容器(Cst)。
随着第一薄膜晶体管TR1利用提供至栅极线GL的扫描信号SS导通，第一薄膜晶体管TR1将提供至数据线DL的数据电压Vdata传输至第二薄膜晶体管TR2的栅极电极G2。
第三薄膜晶体管TR3与基准线RL、以及在显示器件710与第二薄膜晶体管TR2之间的第一节点n1连接。第三薄膜晶体管TR3利用感测控制信号SCS导通或截止，并且第三薄膜晶体管TR3在感测时段感测对应于驱动晶体管的第二薄膜晶体管TR2的特性。
与第二薄膜晶体管TR2的栅极电极G2连接的第二节点n2与第一薄膜晶体管TR1连接。第一电容器C1形成在第二节点n2与第一节点n1之间。
当第一薄膜晶体管TR1导通时，通过数据线DL提供的数据电压Vdata被提供至第二薄膜晶体管TR2的栅极电极G2。形成在第二薄膜晶体管TR2的源极电极S2与栅极电极G2之间的第一电容器C1被充入数据电压Vdata。
当第二薄膜晶体管TR2导通时，利用驱动像素的驱动电压Vdd，电流通过第二薄膜晶体管TR2提供至显示器件710，由此从显示器件710发光。
图11是图解应用于根据本发明另一个实施方式的显示设备700的像素P的电路图。
图11中所示的显示设备700的像素P包括对应于显示器件710的有机发光二极管(OLED)、和配置成驱动显示器件710的像素驱动器PDC。显示器件710与像素驱动器PDC连接。
像素驱动器PDC包括薄膜晶体管TR1、TR2、TR3和TR4。
在像素P中具有配置成向像素驱动器PDC提供驱动信号的信号线DL、EL、GL、PL、SCL和RL。
与图10的像素P相比，图11的像素P进一步包括发光控制线EL。发光控制信号EM提供至发光控制线EL。
此外，与图10的像素驱动器PDC相比，图11的像素驱动器PDC进一步包括对应于发光控制晶体管的第四薄膜晶体管TR4，第四薄膜晶体管TR4配置成控制第二薄膜晶体管TR2的发光时间点。
参照图11，当第(n)个像素P的栅极线被称为“GLn”时，相邻第(n-1)个像素P的栅极线为“GLn-1”，对应于第(n-1)个像素P的栅极线的“GLn-1”用作第(n)个像素P的感测控制线SCL。
第一电容器C1位于显示器件710与第二薄膜晶体管TR2的栅极电极G2之间。此外，第二电容器C2位于显示器件710的一个电极与第四薄膜晶体管TR4的端子之中的被提供驱动电压Vdd的端子之间。
随着第一薄膜晶体管TR1利用提供至栅极线GL的扫描信号SS导通，第一薄膜晶体管TR1将提供至数据线DL的数据电压Vdata传输至第二薄膜晶体管TR2的栅极电极G2。
第三薄膜晶体管TR3与基准线RL、以及在显示器件710与第二薄膜晶体管TR2之间的第一节点n1连接。第三薄膜晶体管TR3利用感测控制信号SCS导通或截止，并且第三薄膜晶体管TR3在感测时段感测对应于驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4根据发光控制信号EM将驱动电压Vdd传输至第二薄膜晶体管TR2，或者阻挡驱动电压Vdd。当第四薄膜晶体管TR4导通时，电流提供至第二薄膜晶体管TR2，由此从显示器件710发光。
除了上述结构以外，根据本发明另一个实施方式的像素驱动器PDC还可形成为各种结构。例如，像素驱动器PDC可包括五个或更多个薄膜晶体管。
下文中，将详细描述制造根据本发明一个实施方式的显示设备100的方法如下。
图12A和图12B分别是根据本发明一个实施方式的显示设备100的制造工艺的平面图和剖面图。
参照图12A和图12B，在基板210上设置对应于第一信号线的栅极线GL、第一栅极电极G1、第一源极电极S1、第一漏极电极D1、第二栅极电极G2、以及对应于第二信号线的数据线Dl的第一部分DL1和第二部分DL2。此外，在基板210上设置对应于第三信号线的驱动电源线PL的第一部分PL1和第二部分PL2，并且在基板210上还设置从驱动电源线PL延伸的第二漏极电极D2。在这种情况下，执行掩模工艺。
然后，参照图13A和图13B，在栅极线GL、第一栅极电极G1、第一源极电极S1、第一漏极电极D1、第二栅极电极G2、数据线Dl的第一部分DL1和第二部分DL2、驱动电源线PL的第一部分PL1和第二部分PL2、以及第二漏极电极D2上设置栅极绝缘膜230。
在栅极绝缘膜230中设置第一接触孔H1、第二接触孔H2和第三接触孔H3。在这种情况下，执行掩模工艺。
然后，参照图14A、图14B、图14C、图14D和图14E，在栅极绝缘膜230上设置第一有源层A1和第二有源层A2。第一有源层A1的至少一部分与第一栅极电极G1交叠，并且第二有源层A2的至少一部分与第二栅极电极G2交叠。
参照本发明的一个实施方式，可通过使用半色调掩模610的蚀刻工艺形成第一有源层A1和第二有源层A2。
图14B至图14E分别示出了使用半色调掩模610的蚀刻工艺的步骤。
详细地说，参照图14B，在栅极绝缘膜230上设置氧化物半导体材料层30，并且在氧化物半导体材料层30上设置光刻胶层510。此外，在光刻胶层510上方设置半色调掩模610。半色调掩模610包括遮光部分611、透射部分612和半透射部分613。
在半色调掩模610与光刻胶层510分隔开的同时设置半色调掩模610，通过半色调掩模610对光刻胶层510照射光L1，由此执行对光刻胶层510的选择性曝光。
参照图14C，将被选择性曝光的光刻胶层510显影，由此形成多个光刻胶图案511和512。此外，通过使用光刻胶图案511和512作为掩模的蚀刻工艺将氧化物半导体材料层30图案化，由此形成第一有源层A1和第二有源层A2。
参照图14D，附加地将光刻胶图案511和512灰化，使得光刻胶图案511和512仅留在第一有源层A1和第二有源层A2的沟道区域33的上方，并且暴露出第一有源层A1和第二有源层A2的其他部分。在这些条件下，第一有源层A1和第二有源层A2的一些部分可被选择性地提供导电性，从而成为导电区域。
用于向第一有源层A1和第二有源层A2选择性地提供导电性以在第一有源层A1和第二有源层A2中形成导电区域的上述步骤可包括使用掺杂剂的掺杂工艺。
例如，第一有源层A1和第二有源层A2的一些区域可被选择地提供导电性，因而成为导电区域。在这种情况下，被掺杂的区域成为导电区域，由此提供导电区域32和33。对于掺杂工艺，可使用硼(B)离子、磷(P)离子和氟(F)离子中的至少一种。
然而，本发明的一个实施方式不限于上述内容。在此，可通过干蚀刻工艺或光学照射工艺向第一有源层A1的区域和第二有源层A2的区域提供导电性以成为导电区域。
例如，如图14D中所示，在基板210上照射紫外线L2，由此第一有源层A1和第二有源层A2的不与第一栅极电极G1和第二栅极电极G2交叠的一些区域可成为导电区域。当在基板210上照射紫外线L2时，第一栅极电极G1和第二栅极电极G2用作阻挡紫外线的掩模，由此第一有源层A1和第二有源层A2的与第一栅极电极G1和第二栅极电极G2交叠的其他区域未被提供导电性，成为具有半导体特性的区域。结果，第一有源层A1和第二有源层A2的与第一栅极电极G1和第二栅极电极G2交叠的区域可成为沟道区域31。
结果，如图14E中所示，可提供分别具有沟道区域31以及导电区域32和33的第一有源层A1和第二有源层A2。
然后，参照图15A和图15B，在第一有源层A1和第二有源层A2上设置保护层250。在保护层250中形成第四接触孔H4、第五接触孔H5、第六接触孔H6、第七接触孔H7和第八接触孔H8。
第四接触孔H4贯穿保护层250。第五接触孔H5、第六接触孔H6、第七接触孔H7和第八接触孔H8贯穿保护层250和栅极绝缘膜230。为了形成接触孔H4、H5、H6、H7和H8，执行掩模工艺。
然后，参照图16A和图16B，在保护层250上设置第一连接电极BR1，第一连接电极BR1与显示器件710的第一电极711设置在相同层上。此外，在保护层250上设置第二连接电极BR2。
显示器件710的第一电极711与第二有源层A2连接。详细地说，显示器件710的第一电极711经由第四接触孔H4与第二源极电极S2连接，由此显示器件710的第一电极711可与第二有源层A2电连接。
第一连接电极BR1与第一电极711设置在相同层上，并且第一连接电极BR1经由接触孔H5和H6与对应于第二信号线的数据线DL的第一部分DL1和第二部分DL2连接。详细地说，第一连接电极BR1经由贯穿保护层250和栅极绝缘膜230的第五接触孔H5和第六接触孔H6与数据线DL的第一部分DL1和第二部分DL2连接。
第二连接电极BR2与第一电极711设置在相同层上，并且第二连接电极BR2经由第七接触孔H7和第八接触孔H8与对应于第三信号线的驱动电源线PL的第一部分PL1和第二部分PL2连接。
第一连接电极BR1和第二连接电极BR2由与第一电极711相同的材料形成。可通过相同掩模工艺与第一电极711一起制造第一连接电极BR1和第二连接电极BR2。
参照图16C，在第一电极711的外围上设置堤层750。堤层750限定显示器件710的发光区域。
参照图16D，在第一电极711上设置发光层712。在此，发光层712是包括有机材料的有机发光层。
参照图16E，在发光层712上设置第二电极713。因此，可完成显示器件710。
根据本发明的一个实施方式，第一栅极电极G1与对应于第一信号线的栅极线GL连接。此外，第一漏极电极D1与第二栅极电极G2连接。第一源极电极S1与对应于第二信号线的数据线DL连接。
此外，参照图6，形成第一电极711和第一连接电极BR1的工艺可包括：在保护层250上形成透明导电氧化物(TCO)层的步骤、在TCO层上形成金属层的步骤、以及将TCO层和金属层图案化的步骤。从显示器件710的第一电极711的区域去除金属层。
更详细地说，可通过使用半色调掩模的图案化工艺同时制造图6中所示的显示器件710的第一电极711、第一连接电极BR1和第二连接电极BR2。例如，在保护层250上顺序地设置透明导电氧化物材料的第一层和金属材料的第二层，并且执行使用半色调掩模的图案化工艺，使得在显示器件710的第一电极711的区域中仅留下透明导电氧化物材料的层，在第一连接电极BR1和第二连接电极BR2的区域中既留下透明导电氧化物材料的层又留下金属材料的层。
根据本发明的一个实施方式，信号线设置在相同层中，并且不必设置用于保护氧化物半导体层的附加遮光层，使得可简化显示设备的结构，并且还可简化显示设备的制造工艺。
根据本发明的一个实施方式，通过氧化物半导体层的选择性导电提供工艺而形成的氧化物半导体层的导电区域用作信号线与氧化物半导体层之间的连接区域，使得不必提供用于形成源极电极和漏极电极的附加工艺。因而，在根据本发明一个实施方式的显示设备的制造工艺的情况下，不需要用于形成薄膜晶体管的源极电极和漏极电极的附加掩模工艺，使得可简化显示设备的结构，并且还可简化显示设备的制造工艺。
对于所属领域技术人员来说显而易见的是，上述本发明不受上述实施方式和附图的限制，并且在不背离本发明的精神或范围的情况下，可在本发明中进行各种替换、修改和变化。因而，本发明的范围由所附权利要求书限定，并且从权利要求书的含义、范围和等同概念得出的所有变化或修改都旨在落入本发明的范围内。

Claims (22)

1.一种显示设备，包括：
在基板上的第一信号线；
与所述第一信号线交叉的第二信号线；
与所述第一信号线设置在相同层上的第一栅极电极、第一源极电极、第一漏极电极和第二栅极电极；
第一有源层，所述第一有源层与所述第一栅极电极分隔开并且与所述第一栅极电极部分地交叠；
第二有源层，所述第二有源层与所述第二栅极电极分隔开并且与所述第二栅极电极部分地交叠；和
显示器件的第一电极，所述第一电极与所述第二有源层连接，
其中所述第二信号线包括：
第一部分和第二部分，所述第一部分和所述第二部分与所述第一信号线设置在相同层上，并且所述第一部分和所述第二部分在所述第一信号线位于所述第一部分和所述第二部分之间的情况下彼此分隔开；和
第一连接电极，所述第一连接电极配置成将所述第一部分和所述第二部分彼此连接，
所述第一栅极电极与所述第一信号线和所述第二信号线中的任意一条连接，
所述第一源极电极和所述第一漏极电极中的任意一个与所述第二栅极电极连接，并且
所述第一源极电极和所述第一漏极电极中的另一个与所述第一信号线和所述第二信号线中的另一条连接。
2.根据权利要求1所述的显示设备，其中所述第一信号线和所述第二信号线中的任意一条是栅极线，另一条是数据线。
3.根据权利要求1所述的显示设备，其中所述第一源极电极和所述第一漏极电极中的任意一个与所述第二栅极电极形成为一体。
4.根据权利要求1所述的显示设备，
其中在所述第一栅极电极、所述第一源极电极、所述第一漏极电极和所述第二栅极电极上设置有栅极绝缘膜，并且
所述第一有源层设置在所述栅极绝缘膜上，并且所述第一有源层经由形成在所述栅极绝缘膜中的接触孔与所述第一源极电极和所述第一漏极电极接触。
5.根据权利要求4所述的显示设备，其中所述第一有源层包括：
沟道区域；和
与所述沟道区域连接的源极区域和漏极区域，
其中所述源极区域与所述第一源极电极接触，并且
所述漏极区域与所述第一漏极电极接触。
6.根据权利要求5所述的显示设备，其中所述源极区域和所述漏极区域是通过对氧化物半导体层提供导电性的工艺形成的。
7.根据权利要求1所述的显示设备，其中所述第一连接电极和所述显示器件的第一电极是通过相同掩模工艺同时制造的。
8.根据权利要求1所述的显示设备，其中所述第一连接电极包括：
由与所述显示器件的第一电极相同的材料形成的透明导电氧化物层；和
在所述透明导电氧化物层上的金属层。
9.根据权利要求1所述的显示设备，其中所述第一栅极电极设置在所述基板与所述第一有源层之间，并且所述第二栅极电极设置在所述基板与所述第二有源层之间。
10.根据权利要求1所述的显示设备，其中所述第一有源层和所述第二有源层的每一个包括氧化物半导体材料。
11.根据权利要求1所述的显示设备，其中所述第一有源层包括：
在所述第一栅极电极上的第一氧化物半导体层；和
在所述第一氧化物半导体层上的第二氧化物半导体层。
12.根据权利要求1所述的显示设备，其中所述第二有源层包括：
在所述第二栅极电极上的第一氧化物半导体层；和
在所述第一氧化物半导体层上的第二氧化物半导体层。
13.根据权利要求1所述的显示设备，还包括与所述第二栅极电极设置在相同层上的第一电容器电极。
14.根据权利要求13所述的显示设备，其中所述第一电容器电极与所述第二栅极电极形成为一体。
15.根据权利要求13所述的显示设备，其中所述第一电容器电极与所述显示器件的第一电极交叠，以形成第一电容器。
16.根据权利要求13所述的显示设备，还包括第二电容器电极、第二源极电极和第二漏极电极，其中所述第二电容器电极与所述第二源极电极和所述第二漏极电极中的任意一个连接。
17.根据权利要求16所述的显示设备，其中所述第二电容器电极与所述第二有源层形成为一体。
18.根据权利要求1所述的显示设备，还包括与所述第一信号线和所述第二信号线中的任意一条交叉的第三信号线。
19.根据权利要求18所述的显示设备，其中所述第三信号线是驱动电源线。
20.一种制造显示设备的方法，包括：
在基板上设置第一信号线、第一栅极电极、第一源极电极、第一漏极电极、第二栅极电极、以及第二信号线的第一部分和第二部分；
在所述第一信号线、所述第一栅极电极、所述第一源极电极、所述第一漏极电极、所述第二栅极电极、以及所述第二信号线的第一部分和第二部分上设置栅极绝缘膜；
在所述栅极绝缘膜上设置第一有源层和第二有源层，其中所述第一有源层的至少一部分与所述第一栅极电极交叠，并且所述第二有源层的至少一部分与所述第二栅极电极交叠；
向所述第一有源层和所述第二有源层选择性地提供导电性，以在所述第一有源层和所述第二有源层中形成导电区域；
在所述第一有源层和所述第二有源层上设置保护层；和
在所述保护层上设置第一连接电极和显示器件的第一电极，
其中所述第一连接电极将所述第二信号线的第一部分与所述第二信号线的第二部分连接，
所述第一栅极电极与所述第一信号线和所述第二信号线中的任意一条连接，
所述第一源极电极和所述第一漏极电极中的任意一个与所述第二栅极电极连接，并且
所述第一源极电极和所述第一漏极电极中的另一个与所述第一信号线和所述第二信号线中的另一条连接。
21.根据权利要求20所述的方法，其中向所述第一有源层和所述第二有源层选择性地提供导电性的工艺包括使用掺杂剂的掺杂工艺。
22.根据权利要求20所述的方法，其中设置所述第一连接电极和所述显示器件的第一电极的工艺包括：
在所述保护层上设置透明导电氧化物(TCO)层；
在所述透明导电氧化物层上设置金属层；和
将所述透明导电氧化物层和所述金属层图案化，
其中从所述显示器件的第一电极的区域去除所述金属层。
CN202011439425.4A 2019-12-16 2020-12-07 包括薄膜晶体管的显示设备及其制造方法 Active CN112992926B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0167721 2019-12-16
KR1020190167721A KR20210076471A (ko) 2019-12-16 2019-12-16 박막 트랜지스터를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
CN112992926A true CN112992926A (zh) 2021-06-18
CN112992926B CN112992926B (zh) 2024-03-22

Family

ID=76320680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011439425.4A Active CN112992926B (zh) 2019-12-16 2020-12-07 包括薄膜晶体管的显示设备及其制造方法

Country Status (3)

Country Link
US (2) US11705465B2 (zh)
KR (1) KR20210076471A (zh)
CN (1) CN112992926B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607432A (zh) * 2003-10-14 2005-04-20 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板和液晶显示面板及它们的制造方法
KR20090058283A (ko) * 2007-12-04 2009-06-09 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US20180175116A1 (en) * 2016-12-16 2018-06-21 Lg Display Co., Ltd. Display device with an integrated touch sensor
US20190006390A1 (en) * 2017-06-30 2019-01-03 Lg Display Co., Ltd. Electroluminescence display device
CN109887952A (zh) * 2017-12-06 2019-06-14 乐金显示有限公司 显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614054B1 (en) * 2000-11-27 2003-09-02 Lg.Philips Lcd Co., Ltd. Polysilicon thin film transistor used in a liquid crystal display and the fabricating method
KR102122517B1 (ko) * 2012-12-17 2020-06-12 엘지디스플레이 주식회사 유기발광 표시장치
KR102123979B1 (ko) * 2013-12-09 2020-06-17 엘지디스플레이 주식회사 리페어 구조를 갖는 유기발광표시장치
CN103762247B (zh) * 2014-01-10 2016-07-06 北京京东方光电科技有限公司 薄膜晶体管、阵列基板及其制作方法及有机发光显示面板
CN105116642B (zh) * 2015-09-24 2018-07-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607432A (zh) * 2003-10-14 2005-04-20 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板和液晶显示面板及它们的制造方法
KR20090058283A (ko) * 2007-12-04 2009-06-09 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US20180175116A1 (en) * 2016-12-16 2018-06-21 Lg Display Co., Ltd. Display device with an integrated touch sensor
US20190006390A1 (en) * 2017-06-30 2019-01-03 Lg Display Co., Ltd. Electroluminescence display device
CN109887952A (zh) * 2017-12-06 2019-06-14 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
KR20210076471A (ko) 2021-06-24
US20230307468A1 (en) 2023-09-28
US20210183914A1 (en) 2021-06-17
CN112992926B (zh) 2024-03-22
US11705465B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
CN111403419B (zh) 包括不同类型的薄膜晶体管的显示装置及其制造方法
US11177288B2 (en) Display device comprising a plurality of thin film transistors and method for manufacturing the same
US20230165047A1 (en) Display apparatus comprising thin film transistor
CN112992926B (zh) 包括薄膜晶体管的显示设备及其制造方法
US11520201B2 (en) Display apparatus comprising thin film transistor and method for manufacturing the same
CN111162092B (zh) 包括薄膜晶体管的显示装置及其制造方法
CN112992920A (zh) 包括薄膜晶体管的显示设备及制造该显示设备的方法
KR102655208B1 (ko) 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US11903283B2 (en) Display apparatus comprising different types of thin film transistors with compact design and method for manufacturing the same
US11817509B2 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
US20230127842A1 (en) Thin film transistor substrate and display device comprising the same
KR20210081710A (ko) 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
CN115763566A (zh) 薄膜晶体管和包括该薄膜晶体管的显示设备
KR20230034846A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20230018012A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN115763568A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
CN114695453A (zh) 包括交叠的像素驱动电路的显示设备
KR20230034835A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20210085643A (ko) 박막 트랜지스터 및 박막 트랜지스터를 포함하는 표시장치
CN115966613A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant