CN109887952A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN109887952A
CN109887952A CN201810575703.5A CN201810575703A CN109887952A CN 109887952 A CN109887952 A CN 109887952A CN 201810575703 A CN201810575703 A CN 201810575703A CN 109887952 A CN109887952 A CN 109887952A
Authority
CN
China
Prior art keywords
layer
electrode
display device
active
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810575703.5A
Other languages
English (en)
Other versions
CN109887952B (zh
Inventor
沈鍾植
黄盛焕
吴吉焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN109887952A publication Critical patent/CN109887952A/zh
Application granted granted Critical
Publication of CN109887952B publication Critical patent/CN109887952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开一种显示装置。根据本发明示例性实施方式的显示装置包括：包括有源区域和非有源区域的基板；薄膜晶体管，薄膜晶体管包括设置在基板上的有源层、栅极电极、源极电极和漏极电极；和有机发光二极管，有机发光二极管包括电连接至薄膜晶体管的阳极，其中栅极电极、源极电极和漏极电极由第一导电层和第一导电层上的第二导电层形成，并且阳极由与第一导电层相同的材料形成。因此，阳极和漏极电极的第一导电层一体地连接，使得用于将阳极和漏极电极电连接的单独接触孔是不必要的，可简化结构。

Description

显示装置
相关申请的交叉引用
本申请要求于2017年12月6日在韩国知识产权局提交的韩国专利申请No.10-2017-0166456的优先权，通过引用将该专利申请的公开内容结合在此。
技术领域
本发明涉及一种显示装置及显示装置的制造方法，尤其涉及一种通过简化显示装置的结构可减少用于显示装置的制造工艺的掩模数量的显示装置及显示装置的制造方法。
背景技术
近来，随着进入信息时代，在视觉上呈现电信息信号的显示领域快速发展，与此对应，已开发了具有出色性能，比如薄厚度、轻重量和低功耗的各种显示装置。这种显示装置的示例包括液晶显示装置(LCD)和有机发光显示装置(OLED)。
这种显示装置包括基板，基板包括多个薄膜晶体管和用于驱动的显示元件。在这种情形中，显示元件可根据显示装置的类型而变化。例如，用于有机发光显示装置的显示元件可以是有机发光二极管。在这种显示装置的制造工艺中，为了在基板上形成薄膜晶体管、显示元件和配线，形成导电材料或绝缘材料，并且执行若干次用于将导电材料或绝缘材料图案化的掩模工艺。在这种情形中，当所使用的掩模数量增加时，制造成本增加并且制造时间也增加。
发明内容
本发明要实现的一个目的是提供一种通过一个掩模工艺形成薄膜晶体管的栅极电极、源极电极和漏极电极、以及阳极，由此减少掩模工艺数量并减少制造成本和时间的显示装置。
本发明要实现的另一个目的是提供一种通过单个掩模工艺形成钝化层和堤部，以减少掩模工艺数量并简化制造工艺的显示装置。
本发明的目的不限于上述目的，所属领域技术人员通过下面的描述将清楚理解到上面未提到的其他目的。
根据本发明的一个方面，一种显示装置包括：包括有源区域和非有源区域的基板；薄膜晶体管，所述薄膜晶体管包括设置在所述基板上的有源层、栅极电极、源极电极和漏极电极；和有机发光二极管，所述有机发光二极管包括电连接至所述薄膜晶体管的阳极，其中所述栅极电极、所述源极电极和所述漏极电极由第一导电层和所述第一导电层上的第二导电层形成，并且所述阳极由与所述第一导电层相同的材料形成。因此，阳极和漏极电极的第一导电层一体地形成，使得将阳极和漏极电极电连接的单独接触孔是不必要的，因而可简化结构。
根据本发明的另一个方面，一种显示装置的制造方法包括：在包括有源区域和非有源区域的基板上，在所述有源区域中形成薄膜晶体管的有源层；在所述有源层上形成栅极绝缘层；在所述栅极绝缘层上依次形成第一导电材料和第二导电材料；和通过蚀刻所述第一导电材料和所述第二导电材料在所述有源层上形成所述薄膜晶体管的、由第一导电层和所述第一导电层上的第二导电层构成的栅极电极、源极电极和漏极电极，并且形成有机发光二极管的、由与所述第一导电层相同的材料形成的阳极。因此，通过一个掩模工艺形成栅极电极、源极电极、漏极电极和阳极，由此减少掩模工艺数量并减少制造成本和时间。
在一个或多个实施方式中，所述第一导电材料可以是透明导电材料，所述第二导电材料可以是金属材料。
在一个或多个实施方式中，所述薄膜晶体管的所述栅极电极、所述源极电极和所述漏极电极以及所述阳极的形成可包括：一体地形成所述源极电极或所述漏极电极的第一导电层和所述阳极。
在一个或多个实施方式中，所述制造方法还可包括：在所述有源区域中在所述基板与所述有源层之间形成数据线，其中所述薄膜晶体管的所述栅极电极、所述源极电极和所述漏极电极以及所述阳极的形成包括：在所述非有源区域中形成焊盘电极，所述焊盘电极电连接至所述数据线并由所述第一导电材料形成。
在一个或多个实施方式中，所述数据线的形成可包括：在与所述有源层交叠的区域中形成遮光层，所述遮光层由与所述数据线相同的材料形成。
在一个或多个实施方式中，所述栅极绝缘层的形成可包括：在所述有源层上依次形成栅极绝缘材料和平坦化材料；通过蚀刻在所述非有源区域和与所述薄膜晶体管交叠的区域中的平坦化材料，形成平坦化层；和通过蚀刻在所述有源层与所述源极电极和所述漏极电极接触的区域中的栅极绝缘材料，在所述平坦化材料被蚀刻的区域中形成所述栅极绝缘层，并且所述薄膜晶体管的所述栅极电极、所述源极电极和所述漏极电极以及所述阳极的形成包括：在所述平坦化层上形成所述阳极。
在一个或多个实施方式中，依次形成所述栅极绝缘材料和所述平坦化材料可包括：在所述有源层上形成所述栅极绝缘材料；在所述栅极绝缘材料上且在与所述有机发光二极管交叠的区域中形成滤色器；和在所述滤色器上形成所述平坦化材料。
在一个或多个实施方式中，所述制造方法还可包括：在所述薄膜晶体管和所述阳极上依次形成钝化材料和堤部材料；通过蚀刻在至少与所述阳极的部分区域交叠的区域和与所述非有源区域交叠的区域中的堤部材料，形成堤部；和通过蚀刻至少与所述阳极的部分区域交叠的区域中的钝化材料，形成钝化层。
在一个或多个实施方式中，所述平坦化层可包括：第一平坦化层，所述第一平坦化层设置在所述有源区域中的、除了设置有所述薄膜晶体管的区域之外的区域中且设置在所述基板与所述阳极之间；以及设置在所述非有源区域中的第二平坦化层，其中所述第一平坦化层和所述第二平坦化层彼此分隔开。
在一个或多个实施方式中，所述第二平坦化层可以是岛形的。
在一个或多个实施方式中，所述第二平坦化层可设置在所述非有源区域中的配线的交叉部分处。
在一个或多个实施方式中，所述制造方法还可包括：在所述基板上形成第一电容器电极，并且在所述第一电容器电极上形成缓冲层，其中所述有源层的部分区域被导电化且与所述第一电容器电极交叠并且作为第二电容器电极，所述有源层的不与所述第一电容器电极交叠且未被导电化的其余部分用作所述薄膜晶体管的有源层。
在一个或多个实施方式中，所述栅极绝缘层的形成可包括：通过一个半色调掩模蚀刻栅极绝缘材料和位于所述栅极绝缘材料下方的缓冲层，以同时形成所述栅极绝缘层和所述缓冲层的接触孔。
根据本发明的又一个方面，一种显示装置的制造方法可包括：在包括有源区域和非有源区域的基板上，在所述有源区域中形成薄膜晶体管的有源层；在所述有源层上依次形成第一导电材料和第二导电材料；和通过蚀刻所述第一导电材料和所述第二导电材料在所述有源层上形成所述薄膜晶体管的、由第一导电层和所述第一导电层上的第二导电层构成的栅极电极、源极电极和漏极电极，并且形成有机发光二极管的、由与所述第一导电层相同的材料形成的阳极。
实施方式的其他细节包括在详细描述和附图中。
根据本发明，通过单个掩模工艺形成薄膜晶体管的栅极电极、源极电极和漏极电极以及有机发光二极管的阳极，由此减少掩模工艺数量和制造成本。
根据本发明，通过单个掩模工艺形成钝化层和堤部，由此减少掩模工艺数量并简化制造工艺。
根据本发明，在设置于基板上的多条配线的交叉部分处，在配线之间设置平坦化层，以减少配线之间的短路，并且增加配线之间分隔的距离，以减小寄生电容。
根据本发明的效果不限于上面举例说明的内容，本申请中包括更多的各种效果。
附图说明
将从下面结合附图的详细描述更清楚地理解本发明的上述和其他的方面、特征和其他优点，其中：
图1是根据本发明示例性实施方式的显示装置的平面图；
图2是有源区域的子像素和非有源区域的焊盘电极的放大图；
图3是沿图2的线IIIa-IIIa’和IIIb-IIIb’截取的剖面图；
图4A到4G是解释根据本发明示例性实施方式的显示装置和显示装置的制造方法的工艺的示意图；
图5A和5B是用于解释根据本发明另一示例性实施方式的显示装置和显示装置的制造方法的工艺的示意图；以及
图6是根据本发明另一示例性实施方式的显示装置中的沿图1的线VI-VI’的剖面图。
具体实施方式
本发明的优点和特点及实现这些优点和特点的方法通过参考下面与附图一起详细描述的示例性实施方式将更加清楚。然而，本发明不限于在此公开的实施方式，而是将以各种形式实现。仅通过示例的方式提供这些实施方式，以便所属领域普通技术人员能够充分理解本发明的公开内容和本发明的范围。因此，本发明将仅由所附权利要求书的范围限定。
为了描述本发明的示例性实施方式而在附图中示出的形状、尺寸、比例、角度、数量等仅仅是示例，本发明并不限于此。此外，在本发明下面的描述中，可省略对已知相关技术的详细解释，以避免不必要地使本发明的主题模糊不清。在此使用的诸如“包括”、“具有”、和“包含”之类的术语一般旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。
即使没有明确说明，要素仍被解释为包含通常的误差范围。
当使用诸如“在……上”、“在……上方”、“在……下方”和“在……之后”之类的术语描述两部分之间的位置关系时，可在这两个部分之间设置一个或多个部分，除非这些术语与术语“紧接”或“直接”一起使用。
当一要素或层设置在其他要素或层“上”时，另一层或另一要素可直接设置在其他要素上，或者可在之间插入另一层或另一要素。
尽管使用术语“第一”、“第二”等描述各种部件，但这些部件不受这些术语限制。这些术语仅仅是用于区分一个部件与其他部件。因此，在本发明的技术构思内，下面提到的第一部件可以是第二部件。
在整个申请中相似的参考标记一般表示相似的要素。
为了便于描述而描绘出图中所示的每个部件的尺寸和厚度，本发明不限于示出的部件的尺寸和厚度。
本发明各实施方式的特征能够彼此部分或整体地结合或组合，并且能够以各种技术方式进行互锁和操作，且这些实施方式能够独立地或彼此相关联地实施。
下文中，将参照附图详细描述本发明。
图1是根据本发明示例性实施方式的显示装置的平面图。为了便于描述，在图1中，在显示装置100的各种部件之中，仅图解了基板110、栅极驱动器GD、数据驱动器DD、时序控制器TC、时钟线CLK1，CLK2和CLK3、以及多个子像素SP。
基板110是用于支撑显示装置100中包括的各种部件的部件，基板110可由绝缘材料形成。例如，基板110可由玻璃或诸如聚酰亚胺之类的塑料形成。
基板110包括有源区域AA和非有源区域NA。
有源区域AA是设置多个子像素SP以显示图像的区域。在有源区域AA中，可设置包括用于显示图像的发光区域的子像素SP和用于驱动子像素SP的驱动电路。
非有源区域NA是不显示图像且其中设置用于驱动有源区域AA中设置的子像素SP和驱动电路的驱动IC和各种配线的区域。在非有源区域NA中，可设置各种驱动器，比如栅极驱动器GD或数据驱动器DD。
栅极驱动器GD在时序控制器TC的控制下输出栅极电压和发光控制电压。栅极驱动器GD通过诸如栅极线GL或发光控制信号线之类的配线选择被充入数据电压的子像素SP并且调整发光时序。栅极驱动器GD使用移位寄存器将栅极电压和发光控制电压移位，以依次提供栅极电压和发光控制电压。栅极驱动器GD可通过面板内栅极驱动器(GIP)方式直接形成在基板110上，如图1中所示，但不限于此。
时序控制器TC接收时序信号，比如垂直/水平同步信号Vsync或Hsync、数据使能信号Data Enable或点时钟DCLK。时序控制器TC输出控制信号，以控制数据驱动器DD和栅极驱动器GD的操作时序。在这种情形中，控制信号包括栅极时序控制信号和数据时序控制信号。此外，时序控制器TC可向数据驱动器DD提供数字视频数据。
数据驱动器DD在时序控制器TC的控制下将数字视频数据输出为数据电压，以将数据电压提供至数据线DL。
同时，允许时序控制器TC控制栅极驱动器GD的栅极时序控制信号包括栅极起始信号和栅极移位时钟信号。栅极起始信号是产生第一栅极电压的起始信号，栅极移位时钟信号是将栅极起始信号移位的时钟信号。
多条时钟线CLK1，CLK2和CLK3可将来自时序控制器TC的栅极移位时钟信号传输至栅极驱动器GD。多条时钟线CLK1，CLK2和CLK3包括第一时钟线CLK1、第二时钟线CLK2和第三时钟线CLK3。在这种情形中，第一时钟线CLK1到第三时钟线CLK3设置成与栅极驱动器GD平行。延伸至栅极驱动器GD的第一时钟线CLK1’的一部分可与第二时钟线CLK2和第三时钟线CLK3交叉，以将栅极移位时钟信号从第一时钟线CLK1传输至栅极驱动器GD。
延伸至栅极驱动器GD的第二时钟线CLK2’的一部分可与第三时钟线CLK3交叉，以将栅极移位时钟信号从第二时钟线CLK2传输至栅极驱动器GD。
多条时钟线CLK1，CLK2和CLK3的第三时钟线CLK3相比第一时钟线CLK1和第二时钟线CLK2更靠近基板110的内侧。因此，第三时钟线CLK3’的一部分可不与第一时钟线CLK1和第二时钟线CLK2交叉，以将栅极移位时钟信号从第三时钟线CLK3传输至栅极驱动器GD。
多条时钟线CLK1，CLK2和CLK3可设置在相同层上。但是，多条时钟线CLK1’，CLK2’和CLK3’的上述部分与多条时钟线CLK1，CLK2和CLK3设置在不同的层上，但不限于此。在本发明的一个实施方式中，在显示装置中可包括第一时钟线和第二时钟线，其中第一时钟线设置在与第二时钟线不同的层上，并且第一时钟线的一部分延伸到显示装置的栅极驱动器GD并且与第二时钟线的一部分交叉以将栅极移位信号传输至栅极驱动器GD。此外，可在基板上形成栅极绝缘层，并且可在栅极绝缘层上形成平坦化层(将在后文进行详细讨论)，其中栅极绝缘层和平坦化层可插置在第一时钟线和第二时钟线的交叉部分之间。
在图1中，为了便于描述，仅图解了时钟线CLK1，CLK2和CLK3，但本发明不限于此，可进一步设置其他配线。
多个子像素SP设置在基板110上。多个子像素SP是构成有源区域AA的最小单元，多个子像素SP的每一个可包括发光区域。在这种情形中，在多个子像素SP的每一个中，可设置用于在发光区域中发光的显示元件。例如，显示元件可以是液晶显示元件或有机发光二极管，但不限于此。下文中，为了便于描述，假设显示元件是有机发光二极管。
下文中，将参照图2和3更详细地描述子像素。
图2是有源区域的子像素和非有源区域的焊盘电极的放大图。图3是沿图2的线IIIa-IIIa’和IIIb-IIIb’截取的剖面图。参照图2和3，根据本发明示例性实施方式的显示装置100包括基板110、缓冲层111、栅极绝缘层112、平坦化层113、钝化层114、堤部115、第一薄膜晶体管120a、第二薄膜晶体管120b、电容器130、有机发光二极管140、数据线DL、栅极线GL、电源线PL、数据焊盘电极DPE、栅极焊盘电极GPE和电源焊盘电极PPE。
数据线DL、电源线PL和第一电容器电极131设置在基板110上。
数据线DL将来自数据驱动器DD的数据电压传输至子像素SP。具体地说，数据线DL将数据电压传输至子像素SP的第一薄膜晶体管120a的第一源极电极123a。然而，不限于此，数据线DL可将数据电压传输至子像素SP的第一薄膜晶体管120a的第一漏极电极124a。
数据线DL可从有源区域AA延伸至非有源区域NA并且从设置在非有源区域NA中的数据驱动器DD接收数据电压。例如，数据线DL可通过设置在数据线DL的一端处的数据焊盘电极DPE从数据驱动器DD接收数据电压。
电源线PL将电源电压传输至子像素SP。具体地说，电源线PL将电源电压传输至子像素SP的第二薄膜晶体管120b的第二源极电极123b。电源线PL可从有源区域AA延伸至非有源区域NA并且从设置在非有源区域NA中的驱动IC接收电源电压。例如，电源线PL可通过设置在电源线PL的一端处的电源焊盘电极PPE从驱动IC接收电源电压。电源线PL可与数据线DL平行并且可设置在有源区域AA中。电源焊盘电极PPE可设置在非有源区域NA中并且电连接至电源线PL，其中电源焊盘电极PPE由与栅极电极的第一导电层(稍后将进行详细讨论)相同的材料形成
第一电容器电极131与下面将要描述的第二电容器电极132一起包括在电容器130中。第一电容器电极131可连接至第二薄膜晶体管120b的第二漏极电极124b。第一电容器电极131设置成与第二薄膜晶体管120b交叠。然而，第一电容器电极131不是浮置的，其具有与第二漏极电极124b相同的电位，使得第一电容器电极131不影响设置成与第一电容器电极131交叠的第二薄膜晶体管120b的驱动。
数据线DL、电源线PL和第一电容器电极131可由同一材料形成在同一层上。例如，数据线DL、电源线PL和第一电容器电极131可由作为导电材料的铜(Cu)、铝(Al)或钼(Mo)或其合金构成，但不限于此。
第一电容器电极131可在第二薄膜晶体管120b下方阻挡入射到第二薄膜晶体管120b的第二有源层121b上的光。因此，第一电容器电极131可充当遮光层。例如，当光照射到第二有源层121b上时，产生漏电流，从而使第二薄膜晶体管120b的特性劣化，这可导致可靠性问题。然而，对第二薄膜晶体管120b的下部设置由不透明的导电材料形成的第一电容器电极131，使得可通过基板110的下部阻挡入射到第二薄膜晶体管120b上的光。
缓冲层111设置在数据线DL、电源线PL和第一电容器电极131上。缓冲层111可将来自基板110的湿气或杂质的扩散最小化。缓冲层111可由硅氧化物(SiOx)或硅氮化物(SiNx)的单层或双层构成，但不限于此。
第一薄膜晶体管120a的第一有源层121a和第二薄膜晶体管120b的第二有源层121b设置在缓冲层111上。第一有源层121a和第二有源层121b彼此分隔开。第二有源层121b设置成与第一电容器电极131完全重叠。第一有源层121a设置成与第一电容器电极131部分交叠。
在这种情形中，与第一电容器电极131交叠的第一有源层121a的部分区域还可充当电容器130的第二电容器电极132。
具体地说，第一电容器电极131和第二电容器电极132彼此交叠，以形成电容器130。电容器130存储数据电压，以将有机发光二极管140保持在相同状态，一直到向栅极线GL施加下一栅极电压为止。
同时，第一有源层121a可与第二电容器电极132一体形成。因此，第一有源层121a的一部分可成为第二电容器电极132。就是说，第二电容器电极132的一部分可成为第一有源层121a。
在这种情形中，第一有源层121a和第二电容器电极132可由同一材料形成。然而，假如第一有源层121a具有半导体的特性，则第一有源层121a可充当第一薄膜晶体管120a的第一有源层121a。此外，假如第二电容器电极132具有导电特性，则第二电容器电极132可充当电容器130的电极。
因此，可对第一有源层121a的一部分执行导电化工艺。第一有源层121a的导电部分可成为第二电容器电极132。因此，与第一电容器电极131交叠并且被导电化的第一有源层121a的导电部分可成为第二电容器电极132。不与第一电容器电极131交叠且未被导电化的第一有源层121a的其余部分可充当第一薄膜晶体管120a的第一有源层121a。
同时，第二有源层121b的部分区域121b”也可被导电化。具体地说，与下面将要描述的栅极绝缘层112不交叠的第二有源层121b的部分区域121b”可被导电化。相比之下，与栅极绝缘层112交叠的第二有源层121b的其他部分区域121b’可具有半导体的特性。
同时，第一有源层121a和第二有源层121b可由非晶硅、多晶硅、氧化物半导体或有机半导体形成，但不限于此。
栅极绝缘层112设置在第一有源层121a和第二有源层121b上。栅极绝缘层112将第一有源层121a与第一栅极电极122a绝缘。此外，栅极绝缘层112将第二有源层121b与第二栅极电极122b绝缘。栅极绝缘层112可由绝缘材料形成。例如，栅极绝缘层112可由硅氧化物(SiOx)或硅氮化物(SiNx)的单层或双层构成，但不限于此。
同时，显示装置100可实现为顶部发光型有机发光显示装置或底部发光型有机发光显示装置。根据顶部发光型，从有机发光二极管140发射的光在有机发光二极管140上方释放，使得在基板110上方实现图像。根据底部发光型，从有机发光二极管140发射的光在有机发光二极管140下方释放，使得在基板110下方实现图像。下文中，描述显示装置100是底部发光型有机发光显示装置，但不限于此。
滤色器150设置在栅极绝缘层112上。滤色器150可将从有机发光二极管140发射的光转换为各种颜色的光。滤色器150在栅极绝缘层112上设置成与一个有机发光二极管140交叠。滤色器150可包括红色滤色器、绿色滤色器和蓝色滤色器。然而，根据从有机发光二极管140发射的光的颜色，可省略滤色器150。就是说，当有机发光二极管140发射红色光、绿色光和蓝色光时，单独的滤色器150可不是必要的。
平坦化层113设置在滤色器150上。平坦化层113可将基板110的部分区域的上部平坦化。具体地说，平坦化层113不设置在与第一薄膜晶体管120a、第二薄膜晶体管120b和电容器130交叠的区域中。平坦化层113可设置在与有机发光二极管140、栅极线GL、数据线DL和电源线PL交叠的区域中。此外，在一些示例性实施方式中，在非有源区域NA的全部或一部分中可不设置平坦化层113。就是说，平坦化层113可仅将数据线DL、电源线PL和滤色器150的上部平坦化。
平坦化层113可由单层或双层构成并且可由有机材料形成。例如，平坦化层113可由亚克力(acrylic)有机材料形成，但不限于此。
栅极线GL设置在平坦化层113和栅极绝缘层112上。栅极线GL将栅极电压传输至子像素SP。具体地说，栅极线GL将栅极电压传输至第一薄膜晶体管120a的第一栅极电极122a。栅极线GL可从有源区域AA延伸至非有源区域NA。栅极线GL可从设置在非有源区域NA中的栅极驱动器GD接收栅极电压。例如，栅极线GL可通过设置在栅极线GL的一端处的栅极焊盘电极GPE从栅极驱动器GD接收栅极电压。栅极焊盘电极GPE可设置在非有源区域NA中并且电连接至栅极线GL，栅极焊盘电极GPE可由与栅极电极的第一导电层(稍后将进行详细讨论)相同的材料形成。
第一栅极电极122a、第一源极电极123a和第一漏极电极124a设置在第一有源层121a上。第一栅极电极122a、第一源极电极123a和第一漏极电极124a设置在与栅极线GL相同的层上，以由与栅极线GL相同的材料形成。在这种情形中，第一栅极电极122a可通过栅极绝缘层112与第一有源层121a绝缘。
第一栅极电极122a可与栅极线GL一体形成。当从栅极线GL向第一栅极电极122a施加栅极电压时，第一薄膜晶体管120a可导通。
可从设置在第一有源层121a下方的数据线DL向第一源极电极123a施加数据电压。第一源极电极123a电连接至第一有源层121a，以将数据电压传输至第一有源层121a。
第一漏极电极124a电连接至第一有源层121a，以将从第一有源层121a施加的电压传输至第二薄膜晶体管120b的第二栅极电极122b。
第二薄膜晶体管120b的第二栅极电极122b、第二源极电极123b和第二漏极电极124b设置在第二有源层121b上。第二栅极电极122b可通过栅极绝缘层112与第二有源层121b绝缘。
第二源极电极123b和第二漏极电极124b与从栅极绝缘层112暴露的第二有源层121b的部分区域接触，以电连接至第二有源层121b。在这种情形中，如上所述，与第二源极电极123b和第二漏极电极124b接触的第二有源层121b的部分区域121b”不与栅极绝缘层112交叠并且可被导电化。相比之下，与栅极绝缘层112和第二栅极电极122b交叠的第二有源层121b的其他部分区域121b’不被导电化并具有半导体的特性。
第二源极电极123b电连接至电源线PL，以被施加电源电压。第二漏极电极124b电连接至有机发光二极管140，以将施加至第二源极电极123b的电源电压传输至有机发光二极管140。
例如，当从栅极线GL施加栅极电压时，第一薄膜晶体管120a将数据电压传输至第二薄膜晶体管120b，以导通第二薄膜晶体管120b。当第二薄膜晶体管120b导通时，第二薄膜晶体管120b将电源线PL的电源电压提供至有机发光二极管140，以驱动有机发光二极管140。
同时，栅极线GL，第一薄膜晶体管120a的第一栅极电极122a、第一源极电极123a和第一漏极电极124a，以及第二薄膜晶体管120b的第二栅极电极122b、第二源极电极123b和第二漏极电极124b可由第一导电材料和第二导电材料的双层构成。
例如，参照图3，第二薄膜晶体管120b的第二栅极电极122b可由双层构成，这双层包括由第一导电材料形成的第一导电层122b’和位于第一导电层122b’上的由第二导电材料形成的第二导电层122b”。接着，第二源极电极123b可由双层构成，这双层包括由第一导电材料形成的第一导电层123b’和位于第一导电层123b’上的由第二导电材料形成的第二导电层123b”。第二漏极电极124b可由双层构成，这双层包括由第一导电材料形成的第一导电层124b’和位于第一导电层124b’上的由第二导电材料形成的第二导电层124b”。
在此，第一导电材料可以是透明导电材料。例如，第一导电材料可由氧化锡(ITO)、氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锌锡(ITZO)形成，但不限于此。
第二导电材料可以是金属材料。例如，第二导电材料可由铜(Cu)、铝(Al)、钼(Mo)或其合金构成，但不限于此。
有机发光二极管140的阳极141设置在平坦化层113上。阳极141可向下面将要描述的有机发光二极管140的有机发光层142提供空穴。阳极141可由具有高功函数的导电材料形成。例如，阳极可由氧化锡(ITO)、氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锌锡(ITZO)形成，但不限于此。
阳极141可电连接至第二薄膜晶体管120b的第二漏极电极124b，但不限于此。根据第二薄膜晶体管120b的类型，阳极141可连接至第二源极电极123b或第二漏极电极124b。
第二薄膜晶体管120b可实现为N型或P型。例如，第二薄膜晶体管120b是包括第二栅极电极122b、第二源极电极123b和第二漏极电极124b的三电极元件。第二源极电极123b向第二薄膜晶体管120b提供载流子。第二漏极电极124b是使载流子从第二薄膜晶体管120b移动到外部的电极。因此，载流子可从第二源极电极123b流到第二漏极电极124b。
当第二薄膜晶体管120b是N型时，载流子是电子。因此，电子从第二源极电极123b流到第二漏极电极124b，使得电流可从第二漏极电极124b流到第二源极电极123b。当第二薄膜晶体管120b是P型时，载流子是空穴。因此，空穴从第二源极电极123b流到第二漏极电极124b，使得电流可从第二源极电极123b流到第二漏极电极124b。因此，根据第二薄膜晶体管120b的类型，阳极141可连接至第二源极电极123b或第二漏极电极124b。下文中，为了便于描述，假设第二薄膜晶体管120b是N型并且第二漏极电极124b连接至阳极141。
同时，阳极141可由与第二漏极电极124b的第一导电层124b’相同的材料形成。具体地说，可通过将第二漏极电极124b的第一导电层124b’延伸至平坦化层113的上表面来形成阳极141。因此，阳极141和第二薄膜晶体管120b的第二漏极电极124b一体形成，从而在不需要单独的接触孔的条件下进行电连接。
钝化层114设置在第一薄膜晶体管120a、第二薄膜晶体管120b、电容器130、阳极141和栅极线GL上。钝化层114是用于保护钝化层114下方的部件的绝缘层。在这种情形中，钝化层114可设置在阳极141上，以将阳极141的一部分开口。因此，钝化层114的下表面可与第一薄膜晶体管120a、第二薄膜晶体管120b、电容器130的第二电容器电极132、以及阳极141的至少一部分接触。钝化层114可由与栅极绝缘层112相同的材料形成，例如，可由硅氧化物(SiOx)或硅氮化物(SiNx)的单层或双层构成，但不限于此。
堤部115设置在钝化层114上。堤部115是划分相邻子像素SP的绝缘层。堤部115可设置成将阳极141的一部分开口。堤部115可以是设置成覆盖阳极141的边缘的有机绝缘材料。
有机发光二极管140的有机发光层142设置在从钝化层114和堤部115开口的阳极141的部分区域上。从阳极141向有机发光层142提供空穴并从阴极143向有机发光层142提供电子，以发射光。有机发光层142可以是发射白色光的有机发光层142，但不限于此。因此，有机发光层142可发射不同颜色的光，比如绿色光、蓝色光或红色光。
有机发光二极管140的阴极143设置在有机发光层142上。阴极143可向有机发光层142提供电子。阴极143可由具有低功函数的导电材料形成。例如，阴极143可由选自由诸如镁(Mg)、银(Ag)、铝(Al)和钙(Ca)之类的金属及其合金构成的集合中的任意一种或多种形成，但不限于此。
有机发光二极管140可包括有机发光层142的单层，或者可具有串联结构(tandemstructure)，其中多个有机发光层142堆叠在一起，但不限于此。
根据本发明示例性实施方式的显示装置100可通过将阳极141和第二漏极电极124b一体形成而不用形成将阳极141和第二漏极电极124b电连接的单独接触孔来简化结构。具体地说，第二栅极电极122b、第二源极电极123b和第二漏极电极124b设置在同一层上。第二栅极电极122b、第二源极电极123b和第二漏极电极124b可由第一导电材料和第二导电材料的双层形成。有机发光二极管140的阳极141电连接至第二漏极电极124b，以驱动有机发光二极管140。在这种情形中，阳极141可由与第二漏极电极124b的第一导电层124b’相同的材料形成，第一导电层124b’由第一导电材料形成。因此，第二漏极电极124b的第一导电层124b’延伸到平坦化层113的上表面，以设置阳极141。阳极141由与第二漏极电极124b的第一导电层124b’相同的材料形成。第一导电层124b’将阳极141和第二漏极电极124b电连接。
此外，平坦化层113设置在除了与第一薄膜晶体管120a、第二薄膜晶体管120b和电容器130交叠的区域之外的其余区域中。例如，平坦化层113可设置成与数据线DL、栅极线GL、电源线PL和有机发光二极管140交叠。在这种情形中，电源线PL和数据线DL设置在平坦化层113下方，栅极线GL设置在平坦化层113上。就是说，电源线PL、数据线DL和栅极线GL设置在不同的层上。平坦化层113设置在电源线PL与栅极线GL之间。平坦化层113设置在数据线DL与栅极线GL之间。在这种情形中，在电源线PL和数据线DL与栅极线GL的交叉部分处，由于配线的交叠，可产生寄生电容。寄生电容延迟了传输至各条配线的电压，从而影响显示装置100的驱动。然而，由于平坦化层113设置在电源线PL和数据线DL与栅极线GL的交叉部分处，所以配线之间间隔的距离增加，以减小寄生电容。此外，随着配线之间间隔的距离增加，电源线PL和数据线DL与栅极线GL之间的短路可被最小化。
下文中，将参照图4A到4G详细描述根据本发明示例性实施方式的显示装置100和显示装置100的制造方法。
图4A到4G是解释根据本发明示例性实施方式的显示装置和显示装置的制造方法的工艺的示意图。具体地说，图4A到4G的显示装置是用于解释图1到3的显示装置和显示装置的制造方法的工艺的示意图。图4A是完成第一掩模工艺的显示装置的剖面图。图4B是完成第二掩模工艺的显示装置的剖面图。图4C是完成第三掩模工艺的显示装置的剖面图。图4D是完成第四到第六掩模工艺的显示装置的剖面图。图4E是完成第七掩模工艺的显示装置的剖面图。图4F是完成第八掩模工艺的显示装置的剖面图。图4G是完成第九掩模工艺的显示装置的剖面图。
参照图4A，通过第一掩模工艺在基板110上同时形成第一电容器电极131和数据线DL。
具体地说，在基板110上形成导电材料。接着，在第一掩模工艺过程中，将导电材料蚀刻，以形成第一电容器电极131和数据线DL。
接下来，可在基板110上形成缓冲层111，以保护第一电容器电极131和数据线DL。
参照图4B，通过第二掩模工艺在缓冲层111上形成第二有源层121b和第二电容器电极132。
具体地说，在缓冲层111上形成用于形成第二有源层121b的材料，例如半导体材料。接着，通过第二掩模工艺将用于形成第二有源层121b的材料蚀刻，以形成第二有源层121b和第二电容器电极132。
然而，第二电容器电极132之后需要经历导电化工艺，以充当第二电容器电极132，这将参照图4C进行描述。
参照图4C，可通过第三掩模工艺在第二有源层121b上形成栅极绝缘层112。
具体地说，可在第二有源层121b上形成栅极绝缘材料。接着，通过第三掩模工艺在栅极绝缘材料上形成接触孔，以形成栅极绝缘层112。
将具体描述在栅极绝缘材料上形成接触孔的区域。首先，在与数据线DL的一端交叠的区域中蚀刻栅极绝缘材料，以形成接触孔。例如，为了形成将数据线DL连接至数据焊盘电极DPE的接触孔，可部分地蚀刻掉覆盖数据线DL的一端的缓冲层111和栅极绝缘材料。
同时，为了形成将第一电容器电极131和第二漏极电极124b电连接的接触孔，可部分地蚀刻掉覆盖第一电容器电极131的缓冲层111和栅极绝缘材料。
为了下面将要描述的导电化工艺，可蚀刻掉覆盖第二电容器电极132的栅极绝缘材料。
最后，为了形成将第二有源层121b连接至第二源极电极123b和第二漏极电极124b的接触孔，可蚀刻掉栅极绝缘材料，以暴露第二有源层121b的上表面的一部分。具体地说，栅极绝缘材料保留在第二有源层121b的上表面的中央区域中，以将第二栅极电极122b与第二有源层121b绝缘。在与第二有源层121b的上表面的两端相邻的区域中，栅极绝缘材料被蚀刻掉。
因此，通过第三掩模工艺蚀刻栅极绝缘材料并且还部分蚀刻缓冲层111，以形成使数据线DL和第一电容器电极131与其他部件接触的接触孔。蚀刻栅极绝缘材料，以暴露第二有源层121b的上表面的一部分，并且还向外暴露第二电容器电极132。
同时，用于第三掩模工艺的掩模可以是半色调掩模。具体地说，在第三掩模工艺过程中，不仅蚀刻栅极绝缘材料，而且还蚀刻栅极绝缘材料下方的缓冲层111，以在部分区域中形成接触孔。因此，在不单独使用形成栅极绝缘层112的掩模和在缓冲层111上形成接触孔的掩模的情况下，使用半色调掩模同时形成栅极绝缘层112和缓冲层111的接触孔。
同时，当完成了蚀刻栅极绝缘材料和缓冲层111的一部分的第三掩模工艺时，可将未被栅极绝缘层112覆盖的第二有源层121b的部分区域121b”和第二电容器电极132导电化。第二电容器电极132可通过导电化工艺与第一电容器电极131一起充当电容器130。第二有源层121b中的仅与第二源极电极123b和第二漏极电极124b接触的区域121b”被导电化。相比之下，在与第二栅极电极122b交叠且被栅极绝缘层112覆盖的区域121b’中可保持有源层的半导体特性。
参照图4D，可通过第四到第六掩模工艺形成滤色器150。滤色器150可设置成与有机发光二极管140交叠。可通过一个掩模工艺形成具有一个颜色的滤色器150。因此，当在显示装置100中使用具有若干颜色的滤色器150时，也增加了掩模工艺。
例如，根据本发明示例性实施方式的显示装置100使用红色滤色器、绿色滤色器和蓝色滤色器。可通过第四掩模工艺将红色滤色器形成为与多个有机发光二极管140之中的一些交叠。
接着，可通过第五掩模工艺将绿色滤色器形成为与多个有机发光二极管140之中的其他有机发光二极管140交叠。
最后，可通过第六掩模工艺将蓝色滤色器形成为与多个有机发光二极管140之中的其他有机发光二极管140交叠。然而，掩模工艺的数量可根据滤色器150的颜色的数量而变化，但不限于此。
参照图4E，可通过第七掩模工艺形成平坦化层113。
具体地说，在其上形成有滤色器150的栅极绝缘层112上形成平坦化材料。接着，通过第七掩模工艺在与非有源区域NA、第一薄膜晶体管120a、第二薄膜晶体管120b和电容器130交叠的区域中蚀刻平坦化材料，以形成平坦化层113。因此，平坦化层113可将与有机发光二极管140、栅极线GL、数据线DL和电源线PL交叠的区域中的基板110的上部平坦化。
参照图4F，可通过第八掩模工艺形成第二薄膜晶体管120b的第二栅极电极122b、第二源极电极123b和第二漏极电极124b、以及数据焊盘电极DPE。
具体地说，在平坦化层113和栅极绝缘层112上依次形成第一导电材料和第二导电材料。在这种情形中，第一导电材料形成为填充在第三掩模工艺过程中形成的暴露数据线DL和第一电容器电极131的接触孔、以及第二有源层121b的上表面中的未被栅极绝缘层112覆盖而是暴露的部分区域。因此，数据线DL、第一电容器电极131和第二有源层121b与第一导电材料接触。
接着，在第八掩模工艺过程中，通过在一些区域中蚀刻第一导电材料和第二导电材料二者或者在其他区域中仅选择性地蚀刻第二导电材料而保留第一导电材料，形成第二栅极电极122b、第二源极电极123b和第二漏极电极124b、以及数据焊盘电极DPE。
首先，蚀刻形成在第一导电材料上方的第二导电材料。例如，形成在非有源区域NA中的所有第二导电材料可被蚀刻。同时，在有源区域AA中，第二导电材料仅保留在与第二栅极电极122b、第二源极电极123b和第二漏极电极124b交叠的区域中。在其余区域中第二导电材料被蚀刻掉。因此，形成由第二导电材料形成的第二栅极电极122b的第二导电层122b”、第二源极电极123b的第二导电层123b”和第二漏极电极124b的第二导电层124b”。
接着，可在蚀刻第二导电材料之后依次蚀刻第一导电材料。例如，在非有源区域NA中，在除了与暴露数据线DL的一端的接触孔交叠的区域之外的区域中可蚀刻第一导电材料。同时，在有源区域AA中，在除了与平坦化层113、第二栅极电极122b、第二源极电极123b和第二漏极电极124b交叠的区域之外的区域中可蚀刻第一导电材料。因此，形成由第一导电材料形成的数据焊盘电极DPE、阳极141、第二栅极电极122b的第一导电层122b’、第二源极电极123b的第一导电层123b’和第二漏极电极124b的第一导电层124b’。
参照图4F和图2，也可通过第八掩模工艺形成栅极焊盘电极GPE。首先，在非有源区域NA中，可蚀刻所有的第二导电材料。接着，在除了与栅极线GL的一端交叠的区域之外的区域中，可蚀刻第一导电材料。因此，在栅极线GL的一端形成由第一导电材料构成的栅极焊盘电极GPE。
此外，可通过第八掩模工艺形成电源焊盘电极PPE。首先，可蚀刻在非有源区域NA中形成的所有的第二导电材料。接着，在除了与暴露电源线PL的一端的接触孔交叠的区域之外的区域中，可蚀刻第一导电材料。因此，在电源线PL的一端形成由第一导电材料构成的电源焊盘电极PPE。
概括来说，电连接至数据线DL的一端的数据焊盘电极DPE和设置在平坦化层113的上表面上的阳极141可形成为由第一导电材料形成的单层。
第二栅极电极122b、第二源极电极123b和第二漏极电极124b形成为第一导电材料和第二导电材料的双层。
阳极141可电连接至第二薄膜晶体管120b的第二漏极电极124b。为了连接阳极141和第二漏极电极124b，第二漏极电极124b的第一导电层124b’和阳极141可一体形成。就是说，阳极141可由与第二漏极电极124b的第一导电层124b’相同的材料形成。
当蚀刻第一导电材料和第二导电材料以形成第二漏极电极124b时，由第一导电材料形成的第二漏极电极124b的第一导电层124b’和阳极141可一体形成。可仅在阳极141中蚀刻掉第二导电材料，而将第二导电材料保留在第二漏极电极124b中。在这种情形中，为了实现底部发光型，阳极141需要仅由透明导电材料的第一导电材料形成，使得在与阳极141交叠的区域中可蚀刻掉第二导电材料。因此，可同时形成仅由第一导电材料形成的阳极141和由第一导电层124b’和第二导电层124b”形成的第二漏极电极124b。
用于第八掩模工艺的掩模也可以是半色调掩模。具体地说，在第八掩模工艺过程中，仅蚀刻掉第二导电材料并且还选择性地蚀刻掉第一导电材料。因此，不单独使用通过蚀刻第二导电材料来形成第二栅极电极122b的第二导电层122b”、第二源极电极123b的第二导电层123b”和第二漏极电极124b的第二导电层124b”的掩模，以及不单独使用通过蚀刻第一导电材料来形成阳极141和数据焊盘电极DPE的掩模。而是，使用半色调掩模来组合两个掩模。
参照图4G，通过第九掩模工艺形成钝化层114和堤部115。
具体地说，在第二薄膜晶体管120b、电容器130、阳极141和非有源区域NA上依次形成钝化材料和堤部材料。接着，在第九掩模工艺过程中，在一些区域中蚀刻掉钝化材料和堤部材料二者，或者在其他区域中仅选择性地蚀刻掉堤部材料而保留钝化材料，以形成钝化层114和堤部115。
首先，蚀刻掉形成在钝化材料上的堤部材料。例如，蚀刻掉形成在非有源区域NA中的堤部材料。在有源区域AA中，在与阳极141的上表面交叠的区域中蚀刻掉堤部材料，使得有机发光层142和阳极141的上表面彼此接触。通过这样，形成堤部115。
在这种情形中，堤部115将未形成平坦化层113的区域，例如，第二薄膜晶体管120b和电容器130的上部平坦化。此外，堤部115设置在多个子像素SP之间的边界处，以限定子像素SP并减小色混合。
接着，在蚀刻掉堤部材料以形成堤部115之后，蚀刻掉钝化材料。例如，在与阳极141的上表面交叠的区域中蚀刻掉钝化材料，使得有机发光层142和阳极141的上表面彼此接触。在与数据焊盘电极DPE接触的区域中蚀刻掉钝化材料。由此，形成钝化层114。
用于第九掩模工艺的掩模可以是半色调掩模。具体地说，在第九掩模工艺过程中，仅在与阳极141交叠的区域和非有源区域NA中蚀刻掉堤部材料。在与阳极141交叠的区域和与数据焊盘电极DPE交叠的区域中还选择性地蚀刻掉钝化材料。因此，使用半色调掩模来组合两个掩模，而不单独使用形成堤部115的掩模和形成钝化层114的掩模。
在根据本发明示例性实施方式的显示装置的制造方法中，通过同一材料同时形成第二薄膜晶体管120b的第二栅极电极122b、第二源极电极123b和第二漏极电极124b，使得可简化子像素SP的结构和工艺。具体地说，在基板110上形成第二有源层121b并且在第二有源层121b上依次形成栅极绝缘层112和平坦化层113。在这种情形中，在底部发光型显示装置100的情形中，在栅极绝缘层112上形成滤色器150，然后可形成平坦化层113。接着，在栅极绝缘层112和平坦化层113上形成第一导电材料和第二导电材料。接着，使用半色调掩模选择性地蚀刻第一导电材料和第二导电材料，以同时形成第二栅极电极122b、第二源极电极123b、第二漏极电极124b和阳极141。在这种情形中，阳极141和第二漏极电极124b一体形成，而不形成将阳极141和第二漏极电极124b电连接的单独接触孔，从而简化结构。因此，不是通过多个单独的掩模工艺而是通过一个掩模工艺形成多个部件，使得减少了掩模工艺数量并简化了结构，从而减少了制造成本和时间。
此外，同时形成钝化层114和堤部115，使得可简化工艺。具体地说，在基板110上同时形成钝化材料和堤部材料。接着，在与阳极141交叠的区域中使用半色调掩模蚀刻钝化材料和堤部材料。在非有源区域NA中，蚀刻掉整个堤部材料并蚀刻掉钝化材料，以暴露数据焊盘电极DPE。因此，使用一个掩模工艺同时形成钝化层114和堤部115，以减少掩模工艺数量并减少制造成本和时间。
图5A和5B是解释根据本发明另一示例性实施方式的显示装置和显示装置的制造方法的工艺的示意图。与图4A到4G的显示装置相比，在图5A和5B的显示装置中，仅第三到第七掩模工艺是不同的，但其他工艺大致相同。因此，将省略重复描述。
图5A是在其上还完成了用于形成第二有源层121b和第二电容器电极132的第二掩模工艺的基板110上形成栅极绝缘材料212m、滤色器150和平坦化材料213m的显示装置的剖面图。
参照图5A，首先，形成栅极绝缘材料212m，以覆盖第二有源层121b和缓冲层111。接着，在栅极绝缘材料212m上形成滤色器150。在这种情形中，可通过单独的掩模工艺在栅极绝缘材料212m上形成滤色器150。可根据滤色器150的颜色数量进一步增加掩模工艺。最后，当完成了形成滤色器150的掩模工艺时，在滤色器150和栅极绝缘材料212m上形成平坦化材料213m。
图5B是使用一个掩模工艺蚀刻栅极绝缘材料212m和平坦化材料213m以完全形成栅极绝缘层212和平坦化层213的显示装置的剖面图。
参照图5B，通过一个掩模工艺形成栅极绝缘层212和平坦化层213。具体地说，如图5A中所示，当依次形成栅极绝缘材料212m和平坦化材料213m时，可蚀刻掉形成在栅极绝缘材料212m上方的平坦化材料213m。例如，通过掩模工艺在与非有源区域NA、第一薄膜晶体管120a、第二薄膜晶体管120b和电容器130交叠的区域中蚀刻掉平坦化材料213m，以形成平坦化层213。
接着，可在蚀刻平坦化材料213m之后依次蚀刻栅极绝缘材料212m。在这种情形中，在一些区域中与栅极绝缘材料212m一起蚀刻缓冲层111。
例如，在与数据线DL的一端交叠的区域中蚀刻栅极绝缘材料212m和缓冲层111，以形成将数据线DL和数据焊盘电极DPE电连接的接触孔。同时，为了形成将第一电容器电极131和第二漏极电极124b电连接的接触孔，可蚀刻覆盖第一电容器电极131的缓冲层111和栅极绝缘材料212m。此外，可蚀刻覆盖第二电容器电极132的栅极绝缘材料212m。最后，蚀刻覆盖第二有源层121b的栅极绝缘材料212m，以暴露第二有源层121b的上表面的一部分，从而形成将第二有源层121b电连接至第二源极电极123b和第二漏极电极124b的接触孔。
因此，在与数据线DL的一端交叠的区域、将第一电容器电极131和第二漏极电极124b电连接的接触孔区域、和将第二有源层121b电连接至第二源极电极123b和第二漏极电极124b的接触孔区域中蚀刻栅极绝缘材料212m，以形成栅极绝缘层212。
在这种情形中，使用半色调掩模同时蚀刻平坦化材料213m和栅极绝缘材料212m，以形成平坦化层213和栅极绝缘层212。因此，在不单独使用形成平坦化层213的掩模和形成栅极绝缘层212的掩模的情况下，使用半色调掩模同时形成平坦化层213和栅极绝缘层212。
根据本发明另一示例性实施方式的显示装置和显示装置的制造方法，同时形成栅极绝缘层212和平坦化层213，由此简化工艺。具体地说，依次形成栅极绝缘材料212m和平坦化材料213m。在非有源区域NA中，蚀刻整个平坦化材料213m，并且在形成数据焊盘电极DPE的数据线DL的位置中蚀刻掉栅极绝缘材料212m。此外，在与第一薄膜晶体管120a、第二薄膜晶体管120b和电容器130交叠的区域中蚀刻平坦化材料213m。此外，为了将第二有源层121b与第二源极电极123b和第二漏极电极124b电连接，蚀刻栅极绝缘材料212m，以部分暴露第二有源层121b。蚀刻栅极绝缘材料212m，以从栅极绝缘材料212m暴露第二电容器电极132。因此，在根据本发明另一示例性实施方式的显示装置和显示装置的制造方法中，不是通过不同的掩模工艺而是通过一个掩模工艺形成栅极绝缘层212和平坦化层213。因此，减少了工艺数量并可减少制造成本和时间。
图6是根据本发明另一示例性实施方式的显示装置中的沿图1的线VI-VI’的剖面图。图6的显示装置与图1到3的显示装置100不同之处在于：在非有源区域NA中进一步设置第二平坦化层313，但其他结构大致相同。因此，将省略重复的描述。
参照图6，在非有源区域NA中进一步设置第二平坦化层313。例如，平坦化层可包括第一平坦化层113和第二平坦化层313，第一平坦化层113设置在有源区域AA中，第二平坦化层313设置在非有源区域NA中。
第一平坦化层113具有与图1到3的平坦化层113大致相同的构造。第一平坦化层113不设置在有源区域AA中的、与第一薄膜晶体管120a、第二薄膜晶体管120b和电容器130交叠的区域中。第一平坦化层113设置成仅与滤色器150、栅极线GL、数据线DL、电源线PL和有机发光二极管140交叠。
第二平坦化层313设置在非有源区域NA中。具体地说，第二平坦化层313设置在将来自时序控制器TC的栅极移位时钟信号传输至栅极驱动器GD的多条时钟线CLK1，CLK2和CLK3以及多条时钟线CLK1’，CLK2’和CLK3’的相应部分的交叉部分处。
例如，为了将栅极移位时钟信号从设置在基板110的最外侧处的第一时钟线CLK1传输至栅极驱动器GD，第一时钟线CLK1’的一部分可设置成跨接第二时钟线CLK2和第三时钟线CLK3，第二时钟线CLK2和第三时钟线CLK3设置在基板110的比第一时钟线CLK1更靠内的一侧处。在这种情形中，第一时钟线CLK1’的相应部分、第二时钟线CLK2和第三时钟线CLK3设置在不同的层上，以在具体区域中交叉。此外，第二平坦化层313可设置在多条时钟线CLK1，CLK2和CLK3以及多条时钟线CLK1’，CLK2’和CLK3’的相应部分之间的交叉部分处。
第二平坦化层313设置在第一时钟线CLK1’的相应部分和第二时钟线CLK2的交叉部分处。具体地说，第一时钟线CLK1’的相应部分设置在第二平坦化层313下方，第二时钟线CLK2设置在第二平坦化层313下方。因此，第二平坦化层313增加了在第一时钟线CLK1’的相应部分和第二时钟线CLK2彼此交叠的点处，第一时钟线CLK1’的相应部分与第二时钟线CLK2之间分隔的距离，从而减小寄生电容。
同时，第一平坦化层113与第二平坦化层313分隔开。例如，第二平坦化层313与第一平坦化层113分隔开，从而在非有源区域NA中设置成具有岛形。第一平坦化层113由易受湿气影响的有机材料形成。因此，当第一平坦化层113和第二平坦化层313不彼此分隔开而是连接时，渗透到第二平坦化层313的湿气传输至有源区域AA，这可使显示装置的可靠性劣化。因此，由于第一平坦化层113和第二平坦化层313彼此分隔开，所以即使湿气渗透到第二平坦化层313，湿气也很难影响第一平坦化层113。因此，可将由于湿气导致的显示装置的可靠性的劣化最小化。
在根据本发明另一示例性实施方式的显示装置中，第一平坦化层113设置在有源区域AA中，第二平坦化层313设置在非有源区域NA中。此外，第一平坦化层113与第二平坦化层313分隔开。第一平坦化层113和第二平坦化层313由易受湿气影响的有机材料形成。在这种情形中，即使湿气渗透到设置在非有源区域NA中的第二平坦化层313，湿气也不会传输至第一平坦化层113。因此，即使在非有源区域NA中进一步设置第二平坦化层313，第二平坦化层313也不会导致有源区域AA中由于湿气引起的可靠性劣化。
在这种情形中，第二平坦化层313可设置在非有源区域NA中的配线的交叉部分处。例如，在非有源区域NA中，第一时钟线CLK1’的相应部分和第二时钟线CLK2设置在不同的层上以彼此交叉。第二平坦化层313可在第一时钟线CLK1’的相应部分和第二时钟线CLK2的交叉部分处设置在第一时钟线CLK1’的相应部分与第二时钟线CLK2之间。因此，第一时钟线CLK1’的相应部分设置在第二平坦化层313上方，第二时钟线CLK2设置在第二平坦化层313下方，使得可增加第一时钟线CLK1’的相应部分与第二时钟线CLK2之间的间隔。因此，在根据本发明另一示例性实施方式的显示装置中，在非有源区域中还设置第二平坦化层313，以减小由于配线的交叠导致的寄生电容和干扰并将配线之间的短路最小化。
本发明的示例性实施方式还可描述如下：
根据本发明的一个方面，一种显示装置包括：包括有源区域和非有源区域的基板；薄膜晶体管，所述薄膜晶体管包括设置在所述基板上的有源层以及设置在所述有源层上的栅极电极、源极电极和漏极电极；和有机发光二极管，所述有机发光二极管包括电连接至所述薄膜晶体管的阳极，其中所述栅极电极、所述源极电极和所述漏极电极由第一导电层和所述第一导电层上的第二导电层形成，并且所述阳极由与所述第一导电层相同的材料形成。
所述阳极可从所述源极电极或所述漏极电极的第一导电层延伸。
所述第一导电层可由透明导电材料形成，所述第二导电层可由金属材料形成。
所述显示装置还可包括：第一平坦化层，所述第一平坦化层设置在所述有源区域中的、除了设置有所述薄膜晶体管的区域之外的区域中且设置在所述基板与所述阳极之间。
所述显示装置还可包括：设置在所述基板与所述第一平坦化层之间的滤色器。
所述显示装置还可包括：设置在所述非有源区域中的第二平坦化层，其中所述第一平坦化层和所述第二平坦化层彼此分隔开。
所述第二平坦化层可以是岛形的。
所述显示装置还可包括：数据线，所述数据线设置在所述有源区域中并且设置在所述基板与所述有源层之间；和焊盘电极，所述焊盘电极设置在所述非有源区域中并且电连接至所述数据线，其中所述焊盘电极由与所述第一导电层相同的材料形成。
所述显示装置还可包括：遮光层，所述遮光层设置成与所述薄膜晶体管的有源层交叠并且由与所述数据线相同的材料形成。所述遮光层和所述有源层之间的交叠部分可构成电容器，此外，所述阳极可连接至所述遮光层。
所述显示装置还可包括：设置在所述薄膜晶体管上的钝化层，其中所述阳极、所述栅极电极、所述源极电极和所述漏极电极与所述钝化层的下表面接触。
根据本发明的一个方面，一种显示装置的制造方法包括：在包括有源区域和非有源区域的基板上，在所述有源区域中形成薄膜晶体管的有源层；在所述有源层上形成栅极绝缘层；在所述栅极绝缘层上依次形成第一导电材料和第二导电材料；和通过蚀刻所述第一导电材料和所述第二导电材料在所述有源层上形成所述薄膜晶体管的、由第一导电层和所述第一导电层上的第二导电层构成的栅极电极、源极电极和漏极电极，并且形成有机发光二极管的、由与所述第一导电层相同的材料形成的阳极。
所述第一导电材料可以是透明导电材料，所述第二导电材料可以是金属材料。
所述薄膜晶体管的所述栅极电极、所述源极电极和所述漏极电极以及所述阳极的形成包括：一体地形成所述源极电极或所述漏极电极的第一导电层和所述阳极。
所述制造方法还可包括：在所述有源区域中在所述基板与所述有源层之间形成数据线，其中所述薄膜晶体管的所述栅极电极、所述源极电极和所述漏极电极以及所述阳极的形成包括：在所述非有源区域中形成焊盘电极，所述焊盘电极电连接至所述数据线并由所述第一导电材料形成。
所述数据线的形成可包括：在与所述有源层交叠的区域中形成遮光层，所述遮光层由与所述数据线相同的材料形成。
所述栅极绝缘层的形成可包括：在所述有源层上依次形成栅极绝缘材料和平坦化材料；通过蚀刻在所述非有源区域和与所述薄膜晶体管交叠的区域中的平坦化材料，形成平坦化层；和通过蚀刻在所述有源层与所述源极电极和所述漏极电极接触的区域中的栅极绝缘材料，在所述平坦化材料被蚀刻的区域中形成所述栅极绝缘层，并且所述薄膜晶体管的所述栅极电极、所述源极电极和所述漏极电极以及所述阳极的形成包括：在所述平坦化层上形成所述阳极。
依次形成所述栅极绝缘材料和所述平坦化材料可包括：在所述有源层上形成所述栅极绝缘材料；在所述栅极绝缘材料上且在与所述有机发光二极管交叠的区域中形成滤色器；和在所述滤色器上形成所述平坦化材料。
所述制造方法还可包括：在所述薄膜晶体管和所述阳极上依次形成钝化材料和堤部材料；通过蚀刻在至少与所述阳极的部分区域交叠的区域和与所述非有源区域交叠的区域中的堤部材料，形成堤部；和通过蚀刻至少与所述阳极的部分区域交叠的区域中的钝化材料，形成钝化层。
尽管已参照附图详细描述了本发明的示例性实施方式，但本发明并不限于此，在不背离本发明的技术构思的情况下，可以以许多不同的形式实施。因此，提供本发明的示例性实施方式仅是为了举例说明的目的，而不旨在限制本发明的技术构思。本发明的技术构思的范围不限于此。因此，应当理解上述示例性实施方式在所有方面都是举例说明性的，并不限制本发明。应当基于所附的权利要求书解释本发明的保护范围，其等同范围内的所有技术构思都应当解释为落入本发明的范围内。

Claims (21)

1.一种显示装置，包括：
包括有源区域和非有源区域的基板；
薄膜晶体管，所述薄膜晶体管包括设置在所述基板上的有源层、栅极电极、源极电极和漏极电极；和
有机发光二极管，所述有机发光二极管包括电连接至所述薄膜晶体管的阳极，
其中所述栅极电极、所述源极电极和所述漏极电极由第一导电层和所述第一导电层上的第二导电层形成，并且
所述阳极由与所述第一导电层相同的材料形成。
2.根据权利要求1所述的显示装置，其中所述阳极从所述源极电极或所述漏极电极的第一导电层延伸。
3.根据权利要求1所述的显示装置，其中所述第一导电层由透明导电材料形成，所述第二导电层由金属材料形成。
4.根据权利要求1所述的显示装置，还包括：
第一平坦化层，所述第一平坦化层设置在所述有源区域中的、除了设置有所述薄膜晶体管的区域之外的区域中且设置在所述基板与所述阳极之间。
5.根据权利要求4所述的显示装置，还包括：
设置在所述基板与所述第一平坦化层之间的滤色器。
6.根据权利要求4所述的显示装置，还包括：
设置在所述非有源区域中的第二平坦化层，
其中所述第一平坦化层和所述第二平坦化层彼此分隔开。
7.根据权利要求6所述的显示装置，其中所述第二平坦化层是岛形的。
8.根据权利要求1所述的显示装置，还包括：
数据线，所述数据线设置在所述有源区域中并且设置在所述基板与所述有源层之间；和
数据焊盘电极，所述数据焊盘电极设置在所述非有源区域中并且电连接至所述数据线，
其中所述数据焊盘电极由与所述第一导电层相同的材料形成。
9.根据权利要求8所述的显示装置，还包括：
遮光层，所述遮光层设置成与所述薄膜晶体管的有源层交叠并且由与所述数据线相同的材料形成。
10.根据权利要求1所述的显示装置，还包括：
设置在所述薄膜晶体管上的钝化层，
其中所述阳极、所述栅极电极、所述源极电极和所述漏极电极与所述钝化层的下表面接触。
11.根据权利要求9所述的显示装置，其中：
所述遮光层位于与所述数据线相同的层上，并且所述遮光层和所述有源层的交叠部分构成电容器。
12.根据权利要求1所述的显示装置，还包括：
设置在所述有源层上的栅极线，其中所述栅极线与所述栅极电极、所述源极电极和所述漏极电极由相同的材料设置在相同的层上。
13.根据权利要求12所述的显示装置，还包括：
数据线，所述数据线设置在所述有源区域中并且设置在所述基板与所述有源层之间；以及
用于向所述有机发光二极管提供电源电压的电源线，所述电源线设置在与所述数据线相同的层上。
14.根据权利要求13所述的显示装置，还包括：
仅与所述栅极线、所述数据线、所述电源线和所述有机发光二极管交叠的平坦化层，所述阳极位于所述平坦化层上。
15.根据权利要求14所述的显示装置，还包括：
设置在所述基板与所述平坦化层之间的滤色器。
16.根据权利要求6所述的显示装置，其中所述第二平坦化层设置在所述非有源区域中的配线的交叉部分处。
17.根据权利要求8所述的显示装置，还包括：
栅极线，所述栅极线与所述数据线垂直并且设置在所述有源层上；和
栅极焊盘电极，所述栅极焊盘电极设置在所述非有源区域中并且电连接至所述栅极线，
其中所述栅极焊盘电极由与所述第一导电层相同的材料形成。
18.根据权利要求17所述的显示装置，还包括：
电源线，所述电源线与所述数据线平行并且设置在所述有源区域中；和
电源焊盘电极，所述电源焊盘电极设置在所述非有源区域中并且电连接至所述电源线，
其中所述电源焊盘电极由与所述第一导电层相同的材料形成。
19.根据权利要求4所述的显示装置，还包括：
第一时钟线和第二时钟线，其中所述第一时钟线设置在与所述第二时钟线不同的层上，并且所述第一时钟线的一部分延伸到所述显示装置的栅极驱动器并且与所述第二时钟线的一部分交叉以将栅极移位信号传输至所述栅极驱动器。
20.根据权利要求19所述的显示装置，还包括：
位于所述基板上的栅极绝缘层，其中所述栅极绝缘层和所述第一平坦化层插置在所述第一时钟线和所述第二时钟线的交叉部分之间。
21.根据权利要求9所述的显示装置，其中所述阳极连接至所述遮光层。
CN201810575703.5A 2017-12-06 2018-06-06 显示装置 Active CN109887952B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170166456A KR102092034B1 (ko) 2017-12-06 2017-12-06 표시 장치 및 표시 장치의 제조 방법
KR10-2017-0166456 2017-12-06

Publications (2)

Publication Number Publication Date
CN109887952A true CN109887952A (zh) 2019-06-14
CN109887952B CN109887952B (zh) 2023-06-30

Family

ID=63168259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810575703.5A Active CN109887952B (zh) 2017-12-06 2018-06-06 显示装置

Country Status (4)

Country Link
US (1) US10930723B2 (zh)
EP (1) EP3496146B1 (zh)
KR (1) KR102092034B1 (zh)
CN (1) CN109887952B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524938A (zh) * 2020-04-24 2020-08-11 深圳市华星光电半导体显示技术有限公司 Oled显示面板
CN112234080A (zh) * 2019-07-15 2021-01-15 乐金显示有限公司 有机发光显示装置
CN112992926A (zh) * 2019-12-16 2021-06-18 乐金显示有限公司 包括薄膜晶体管的显示设备及其制造方法
CN112992920A (zh) * 2019-12-12 2021-06-18 乐金显示有限公司 包括薄膜晶体管的显示设备及制造该显示设备的方法
US11296163B2 (en) 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11620922B2 (en) * 2017-09-29 2023-04-04 Sharp Kabushiki Kaisha Display device
JP2019101128A (ja) * 2017-11-30 2019-06-24 株式会社ジャパンディスプレイ 表示装置、及び表示装置の製造方法
US10826026B2 (en) * 2018-04-23 2020-11-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
CN108563082B (zh) * 2018-04-27 2020-12-22 京东方科技集团股份有限公司 电路基板、显示装置及驱动方法
US12029083B2 (en) * 2018-09-21 2024-07-02 Sharp Kabushiki Kaisha Display device
KR102661283B1 (ko) * 2018-11-26 2024-05-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
CN109904210B (zh) * 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
KR20210018591A (ko) * 2019-08-06 2021-02-18 삼성디스플레이 주식회사 표시 장치
CN110518019B (zh) * 2019-08-16 2020-11-24 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN111785757B (zh) * 2020-07-14 2022-07-05 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
KR20220060019A (ko) 2020-11-02 2022-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR20220070829A (ko) * 2020-11-23 2022-05-31 엘지디스플레이 주식회사 투명 표시 장치
KR20220077235A (ko) * 2020-11-30 2022-06-09 삼성디스플레이 주식회사 디스플레이 장치
KR20220080923A (ko) * 2020-12-08 2022-06-15 엘지디스플레이 주식회사 전계 발광 표시장치
KR20230057542A (ko) * 2021-10-21 2023-05-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859793A (zh) * 2009-02-09 2010-10-13 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
US20110050604A1 (en) * 2009-09-02 2011-03-03 Kwon Do-Hyun Organic light emitting display apparatus
KR20140083852A (ko) * 2012-12-26 2014-07-04 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법
KR20150028055A (ko) * 2013-09-05 2015-03-13 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조 방법
KR20170077371A (ko) * 2015-12-28 2017-07-06 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484591B1 (ko) * 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2008010440A (ja) * 2006-06-27 2008-01-17 Mitsubishi Electric Corp アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
KR20090058283A (ko) 2007-12-04 2009-06-09 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR102181301B1 (ko) * 2009-07-18 2020-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP5720222B2 (ja) * 2010-12-13 2015-05-20 ソニー株式会社 表示装置及び電子機器
KR101923500B1 (ko) 2011-10-06 2018-11-30 엘지디스플레이 주식회사 게이트절연막 형성 방법 및 이를 이용한 액정표시장치 제조방법
KR102078022B1 (ko) * 2012-12-27 2020-02-17 엘지디스플레이 주식회사 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법
KR20150025994A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 제조 방법
KR102086644B1 (ko) * 2013-12-31 2020-03-09 엘지디스플레이 주식회사 플렉서블표시장치 및 이의 제조방법
KR102458866B1 (ko) * 2014-07-23 2022-10-27 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조 방법
KR102211066B1 (ko) * 2014-09-30 2021-02-03 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102269099B1 (ko) * 2014-10-06 2021-06-25 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102308669B1 (ko) * 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR102396466B1 (ko) * 2015-12-30 2022-05-10 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102543577B1 (ko) * 2016-04-07 2023-06-14 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859793A (zh) * 2009-02-09 2010-10-13 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
US20110050604A1 (en) * 2009-09-02 2011-03-03 Kwon Do-Hyun Organic light emitting display apparatus
KR20140083852A (ko) * 2012-12-26 2014-07-04 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법
KR20150028055A (ko) * 2013-09-05 2015-03-13 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조 방법
KR20170077371A (ko) * 2015-12-28 2017-07-06 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234080A (zh) * 2019-07-15 2021-01-15 乐金显示有限公司 有机发光显示装置
CN112234080B (zh) * 2019-07-15 2024-03-29 乐金显示有限公司 有机发光显示装置
CN112992920A (zh) * 2019-12-12 2021-06-18 乐金显示有限公司 包括薄膜晶体管的显示设备及制造该显示设备的方法
CN112992926A (zh) * 2019-12-16 2021-06-18 乐金显示有限公司 包括薄膜晶体管的显示设备及其制造方法
CN112992926B (zh) * 2019-12-16 2024-03-22 乐金显示有限公司 包括薄膜晶体管的显示设备及其制造方法
CN111524938A (zh) * 2020-04-24 2020-08-11 深圳市华星光电半导体显示技术有限公司 Oled显示面板
WO2021212600A1 (zh) * 2020-04-24 2021-10-28 深圳市华星光电半导体显示技术有限公司 Oled显示面板和oled显示装置
US11296163B2 (en) 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device

Also Published As

Publication number Publication date
US20190172884A1 (en) 2019-06-06
CN109887952B (zh) 2023-06-30
EP3496146A1 (en) 2019-06-12
EP3496146B1 (en) 2024-06-12
KR20190066748A (ko) 2019-06-14
KR102092034B1 (ko) 2020-03-23
US10930723B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
CN109887952A (zh) 显示装置
CN104241325B (zh) 显示装置
US7843126B2 (en) Color filter panel, organic light emitting display apparatus and method of manufacturing the same
CN107565041A (zh) 有机发光显示装置及其制造方法
CN110047378A (zh) 显示装置
CN108155210A (zh) 有机发光显示装置
CN106952616B (zh) 有机发光显示面板及包括该面板的有机发光显示装置
CN108807466A (zh) 显示装置
CN108428718A (zh) 半导体装置及其制造方法
CN110010649A (zh) 显示装置
CN110010623A (zh) 显示装置
CN104377310A (zh) 显示装置
CN109860227A (zh) 有机发光显示装置
TWI720495B (zh) 顯示裝置及顯示裝置之驅動方法
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
CN108987414A (zh) 用于显示装置的图案结构
CN111326673B (zh) 显示装置
CN106067471A (zh) 显示装置及其制造方法
WO2024012329A1 (zh) 显示基板及显示装置
CN109994513A (zh) 显示装置及制造该显示装置的方法
CN109074768A (zh) 显示装置和电子装置
CN114628456A (zh) 有机发光显示装置
CN109427865A (zh) 电致发光显示器及其制造方法
US20230165091A1 (en) Display substrate, preparation method thereof, and display device
KR20210053612A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant