CN110010623A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110010623A
CN110010623A CN201811511435.7A CN201811511435A CN110010623A CN 110010623 A CN110010623 A CN 110010623A CN 201811511435 A CN201811511435 A CN 201811511435A CN 110010623 A CN110010623 A CN 110010623A
Authority
CN
China
Prior art keywords
electrode
layer
supply line
display device
potential supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811511435.7A
Other languages
English (en)
Other versions
CN110010623B (zh
Inventor
金东瑛
林京男
郑裕澔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN202310812897.7A priority Critical patent/CN116825793A/zh
Publication of CN110010623A publication Critical patent/CN110010623A/zh
Application granted granted Critical
Publication of CN110010623B publication Critical patent/CN110010623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种显示装置，因为在显示区中设置了具有多晶半导体层的第一薄膜晶体管和具有氧化物半导体层的第二薄膜晶体管，所以该显示装置能够实现低功耗。另外，形成在弯曲区中的开口被形成以便与在设置在显示区中的至少一个无机绝缘层中形成的多个接触孔中的至少一个具有相同的深度，并且使用相同的材料、在相同的平面中形成设置在氧化物半导体层下方的第二薄膜晶体管的源电极和漏电极以及第一薄膜晶体管的源电极和漏电极，这样使显示装置的制造工艺简化。

Description

显示装置
技术领域
本发明涉及显示装置，并且更具体地，涉及能够实现低功耗的显示装置。
背景技术
在屏幕上再现各条信息的图像显示装置是信息和通信时代的核心技术，并且正朝着变得更薄、更轻和具有更高性能的方向发展。因此，能够减小阴极射线管(CRT)的不利重量和体积的平板显示装置成为关注的焦点。
此平板显示装置的示例包括液晶显示(LCD)装置、等离子显示面板(PDP)装置、有机发光显示(OLED)装置和电泳显示(ED)装置。
随着个人电子装置的发展变得更加活跃，正在开发平板显示装置，以便实现具有优异便携性和/或耐磨性的产品。如此，为了被应用于便携式或可穿戴装置，需要能够实现低功耗的显示装置。然而，利用与迄今为止开发的显示装置相关的技术，难以实现低功耗。
发明内容
因此，本发明涉及基本上消除了由于现有技术的限制和不足而导致的一个或更多个问题的显示装置。
已经提供了本发明来解决上述问题，并且本发明的目的是提供能够实现低功耗的显示装置。
本发明的额外优点、目的和特征将在随后的描述中部分阐述，并且对于本领域的普通技术人员，在阅读了下文后将部分变得显而易见，或者可以通过本发明的实践而得知。可以通过书面描述及其权利要求书以及附图中特别指出的结构来实现和获得本发明的目的和其它优点。
为了实现这些目的和其它优点并且根据本发明的目的，如本文中所体现和广义描述的，因为在显示区中设置了具有多晶半导体层的第一薄膜晶体管和具有氧化物半导体层的第二薄膜晶体管，所以本发明可实现低功耗。另外，形成在弯曲区中的开口被形成以便与在设置在显示区中的至少一个无机绝缘层中形成的多个接触孔中的至少一个具有相同的深度，并且使用相同的材料、在相同的平面中形成设置在氧化物半导体层下方的第二薄膜晶体管的源电极和漏电极以及第一薄膜晶体管的源电极和漏电极，这样能够使显示装置的制造工艺简化。
要理解，本发明的以上总体描述和以下详细描述都是示例性的和说明性的，旨在提供对要求保护的本发明的进一步说明。
附图说明
附图被包括进来以提供对本发明的进一步理解并被并入且构成本申请的一部分，附图例示了本发明的(一个或多个)实施方式，并且与说明书一起用于解释本发明的原理。在附图中：
图1是例示了根据本发明的显示装置的平面图；
图2是例示了沿着图1的线“I-I’”截取的显示装置的截面图；
图3A和图3B是例示了设置在图1中例示的显示区中的子像素的平面图；
图4A和图4B是例示了设置在图1中例示的弯曲区中的信号链路的实施方式的平面图；
图5A和图5B是用于说明图1中例示的显示装置的每个子像素的电路图；
图6是例示了图5B中例示的子像素的平面图；
图7是例示了沿着图6的线“II-II’”、“III-III’”、“IV-IV’”、“V-V’”和“VI-VI’”截取的有机发光显示装置的截面图；
图8A和图8B是例示了图7中例示的弯曲区的其它实施方式的截面图；以及
图9A至图9N是用于说明图7中例示的有机发光显示装置的制造方法的截面图。
具体实施方式
下文中，将参照附图来详细地描述根据本发明的示例性实施方式。在说明书各处，相同的参考标号一般表示相同的元件。
图1是例示了根据本发明的显示装置的平面图，并且图2是例示了根据本发明的显示装置的截面图。
图1和图2中例示的显示装置包括显示面板200、扫描驱动单元202和数据驱动单元204。
显示面板200被划分成设置在基板101上的显示区AA和围绕显示区AA设置的非显示区NA。基板101由柔性塑料材料形成，以便可弯曲。例如，基板101由聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚酯砜(PES)、聚丙烯酸酯(PAR)、聚砜(PSF)、环烯烃共聚物(COC)等形成。
显示区AA使用按矩阵形式排列的单位像素来显示图像。单位像素可以包括红色(R)、绿色(G)和蓝色(B)子像素，或者可以包括红色(R)、绿色(G)、蓝色(B)和白色(W)子像素。在一个示例中，红色(R)、绿色(G)和蓝色(B)子像素可以沿着同一虚拟水平线排列，如图3A中例示的。在另一个示例中，红色(R)、绿色(G)和蓝色(B)子像素可以彼此分隔开，以具有虚拟三角形结构，如图3B中例示的。
每个子像素包括具有氧化物半导体层的薄膜晶体管或具有多晶半导体层的薄膜晶体管中的至少一个。具有氧化物半导体层的薄膜晶体管和具有多晶半导体层的薄膜晶体管的电子迁移率比具有非晶半导体层的薄膜晶体管的电子迁移率高，并且使得能够实现高分辨率和低电功率。
数据驱动单元204或扫描驱动单元202中的至少一个可以设置在非显示区NA中。
扫描驱动单元202驱动显示面板200的扫描线。使用具有氧化物半导体层的薄膜晶体管或具有多晶半导体层的薄膜晶体管中的至少一个来形成扫描驱动单元202。这里，通过相同的工艺、与设置在显示区AA的每个子像素中的至少一个薄膜晶体管同时地形成扫描驱动单元202的薄膜晶体管。
数据驱动单元204驱动显示面板200的数据线。数据驱动单元204可以按芯片形式安装在基板101上，或者可以按芯片形式安装在信号传输膜206上，以便附接到显示面板200的非显示区NA。如图4A和图4B中例示的，多个信号焊盘PAD设置在非显示区NA中，以便与信号传输膜206电连接。在数据驱动单元204、扫描驱动单元202、电源单元(未例示)和定时控制器(未例示)中生成的驱动信号通过信号焊盘PAD被供应到设置在显示区AA中的信号线。
非显示区NA包括弯曲区BA，显示面板200凭借弯曲区BA而可弯曲或可折叠。弯曲区BA是被弯曲以便在显示区AA的后表面上放置包括信号焊盘PAD、扫描驱动单元202和数据驱动单元204的非显示区的区域。如图1中例示的弯曲区BA设置在显示区AA和数据驱动单元204之间的非显示区NA的上部中。另选地，弯曲区BA可以设置在非显示区NA的上部、下部、左部或右部中的至少一个中。由此，在显示装置的整个屏幕上，显示区AA所占据的面积被最大化而非显示区NA所占据的面积被最小化。
信号链路LK被设置在弯曲区BA中以将设置在显示区AA中的信号焊盘PAD和信号线互连。当信号链路LK沿着弯曲方向BD形成为直线时，最大的弯曲应力可以被施加到信号链路LK，导致其破裂或短路。因此，在本发明中，每条信号链路LK在与弯曲方向BD交叉的方向上的面积增大，以便使弯曲应力最小化。为此，信号链路LK可以被成形为具有如图4A中例示的Z字形或正弦形，或者可以采用如图4B中例示的具有空的中心区域并且以线的形式彼此连接的多个菱形的形式。
如图2中例示的，在弯曲区BA中形成至少一个开口212，以便使弯曲区BA能够不费力地弯曲。通过去除设置在弯曲区BA中的多个无机绝缘层210来形成开口212，使得在基板101上形成信号链路LK。具体地，当基板101经历弯曲时，连续的弯曲应力被施加到设置在弯曲区BA中的无机绝缘层210。由于无机绝缘层210的弹性低于有机绝缘材料的弹性，因此在无机绝缘层210中可能容易形成裂缝。形成在无机绝缘层210中的裂缝沿着无机绝缘层210蔓延到显示区AA，从而引起线路缺陷和元件驱动缺陷。因此，从弯曲区BA中去除无机绝缘层210，并且使用弹性比无机绝缘层210的弹性高的有机绝缘材料在弯曲区BA中形成至少一个平整层208。平整层208可用于减轻基板101弯曲时引起的弯曲应力，由此防止形成裂缝。通过与设置在显示区AA中的多个接触孔当中的至少一个接触孔相同的掩模工艺来形成弯曲区BA中的开口212，这样能简化显示装置的结构及其制造工艺。
如上所述的能简化其结构和制造工艺的显示装置可被应用于诸如液晶显示装置或有机发光显示装置这样的需要薄膜晶体管的显示装置。下文中，将描述将能简化结构和制造工艺的显示装置被应用于有机发光显示装置的本发明的实施方式。
如图5A和图5B中例示的有机发光显示装置的每个子像素SP包括像素驱动电路和与像素驱动电路连接的发光元件130。
像素驱动电路可以具有如图5A中例示的包括两个薄膜晶体管ST和DT以及单个存储电容器Cst的2T1C结构，或者可以具有如图5B中例示的包括四个薄膜晶体管ST1、ST2、ST3和DT以及单个存储电容器Cst的4T1C结构。这里，像素驱动电路不限于图5A和图5B的结构，并且可以使用各种其它像素驱动电路中的任一个。
图5A中例示的像素驱动电路的存储电容器Cst位于栅极节点Ng和源极节点Ns之间并且与栅极节点Ng和源极节点Ns连接，以在栅极节点Ng和源极节点Ns之间维持恒定电压。驱动晶体管DT包括与栅极节点Ng连接的栅电极、与漏极节点Nd连接的漏电极和与发光元件130连接的源电极。驱动晶体管DT根据栅极节点Ng和源极节点Ns之间的电压来控制驱动电流的大小。开关晶体管ST包括与扫描线SL连接的栅电极、与数据线DL连接的漏电极以及与栅极节点Ng连接的源电极。开关晶体管ST响应于来自扫描线SL的扫描控制信号SC而导通，并且将来自数据线DL的数据电压Vdata供应到栅极节点Ng。发光元件130位于低电位供给线162和与驱动晶体管DT的源电极连接的源极节点Ns之间并与源极节点Ns和低电位供给线162连接，以基于驱动电流而发光。
图5B中例示的像素驱动电路与图5A中例示的像素驱动电路具有基本上相同的配置，不同的是，与数据线DL连接的第一开关晶体管ST1的漏电极与源极节点Ns连接，并且像素驱动电路还包括第二开关晶体管T2和第三开关晶体管ST3。因此，将省略与相同配置相关的详细描述。
图5B和图6中例示的第一开关晶体管ST1包括与第一扫描线SL1连接的栅电极152、与源节点Ns连接的漏电极158、与数据线DL连接的源电极156和形成源电极156和漏电极158之间的沟道的半导体层154。第一开关晶体管ST1响应于来自第一扫描线SL1的扫描控制信号SC1而导通，并且将来自数据线DL的数据电压Vdata供应到源极节点Ns。
第二开关晶体管ST2包括与第二扫描线SL2连接的栅电极GE、与基准线RL连接的漏电极158、与栅极节点Ng连接的源电极SE和形成源电极SE和漏电极DE之间的沟道的半导体层ACT。第二开关晶体管ST2响应于来自第二扫描线SL2的扫描控制信号SC2而导通，并且将来自基准线RL的基准电压Vref供应到栅极节点Ng。
第三开关晶体管ST3包括与发光控制线EL连接的栅电极GE、与漏极节点Nd连接的漏电极DE、与高电位供给线172连接的源电极SE和形成源电极SE和漏电极DE之间的沟道的半导体层ACT。第三开关晶体管ST3响应于来自发光控制线EL的发光控制信号EM而导通，并且将来自高电位供给线172的高电位电压VDD供应到漏极节点Nd。
上述像素驱动电路中包括的高电位供给线172和低电位供给线162中的每一个被形成为具有网状，以便被至少两个子像素共享。为此，高电位供给线172包括彼此交叉的第一高电位供给线172a和第二高电位供给线172b，并且低电位供给线162包括彼此交叉的第一低电位供给线162a和第二低电位供给线162b。
第二高电位供给线172b和第二低电位供给线162b中的每一个与数据线DL平行地设置，并且针对至少两个像素形成一个。第二高电位供给线172b和第二低电位供给线162b可以如图5A和图5B中例示的彼此平行设置，或者可以如图6中例示的在垂直方向上彼此平行设置以便彼此交叠。
第一高电位供给线172a与第二高电位供给线172b电连接，并且平行于扫描线SL设置。第一高电位供给线172a从第二高电位供给线172b分支以便与第二高电位供给线172b交叉。由此，第一高电位供给线172a能补偿第二高电位供给线172b的电阻，由此使高电位供给线172的电压降(IR降)最小化。
第一低电位供给线162a与第二低电位供给线162b电连接，并且平行于扫描线SL设置。第一低电位供给线162a从第二低电位供给线162b分支以便与第二低电位供给线162b交叉。由此，第一低电位供给线162a能补偿第二低电位供给线162b的电阻，由此使低电位供给线162的电压降(IR降)最小化。
由于上述的高电位供给线172和低电位供给线162被形成为具有网状，因此在垂直方向上设置的第二高电位供给线172b的数目和第二低电位供给线162b的数目可以减少，并且可以与第二高电位供给线172b的数目和第二低电位供给线162b的数目的减少成比例地设置更多的子像素，从而导致开口率和分辨率增大。
包括在上述像素驱动电路中的多个晶体管中的一个包括多晶半导体层，而另一个晶体管包括氧化物半导体层。
例如，如图7中例示的，图5A中例示的像素驱动电路的开关晶体管ST被配置为具有多晶半导体层154的第一薄膜晶体管150，并且驱动晶体管DT被配置为具有氧化物半导体层104的第二薄膜晶体管100。然后，图5B和图6中例示的像素驱动电路的第一开关晶体管ST1和第三开关晶体管ST3中的每一个被配置为具有多晶半导体层154的第一薄膜晶体管150，并且第二开关晶体管ST2和驱动晶体管DT中的每一个被配置为具有氧化物半导体层104的第二薄膜晶体管100。如此，本发明可以通过使用具有氧化物半导体层104的第二薄膜晶体管100作为每个子像素的驱动晶体管DT并且使用具有多晶半导体层154的第一薄膜晶体管150作为每个子像素的开关晶体管ST而降低功耗。
图6和图7中例示的第一薄膜晶体管150包括多晶半导体层154、第一栅电极152、第一源电极156和第一漏电极158。
多晶半导体层154形成在下缓冲层112上。多晶半导体层154包括沟道区、源极区和漏极区。沟道区与第一栅电极152交叠，其间插入有下栅极绝缘层114，使得在第一源电极156和第一漏电极158之间形成沟道区。源极区通过第一源极接触孔160S与第一源电极156电连接。源极区通过第一漏极接触孔160D与第一漏电极158电连接。由于多晶半导体层154的迁移率高于非晶半导体层的迁移率并且表现出低功耗和高可靠性，因此多晶半导体层154适于应用到扫描驱动单元202，扫描驱动单元202驱动每个子像素的开关晶体管ST和扫描线SL。多层缓冲层140和下缓冲层112设置在多晶半导体层154和基板101之间。多层缓冲层140使引入基板101中的湿气和/或氧的扩散被延迟。通过将硅氮化物(SiNx)和硅氧化物(SiOx)交替层叠至少一次来形成多层缓冲层140。下缓冲层112用于保护多晶半导体层154并阻挡从基板101引入的各种种类的缺陷材料。下缓冲层112可以由a-Si、硅氮化物(SiNx)、硅氧化物(SiOx)等形成。
第一栅电极152形成在下栅极绝缘层114上。第一栅电极152与多晶半导体层154的沟道区交叠，其间插入有下栅极绝缘层114。可以使用与下存储电极182相同的材料(例如，钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其合金中的一种，而不限于此)将第一栅电极152形成为单层或多层。
位于多晶半导体层154上的第一下层间绝缘层116和第二下层间绝缘层118被配置为氢含量比上层间绝缘层124中的氢含量高的无机层。例如，通过使用NH3气体进行的沉积工艺，第一下层间绝缘层116和第二下层间绝缘层118由硅氮化物(SiNx)形成，并且上层间绝缘层124由硅氧化物(SiOx)形成。包括在第一下层间绝缘层116和第二下层间绝缘层118中的氢原子在氢化工艺期间扩散到多晶半导体层154，使得多晶半导体层154中的孔被氢填充。由此，能够使多晶半导体层154稳定，这样能够防止第一薄膜晶体管150的特性劣化。
第一源电极156和第一漏电极158设置在氧化物半导体层104下方。第一源电极156通过形成在第一下层间绝缘层116和第二下层间绝缘层118中的第一源极接触孔160S与多晶半导体层154的源极区连接。第一漏电极158被设置成面对第一源电极156，并且通过形成在下栅极绝缘层114以及第一下层间绝缘层116和第二下层间绝缘层118中的第一漏极接触孔160D与多晶半导体层154的漏极区连接。由于使用与存储供给线186相同的材料在与存储供给线186相同的平面中形成第一源电极156和第一漏电极158，因此可以通过相同的掩模工艺，与存储供给线186同时地形成第一源电极156和第一漏电极158。
在第一薄膜晶体管150的多晶半导体层154的活化和氢化工艺之后，形成第二薄膜晶体管100的氧化物半导体层104。也就是说，氧化物半导体层104位于多晶半导体层154上。由此，由于在多晶半导体层154的活化和氢化工艺中氧化物半导体层104没有暴露于高温气氛，因此能够防止氧化物半导体层104受损，这样造成可靠性提高。
第二薄膜晶体管100在第二下层间绝缘层118上被设置成与第一薄膜晶体管150分隔开。第二薄膜晶体管100包括第二栅电极102、氧化物半导体层104、第二源电极106和第二漏电极108。
第二栅电极102与氧化物半导体层104交叠，其间插入有上栅极绝缘图案146。使用与第一低电位供给线162a相同的材料在上栅极绝缘图案146上形成第二栅电极102，作为与第一低电位供给线162a相同的平面。由此，可以通过相同的掩模工艺形成第二栅电极102和第一低电位供给线162a，这样能够使掩模工艺的数目减少。
氧化物半导体层104在上缓冲层122上形成以与第二栅电极102交叠，由此在第二源电极106和第二漏电极108之间形成沟道。氧化物半导体层104由包含选自由Zn、Cd、Ga、In、Sn、Hf和Zr组成的组当中的至少一种金属的氧化物形成。由于包括氧化物半导体层104的第二薄膜晶体管100具有比包括多晶半导体层154的第一薄膜晶体管150更低的泄漏电流，因此第二薄膜晶体管100可以应用于保持短导通时间和长截止时间的开关晶体管ST和驱动晶体管DT。
靠近氧化物半导体层104的顶部和底部的上层间绝缘层124和上缓冲层122被配置为氢含量比下层间绝缘层116和118中的氢含量低的无机层。例如，上层间绝缘层124和上缓冲层122由硅氧化物(SiOx)形成，并且下层间绝缘层116和118由硅氮化物(SiNx)形成。由此，能够防止下层间绝缘层116和118中的氢原子和多晶半导体层154中的氢原子在氧化物半导体层104的热处理工艺期间扩散到氧化物半导体层104。
第二源电极106和第二漏电极108设置在氧化物半导体层104下方。可以使用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其合金中的一种(而不限于此)将第二源电极106和第二漏电极108在第二下层间绝缘层118上形成为单层或多层。
第二源电极106通过形成在上缓冲层122中的第二源极接触孔110S暴露，并且与氧化物半导体层104的源极区连接。第二漏电极108通过形成在上缓冲层122中的第二漏极接触孔110D暴露，并且与氧化物半导体层104的漏极区连接。第二源电极106和第二漏电极108被形成以便隔着氧化物半导体层104的沟道区而彼此面对。
如图7中例示的，存储电容器(Cst)180按使得下存储电极182和上存储电极184彼此交叠并且其间插入有第一下层间绝缘层116的方式形成。
下存储电极182与驱动晶体管DT的第二栅电极102和驱动晶体管DT的第二源电极106中的一个连接。下存储电极182在下栅极绝缘层114上形成以便与氧化物半导体层104交叠达与氧化物半导体层104的宽度相近的宽度，由此防止外部光入射到氧化物半导体层104上。下存储电极182位于下栅极绝缘层114上，并且使用与第一栅电极152相同的材料、在与第一栅电极152相同的层上形成下存储电极182。
上存储电极184经由存储供给线186与驱动晶体管DT的第二栅电极102和驱动晶体管DT的第二源电极106中的另一个连接。上存储电极184在第一下层间绝缘层116上形成以便与氧化物半导体层104交叠达与氧化物半导体层104的宽度相近的宽度，由此防止外部光入射到氧化物半导体层104上。使用与第一高电位供给线172a相同的材料、在与第一高电位供给线172a相同的层上放置上存储电极184。上存储电极184通过形成在第二下层间绝缘层118中的存储接触孔188暴露，并且与存储供给线186连接。
设置在下存储电极182和上存储电极184之间的第一下层间绝缘层116由诸如SiOx或SiNx这样的无机绝缘材料形成。第一下层间绝缘层116可以由介电常数比SiOx的介电常数高的SiNx形成。由此，下存储电极182和上存储电极184彼此交叠，其间具有由介电常数高的SiNx形成的第一下层间绝缘层116，这样造成存储电容器Cst的电容与介电常数成正比地增大。
发光元件130包括与第二源电极106连接的阳极电极122、形成在阳极电极122上的至少一个发光叠层134和形成在发光叠层134上的阴极电极136。
阳极电极132与通过形成在第二平整层128中的第二像素接触孔144暴露的像素连接电极142连接。这里，像素连接电极142与通过形成在第一平整层126和上层间绝缘层124中的第一像素接触孔120暴露的氧化物半导体层104连接。
阳极电极132被形成为具有多层结构，包括透明导电层和反射效率高的不透明导电层。透明导电层由诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)这样的功函数相对大的材料形成。使用Al、Ag、Cu、Pb、Mo、Ti或其合金，将不透明导电层形成为单层或多层。例如，阳极电极132可以按使得透明导电层、不透明导电层和透明导电层依次层叠的方式形成，或者可以按使得透明导电层和不透明导电层依次层叠的方式形成。阳极电极132在第二平整层128上设置成不仅与堤138所提供的发光区域交叠，而且与其中设置有第一薄膜晶体管150和第二薄膜晶体管100以及存储电容器(Cst)180的电路区域交叠，这样使发光区域增大。
通过将空穴相关层、有机发光层和电子相关层依次地或倒序地层叠在阳极电极132上来形成发光叠层134。另选地，发光叠层134可以包括彼此面对且其间插入有电荷产生层的第一发光叠层和第二发光叠层。在这种情况下，第一发光叠层和第二发光叠层中的一个的有机发光层产生蓝光，并且第一发光叠层和第二发光叠层中的另一个的有机发光层产生黄绿光，由此通过第一发光叠层和第二发光叠层产生白光。当在发光叠层134中产生的白光入射到位于发光叠层134上的滤色器(未示出)上时，可以形成彩色图像。另选地，当每个发光叠层134产生与每个子像素对应的彩色光时，可以在没有单独的滤色器的情况下形成彩色图像。也就是说，红色(R)子像素的发光叠层134可以产生红光，绿色(G)子像素的发光叠层134可以产生绿光，并且蓝色(B)子像素的发光叠层134可以产生蓝光。
堤138被形成以暴露每个子像素的阳极电极132。堤138可以由不透明材料(例如，黑碳)形成，以防止相邻子像素之间的光学干涉。在这种情况下，堤138包括含有有色颜料或有机黑碳中的至少一种的光阻挡材料。
阴极电极136在发光叠层134的上表面和侧表面上形成以面对阳极电极132，其间插入有发光叠层134。当阴极电极136应用于顶部发光型有机发光显示装置时，它由诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)这样的透明导电层形成。
阴极电极136与低电位供给线162电连接。如图5B和图6中例示，低电位供给线162包括彼此交叉的第一低电位供给线162a和第二低电位供给线162b。使用与第二栅电极102相同的材料在上栅极绝缘图案146上形成如图7中例示的第一低电位供给线162a，作为与第二栅电极102相同的层。使用与像素连接电极142相同的材料在第一平整层126上形成第二低电位供给线162b，作为与像素连接电极142相同的层。第二低电位供给线162b与通过形成在上层间绝缘层124和第一平整层126中的第一线接触孔164暴露的第一低电位供给线162a电连接。
如图5B和图6中例示的供应比通过低电位供给线162供应的低电位电压VSS高的高电位电压VDD的高电位供给线172包括第一高电位供给线172a和第二高电位供给线172b。使用与上存储电极184相同的材料在第一下层间绝缘层116上形成如图7中例示的第一高电位供给线172a，作为与上存储电极184相同的层。使用与第二源电极106和第二漏电极108相同的材料在第二下层间绝缘层118上形成第二高电位供给线172b，作为与第二源电极106和第二漏电极108相同的层。第二高电位供给线172b与通过形成在第二下层间绝缘层118中的第二线接触孔174暴露的第一高电位供给线172a电连接172a。
这里，第二低电位供给线162b和第二高电位供给线172b在垂直方向上彼此交叠，其间插入有上缓冲层122、上层间绝缘层124和第一平整层126。在这种情况下，即使在由有机绝缘材料形成的第一平整层126的涂覆工艺期间在第一平整层126中形成微泡，第二低电位供给线162b和第二高电位供应线172b也通过设置在第二低电位供给线162b和第二高电位供给线172b之间的上层间绝缘层124和由无机绝缘材料形成的上缓冲层122彼此电绝缘。因此，能够通过上缓冲层122和上层间绝缘层124防止第二低电位供给线162b和第二高电位供给线172b之间的短路。
与低电位供给线162、高电位供给线172、数据线DL、扫描线SL、基准线RL或发光控制线EL中的至少一条连接的信号链路176被形成以便横穿其中设置有第一开口192和第二开口194的弯曲区BA。第一开口192被形成以暴露多层缓冲层140、下缓冲层112、下栅极绝缘层114以及第一下层间绝缘层116和第二下层间绝缘层118中的每一个的侧表面。通过与第一源极接触孔160S和第一漏极接触孔160D相同的掩模工艺形成第一开口192。因此，第一开口192可以被形成为具有深度d1，深度d1等于或大于第一源极接触孔160S或第一漏极接触孔160D中的至少一个的深度。第二开口194暴露上层间绝缘层124的侧表面，因此具有比第一深度d1小的第二深度d2。通过与在上层间绝缘层124中形成的第一像素接触孔120相同的掩模工艺来形成第二开口194。因此，第二开口194具有与在上层间绝缘层124中形成的第一像素接触孔120相同的深度d2。
可以通过与像素连接电极142相同的掩模工艺，将如图7中例示的信号链路176与像素连接电极142一起形成。在这种情况下，使用与像素连接电极142相同的材料在与像素连接电极142相同的平面中，即，在第一平整层126上，形成信号链路176。第二平整层128可以在信号链路176上设置成覆盖形成在第一平整层126上的信号链路176。另选地，在没有第二平整层128的情况下，设置采取包括无机封装层和有机封装层的封装叠层的形式的封装膜或无机封装层。可以通过与源电极106、156和漏电极108和158相同的掩模工艺，将如图8A和图8B中例示的信号链路176与源电极106、156和漏电极108和158一起形成。在这种情况下，使用与源电极106、156和漏电极108和158相同的材料在与源电极106、156和漏电极108和158相同的平面中，即，在第二下层间绝缘层118上，形成信号链路176，信号链路176也在基板101上形成以便与基板101接触。第一平整层126或第二平整层128中的至少一个可以设置在信号链路176上，或者在没有第一平整层126和第二平整层128的情况下，设置采取包括无机封装层和有机封装层的封装叠层的形式的封装膜或无机封装层，以覆盖形成在第二下层间绝缘层118和基板101上的信号链路176。如图8A中例示，信号链路176形成在被第一开口192暴露的多层缓冲层140、下缓冲层112、下栅绝缘层114以及第一下层间绝缘层116和第二下层间绝缘层118的侧表面上，被第二开口194暴露的上层间绝缘层124的侧表面上以及第二下层间绝缘层118的上表面上，因此形成为阶梯形状。可以在弯曲区BA中的第一平整层126和第二平整层128中形成至少一个湿气阻挡孔(未例示)。湿气阻挡孔形成在信号链路176之间的位置或信号链路176上方的位置中的至少一个中。湿气阻挡孔防止来自外部的湿气通过设置在信号链路176上的第一平整层126或第二平整层128中的至少一个被引入到显示区AA中。
信号链路176设置在弯曲区BA中的被第一开口192暴露的基板101上，并且第一平整层126或第二平整层128中的至少一个设置在信号链路176上。由此，通过弯曲区BA中的第一开口192和第二开口194，去除多层缓冲层140、下缓冲层112、下栅极绝缘层114、第一下层间绝缘层116和第二下层间绝缘层118以及上层间绝缘层124。也就是说，当从弯曲区BA中去除了引起裂缝的多个无机绝缘层140、112、114、116、118、122和124时，基板101能够容易地弯曲，而不产生裂缝。如图8B中例示的信号链路176可以设置在多层缓冲层140上。这里，当去除了设置在信号链路176之间的多层缓冲层140以确保容易弯曲而不产生裂缝时，在信号链路176之间形成沟槽196以暴露基板101。在检查工艺期间使用的检查线(未例示)被形成为具有与图7至图8B中例示的信号链路176之一相同的结构。
通过去除设置在上缓冲层122下方的有机绝缘层，即，多层缓冲层140、下缓冲层112、下栅极绝缘层114以及第一下层间绝缘层116和第二下层间绝缘层118，在弯曲区中形成第一开口192。由此，由于本发明的第一开口192的深度小于通过去除设置在第一平整层126下方的无机绝缘层来形成第一开口的比较例中的深度，因此被第一开口192暴露的无机绝缘层140、112、114、116和118的侧表面具有平缓的倾斜角。因此，改善了在被第一开口192暴露的无机绝缘层140、112、114、116和118的侧表面上形成的信号链路176以及设置在非显示区NA中的检查线(未例示)的台阶覆盖率。因此，当信号链路176和检查线形成在弯曲区BA中的无机绝缘层140、112、114、116和118的侧表面上时，能够防止信号链路176和检查线的残留或开口缺陷。
图9A至图9N是用于说明图7中例示的有机发光显示装置的制造方法的截面图。
参照图9A，在基板101上依次形成多层缓冲层140、下缓冲层112和多晶半导体层154。
具体地，通过将SiOx和SiNx交替层叠至少一次，在基板101上形成多层缓冲层140。随后，通过在多层缓冲层140的整个表面上方沉积SiOx或SiNx来形成下缓冲层112。随后，通过例如低压化学气相沉积(LPCVD)或等离子增强化学气相沉积(PECVD)，在其上形成有下缓冲层112的基板101上形成薄非晶硅层。随后，通过使薄非晶硅层结晶来形成薄多晶硅层。随后，通过使用薄多晶硅层作为第一掩模进行的光刻工艺和蚀刻工艺对薄多晶硅层进行图案化来形成多晶半导体层154。
参照图9B，在其上形成有多晶半导体层154的基板101上形成下栅极绝缘层114，并且在栅极绝缘层114上形成第一栅电极152和下存储电极182。
具体地，通过在其上形成有多晶半导体层154的基板101的整个表面上方沉积诸如SiOx或SiNx这样的无机绝缘材料来形成下栅极绝缘层114。随后，在下栅极绝缘层114的整个表面上方沉积第一导电层之后，通过使用第二掩模进行的光刻工艺和蚀刻工艺对第一导电层进行图案化，使得形成第一栅电极152和下存储电极182。随后，当通过使用第一栅电极152作为掩模进行的掺杂工艺用掺杂剂掺杂多晶半导体层154时，形成没有与第一栅电极152交叠的源极区和漏极区，并且形成与第一栅电极152交叠的沟道区。
参照图9C，在其上形成有第一栅电极152和下存储电极182的基板101上，形成至少一个第一下层间绝缘层116，并且在第一下层间绝缘层116上，形成上存储电极184和第一高电位供给线172a。
具体地，通过在其上形成有第一栅电极152和下存储电极182的基板101的整个表面上方沉积诸如SiOx或SiNx这样的无机绝缘材料来形成第一下层间绝缘层116。随后，在第一下层间绝缘层116的整个表面上方沉积第二导电层之后，通过使用第三掩模进行的光刻工艺和蚀刻工艺对第二导电层进行图案化，使得形成上存储电极184和第一高电位供给线172a。
参照图9D，在其上形成有上存储电极184和第一高电位供给线172a的基板101上，形成至少一个第二下层间绝缘层118，并且形成第一源极接触孔160S和第一漏极接触孔160D、存储接触孔188、第二线接触孔174和第一开口192。
具体地，通过在其上形成有上存储电极184和第一高电位供给线172a的基板101的整个表面上方沉积诸如SiOx或SiNx这样的无机绝缘材料来形成第二下层间绝缘层118。随后，通过使用第四掩模进行的光刻工艺和蚀刻工艺，选择性地对多层缓冲层140、下缓冲层112、下栅极绝缘层114、第一下层间绝缘层116和第二下层间绝缘层118进行图案化。由此，形成第一源极接触孔160S和第一漏极接触孔160D、存储接触孔188和第二线接触孔174，并且在弯曲区BA中形成第一开口192。此时，第一源极接触孔160S和第一漏极接触孔160D被形成以穿透下栅极绝缘层114、第一下层间绝缘层116和第二下层间绝缘层118，并且存储接触孔188和第二线接触孔174被形成以穿透第二下层间绝缘层118。第一开口192被形成以穿透多层缓冲层140、下缓冲层112、下栅极绝缘层114以及第一下层间绝缘层116和第二下层间绝缘层118。
参照图9E，在其中具有第一源极接触孔160S和第一漏极接触孔160D、存储接触孔188、第二线接触孔174和第一开口192的基板101上，形成第一源电极156和第二源电极106、第一漏电极158和第二漏电极108、存储供给线186和第二高电位供给线172b。
具体地，在其中具有第一源极接触孔160S和第一漏极接触孔160D、存储接触孔188、第二线接触孔174和第一开口192的基板101的整个表面上方，使用Mo、Ti、Cu、AlNd、Al、Cr或其合金沉积第三导电层。随后，当通过使用第五掩模进行的光刻工艺和蚀刻工艺对第三导电层进行图案化时，形成第一源电极156和第二源电极106、第一漏电极158和第二漏电极108、存储供给线186和第二高电位供给线172b。
参照图9F，在其上形成有第一源电极156和第二源电极106、第一漏电极158和第二漏电极108、存储供给线186和第二高电位供给线172b的基板101上，形成其中具有第二源极接触孔110S和第二漏极接触孔110D的上缓冲层122。
具体地，通过在其上形成有第一源电极156和第二源电极106、第一漏电极158和第二漏电极108、存储供给线186和第二高电位供给线172b的基板101的整个表面上方沉积诸如SiOx或SiNx这样的无机绝缘材料来形成上缓冲层122。随后，当通过使用第六掩模进行的光刻工艺和蚀刻工艺对上缓冲层122进行图案化时，形成第二源极接触孔110S和第二漏极接触孔110D。
参照图9G，在其上形成有上缓冲层112的基板101上，形成氧化物半导体层104。
具体地，在其上形成有包括第二源极接触孔110S和第二漏极接触孔110D的上缓冲层122的基板101的整个表面上方沉积氧化物半导体层104之后，通过使用第七掩模进行的光刻工艺和蚀刻工艺对氧化物半导体层104进行图案化，使得氧化物半导体层104完全形成。
参照图9H，在其上形成有氧化物半导体层104的基板101上，形成上栅极绝缘图案146、第二栅电极102和第一低电位供给线162a。
具体地，在其上形成有氧化物半导体层104的基板101上形成上栅极绝缘层，并且通过诸如溅射这样的沉积形成第四导电层。使用诸如SiOx或SiNx这样的无机绝缘材料形成上栅极绝缘层。可以使用诸如Mo、Ti、Cu、AlNd、Al、Cr或其合金这样的金属材料将第四导电层形成为单层，或者可使用该金属材料将第四导电层形成为多层。随后，通过使用第八掩模进行的光刻工艺和蚀刻工艺同时对第四导电层和上栅极绝缘层进行图案化，使得第二栅电极102和第一低电位供给线162a中的每一个和其下方的上栅极绝缘图案146以具有相同图案的方式形成。此时，当上栅极绝缘层经历干刻蚀时，没有与第二栅电极102交叠的氧化物半导体层104被暴露于等离子，并且经由与等离子气体的反应来去除暴露于等离子的氧化物半导体层104中的氧。由此，没有与第二栅电极102交叠的氧化物半导体层104变成导体，并且被形成为源极区和漏极区。
参照图9I，在其上形成有上栅极绝缘图案146、第二栅电极102和第一低电位供给线162a的基板101上，形成其中具有第二开口194、第一像素接触孔120和第一线接触孔164的上层间绝缘层124。
具体地，通过在其上形成有上栅极绝缘图案146、第二栅电极102和第一低电位供给线162a的基板101的整个表面上方沉积诸如SiOx或SiNx这样的无机绝缘材料来形成上层间绝缘层124。随后，通过使用第九掩模进行的光刻工艺和蚀刻工艺对上层间绝缘层124进行图案化，使得形成第一像素接触孔120、第一线接触孔164和第二开口194。此时，第一像素接触孔120被形成以穿透上层间绝缘层124，由此暴露氧化物半导体层104的源极区。第一线接触孔164被形成以穿透上层间绝缘层124，由此暴露第一低电位供给线162a。当从边框区BA中去除了上层间绝缘层124时，第二开口194暴露边框区BA中的基板101。
参照图9J，在其上形成有上层间绝缘层124的基板101上，形成第一平整层126。
具体地，当在其上形成有上层间绝缘层124的基板101的整个表面上方沉积诸如基于亚克力的树脂这样的有机绝缘材料时，形成第一平整层126。随后，通过使用第十掩模进行的光刻工艺对第一平整层126进行图案化，使得形成穿透第一平整层126的第一像素接触孔120和第一线接触孔164。
参照图9K，在其上形成有第一平整层126的基板101上，形成像素连接电极142、第二低电位供给线162b和信号链路176。
具体地，在其上形成有第一平整层126的基板101的整个表面上方，使用Mo、Ti、Cu、AlNd、Al、Cr或其合金沉积第五导电层。随后，通过使用第十一掩模进行的光刻工艺和蚀刻工艺对第五导电层进行图案化，形成像素连接电极142、第二低电位供给线162b和信号链路176。
参照图9L，在其上形成有像素连接电极142、第二低电位供给线162b和信号链路176的基板101上，形成其中具有第二像素接触孔144的第二平整层128。
具体地，通过在其上形成有像素连接电极142、第二低电位供给线162b和信号链路176的基板101的整个表面上方沉积诸如基于亚克力的树脂这样的有机绝缘材料来形成第二平整层128。随后，通过使用第十二掩模进行的光刻工艺对第二平整层128进行图案化，形成第二像素接触孔144。
参照图9M，在其上形成有包括第二像素接触孔144的第二平整层128的基板101上，形成阳极电极132。
具体地，在其上形成有其中形成有第二像素接触孔144的第二平整层128的基板101的整个表面上方，沉积第六导电层。使用透明导电层和不透明导电层形成第六导电层。随后，通过使用第十三掩模进行的光刻工艺和蚀刻工艺对第六导电层进行图案化，使得形成阳极电极132。
参照图9N，在其上形成有阳极电极132的基板101上，依次形成堤138、有机发光叠层134和阴极电极136。
具体地，在其上形成有阳极电极132的基板101的整个表面涂覆堤感光层之后，通过使用第十四掩模进行的光刻工艺对堤感光层进行图案化，使得形成堤138。随后，通过使用荫罩进行的沉积工艺，在除了非显示区NA之外的显示区AA中依次形成发光叠层134和阴极电极136。
如上所述，在本发明中，通过同一单个掩模工艺形成弯曲区BA中的第一开口192以及第一源极接触孔160S和第一漏极接触孔160D，通过同一单个掩模工艺形成弯曲区BA中的第二开口194以及第二源极接触孔110S和第二漏极接触孔110D，并且通过同一单个掩模工艺形成第一源电极156和第一漏电极158以及第二源电极106和第二漏电极108，由此与现有技术相比，能够将掩模工艺的数目减少至少三个。因此，与现有技术相比，根据本发明的有机发光显示装置因掩模工艺的数目减少而能够简化其结构和制造工艺，这样能够提高生产率。
从以上描述中显而易见，根据本发明，使用具有氧化物半导体层的第二薄膜晶体管作为每个子像素的驱动晶体管并且使用具有多晶半导体层的第一薄膜晶体管作为每个子像素的开关元件，这样能够降低功耗。另外，根据本发明，由于通过同一掩模工艺形成弯曲区中的开口和显示区中的多个接触孔，因此弯曲区中的信号链路设置在基板上。由此，本发明能够简化显示装置的结构及其制造工艺，这样能够提高生产率。
虽然以上已经参照附图详细描述了本发明的实施方式，但是本领域技术人员将显而易见的是，上述本发明不限于上述实施方式，并且可以在本发明的精神和范围内，设想到各种替代形式、修改形式和改变形式。因此，本发明的说明书中公开的实施方式不旨在限制本发明，应该基于所附权利要求书解释本发明的技术范围，并且落入与权利要求书等同的范围内的所有技术思路应该被理解为属于本发明的范围。
相关申请的交叉引用
本申请要求于2017年12月19日提交的韩国专利申请No.10-2017-0175055的权益，该韩国专利申请特此以引用方式并入，如同在本文中完全阐明。

Claims (19)

1.一种显示装置，该显示装置包括：
基板，该基板包括显示区和弯曲区；
第一薄膜晶体管，该第一薄膜晶体管设置在所述显示区中并且包括第一半导体层；
第二薄膜晶体管，该第二薄膜晶体管设置在所述显示区中并且包括第二半导体层；
多个接触孔，该多个接触孔形成在设置在所述显示区中的至少一个无机绝缘层中；
至少一个开口，该至少一个开口位于所述弯曲区中并且具有与所述多个接触孔中的至少一个相同的深度；以及
信号链路，该信号链路与设置在所述显示区中的信号线连接，所述信号链路设置在被所述至少一个开口暴露的所述弯曲区中。
2.根据权利要求1所述的显示装置，其中，所述第一薄膜晶体管包括被配置成与所述第一半导体层交叠的第一栅电极以及位于所述第一半导体层上的第一源电极和第一漏电极，并且
其中，所述第二薄膜晶体管包括被配置成与所述第二半导体层交叠的第二栅电极以及位于所述第二半导体层下方的第二源电极和第二漏电极。
3.根据权利要求2所述的显示装置，其中，所述第一源电极和所述第二源电极以及所述第一漏电极和所述第二漏电极中的每一个设置在所述第二半导体层下方。
4.根据权利要求2所述的显示装置，该显示装置还包括：
至少一个下绝缘层，该至少一个下绝缘层设置在所述第一源电极和所述第一漏电极中的每一个与所述第一半导体层之间；
第一源极接触孔和第一漏极接触孔，该第一源极接触孔和第一漏极接触孔形成在所述至少一个下绝缘层中以暴露所述第一半导体层；
上缓冲层，该上缓冲层设置在所述第二源电极和所述第二漏电极中的每一个与所述第二半导体层之间；以及
第二源极接触孔和第二漏极接触孔，该第二源极接触孔和第二漏极接触孔形成在所述上缓冲层中以暴露所述第二半导体层。
5.根据权利要求4所述的显示装置，该显示装置还包括：
多层缓冲层，该多层缓冲层设置在所述基板上；
下缓冲层，该下缓冲层设置在所述多层缓冲层上；以及
上层间绝缘层，该上层间绝缘层被设置成覆盖所述第二薄膜晶体管，
其中，设置在所述弯曲区中的所述多层缓冲层、所述下缓冲层和所述至少一个下绝缘层包括形成在所述多层缓冲层、所述下缓冲层和所述至少一个下绝缘层中的第一开口，
其中，设置在所述弯曲区中的所述上层间绝缘层包括形成在所述上层间绝缘层中的第二开口。
6.根据权利要求5所述的显示装置，其中，所述第一开口的深度大于所述第一源极接触孔和所述第一漏极接触孔的深度。
7.根据权利要求5所述的显示装置，其中，所述弯曲区中的所述基板被所述第一开口和所述第二开口暴露。
8.根据权利要求7所述的显示装置，其中，所述至少一个下绝缘层包括：
下栅极绝缘层，该下栅极绝缘层设置在所述下缓冲层上；
至少一个第一下层间绝缘层，该至少一个第一下层间绝缘层设置在所述下栅极绝缘层上；以及
至少一个第二下层间绝缘层，该至少一个第二下层间绝缘层设置在所述至少一个第一下层间绝缘层的最靠上的表面上，
其中，使用相同的材料、在所述至少一个第二下层间绝缘层的最靠上的表面上形成所述第一源电极和所述第二源电极以及所述第一漏电极和所述第二漏电极，并且
其中，所述第二半导体层设置在覆盖所述第一源电极和所述第二源电极以及所述第一漏电极和所述第二漏电极的所述上缓冲层上。
9.根据权利要求8所述的显示装置，该显示装置还包括：
下存储电极，该下存储电极设置在所述下栅极绝缘层上；以及
上存储电极，该上存储电极被配置成与所述下存储电极交叠，所述上存储电极和所述下存储电极之间插入有所述至少一个第一下层间绝缘层，
其中，所述下存储电极和所述上存储电极中的至少一个与所述第二半导体层交叠。
10.根据权利要求9所述的显示装置，其中，使用与所述第一栅电极相同的材料、在与所述第一栅电极相同的平面中形成所述下存储电极。
11.根据权利要求4所述的显示装置，该显示装置还包括：
有机发光元件，该有机发光元件与所述第二薄膜晶体管连接；
低电位供给线，该低电位供给线与所述有机发光元件的阴极电极连接；以及
高电位供给线，该高电位供给线被设置成与所述低电位供给线交叠，
其中，所述低电位供给线或所述高电位供给线中的至少一个设置成网状。
12.根据权利要求11所述的显示装置，该显示装置还包括：
第一平整层，该第一平整层设置在上层间绝缘层上；
像素连接电极，该像素连接电极在所述第一平整层上设置成与所述第二半导体层接触；以及
第二平整层，该第二平整层被设置成覆盖所述像素连接电极。
13.根据权利要求12所述的显示装置，其中，所述低电位供给线包括彼此交叉的第一低电位供给线和第二低电位供给线，并且
其中，所述高电位供给线包括：
第一高电位供给线，该第一高电位供给线与所述第一低电位供给线平行地设置；以及
第二高电位供给线，该第二高电位供给线被设置成与所述第二低电位供给线交叠，所述第二高电位供给线和所述第二低电位供给线之间插入有所述上缓冲层、所述上层间绝缘层和所述第一平整层。
14.根据权利要求13所述的显示装置，其中，使用与所述像素连接电极相同的材料、在与所述像素连接电极相同的平面中形成所述第二低电位供给线，并且
其中，使用与所述第二源电极和所述第二漏电极相同的材料、在与所述第二源电极和所述第二漏电极相同的平面中形成所述第二高电位供给线。
15.根据权利要求12所述的显示装置，其中，所述信号链路在被所述第一开口和所述第二开口暴露的所述基板上的所述弯曲区中被设置成与所述基板接触，并且所述信号链路由与所述第一源电极和所述第二源电极相同的材料形成，并且
其中，所述第一平整层和所述第二平整层中的至少一个被设置成覆盖所述信号链路。
16.根据权利要求12所述的显示装置，其中，所述信号链路设置在被所述第一开口和所述第二开口暴露的所述第一平整层上的所述弯曲区中，并且所述信号链路由与所述像素连接电极相同的材料形成，并且
其中，所述第二平整层被设置成覆盖所述信号链路。
17.根据权利要求11所述的显示装置，该显示装置还包括像素驱动电路，所述像素驱动电路被配置为驱动所述有机发光元件，并且
其中，所述像素驱动电路包括：
驱动晶体管，该驱动晶体管由所述第二薄膜晶体管形成；以及
开关晶体管，该开关晶体管与所述驱动晶体管连接并且由所述第一薄膜晶体管形成。
18.根据权利要求17所述的显示装置，其中，所述像素驱动电路还包括：
第二开关晶体管，该第二开关晶体管由所述第二薄膜晶体管形成并且与所述驱动晶体管连接；以及
第三开关晶体管，该第三开关晶体管由所述第一薄膜晶体管形成并且与所述高电位供给线连接。
19.根据权利要求1所述的显示装置，其中，所述第一半导体层包括多晶半导体层并且所述第二半导体层包括氧化物半导体层。
CN201811511435.7A 2017-12-19 2018-12-11 显示装置 Active CN110010623B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310812897.7A CN116825793A (zh) 2017-12-19 2018-12-11 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170175055A KR102126553B1 (ko) 2017-12-19 2017-12-19 표시 장치
KR10-2017-0175055 2017-12-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310812897.7A Division CN116825793A (zh) 2017-12-19 2018-12-11 显示装置

Publications (2)

Publication Number Publication Date
CN110010623A true CN110010623A (zh) 2019-07-12
CN110010623B CN110010623B (zh) 2023-07-25

Family

ID=64870311

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811511435.7A Active CN110010623B (zh) 2017-12-19 2018-12-11 显示装置
CN202310812897.7A Pending CN116825793A (zh) 2017-12-19 2018-12-11 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310812897.7A Pending CN116825793A (zh) 2017-12-19 2018-12-11 显示装置

Country Status (5)

Country Link
US (1) US10930722B2 (zh)
EP (2) EP4391776A3 (zh)
JP (2) JP6818729B2 (zh)
KR (1) KR102126553B1 (zh)
CN (2) CN110010623B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614873A (zh) * 2020-12-14 2021-04-06 深圳市华星光电半导体显示技术有限公司 显示面板
CN113658990A (zh) * 2021-08-18 2021-11-16 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173434B1 (ko) * 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
KR102577674B1 (ko) * 2018-07-04 2023-09-15 삼성디스플레이 주식회사 전자 장치
KR20200090313A (ko) * 2019-01-18 2020-07-29 삼성디스플레이 주식회사 표시 장치
US11121263B2 (en) * 2019-08-27 2021-09-14 Apple Inc. Hydrogen trap layer for display device and the same
CN110707100B (zh) * 2019-10-16 2021-12-31 友达光电（昆山）有限公司 显示面板
KR20210099687A (ko) 2020-02-04 2021-08-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7369280B2 (ja) * 2020-04-20 2023-10-25 シャープ株式会社 表示装置および表示装置の製造方法
KR102512014B1 (ko) * 2020-05-21 2023-03-21 삼성디스플레이 주식회사 표시 장치
CN112951846B (zh) * 2021-01-28 2023-04-18 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
WO2023127161A1 (ja) * 2021-12-29 2023-07-06 シャープディスプレイテクノロジー株式会社 表示装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080105874A1 (en) * 2006-11-03 2008-05-08 Wei Wang Thin film transistor, manufacturing method thereof, and tft lcd using the same
CN101762924A (zh) * 2008-12-22 2010-06-30 乐金显示有限公司 电泳显示设备及其制造方法
US20130092932A1 (en) * 2008-09-12 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130161609A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20140175442A1 (en) * 2012-12-24 2014-06-26 Lg Display Co., Ltd. Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR20140087898A (ko) * 2012-12-31 2014-07-09 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
US20140353670A1 (en) * 2013-05-28 2014-12-04 Lg Display Co., Ltd. Flexible display device and method for manufacturing the same
CN104885140A (zh) * 2012-12-28 2015-09-02 乐金显示有限公司 柔性显示装置及其制造方法
KR20150101418A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치
KR20150101409A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US20150382446A1 (en) * 2014-06-30 2015-12-31 Lg Display Co., Ltd. Flexible display device with reduced bend stress wires and manufacturing method for the same
US20160066409A1 (en) * 2014-08-30 2016-03-03 Lg Display Co., Ltd. Flexible Display Device With Side Crack Protection Structure And Manufacturing Method For The Same
KR20160027907A (ko) * 2014-08-29 2016-03-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US20160087022A1 (en) * 2014-09-24 2016-03-24 Apple Inc. Silicon and Semiconducting Oxide Thin-Film Transistor Displays
JP2016051184A (ja) * 2014-09-01 2016-04-11 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機発光表示装置およびその製造方法
US20170040406A1 (en) * 2015-08-06 2017-02-09 Samsung Display Co., Ltd. Flexible display device and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073301B1 (ko) 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
KR101924605B1 (ko) * 2011-12-16 2018-12-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102097150B1 (ko) * 2013-02-01 2020-04-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9397124B2 (en) * 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
KR102405257B1 (ko) * 2015-01-28 2022-06-03 삼성디스플레이 주식회사 표시 장치
KR102611499B1 (ko) * 2015-12-15 2023-12-06 엘지디스플레이 주식회사 플렉서블 표시장치
KR102400022B1 (ko) 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
KR102639568B1 (ko) * 2016-03-11 2024-02-26 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102514411B1 (ko) * 2016-03-31 2023-03-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
JP6756508B2 (ja) 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
KR102420327B1 (ko) * 2017-06-13 2022-07-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 구비한 표시 장치 및 이의 제조 방법
KR101865007B1 (ko) * 2017-12-01 2018-06-05 엘지디스플레이 주식회사 플렉서블표시장치

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080105874A1 (en) * 2006-11-03 2008-05-08 Wei Wang Thin film transistor, manufacturing method thereof, and tft lcd using the same
US20130092932A1 (en) * 2008-09-12 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101762924A (zh) * 2008-12-22 2010-06-30 乐金显示有限公司 电泳显示设备及其制造方法
US20130161609A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20140175442A1 (en) * 2012-12-24 2014-06-26 Lg Display Co., Ltd. Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
CN104885140A (zh) * 2012-12-28 2015-09-02 乐金显示有限公司 柔性显示装置及其制造方法
KR20140087898A (ko) * 2012-12-31 2014-07-09 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
US20140353670A1 (en) * 2013-05-28 2014-12-04 Lg Display Co., Ltd. Flexible display device and method for manufacturing the same
KR20150101418A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치
KR20150101409A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US20150382446A1 (en) * 2014-06-30 2015-12-31 Lg Display Co., Ltd. Flexible display device with reduced bend stress wires and manufacturing method for the same
KR20160027907A (ko) * 2014-08-29 2016-03-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US20160066409A1 (en) * 2014-08-30 2016-03-03 Lg Display Co., Ltd. Flexible Display Device With Side Crack Protection Structure And Manufacturing Method For The Same
JP2016051184A (ja) * 2014-09-01 2016-04-11 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機発光表示装置およびその製造方法
US20160087022A1 (en) * 2014-09-24 2016-03-24 Apple Inc. Silicon and Semiconducting Oxide Thin-Film Transistor Displays
US20170040406A1 (en) * 2015-08-06 2017-02-09 Samsung Display Co., Ltd. Flexible display device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614873A (zh) * 2020-12-14 2021-04-06 深圳市华星光电半导体显示技术有限公司 显示面板
CN113658990A (zh) * 2021-08-18 2021-11-16 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN113658990B (zh) * 2021-08-18 2024-02-02 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20190189721A1 (en) 2019-06-20
JP2019109506A (ja) 2019-07-04
EP4391776A2 (en) 2024-06-26
CN116825793A (zh) 2023-09-29
EP3503189B1 (en) 2024-09-04
JP6818729B2 (ja) 2021-01-20
CN110010623B (zh) 2023-07-25
EP4391776A3 (en) 2024-08-28
KR20190073850A (ko) 2019-06-27
JP7105847B2 (ja) 2022-07-25
KR102126553B1 (ko) 2020-06-24
US10930722B2 (en) 2021-02-23
EP3503189A1 (en) 2019-06-26
JP2021039351A (ja) 2021-03-11

Similar Documents

Publication Publication Date Title
CN110010623A (zh) 显示装置
CN110047378B (zh) 显示装置
JP7511723B2 (ja) 表示装置
JP6876671B2 (ja) 表示装置
JP6709274B2 (ja) 表示装置
CN108257972A (zh) 显示装置
CN107665906A (zh) 显示设备及其制造方法
KR102414597B1 (ko) 표시 장치
KR102367823B1 (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant