CN110047378B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110047378B
CN110047378B CN201811512305.5A CN201811512305A CN110047378B CN 110047378 B CN110047378 B CN 110047378B CN 201811512305 A CN201811512305 A CN 201811512305A CN 110047378 B CN110047378 B CN 110047378B
Authority
CN
China
Prior art keywords
supply line
potential supply
electrode
semiconductor layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811512305.5A
Other languages
English (en)
Other versions
CN110047378A (zh
Inventor
林京男
郑裕澔
金东瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN202111086468.3A priority Critical patent/CN113793863A/zh
Publication of CN110047378A publication Critical patent/CN110047378A/zh
Application granted granted Critical
Publication of CN110047378B publication Critical patent/CN110047378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

一种显示装置。公开了一种能够实现低功耗的显示装置。该显示装置包括在显示区中的具有多晶半导体层的第一薄膜晶体管和在显示区中的具有氧化物半导体层的第二薄膜晶体管，由此实现了低功耗，其中，设置在弯曲区中的至少一个开口与设置在显示区中的多个接触孔中的一个具有相同的深度，由此，通过同一工艺形成开口和接触孔，因此工艺得以简化，并且其中，其间电压差大的高电位供给线和低电位供给线被设置成在水平方向上彼此间隔开，而其间电压差小的基准线和低电位供给线被设置成彼此交叠，由此防止信号线被短接。

Description

显示装置
技术领域
本发明涉及显示装置，并且更具体地，涉及能够实现低功耗的显示装置。
背景技术
已经开发出作为信息和通信时代的核心技术并且用于将各种类型的信息显示在屏幕上的图像显示装置，使得图像显示装置更薄、更轻、便携并表现出高性能。结果， 具有比阴极射线管(CRT)低的质量和体积的平板显示装置已经受到了极大关注。
此平板显示装置的代表性示例可以包括液晶显示(LCD)装置、等离子显示面板(PDP)装置、有机发光显示(OLED)装置和电泳显示(ED)装置。
随着个人电子装置的积极发展，已经开发出便携式和/或可穿戴的平板显示装置。为了被应用于便携式和/或可穿戴的装置，需要能够实现低功耗的显示装置。然而， 迄今为止开发的显示装置难以实现低功耗。
发明内容
因此，本发明涉及基本上消除了由于现有技术的限制和不足而导致的一个或更多个问题的显示装置。
本发明的目的是提供能够实现低功耗的显示装置。
本发明的额外优点、目的和特征将在随后的描述中部分阐述，并且对于阅读了下文后的本领域的普通技术人员而言将部分变得显而易见，或者可以通过本发明的实践 而得知。可以通过书面描述及其权利要求书以及附图中特别指出的结构来实现和获得 本发明的目的和其它优点。
为了实现这些目的和其它优点并且按照本发明的目的，如本文中体现和广义描述的，一种显示装置包括在显示区中的具有多晶半导体层的第一薄膜晶体管和在显示区 中的具有氧化物半导体层的第二薄膜晶体管，由此实现了低功耗，其中，设置在弯曲 区中的至少一个开口与设置在所述显示区中的多个接触孔中的一个接触孔具有相同 的深度，由此通过同一工艺形成开口和接触孔，因此工艺得以简化，并且其中，其间 电压差大的高电位供给线和低电位供给线被设置成在水平方向上彼此间隔开，而其间 电压差小的基准线和低电位供给线被设置成彼此交叠，由此防止信号线被短接。
要理解，本发明的以上总体描述和以下详细描述二者都是示例性的和说明性的，旨在提供对要求保护的本发明的其它说明。
附图说明
附图被包括进来以提供对本发明的进一步理解并被并入且构成本申请的一部分，附图例示了本发明的(一个或多个)实施方式，并且与说明书一起用于解释本发明的 原理。在附图中：
图1是示出了根据本发明的显示装置的平面图；
图2是示出了沿着图1的线“I-I’”截取的显示装置的截面图；
图3A和图3B是示出了设置在图1中示出的显示区中的子像素的平面图；
图4A和图4B是示出了设置在图1中示出的弯曲区中的信号链路的实施方式的 平面图；
图5是例示了图1中示出的显示装置的每个子像素的电路图；
图6是示出了图5中示出的子像素的平面图；
图7是示出了沿着图6的线II-II’、III-III’、IV-IV’和V-V’截取的有机发光显 示装置的截面图；
图8是示出了图7中示出的弯曲区的其它实施方式的截面图；以及
图9A至图9M是例示了制造图7中示出的有机发光显示装置的方法的截面图。
具体实施方式
现在将详细参照本发明的优选实施方式，在附图中例示了这些优选实施方式的示例。
图1是示出了根据本发明的显示装置的平面图，图2是示出了根据本发明的显示装置的截面图。
图1和图2中示出的显示装置包括显示面板200、扫描驱动器202和数据驱动器204。
显示面板200被划分成设置在基板101上的显示区AA和围绕显示区AA设置的 非显示区NA。基板101由表现出高柔性的塑料材料制成，借此基板101能够弯曲。 例如，基板101可以由聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸 乙二醇酯(PEN)、聚碳酸酯(PC)、聚酯砜(PES)、聚丙烯酸酯(PAR)、聚砜(PSF) 或环烯烃共聚物(COC)制成。
显示区AA通过按矩阵形式排列的单位像素来显示图像。每个单位像素可以包括红色(R)、绿色(G)和蓝色(B)子像素PXL。另选地，每个单位像素可以包括红 色(R)、绿色(G)、蓝色(B)和白色(W)子像素。例如，如图3A中所示，红色 (R)、绿色(G)和蓝色(B)子像素可以沿着同一虚构水平线排列。另选地，如图 3B中所示，红色(R)、绿色(G)和蓝色(B)子像素可以彼此间隔开，以便形成虚 构的三角形结构。
每个子像素都包括具有氧化物半导体层的薄膜晶体管或具有多晶半导体层的薄膜晶体管中的至少一个。具有氧化物半导体层的薄膜晶体管和具有多晶半导体层的薄 膜晶体管表现出比具有非晶半导体层的薄膜晶体管更高的电子迁移率。因此，能够实 现高分辨率和低功耗。
数据驱动器204或扫描驱动器202中的至少一个可以设置在非显示区NA中。
扫描驱动器202驱动显示面板200的扫描线。使用具有氧化物半导体层的薄膜晶体管或具有多晶半导体层的薄膜晶体管中的至少一个来配置扫描驱动器202。扫描驱 动器202的薄膜晶体管在与用于形成设置在显示区AA中的每个子像素处的至少一个 薄膜晶体管的工艺相同的工艺中同时形成。
数据驱动器204驱动显示面板200的数据线。数据驱动器204以芯片形式安装在 基板101上，或者以芯片形式安装在信号传输膜206上。数据驱动器204附接于显示 面板200的非显示区NA。如图4A和图4B中所示，多个信号焊盘PAD在非显示区 NA中被设置成与信号传输膜206电连接。从数据驱动器204、扫描驱动器202、供 电单元(未例示)和定时控制器(未例示)生成的驱动信号经由信号焊盘PAD被供 应到设置在显示区AA中的信号线。
非显示区NA包括弯曲区BA，弯曲区BA使得显示面板200能够弯曲或折叠。 弯曲区BA是被弯曲以便在显示区AA的后表面上放置诸如信号焊盘PAD、扫描驱动 器202和数据驱动器204这样的非显示区的区域。如图1中所示，弯曲区BA设置在 位于显示区AA和数据驱动器204之间的非显示区NA的上部中。另选地，弯曲区 BA可以设置在非显示区NA的上部、下部、左部或右部中的至少一个中。结果，显 示区AA与显示装置的整个屏幕的面积比被最大化，并且非显示区NA与显示装置的 整个屏幕的面积比被最小化。
设置在弯曲区BA中的信号链路LK将信号焊盘PAD与设置在显示区AA中的信 号线连接。在信号链路LK在弯曲方向BD上形成为直线的情况下，最大的弯曲应力 可以被施加到信号链路LK，由此信号链路LK会破裂或断开。因此，根据本发明， 信号链路LK被配置为在与弯曲方向BD交叉的方向上具有宽的区域，以便使施加到 信号链路LK的弯曲应力最小化。为此，如图4A中所示，信号链路LK可以形成为 Z字形状或正弦波形状。另选地，如图4B中所示，信号连接LK可以形成为多个空 心菱形连接成一条线的形状。
另外，如图2中所示，至少一个开口212设置在弯曲区BA中，使得弯曲区BA 能容易地弯曲。通过去除设置在弯曲区BA中并且形成弯曲区BA中的裂缝的多个无 机介电层210来形成开口212。具体地，当基板101弯曲时，弯曲应力被连续施加到 设置在弯曲区BA中的无机介电层210。由于无机介电层210表现出的弹性低于有机 介电材料，因此在无机介电层210中可能容易形成裂缝。形成在无机介电层210中的 裂缝沿着无机介电层210扩展到显示区AA，从而引起线路缺陷和器件驱动劣化。因 此，在弯曲区BA中设置至少一个平整层208，该平整层208由表现出的弹性比无机 介电层210高的有机介电材料制成。平整层208能够减小当基板101弯曲时产生的弯 曲应力，由此能够防止形成裂缝。通过与用于形成设置在显示区AA中的多个接触孔 中的至少一个的掩模工艺相同的掩模工艺来形成弯曲区BA中的开口212，由此能够 简化结构和工艺。
具有简化的结构和工艺的显示装置可以被应用于诸如液晶显示装置或有机发光显示装置这样的需要薄膜晶体管的显示装置。下文中，将描述将具有简化的结构和工 艺的显示装置被应用于有机发光显示装置的本发明的实施方式。
如图5中所示，有机发光显示装置的每个子像素SP包括像素驱动电路和与像素 驱动电路连接的发光器件130。
如图5中所示，像素驱动电路可以被配置为具有4T1C结构，4T1C结构具有四 个薄膜晶体管ST1、ST2、ST3和DT以及存储电容器Cst。这里，像素驱动电路的结 构不限于图5中示出的结构。可以使用各种类型的像素驱动电路。
图5中示出的像素驱动电路的存储电容器Cst连接在栅极节点Ng和源极节点Ns 之间，以便在发光时段期间保持栅极节点Ng和源极节点Ns之间的电压。驱动晶体 管DT包括与栅极节点Ng连接的栅电极、与漏极节点Nd连接的漏电极和与发光器 件130连接的源电极。驱动晶体管DT基于栅极节点Ng和源极节点Ns之间的电压 来控制驱动电流的大小。发光器件130连接在与驱动晶体管DT的源电极连接的源极 节点Ns和低电位供给线162之间，以便基于驱动电流而发光。
图5和图6中示出的第一开关晶体管ST1包括与第一扫描线SL1连接的栅电极 152、与源节点Ns连接的漏电极158、与数据线DL连接的源电极156和形成源电极 156和漏电极158之间的沟道的半导体层154。第一开关晶体管ST1响应于来自第一 扫描线SL1的扫描控制信号SC1而导通，以便将来自数据线DL的数据电压Vdata 供应到源极节点Ns。
第二开关晶体管ST2包括与第二扫描线SL2连接的栅电极GE、与基准线RL连 接的漏电极DE、与栅极节点Ng连接的源电极SE和形成源电极SE和漏电极DE之 间的沟道的半导体层ACT。第二开关晶体管ST2响应于来自第二扫描线SL2的扫描 控制信号SC2而导通，以便将来自基准线RL的基准电压Vref供应到栅极节点Ng。
第三开关晶体管ST3包括与发光控制线EL连接的栅电极GE、与漏极节点Nd 连接的漏电极DE、与高电位供给线172连接的源电极SE和形成源电极SE和漏电极 DE之间的沟道的半导体层ACT。第三开关晶体管ST3响应于来自发光控制线EL的 发光控制信号EN而导通，以便将来自高电位供给线172的高电位电压VDD供应到 漏极节点Nd。
像素驱动电路中包括的高电位供给线172和低电位供给线162中的每一个被形成为网状，以便被至少两个子像素共享。为此，高电位供给线172包括第一高电位供给 线172a和第二高电位供给线172b，并且低电位供给线162包括第一低电位供给线 162a和第二低电位供给线162b。
第二高电位供给线172b和第二低电位供给线162b中的每一个与数据线DL平行 地设置，并且被设置用于至少两个子像素。
第一高电位供给线172a与第二高电位供给线172b电连接，并且平行于扫描线 SL布置。第一高电位供给线172a从第二高电位供给线172b分叉以便与第二高电位 供给线172b交叉。因此，第一高电位供给线172a补偿第二高电位供给线172b的电 阻，以便使高电位供给线172的电压降(IR降)最小化。
第一低电位供给线162a与第二低电位供给线162b电连接，并且平行于扫描线 SL布置。第一低电位供给线162a从第二低电位供给线162b分叉以便与第二低电位 供给线162b交叉。因此，第一低电位供给线162a补偿第二低电位供给线162b的电 阻，以便使低电位供给线162的电压降(IR降)最小化。
由于高电位供给线172和低电位供给线162中的每一个形成为网状，因此在垂直方向上设置的第二高电位供给线172b和第二低电位供给线162b的数目能够减少。由 于可以与第二高电位供给线172b和第二低电位供给线162b的数目减少成比例地设置 更多的子像素，因此开口率和分辨率提高。
包括在像素驱动电路中的晶体管中的一个包括多晶半导体层，而其它晶体管中的每一个包括氧化物半导体层。例如，图5和图6中示出的像素驱动电路的第一开关晶 体管ST1和第三开关晶体管ST3中的每一个由具有多晶半导体层154的第一薄膜晶 体管150构成，并且第二开关晶体管ST2和驱动晶体管DT中的每一个由具有氧化物 半导体层104的第二薄膜晶体管100构成。根据本发明，如上所述，具有氧化物半导 体层104的第二薄膜晶体管100被应用于每个子像素的驱动晶体管DT，并且具有多 晶半导体层154的第一薄膜晶体管150被应用于每个子像素的开关晶体管ST，由此 能够降低功耗。
图6和图7中示出的第一薄膜晶体管150包括多晶半导体层154、第一栅电极152、第一源电极156和第一漏电极158。
多晶半导体层154形成在下缓冲层112上。多晶半导体层154包括沟道区、源极 区和漏极区。沟道区在下栅极介电膜114插入在沟道区与第一栅电极152之间的状态 下与第一栅电极152交叠，从而形成在第一源电极156和第一漏电极158之间。源极 区经由第一源极接触孔160S与第一源电极156电连接。漏极区经由第一漏极接触孔 160D与第一漏电极158电连接。由于多晶半导体层154表现出的迁移率比非晶半导 体层高，由此表现出低功耗和高可靠性，因此多晶半导体层154适合应用于每个子像 素的开关晶体管ST和驱动扫描线SL的扫描驱动器202。多缓冲层140和下缓冲层 112设置在多晶半导体层154和基板101之间。多缓冲层140使渗透基板101的湿气 和/或氧的扩散被延迟。通过将硅氮化物(SiNx)和硅氧化物(SiOx)交替层叠至少 一次来形成多缓冲层140。下缓冲层112保护多晶半导体层154，并且阻挡从基板101 引入各种类型的缺陷。下缓冲层112可以由a-Si、硅氮化物(SiNx)或硅氧化物(SiOx) 制成。
第一栅电极152形成在下栅极介电膜114上。第一栅电极152与多晶半导体层 154的沟道区在其间设置有下栅极介电膜114的状态下交叠。第一栅电极152可以由 诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu) 或其合金之一这样的与存储下电极182相同的材料制成，并且可以具有单层结构或多 层结构。然而，本发明不限于此。
位于多晶半导体层154上的第一下层间介电膜116和第二下层间介电膜118由氢粒子含量比上层间介电膜124高的无机膜制成。例如，第一下层间介电膜116和第二 下层间介电膜118由通过使用NH3气体进行沉积而形成的硅氮化物(SiNx)制成， 并且上层间介电膜124由硅氧化物(SiOx)制成。在氢化工艺期间，包含在第一下层 间介电膜116和第二下层间介电膜118中的氢粒子扩散到多晶半导体层154，由此多 晶半导体层154中的孔被氢填充。因此，多晶半导体层154变得稳定，由此防止第一 薄膜晶体管150的特性劣化。
第一源电极156经由第一源极接触孔160S与多晶半导体层154的源极区连接， 第一源极接触孔160S是穿过下栅极介电膜114、第一下层间介电膜116和第二下层 间介电膜118、上缓冲层122和上层间介电膜124形成的。第一漏电极158面对第一 源电极156，并且经由第一漏极接触孔160D与多晶半导体层154的漏极区连接，第 一漏极接触孔160D是穿过下栅极介电膜114、第一下层间介电膜116和第二下层间 介电膜118、上缓冲层122和上层间介电膜124形成的。由于第一源电极156和第一 漏电极158由与存储供给线186相同的材料制成并且形成在与存储供给线186相同的 平面中，因此可以通过与用于形成存储供给线186的掩模工艺相同的掩模工艺，同时 地形成第一源电极156和第一漏电极158。
在第一薄膜晶体管150的多晶半导体层154的活化和氢化之后，形成第二薄膜晶体管100的氧化物半导体层104。也就是说，氧化物半导体层104位于多晶半导体层 154上。结果，在多晶半导体层154的活化和氢化期间，氧化物半导体层104没有暴 露于高温气氛。因此，防止了氧化物半导体层104受损，由此提高了氧化物半导体层 104的可靠性。
第二薄膜晶体管100在上缓冲层122上被设置成与第一薄膜晶体管150间隔开。 第二薄膜晶体管100包括第二栅电极102、氧化物半导体层104、第二源电极106和 第二漏电极108。
第二栅电极102与氧化物半导体层104在其间设置有上栅极介电图案146的状态下交叠。第二栅电极102形成在与第一高电位供给线172a相同的平面中，即，在上 栅极介电图案146上，并且由与第一高电位供给线172a相同的材料制成。因此，可 以通过相同的掩模工艺形成第二栅电极102和第一高电位供给线172a，由此能够使 掩模工艺的数目减少。
氧化物半导体层104在上缓冲层122上被形成为与第二栅电极102交叠，使得在 第二源电极106和第二漏电极108之间形成沟道。氧化物半导体层104由包含Zn、 Cd、Ga、In、Sn、Hf或Zr中的至少一种的氧化物制成。由于包括氧化物半导体层 104的第二薄膜晶体管100表现出比包括多晶半导体层154的第一薄膜晶体管150更 高的电荷迁移率和更低的电流泄漏，因此第二薄膜晶体管100可以应用于各自具有短 导通时间和长截止时间的开关薄膜晶体管ST和驱动薄膜晶体管DT。
与氧化物半导体层104的上部和下部分别相邻的上层间介电膜124和上缓冲层122由氢粒子含量比下层间介电膜116和118低的无机膜制成。例如，上层间介电膜 124和上缓冲层122可以由硅氧化物(SiOx)制成，并且下层间介电膜116和118可 以由硅氮化物(SiNx)制成。因此，在氧化物半导体层104的热处理期间，能够防止 下层间介电膜116和118中的氢以及多晶半导体层154中的氢扩展到氧化物半导体层 104。
第二源电极106和第二漏电极108可以形成在上层间介电膜124上，可以由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或 其合金中的一种制成，并且可以具有单层结构或多层结构。然而，本发明不限于此。
第二源电极106经由第二源极接触孔110S与氧化物半导体层104的源极区连接，第二源极接触孔110S是通过上层间介电膜124形成的。第二漏电极108经由第二漏 极接触孔110D与氧化物半导体层104的漏极区连接，第二漏极接触孔110D是穿过 上层间介电膜124形成的。第二源电极106和第二漏电极108在其间设置有氧化物半 导体层104的沟道区的状态下彼此面对地形成。
如图7中所示，存储下电极182和存储上电极184在其间设置有第一下层间介电 膜116的状态下彼此交叠以便形成存储电容器Cst(180)。
存储下电极182与驱动晶体管DT的第二栅电极102和第二源电极106中的一个 连接。存储上电极184位于下栅极介电膜114上，形成在与第一栅电极152相同的层 中，并且由与第一栅电极152相同的材料制成。
存储上电极184经由存储供给线186与驱动晶体管DT的第二栅电极102和第二 源电极106中的另一个连接。存储上电极184位于第一下层间介电膜116上。存储上 电极184形成在与光阻挡层178和第一低电位供给线162a相同的层中，并且由与光 阻挡层178和第一低电位供给线162a相同的材料制成。存储上电极184通过存储接 触孔188被暴露，以便与存储供给线186连接，其中存储接触孔188是穿过第二下层 间介电膜118、上缓冲层122和上层间介电膜124形成的。同时，存储上电极184可 以与光阻挡层178一体连接，尽管存储上电极184在图7中被示出为与光阻挡层178 间隔开。
设置在存储下电极182和存储上电极184之间的第一下层间介电膜116由诸如SiOx或SiNx这样的无机介电材料制成。优选地，第一下层间介电膜116由SiNx制成， SiNx表现出比SiOx高的介电常数。因此，存储下电极182和存储上电极184在其间 设置有由表现出高介电常数的SiNx制成的第一下层间介电膜116的状态下彼此交叠， 由此与介电常数成正比的存储电容器Cst的电容值增大。
发光器件130包括与第二薄膜晶体管100的第二源电极106连接的阳极132、形 成在阳极132上的至少一个发光叠层134和发光叠层134上的阴极136。
阳极132与通过第二像素接触孔144暴露的像素连接电极142连接，第二像素接 触孔144是穿过第二平整层128形成的。这里，像素连接电极142与通过第一像素接 触孔120暴露的第二源电极106连接，第一像素接触孔120是穿过第一平整层126 形成的。
阳极132被形成为具有包括透明导电膜和表现出高反射率的不透明导电膜的多层结构。透明导电膜由诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)这样的功函数 值相对大的材料制成。不透明导电膜由Al、Ag、Cu、Pb、Mo、Ti或其合金制成， 并且具有单层或多层结构。例如，阳极132被形成为具有其中透明导电膜、不透明导 电膜和透明导电膜依次层叠的结构或其中透明导电膜和不透明导电膜依次层叠的结 构。阳极132在第二平整层128上被设置成与其中设置有第一薄膜晶体管150和第二 薄膜晶体管100以及存储电容器Cst(180)的电路区以及由堤138限定的发光区交叠， 由此发光尺寸增大。
通过阳极132上正序或倒序的空穴相关层、有机发光层和电子相关层来形成发光层叠134。另外，发光叠层134可以包括第一发光叠层和第二发光叠层，第一发光叠 层和第二发光叠层在其间设置有电荷生成层的状态下彼此相对。在这种情况下，第一 发光叠层和第二发光叠层中的一个的有机发光层产生蓝光，并且第一发光叠层和第二 发光叠层中的另一个的有机发光层产生黄绿色光，由此通过第一发光叠层和第二发光 叠层产生白光。发光叠层134产生的白光入射到位于发光叠层134上的滤色器(未示 出)上，由此能够实现彩色图像。另选地，每个发光叠层134可以在不使用单独滤色 器的情况下产生与每个子像素对应的彩色光，以便实现彩色图像。也就是说，红色(R) 子像素的发光叠层134可以产生红光，绿色(G)子像素的发光叠层134可以产生绿 光，并且蓝色(B)子像素的发光叠层134可以产生蓝光。
堤138被形成为暴露阳极132。堤138可以由不透明材料(例如，黑色)制成， 以便防止相邻子像素之间的光学干涉。在这种情况下，堤138包括由有色颜料、有机 黑或碳中的至少一种制成的光阻挡材料。
阴极136在发光叠层134的上表面和侧表面上形成为与阳极132在其间设置有发光叠层134的状态下相对。在根据本发明的显示装置应用于顶发光型有机发光显示装 置的情况下，阴极136由诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)这样的透明 导电膜制成。
阴极136与低电位供给线162电连接。如图5和图6中所示，低电位供给线162 包括彼此交叉的第一低电位供给线162a和第二低电位供给线162b。如图7中所示， 第一低电位供给线162a形成在上栅极介电图案146上，作为与第二栅电极102相同 的层，并且由与第二栅电极102相同的材料制成。第二低电位供给线162b形成在第 一平整层126上，作为与像素连接电极142相同的层，并且由与像素连接电极142 相同的材料制成。第二低电位供给线162b与通过第一线接触孔164暴露的第一低电 位供给线162a电连接，第一线接触孔164是穿过上层间介电膜124和第一平整层126 形成的。
如图5和图6中所示，供应高电位电压VDD的高电位供给线172包括彼此交叉 的第一高位供给线172a和第二高电位供给线172b，其中高电位电压VDD比通过低 电位供给线162供应的低电位电压VSS高。如图7中所示，第一高电位供给线172a 形成在上栅极介电图案146上，作为与第二栅电极102相同的层，并且由与第二栅电 极102相同的材料制成。第二高电位供给线172b形成在上层间介电膜124上，作为 与第二源电极106和第二漏电极108相同的层，并且由与第二源电极106和第二漏电 极108相同的材料制成。第二高电位供给线172b与通过第二线接触孔174暴露的第 一高电位供给线172a电连接，第二线接触孔174是穿过上层间介电膜124形成的。
由于高电位供给线172和低电位供给线162中的每一个形成为网状，因此在水平方向上布置的第一高电位供给线172a和第一低电位供给线162a与扫描线SL平行地 设置。
在垂直方向上布置的第二高电位供给线172b和第二低电位供给线162b设置在每个子像素的相对侧。例如，如图6中所示，第二低电位供给线162b设置在每个子像 素的右侧，第二高电位供给线172b设置在每个子像素的左侧。通过第二高电位供给 线172b供应的高电位电压VDD和通过第二低电位供给线162b供应的低电位电压 VSS之间的差异大。在第二高电位供给线172b和第二低电位供给线162b在其间设置 有第一平整层126的状态下被垂直地设置的情况下，在第一平整层126中发生介电击 穿，由此第二高电位供给线172b和第二低电位供给线162b被短接。根据本发明，第 二高电位供给线172b和第二低电位供给线162b被设置成在左右方向上彼此间隔开， 由此能够防止第二高电位供给线172b和第二低电位供给线162b被短接。
第二低电位供给线162b与基准线RL在其间设置有第一平整层126的状态下交 叠。通过基准线RL供应的基准电压Vref和通过第二低电位供给线162b供应的低电 位电压VSS相近或相等。因此，在第二低电位供给线162b和基准线RL之间没有或 几乎没有电压差。特别地，通过基准线RL供应的基准电压Vref和通过第二低电位供 给线162b供应的低电位电压VSS之差小于通过第二高电位供给线172b供应的高电 位电压VDD和通过第二低电位供给线162b供应的低电位电压VSS之差。因此，设 置在第二低电位供给线162b和基准线RL之间的第一平整层126中没有发生介电击 穿，由此能够防止第二低电位供给线162b和基准线RL被短接，从而防止产品着火。
如图7中所示，与低电位供给线162、高电位供给线172、数据线DL、扫描线 SL或发光控制线EL中的至少一个连接的信号链路176被形成为横过其中形成有第 一开口192和第二开口194的弯曲区BA。第一开口192暴露上层间介电膜124的侧 表面和上缓冲层122的上表面。第一开口192被形成为具有与第二源极接触孔110S 或第二漏极接触孔110D中的至少一个相同的深度d1。第二开口194被形成为暴露多 缓冲层140、下缓冲层112、下栅极介电膜114、第一下层间介电膜116和第二下层 间介电膜118以及上缓冲层122的侧表面。如图7中所示，多缓冲层140和下缓冲层 112的厚度之和与上层间介电膜124的厚度相同或比上层间介电膜124的厚度更大。 如图8中所示，下缓冲层112的厚度与上层间介电膜124的厚度相同或比上层间介电 膜124的厚度更大。因此，第二开口194被形成为具有比第一源极接触孔160S或第 一漏极接触孔160D中的至少一个更大的深度d2，或者具有与第一源极接触孔160S 或第一漏极接触孔160D中的至少一个相同的深度d2。因此，通过第一开口190和第 二开口194，从弯曲区BA中去除多缓冲层140、下缓冲层112、下栅极介电膜114、 第一下层间介电膜116和第二下层间介电膜118、上缓冲层122和上层间介电膜124。 也就是说，从弯曲区BA中去除了形成弯曲区BA中的裂缝的无机介电层140、112、 114、116、118、122和124，由此基板101能够容易地弯曲，而不形成裂缝。
如图7中所示，可以通过与用于形成像素连接电极142的掩模工艺相同的掩模工艺，将信号链路176与像素连接电极142一起形成。在这种情况下，信号链路176 由与像素连接电极142相同的材料制成，并且与像素连接电极142形成在同一平面中， 即，在第一平整层126上。为了覆盖形成在第一平整层126上的信号链路176，第二 平整层128设置在信号链路176上，或者在没有第二平整层128的情况下，由包括无 机或有机封装层的组合的封装叠层构成的封装膜或无机封装层设置在信号链路176 上。
另外，如图8中所示，可以通过与用于形成源电极106和156和漏电极108和 158的掩模工艺相同的掩模工艺，将信号链路176与源电极106和156和漏电极108 和158一起形成。在这种情况下，信号链路176由与源电极106和156和漏电极108 和158相同的材料制成，并且形成在与源电极106和156和漏电极108和158相同的 平面中，即，在上层间介电膜124上。另外，信号链路176在基板101上被形成为接 触基板101。因此，信号链路176形成在通过第一开口192暴露的上层间介电膜124 的侧表面和上缓冲层122的上表面上，并且形成在通过第二开口194暴露的多缓冲层 140、下缓冲层112、下栅极介电膜114、第一下层间介电膜116和第二下层间介电膜 118和上缓冲层122的侧表面上。结果，信号链路176形成为阶梯形状。为了覆盖形 成为阶梯形状的信号链路176，第一平整层126或第二平整层128中的至少一个被设 置在信号链路176上，或者在没有第一平整层126和第二平整层128的情况下，由包 括无机或有机封装层的组合的封装叠层构成的封装膜或无机封装层被设置在信号链路176上。
另外，如图8中所示，信号链路176可以形成在多缓冲层140上。在这种情况下， 去除设置在信号链路176之间的多缓冲层140，使得基板能够容易地弯曲，而没有在 基板中形成裂缝，由此在信号链路176之间形成沟槽196，基板101通过沟槽196暴 露。
同时，在弯曲区BA中，可设置穿过第一平整层126和第二平整层128形成的至 少一个湿气阻挡孔(未示出)。湿气阻挡孔形成在信号链路176之间的空间或信号链 路176的上部中的至少一个中。湿气阻挡孔防止外部湿气通过设置在信号链路176 上的第一平整层126或第二平整层128中的至少一个渗入显示区AA中。另外，在检 查工艺期间使用的检查线(未示出)被形成为具有与图7至图8中示出的信号链路 176之一相同的结构。
如上所述，通过第一开口190和第二开口194，从弯曲区BA中去除多缓冲层140、 下缓冲层112、下栅极介电膜114、第一下层间介电膜116和第二下层间介电膜118、 上缓冲层122和上层间介电膜124。也就是说，从弯曲区BA中去除了形成弯曲区BA 中的裂缝的无机介电层140、112、114、116、118、122和124，由此基板101能够容 易地弯曲，而不形成裂缝。
图9A至图9M是例示了制造图7中示出的有机发光显示装置的方法的截面图。
参照图9A，在基板101上依次形成多缓冲层140、下缓冲层112和多晶半导体 层154。
具体地，将SiOx和SiNx在基板101上交替层叠至少一次，以便形成多缓冲层140。 随后，在多缓冲层140的整个表面上沉积SiOx或SiNx，以便形成下缓冲层112。随 后，通过低压化学气相沉积(LPCVD)或等离子体增强化学气相沉积(PECVD)，在 其上形成有下缓冲层112的基板101上形成非晶硅薄膜。随后，使非晶硅薄膜结晶成 多晶硅薄膜。通过使用第一掩模的光刻和蚀刻工艺将多晶硅薄膜图案化，以便形成多 晶半导体层154。
参照图9B，在其上形成有多晶半导体层154的基板101上形成下栅极介电膜114，并且在下栅极介电膜114上形成第一栅电极152和存储下电极182。
具体地，在其上形成有多晶半导体层154的基板101的整个表面上，沉积诸如 SiNx或SiOx这样的无机介电材料，以便形成下栅极介电膜114。随后，在下栅极介电 膜114的整个表面上沉积第一导电层，并且通过使用第二掩模的光刻和蚀刻工艺将第 一导电层图案化，以便形成第一栅电极152和存储下电极182。随后，通过使用第一 栅电极152作为掩模的掺杂工艺用掺杂剂掺杂多晶半导体层154，以便形成没有与第 一栅电极152交叠的源极区和漏极区以及与第一栅电极152交叠的沟道区。
参照图9C，在其上形成有第一栅电极152和存储下电极182的基板101上，形 成至少一层第一下层间介电膜116，并且在第一下层间介电膜116上形成存储上电极 184和光阻挡层178。
具体地，在其上形成有第一栅电极152和存储下电极182的基板101的整个表面上，沉积诸如SiNx或SiOx这样的无机介电材料，以便形成第一下层间介电膜116。 随后，在第一下层间介电膜116的整个表面上沉积第二导电层，并且通过使用第三掩 模的光刻和蚀刻工艺将第二导电层图案化，以便形成存储上电极184和光阻挡层178。
参照图9D，在其上形成有存储上电极184和光阻挡层178的基板101上，依次 形成至少一层第二下层间介电膜118和上缓冲层122，并且在上缓冲层122上形成氧 化物半导体层104。
具体地，在其上形成有存储上电极184和光阻挡层178的基板101的整个表面上，沉积诸如SiNx或SiOx这样的无机介电材料，以便形成第二下层间介电膜118。随后， 在第二下层间介电膜118的整个表面上，沉积诸如SiNx或SiOx这样的无机介电材料， 以便形成上缓冲层122。随后，在上缓冲层122的整个表面上沉积氧化物半导体层104， 并且通过使用第四掩模的光刻和蚀刻工艺将氧化物半导体层104图案化，以便形成与 光阻挡层178交叠的氧化物半导体层104。
参照图9E，在其上形成有氧化物半导体层104的基板101上，形成上栅极介电 图案146、第二栅电极102、第一低电位供给线162a和第一高电位供给线172a。
具体地，在其上形成有氧化物半导体层104的基板101上形成上栅极介电膜，并 且通过诸如溅射这样的沉积在上栅极介电膜上形成第三导电层。上栅极介电膜由诸如 SiOx或SiNx这样的无机介电材料制成。第三导电层由Mo、Ti、Cu、AlNd、Al、Cr 或其合金制成，并且具有单层或多层结构。随后，通过使用第五掩模的光刻和蚀刻工 艺，将第三导电层和上栅极介电膜同时图案化，以便形成第二栅电极102、第一低电 位供给线162a和第一高电位供给线172a并且在第二栅电极102、第一低电位供给线 162a和第一高电位供给线172a下方形成上栅极介电图案146，从而具有相同图案。 此时，在上栅极介电膜的干刻蚀期间，氧化物半导体层104的没有与第二栅电极102 交叠的部分被暴露于等离子体，并且暴露于等离子体的氧化物半导体层104中的氧由 于与等离子体反应而被去除。因此，氧化物半导体层104的没有与第二栅电极102 交叠的部分变成用于构成源极区和漏极区的导体。
参照图9F，在其上形成有上栅极介电图案146、第二栅电极102、第一低电位供 给线162a和第一高电位供给线172a的基板101上，形成其中具有第一开口192、第 一源极接触孔160S和第二源极接触孔110S、第一漏极接触孔160D和第二漏极接触 孔110D、第一存储接触孔188以及第一线接触孔164和第二线接触孔174的上层间 介电膜124。
具体地，在其上形成有上栅极介电图案146、第二栅电极102、第一低电位供给 线162a和第一高电位供给线172a的基板101的整个表面上，沉积诸如SiNx或SiOx这样的无机介电材料，以便形成上层间介电膜124。随后，通过使用第六掩模的光刻 和蚀刻工艺将上层间介电膜124图案化，以便形成第一源极接触孔160S和第二源极 接触孔110S、第一漏极接触孔160D和第二漏极接触孔110D、第一存储接触孔188 以及第一线接触孔164和第二线接触孔174。另外，去除上层间电介质膜124在弯曲 区BA中的部分，以形成第一开口192。此时，穿过上层间介电膜124形成具有相同 深度的第一源极接触孔160S和第二源极接触孔110S、第一漏极接触孔160D和第二 漏极接触孔110D、第一存储接触孔188、第一线接触孔164和第二线接触孔174以 及第一开口192。
参照图9G，在其上形成有上层间介电膜124的基板101上的弯曲区BA中形成 第二开口194，并且选择性去除第一源极接触孔160S、第一漏极接触孔160D和第一 存储接触孔188中的下栅极介电膜114、第一下层间介电膜116、第二下层间介电膜 118和上缓冲层122。
具体地，通过使用第七掩模的光刻和蚀刻工艺，从其上形成有上层间介电膜124的基板101中，选择性去除第一源极接触孔160S、第一漏极接触孔160D和第一存储 接触孔188中的下栅极介电膜114、第一下层间介电膜116和第二下层间介电膜118 以及上缓冲层122。同时，去除了弯曲区中的多缓冲层140、下缓冲层112、下栅极 介电膜114、第一下层间介电膜116和第二下层间介电膜118以及上缓冲层122，以 便形成第二开口194。同时，还可在形成第二开口194时去除基板101的一部分。
参照图9H，在其上形成有第二开口194的基板101上，形成第一源电极156和 第二源电极106、第一漏电极158和第二漏电极108、存储供给线186、基准线RL和 第二高电位供给线172b。
具体地，在其上形成有第二开口194的基板101的整个表面上，沉积由Mo、Ti、 Cu、AlNd、Al、Cr或其合金制成的第四导电层。随后，通过使用第八掩模的光刻和 蚀刻工艺，将第四导电层图案化，以便形成第一源电极156和第二源电极106、第一 漏电极158和第二漏电极108、存储供给线186、基准线RL和第二高电位供给线172b。
参照图9I，在其上形成有第一源电极156和第二源电极106、第一漏电极158和 第二漏电极108、存储供给线186、基准线RL和第二高电位供给线172b的基板101 上，形成具有第一像素接触孔120的第一平整层126。
具体地，在其上形成有第一源电极156和第二源电极106、第一漏电极158和第 二漏电极108、存储供给线186、基准线RL和第二高电位供给线172b的基板101的 整个表面上，涂覆诸如丙烯酸树脂这样的有机介电材料，以便形成第一平整层126。 随后，通过使用第九掩模的光刻工艺，将第一平整层126图案化，以便形成延伸穿过 第一平整层126的第一像素接触孔120。同时，形成穿过第一平整层126的第一线接 触孔164。
参照图9J，在其上形成有第一平整层126的基板101上，形成像素连接电极142、 第二低电位供给线162b和信号链路176。
具体地，在其上形成有具有第一像素接触孔120的第一平整层126的基板101 的整个表面上，沉积由Mo、Ti、Cu、AlNd、Al、Cr或其合金制成的第五导电层。 随后，通过使用第十掩模的光刻和蚀刻工艺将第五导电层图案化，以便形成像素连接 电极142、第二低电位供给线162b和信号链路176。
参照图9K，在其上形成有像素连接电极142、第二低电位供给线162b和信号链 路176的基板101上，形成具有第二像素接触孔144的第二平整层128。
具体地，在其上形成有像素连接电极142、第二低电位供给线162b和信号链路 176的基板101的整个表面上，沉积诸如丙烯酸树脂这样的有机介电材料，以便形成 第二平整层128。随后，通过使用第十一掩模的光刻工艺将第二平整层128图案化， 以便形成第二像素接触孔144。
参照图9L，在其上形成有其中具有第二像素接触孔144的第二平整层128的基 板101上，形成阳极132。
具体地，在其上形成有其中具有第二像素接触孔144的第二平整层128的基板 101的整个表面上，沉积第五导电层。使用透明导电膜或不透明导电膜作为第五导电 层。随后，通过使用第十二掩模的光刻和蚀刻工艺将第五导电层图案化，以便形成阳 极132。
参照图9M，在其上形成有阳极132的基板101上，依次形成堤138、有机发光 叠层134和阴极136。
具体地，将用于堤的感光膜涂覆到其上形成有阳极132的基板101的整个表面， 并且通过使用第十三掩模的光刻工艺将用于堤的感光膜图案化，以便形成堤138。随 后，通过使用荫罩的沉积工艺，在除了非显示区(NA)之外的显示区(AA)中依次 形成有机发光叠层134和阴极136。
根据本发明，如上所述，通过同一掩模工艺，形成弯曲区BA中的第一开口192 以及第二源极接触孔110S和第二漏极接触孔110D，通过同一掩模工艺，形成弯曲区 BA中的第二开口194以及第一源极接触孔160S和第一漏极接触孔160D，通过同一 掩模工艺，形成第一源电极156和第一漏电极158以及第二源电极106和第二漏电极 108，并且通过同一掩模工艺，形成存储接触孔188以及第一源极接触孔160S和第一 漏极接触孔160D，由此，与传统技术相比，掩模工艺的数目能够减少至少四个。因 此，在根据本发明的有机发光显示装置中，能够消除通常在传统技术中执行的至少四 个掩模工艺，由此能够简化显示装置的结构和制造工艺，从而提高生产率。
从以上描述中可见，根据本发明，将具有氧化物半导体层的第二薄膜晶体管应用于每个子像素的驱动晶体管，并且将具有多晶半导体层的第一薄膜晶体管应用于每个 子像素的开关晶体管，由此能够降低功耗。另外，根据本发明，通过同一掩模工艺， 形成设置在弯曲区中的开口和设置在显示区中的多个接触孔，由此开口和接触孔具有 相同深度。因此，能够简化根据本发明的显示装置的结构和制造工艺，从而提高生产 率。
本领域的技术人员应该清楚，可以在不脱离本发明的精神或范围的情况下，在本发明中进行各种修改和变形。因此，本发明旨在涵盖本发明的落入所附的权利要求及 其等同物的范围内的修改和变型。此外，根据本发明，其间电压差相对大的高电位供 给线和低电位供给线被设置成在水平方向上彼此间隔开，而其间电压差相对小的基准 线和低电位供给线被设置成彼此交叠，由此防止信号线被短接。
本申请要求于2017年12月19日提交的韩国专利申请No.10-2017-0175083的权益，该韩国专利申请特此以引用方式并入，如同在本文中完全阐明。

Claims (17)

1.一种显示装置，该显示装置包括：
基板，该基板具有显示区和弯曲区；
第一薄膜晶体管，该第一薄膜晶体管设置在所述显示区中，所述第一薄膜晶体管具有第一半导体层；
第二薄膜晶体管，该第二薄膜晶体管设置在所述显示区中，所述第二薄膜晶体管具有第二半导体层；
多个接触孔，所述多个接触孔设置在所述显示区中；
至少一个开口，该至少一个开口设置在所述弯曲区中，所述至少一个开口具有与所述接触孔中的至少一个相同的深度；
基准线，该基准线与所述第一薄膜晶体管和所述第二薄膜晶体管中的一个连接；以及
低电位供给线，该低电位供给线包括与所述基准线交叠的部分，
其中，所述低电位供给线的与每个子像素相邻设置的部分与所述基准线交叠。
2.根据权利要求1所述的显示装置，其中，
所述第一薄膜晶体管包括第一栅电极、第一源电极和第一漏电极，所述第一栅电极被设置成与所述第一半导体层交叠，所述第一源电极被设置成通过第一源极接触孔与所述第一半导体层接触，并且所述第一漏电极被设置成通过第一漏极接触孔与所述第一半导体层接触，
所述第二薄膜晶体管包括第二栅电极、第二源电极和第二漏电极，所述第二栅电极被设置成与所述第二半导体层交叠，所述第二源电极被设置成通过第二源极接触孔与所述第二半导体层接触，并且所述第二漏电极被设置成通过第二漏极接触孔与所述第二半导体层接触，并且
所述第一源电极和所述第二源电极形成在与所述第一漏电极和所述第二漏电极相同的平面中，并且由与所述第一漏电极和所述第二漏电极相同的材料制成。
3.根据权利要求2所述的显示装置，其中，所述至少一个开口包括：
第一开口，该第一开口的深度与所述第二源极接触孔和所述第二漏极接触孔的深度相同；以及
第二开口，该第二开口的深度比所述第一源极接触孔和所述第一漏极接触孔的深度大。
4.根据权利要求3所述的显示装置，该显示装置还包括：
上层间介电膜，该上层间介电膜设置在所述第二源电极和所述第二漏电极中的每一个和所述第二半导体层之间；以及
下栅极介电膜、第一下层间介电膜、第二下层间介电膜和上缓冲层，该下栅极介电膜、第一下层间介电膜、第二下层间介电膜和上缓冲层依次层叠在所述第一半导体层和所述第二半导体层之间，其中，
所述第一源极接触孔和所述第一漏极接触孔是穿过所述下栅极介电膜、所述第一下层间介电膜、所述第二下层间介电膜、所述上缓冲层和所述上层间介电膜形成的，以便暴露所述第一半导体层，并且
所述第二源极接触孔和所述第二漏极接触孔是穿过所述上层间介电膜形成的，以便暴露所述第二半导体层。
5.根据权利要求4所述的显示装置，该显示装置还包括：
多缓冲层，该多缓冲层设置在所述基板上；以及
下缓冲层，该下缓冲层设置在所述多缓冲层上，其中，
所述第一开口是穿过设置在所述弯曲区中的所述上层间介电膜形成的，
所述第二开口是穿过设置在所述弯曲区中的所述多缓冲层、所述下缓冲层、所述下栅极介电膜、所述第一下层间介电膜、所述第二下层间介电膜和所述上缓冲层形成的，并且
所述弯曲区中的所述基板通过所述第一开口和所述第二开口暴露。
6.根据权利要求4所述的显示装置，其中，所述第一源电极和所述第二源电极形成在与所述第一漏电极和所述第二漏电极相同的平面中，即，在所述上层间介电膜上，并且由与所述第一漏电极和所述第二漏电极相同的材料制成。
7.根据权利要求4所述的显示装置，该显示装置还包括：
存储下电极，该存储下电极设置在所述下栅极介电膜上；以及
存储上电极，该存储上电极与所述存储下电极在其间设置有所述第一下层间介电膜的状态下交叠。
8.根据权利要求7所述的显示装置，其中，所述存储下电极形成在与所述第一薄膜晶体管的所述第一栅电极相同的平面中，并且由与所述第一栅电极相同的材料制成。
9.根据权利要求4所述的显示装置，该显示装置还包括：
高电位供给线，该高电位供给线在水平方向上与所述低电位供给线间隔开，其中，
通过所述基准线供应的基准电压和通过所述低电位供给线供应的低电位电压之差小于通过所述高电位供给线供应的高电位电压和通过所述低电位供给线供应的所述低电位电压之差。
10.根据权利要求9所述的显示装置，该显示装置还包括：
有机发光器件，该有机发光器件包括与所述第二薄膜晶体管连接的阳极和与所述低电位供给线连接的阴极，其中，
所述低电位供给线或所述高电位供给线中的至少一条以网状设置。
11.根据权利要求10所述的显示装置，该显示装置还包括：
第一平整层，该第一平整层设置在上层间介电膜上；
像素连接电极，该像素连接电极在所述第一平整层上设置成连接所述第二薄膜晶体管和所述阳极；以及
第二平整层，该第二平整层被设置成覆盖所述像素连接电极。
12.根据权利要求11所述的显示装置，其中，
高电位供给线，该高电位供给线包括彼此交叉的第一高电位供给线和第二高电位供给线，并且
所述低电位供给线包括与所述第一高电位供给线平行设置的第一低电位供给线以及与所述基准线在其间设置有所述第一平整层的状态下交叠的第二低电位供给线。
13.根据权利要求12所述的显示装置，其中，
第二低电位供给线形成在与所述像素连接电极相同的平面中，并且由与所述像素连接电极相同的材料制成，并且
所述基准线形成在与第二源电极和第二漏电极相同的平面中，并且由与所述第二源电极和所述第二漏电极相同的材料制成。
14.根据权利要求11所述的显示装置，该显示装置还包括：
信号链路，该信号链路在通过所述至少一个开口暴露的所述弯曲区中的所述基板上被设置成接触所述基板，所述信号链路由与第一源电极和第二源电极相同的材料制成，其中，
所述第一平整层和所述第二平整层中的至少一个被设置成覆盖所述信号链路。
15.根据权利要求11所述的显示装置，该显示装置还包括：
信号链路，该信号链路设置在通过所述至少一个开口暴露的所述弯曲区中的所述第一平整层上，所述信号链路由与所述像素连接电极相同的材料制成，其中，
所述第二平整层被设置成覆盖所述信号链路。
16.根据权利要求10所述的显示装置，该显示装置还包括：
像素驱动电路，该像素驱动电路用于驱动所述有机发光器件，其中，
所述像素驱动电路包括：
驱动晶体管，该驱动晶体管由所述第二薄膜晶体管构成；
开关晶体管，该开关晶体管与所述驱动晶体管连接，所述开关晶体管由所述第一薄膜晶体管构成；
第二开关晶体管，该第二开关晶体管由所述第二薄膜晶体管构成，所述第二开关晶体管与所述基准线连接；以及
第三开关晶体管，该第三开关晶体管由所述第一薄膜晶体管构成，所述第三开关晶体管与所述驱动晶体管连接。
17.根据权利要求1所述的显示装置，其中，所述第一半导体层包括多晶半导体层，并且所述第二半导体层包括氧化物半导体层。
CN201811512305.5A 2017-12-19 2018-12-11 显示装置 Active CN110047378B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111086468.3A CN113793863A (zh) 2017-12-19 2018-12-11 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0175083 2017-12-19
KR1020170175083A KR102104981B1 (ko) 2017-12-19 2017-12-19 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111086468.3A Division CN113793863A (zh) 2017-12-19 2018-12-11 显示装置

Publications (2)

Publication Number Publication Date
CN110047378A CN110047378A (zh) 2019-07-23
CN110047378B true CN110047378B (zh) 2021-10-08

Family

ID=64870309

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111086468.3A Pending CN113793863A (zh) 2017-12-19 2018-12-11 显示装置
CN201811512305.5A Active CN110047378B (zh) 2017-12-19 2018-12-11 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111086468.3A Pending CN113793863A (zh) 2017-12-19 2018-12-11 显示装置

Country Status (5)

Country Link
US (4) US10615236B2 (zh)
EP (1) EP3503188A1 (zh)
JP (1) JP6707118B2 (zh)
KR (1) KR102104981B1 (zh)
CN (2) CN113793863A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102465376B1 (ko) * 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN109360845A (zh) * 2018-10-24 2019-02-19 京东方科技集团股份有限公司 显示基板及其制备方法、显示器件及其制备方法、显示装置
KR20200047834A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200090313A (ko) * 2019-01-18 2020-07-29 삼성디스플레이 주식회사 표시 장치
CN111490068B (zh) * 2019-01-29 2022-07-26 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN110164901B (zh) * 2019-06-25 2021-10-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN110581140B (zh) * 2019-08-12 2022-01-25 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其显示面板
KR20210022187A (ko) * 2019-08-19 2021-03-03 삼성디스플레이 주식회사 표시 장치
KR20210024368A (ko) * 2019-08-23 2021-03-05 삼성디스플레이 주식회사 표시 장치
KR20210072200A (ko) * 2019-12-06 2021-06-17 삼성디스플레이 주식회사 표시 장치
CN111293127B (zh) * 2020-02-25 2022-04-26 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
KR20210142055A (ko) * 2020-05-15 2021-11-24 삼성디스플레이 주식회사 표시 장치
KR102512014B1 (ko) * 2020-05-21 2023-03-21 삼성디스플레이 주식회사 표시 장치
CN114120811A (zh) * 2020-08-26 2022-03-01 深圳市柔宇科技股份有限公司 柔性显示面板及显示装置
KR20230071861A (ko) 2021-11-15 2023-05-24 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183600A (zh) * 2013-05-28 2014-12-03 乐金显示有限公司 柔性显示装置及其制造方法
CN104752485A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 柔性显示装置及其制造方法
CN104795403A (zh) * 2015-04-16 2015-07-22 京东方科技集团股份有限公司 一种柔性基板及其制作方法、显示装置
CN106887447A (zh) * 2015-12-15 2017-06-23 乐金显示有限公司 柔性显示装置
CN106935628A (zh) * 2015-12-30 2017-07-07 乐金显示有限公司 柔性有机发光二极管显示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5227536B2 (ja) 2006-04-28 2013-07-03 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
CN104157676B (zh) * 2009-11-27 2017-04-12 株式会社日本有机雷特显示器 发光显示装置
JP2011209405A (ja) 2010-03-29 2011-10-20 Sony Corp 表示装置及び電子機器
JP2012238005A (ja) 2012-07-02 2012-12-06 Japan Display East Co Ltd 表示装置
KR102097150B1 (ko) * 2013-02-01 2020-04-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102076666B1 (ko) 2013-04-11 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시패널
KR102018733B1 (ko) 2013-06-13 2019-09-06 삼성디스플레이 주식회사 플렉서블 표시장치
KR102397873B1 (ko) * 2014-02-24 2022-05-16 엘지디스플레이 주식회사 표시장치
KR102302362B1 (ko) * 2014-02-24 2021-09-15 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9276050B2 (en) 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
KR102180067B1 (ko) * 2014-08-07 2020-11-17 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
CN105390504B (zh) 2014-08-29 2019-02-01 乐金显示有限公司 薄膜晶体管基板及使用它的显示装置
KR102467574B1 (ko) * 2014-08-29 2022-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
US9349758B2 (en) 2014-09-30 2016-05-24 Lg Display Co., Ltd. Flexible display device with divided power lines and manufacturing method for the same
KR102369095B1 (ko) * 2014-10-07 2022-03-02 엘지디스플레이 주식회사 표시 장치
KR102405257B1 (ko) * 2015-01-28 2022-06-03 삼성디스플레이 주식회사 표시 장치
KR102331197B1 (ko) * 2015-04-29 2021-11-25 삼성디스플레이 주식회사 액정 표시 장치
JP2016224118A (ja) * 2015-05-27 2016-12-28 株式会社ジャパンディスプレイ 表示装置
WO2016203340A1 (ja) * 2015-06-19 2016-12-22 株式会社半導体エネルギー研究所 表示装置の作製方法、表示装置、電子機器、プロジェクター、及びヘッドマウントディスプレイ
KR102424108B1 (ko) * 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102375685B1 (ko) 2016-02-02 2022-03-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
TWI740908B (zh) * 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
KR102639568B1 (ko) * 2016-03-11 2024-02-26 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102514411B1 (ko) * 2016-03-31 2023-03-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20180033375A (ko) * 2016-09-23 2018-04-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102465376B1 (ko) * 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR101865007B1 (ko) * 2017-12-01 2018-06-05 엘지디스플레이 주식회사 플렉서블표시장치
KR102436813B1 (ko) * 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183600A (zh) * 2013-05-28 2014-12-03 乐金显示有限公司 柔性显示装置及其制造方法
CN104752485A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 柔性显示装置及其制造方法
CN104795403A (zh) * 2015-04-16 2015-07-22 京东方科技集团股份有限公司 一种柔性基板及其制作方法、显示装置
CN106887447A (zh) * 2015-12-15 2017-06-23 乐金显示有限公司 柔性显示装置
CN106935628A (zh) * 2015-12-30 2017-07-07 乐金显示有限公司 柔性有机发光二极管显示装置

Also Published As

Publication number Publication date
US20210104591A1 (en) 2021-04-08
US20230035377A1 (en) 2023-02-02
US10615236B2 (en) 2020-04-07
EP3503188A1 (en) 2019-06-26
KR102104981B1 (ko) 2020-05-29
US20190189722A1 (en) 2019-06-20
CN110047378A (zh) 2019-07-23
US11925066B2 (en) 2024-03-05
US11502149B2 (en) 2022-11-15
KR20190073868A (ko) 2019-06-27
JP6707118B2 (ja) 2020-06-10
US20200203457A1 (en) 2020-06-25
US10903296B2 (en) 2021-01-26
CN113793863A (zh) 2021-12-14
JP2019109505A (ja) 2019-07-04

Similar Documents

Publication Publication Date Title
CN110047378B (zh) 显示装置
US11765937B2 (en) Display device
CN110010624B (zh) 显示装置
CN110010649B (zh) 显示装置
CN110010623B (zh) 显示装置
KR102414597B1 (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant