CN105390504B - 薄膜晶体管基板及使用它的显示装置 - Google Patents

薄膜晶体管基板及使用它的显示装置 Download PDF

Info

Publication number
CN105390504B
CN105390504B CN201510543178.5A CN201510543178A CN105390504B CN 105390504 B CN105390504 B CN 105390504B CN 201510543178 A CN201510543178 A CN 201510543178A CN 105390504 B CN105390504 B CN 105390504B
Authority
CN
China
Prior art keywords
film transistor
grid
tft
semiconductor pattern
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510543178.5A
Other languages
English (en)
Other versions
CN105390504A (zh
Inventor
吴世伦摅
智光焕
申铉秀
全济勇
李道炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150115995A external-priority patent/KR102467574B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN105390504A publication Critical patent/CN105390504A/zh
Application granted granted Critical
Publication of CN105390504B publication Critical patent/CN105390504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Abstract

本发明提供一种薄膜晶体管(TFT)基板和使用其的显示装置。该TFT基板包括具有多晶半导体且设置在基板上的第一TFT，以及具有氧化物半导体且设置在第一TFT上的第二TFT。第二TFT至少与一部分的第一TFT重叠。

Description

薄膜晶体管基板及使用它的显示装置
技术领域
本发明涉及在同一基板上具有两种不同类型的薄膜晶体管的薄膜晶体管基板和使用它的显示装置。
背景技术
如今，随着信息社会的发展，对用于表现信息的显示器的要求也越来越高。因此，开发出各种平板显示器(或“FPD”)来克服阴极射线管(或“CRT”)诸如重量重和体积大的许多缺点。平板显示装置包括液晶显示装置(或“LCD”)、等离子体显示面板(或“PDP”)、有机发光显示装置(或“OLED”)和电泳显示装置(或“ED”)。
平板显示器的显示面板可以包括薄膜晶体管基板，其具有分配在以矩阵方式排列的每个像素区的薄膜晶体管。例如，液晶显示装置(或“LCD”)通过用电场控制液晶层的光传递性来表现视频数据。有机发光二极管示器通过在以矩阵方式布置的各像素(其中形成有机发光二极管)中产生适当控制的光，表示视频数据，。
作为自发光显示装置，有机发光二极管显示装置的优点有响应速度非常快，亮度非常高，以及视角大。使用具有良好的能量效率的有机发光二极管显示器(或OLED)可以被分类成无源矩阵型有机发光二极管显示器(或PMOLED)和有源矩阵型有机发光二极管显示器(或AMOLED)。
随着个人设备更加盛行，正在积极开发便携式和/或可穿戴装置。为了将显示装置应用于便携式和/或可穿戴装置，该装置具有低功耗的特点。然而，使用迄今为止开发的技术，得到具有优异的低功耗性能的显示器受到限制。
发明内容
本发明提出用于平板显示器的薄膜晶体管基板，其在同一基板上具有至少两种特性彼此不同的晶体管。本发明的另一个目的是提出用于平板显示器的薄膜晶体管基板，其具有由优化的制造工艺和最少的掩模工艺制造的两种不同类型的晶体管。
根据本发明的一个方面，薄膜晶体管基板包括：具有多晶半导体且设置在基板上的第一薄膜晶体管(TFT)，以及具有氧化物半导体且设置在第一TFT上的第二TFT。
第二TFT可以与至少一部分的第一TFT重叠。
根据本发明的另一方面，显示装置包括：显示输入图像的显示面板；和向显示面板写入数据的显示面板驱动电路。
显示面板可以包括第一薄膜晶体管(TFT)和第二薄膜晶体管(TFT)。
根据本发明的实施例，根据本发明的用于平板显示器的薄膜晶体管基板和使用它的显示器包括在同一基板上的两种不同类型的薄膜晶体管，因此任何一种类型的薄膜晶体管的缺点可通过另一种类型的薄膜晶体管来补偿。
根据本发明的实施例，由于两种不同类型的TFT形成在同一基板上，任何一种TFT的缺点可以通过另一种TFT来补偿。特别是，在本发明中，可通过在OFF状态具有低漏电流特性的TFT来实现消耗更少功率并适合于便携式和/或可穿戴/佩戴设备的显示装置。
此外，在制造工艺期间通过实现双光屏蔽层(或遮光层)而无需增加光掩模工艺来构图单独的遮光层，氧化物TFT的光学可靠性可以得到改进且可以防止漏极诱发的势垒降低(DIBL)。另外，在本发明的实施例中，在制造过程中没有必要增加光掩模工艺来构图单独的遮光层。
此外，由于第一TFT和第二TFT重叠，可以防止像素的孔径比劣化。
附图说明
通过结合附图对优选实施例的以下描述，本发明的上述以及其它目的和特征将变得显而易见，其中：
图1是示出根据本发明第一实施例的用于平板显示器的薄膜晶体管(TFT)基板的横截面图。
图2A-2J是示出制造根据本发明第一实施例的用于平板显示器的TFT基板的工艺的流程图。
图3是示出根据本发明第二实施例的用于平板显示器的薄膜晶体管(TFT)基板的横截面图。
图4是示出根据本发明第三实施例的用于平板显示器的薄膜晶体管(TFT)基板的横截面图。
图5是电路图，示出通过组合第一和第二TFT实现像素的开关元件的例子。
图6是示意性地示出根据本发明第一应用实例的显示装置的结构的框图。
图7是示出根据本发明第二应用实例，在边缘场型液晶显示器中包括的具有氧化物半导体层的薄膜晶体管基板的平面图。
图8是示出根据本发明的第二应用实例，图7的薄膜晶体管基板通过沿着线I-I'切割的结构的横截面图。
图9是示出根据本发明的第三应用实例的具有有源开关元件如薄膜晶体管的用于有源矩阵型有机发光二极管显示器的一个像素的结构平面图。
图10是示出根据本发明第三应用实例，沿图9的切割线II-II'的有机发光二极管显示器的结构的横截面图。
图11是示出根据本发明第四应用实例的有机发光二极管显示器的结构的放大的平面图。
图12是示出根据本发明第四应用实例，沿图11的切割线III-III'的有机发光二极管显示器的结构的横截面图。
具体实施例
参照附图，将解释本发明的优选实施例。在整个详细描述中，相同的参考标记表示相同的元件。然而，本发明并不受这些实施例的限制，而可以适用于各种改变或修改而不改变技术精神。在以下的实施例中，为了便于解释而选择元素的名称，因此可能与实际名称不同。
根据本发明的用于平板显示器的薄膜晶体管基板包括在同一基板上布置在第一区域中的第一薄膜晶体管以及布置在第二区域中的第二薄膜晶体管。基板可以包括显示区和非显示区。在显示区中，多个像素区以矩阵的方式排列。在一个像素区中布置显示元件。在围绕显示区的非显示区中，布置用于驱动在像素区中的显示元件的驱动元件。
这里，第一区域可以是在非显示区，而第二区域可以是显示区的一些部分或所有部分。在这种情况下，第一薄膜晶体管和第二薄膜晶体管可以布置成彼此分开。或者，第一区域和第二区域可以被包括在显示区中。尤其是，对于在一个像素区中布置多个薄膜晶体管的情况下，第一薄膜晶体管和第二薄膜晶体管可紧密地布置。
因为多晶半导体材料具有高迁移率(100cm2/Vs以上)以及低能耗的特性，并且具有高可靠性，它适合应用于驱动显示元件的驱动器IC，例如栅极驱动器和/或多路复用器(或“MUX”)。此外，它可以应用于布置在有机发光二极管显示器的像素区中的驱动薄膜晶体管。
因为氧化物半导体材料具有低的截止电流，它适合应用于像素区中的开关薄膜晶体管(TFT)(或开关元件)的沟道层，其中，ON时间周期很短但OFF时间周期长。截止电流是晶体管处于OFF状态时流过晶体管的漏电流。另外，因为截止电流低，像素电压的保持时间可能很长，因此，优选的是应用要求低频驱动和/或低功耗的显示器。通过布置这两种不同类型的薄膜晶体管，本发明提出具有用于便携式和/或可穿戴/佩戴式显示器的最优化功能和特性的薄膜晶体管基板。由于具有氧化物半导体层的TFT具有低截止电流，可以显著地减少待机功耗，并且在低速驱动或以低刷新率驱动时，功耗可被减至最小。
当使用多晶半导体材料形成半导体层时，需要掺杂工艺和高温处理工艺。与此相反，当使用氧化物半导体材料形成半导体层时，它是在相对较低温度的工艺中进行。因此，优选的是，首先进行在更苛刻的热条件下的多晶半导体层的形成，然后形成氧化物半导体层。
当栅极驱动电路(或栅极驱动器)被布置在显示基板的非显示区内时，第一和第二TFT可以形成为在C-MOS型薄膜晶体管。例如，具有多晶半导体层的P-MOS型薄膜晶体管和N-MOS型薄膜晶体管被布置在位于非显示区的栅极驱动器中。在这种情况下，为了形成用于N-MOS型薄膜晶体管的低密度掺杂区(或者LDD区)，可能需要许多光掩模工艺。这里，具有多晶半导体材料的N-MOS型薄膜晶体管可替换为具有氧化物半导体材料的薄膜晶体管。这样，可以不需要LDD区，并且可以简化和/或减少总的光掩模工艺。
参照图1，将解释本发明的第一实施例。图1是示出根据本发明第一实施例的用于平板显示器的薄膜晶体管基板的结构的横截面图。这里，将用横截面图进行说明，这主要是因为它清楚地示出了本发明的主要特征，为了方便，不使用平面图。
参照图1，根据本发明第一实施例的用于平板显示器的薄膜晶体管(TFT)包括布置在基板SUBS上的第一TFT T1和第二TFT T2。
第一TFT T1和第二TFT T2可以具有如图1所示的共面结构，但是本发明不限于此。例如，第一TFT T1和第二TFT T2可以被制造为底栅结构和顶栅结构垂直组合的结构。
第一TFT T1的第一半导体图案ACT1包括多晶半导体材料，例如低温多晶硅。第二TFT T2的第二半导体图案ACT2包括氧化物半导体。氧化物半导体可包括InGaZnO系材料，但是本发明不限于此，它可以是包括In、Ga、Zn、Al、Sn、Zr、Hf、Cd、Ni和Cu中的一种或多种金属的氧化物半导体。
当第二TFT T2的氧化物半导体暴露于光时，可能生成漏电流并且驱动特性严重退化。需要光屏蔽层(或遮光层)来防止光照射到第二TFT T2。为此，在本发明中，将双光屏蔽层应用于TFT基板以防止第二TFT T2暴露于光。
在本发明中，第一光屏蔽层LS1形成在第一TFT T1和第二TFT T2之下。第一光屏蔽层LS1阻挡光照射到第一TFT T1和第二TFT T2。
在本发明中，第一TFT T1的漏极D1和源极S1中至少其一延伸到第二TFT T2的下部，以便被用作第二TFT T2的第二光屏蔽层LS2。第一TFT T1的漏极D1和源极S1的至少其一与第二光屏蔽层LS2集成。因此，第二TFT T2的至少一部分在基板SUBS的厚度方向或垂直方向上与第一TFT T1重叠。在图1中，第一TFT T1的源极S1可以被用作第二光屏蔽层LS2，但是本发明不限于此。第二光屏蔽层LS2延伸到第二TFT T2的下部，以阻挡光入射到第二TFTT2。因此，在本发明中，第二TFT T2的光学可靠性可由于双光屏蔽效果而提高。
浮置光屏蔽层导致氧化物半导体晶体管的漏极诱发势垒降低现象DIBL。浮置光屏蔽层没有连接到外部电源。与此相反，由于本发明的第二光屏蔽层LS2连接到第一TFT T1，它不浮动，从而防止第二TFT T2的DIBL现象。
在本发明中，漏极D1和源极S1中至少其一被用作第二光屏蔽层LS2，不在第一TFTT1和第二TFT T2之间形成额外的光屏蔽层。因此，在本发明中，在制造工艺期间不需要增加光掩模工艺来构图额外的光屏蔽层。
第一缓冲层BUF1形成在基板SUBS的整个表面。根据情况，可以省略缓冲层BUS。可替代地，第一缓冲层BUF1可以具有其中多个薄膜层堆叠的结构。这里，为了描述的目的，将第一缓冲层BUF1描述为单层。
第一TFT T1包括形成在第一缓冲层BUF1上的栅极G1和形成在第一层间绝缘层ILD1上的源极S1和漏极D1。源极S1和漏极D1通过贯穿第一层间绝缘层ILD1的接触孔与第一半导体图案ACT1的多晶半导体材料层接触。第一栅极绝缘层GI1布置在栅极G1和第一半导体图案ACT1的多晶半导体材料层之间。第一层间绝缘层ILD1将源极S1和漏极D1与栅极G1隔离。第一层间绝缘层ILD1可以形成在第一缓冲层BUF1上。
第二缓冲层BUF2形成在第一层间绝缘层ILD1上以覆盖第一TFT T1。第二缓冲层BUF2用作保护第一TFT T1的保护层或钝化层。另外，第二缓冲层BUF2使其上布置第二TFTT2的表面平坦化。
第二TFT T2包括形成在第二缓冲层BUF2上的栅极G2和形成在第二层间绝缘层ILD2上的源极S2和漏极D2。源极S2和漏极D2通过贯穿第二层间绝缘层ILD2的接触孔与第二半导体图案ACT2的两侧接触。第二栅极绝缘层GI2布置在栅极G2和第二半导体图案ACT2之间。第二层间绝缘层ILD2将源极S2和漏极D2与栅极G2隔离。钝化层PAS覆盖第二TFT T2。
第一TFT T1和第二TFT T2的栅极G1和G2是由金属例如Mo、Al或Cu形成的。第一TFTT1的栅极G1图案可在制造工艺期间被用作对准键(align key)以限定在第一半导体图案ACT1中的N+掺杂区。
栅极绝缘层GI1和GI2，层间绝缘层ILD1和ILD2，以及钝化层PAS包括SiOx、SiNx、SiOxNy、AlOx、HfOx和TiOx中的任一种绝缘材料，但是本发明不限于此。例如，绝缘材料可以是包括Si、Ge、Al、Hf、Ti、In、Ga、Gd、La和Ta中的至少一种的氧化物、氮化物或氮氧化物。栅极绝缘层GI1和GI2，层间绝缘层ILD1和ILD2，和钝化层PAS可以由上述绝缘材料层形成为单层，或者可形成上述绝缘材料层堆叠的结构，并且其厚度可以从到
在下文中，进一步参照图2描述制造根据本发明第一实施例的用于平板显示器的TFT基板的方法。
如图2A所示，在基板SUBS上形成第一光屏蔽层LS1，并在第一光屏蔽层LS1上形成第一缓冲层BUF1。接着，将无定形硅(a-Si)材料沉积在第一缓冲层BUF1上并对其进行结晶以形成多晶硅。通过第一光掩模工艺构图多晶硅材料以形成第一半导体图案ACT1。
参照图2B，在其上形成有第一半导体图案ACT1的第一缓冲层BUF1上连续地沉积绝缘材料和第一金属并通过第二光掩模工艺构图，以在第一半导体图案ACT1上形成第一栅极绝缘层GI1和第一栅极G1。随后，如图2C所示，在第三光掩模工艺中，使用第一栅极G1图案作为对准键将N+离子(杂质)植入第一半导体图案ACT1中。由于第一栅极G1图案覆盖第一半导体图案ACT1的中心沟道区，杂质仅掺杂到第一半导体图案ACT1的两侧。结果是，将沟道区限定在第一半导体图案ACT1的掺杂的源极区和漏极区之间。
参照图2D，沉积绝缘材料以覆盖第一栅极G1和第一半导体图案ACT1并通过第四光掩模工艺构图，以形成第一层间绝缘层ILD1。这里，第一层间绝缘层ILD1被部分蚀刻，以形成暴露出第一半导体图案ACT1的源极区和漏极区的接触孔。随后，如图2E所示，沉积第二金属以覆盖第一层间绝缘层ILD1，并且通过第五光掩模工艺构图，以形成第一源极S1和第一漏极D1。第一源极S1和第一漏极D1通过贯穿第一层间绝缘层ILD1的接触孔与第一半导体图案ACT1接触。第一源极S1和第一漏极D1中至少其一延伸到第二TFT T2的下侧，以用作第二光屏蔽层。
参照图2F，在第一层间绝缘层ILD1上形成第二缓冲层BUF2以覆盖第一源极S1和第一漏极D1使得平坦化。第二缓冲层BUF2可以通过第六光掩模工艺来构图，以在焊盘区形成暴露第一金属层图案和第二金属层图案的接触孔。随后，如图2G所示，在第二缓冲层BUF2上沉积氧化物半导体材料并且通过第七光掩模工艺构图以形成第二半导体图案ACT2。
参照图2H，在其上形成有第二半导体图案ACT2的第二缓冲层BUF2上连续地沉积绝缘材料和第三金属并通过第八光掩模工艺构图，以在第二半导体图案ACT2上形成第二栅极绝缘层GI2和第二栅极G2。这里，在第二栅极绝缘层GI2的干法蚀刻工艺期间，氧化物半导体的表面暴露，并且第二栅极G2被金属化。随后，如图2I所示，沉积绝缘材料以覆盖第二栅极G2和第二半导体图案ACT2并且通过第九光掩模工艺构图以形成第二层间绝缘层ILD2。这里，第二层间绝缘层ILD2被部分蚀刻，以形成暴露出第二半导体图案ACT2的源极区和漏极区的接触孔。
参照图2J，沉积第四金属以覆盖第二层间绝缘层ILD2并且通过第十光掩模工艺构图以形成第二源极S2和第二漏极D2。第二源极S2和第二漏极D2通过贯穿第二层间绝缘层ILD2的接触孔与第二半导体图案ACT2接触。接着，在第二层间绝缘层ILD2和第二缓冲层BUF2上沉积绝缘材料以覆盖第一源极S2和第一漏极D2，并通过第十一光掩模工艺构图以形成钝化层PAS。
在本发明中，在有机发光显示装置或液晶显示装置中，单个开关元件可以被实现为具有其中第一TFT T1和第二TFT T2相连的结构。在这种情况下，由于具有高迁移率和高可靠性的第一TFT的优点和具有低截止电流的第二TFT的优点，可以确保稳定的驱动特性，并且在待机模式和在低速驱动下功耗降低，并且可以进一步降低在低速驱动下的刷新率。当第一TFT T1和第二TFT T2被分布地布置在一个平面上时，像素的孔径比降低。在本发明中，第一和第二TFT如图3和图4所示垂直布置，使得布置区域最小化，从而防止像素的孔径比劣化。当将第一TFT T1和第二TFT T2应用于边框区内的驱动电路时，边框区可以变窄。
图3是示出根据本发明第二实施例的用于平板显示器的薄膜晶体管(TFT)基板的横截面图。
参照图3，根据本发明第二实施例的用于平板显示器的薄膜晶体管(TFT)基板包括：布置在基板SUBS上的第一TFT T1和布置在第一TFT T1上的第二TFT T2。第二TFT T2的至少一部分在厚度方向或者在垂直方向(z)与第一TFT T1重叠。
第一TFT T1的第一半导体图案ACT1包括多晶半导体材料如LTPS。可以在基板SUBS上形成第一缓冲层BUF1并且第一半导体图案ACT1可形成在第一缓冲层BUF1上。可以在基板SUBS和第一缓冲层BUF1之间形成光屏蔽层。第一TFT T1包括布置在第一半导体图案ACT1上的第一栅极G1，与第一半导体图案ACT1的源极区接触的第一电源极S1和与第一半导体图案ACT1的漏极区接触的第一漏极D1。第一栅极G1与第一半导体图案ACT1重叠并在它们之间夹有第一栅极绝缘层GI1。第一源极S1和第一漏极D1与第一栅极G1分离，并在它们之间夹有层间绝缘层ILD和第一栅极绝缘层GI1。第一源极S1和第一漏极D1通过贯穿层间绝缘层ILD和第一栅极绝缘层GI1的接触孔与第一半导体图案ACT1接触。第二缓冲层BUF2覆盖第一TFTT1并且使在其上形成了第二TFT T2的表面平坦化。
第二TFT T2的第二半导体图案ACT2包含氧化物半导体。第二TFT T2包括形成在第二缓冲层BUF2上的第二栅极G2，与第二半导体图案ACT2的源极区接触的第二源极S2和与第二半导体图案的漏极区ACT2接触的第二漏极D2。第二栅极G2布置在第二半导体图案ACT2的下方。第二栅极G2与第二半导体图案ACT2重叠并在它们之间夹有第二栅极绝缘层GI2。第二源极S2和第二漏极D2通过贯穿蚀刻终止层ES的接触孔与第二半导体图案ACT2接触。当第二电源极S2和第二漏极D2进行湿蚀刻时，蚀刻终止层ES保护第二半导体图案ACT2免受蚀刻剂的作用，并分开第二电源极S2和第二漏极D2。钝化层PAS覆盖第二TFT T2。可以在钝化层PAS上形成像素电极PXL。
栅极绝缘层GI1和GI2，层间绝缘层ILD，蚀刻终止层ES，和钝化层PAS可以包括SiOx、SiNx、SiOxNy、AlOx、HfOx和TiOx中的至少一种绝缘材料，但本发明不限于此。例如，绝缘材料可以是包括Si、Ge、Al、Hf、Ti、In、Ga、Gd、La和Ta中至少一种的氧化物、氮化物或氮氧化物。栅极绝缘层GI1和GI2，层间绝缘层ILD，和钝化层PAS可以各自形成为上述绝缘材料层的单层，或者可以具有两个或更多个上述绝缘材料层堆叠的结构，并且其厚度可以为至像素电极PXL可以由透明电极材料形成，例如，铟锡氧化物(ITO)。
在本发明中，可使用第一TFT T1和第二TFT T2的层叠结构增加电容器C的电容。电容器C可以连接到第一TFT T1和第二TFT T2中的一个或多个，或者可以与它们分离。电容器C可以是像素的存储电容器Cst和驱动电路的电容器。在以下的实施例中，电容器C将被描述为存储电容器，但是本发明不限于此。
电容器C至少包括第一和第二电容器C1和C2。第一和第二电容器C1和C2可并联连接。像素电极PXL可以通过第三、第四、第五电极E3、E4和E5连接到电容器C。
第一电容器C1包括相互重叠并在其间插有层间绝缘层ILD的第一电极E1和第二电极E2。在本发明中，第一栅极G1和第一电极E1可以通过在第一栅极绝缘层GI1沉积第一金属并由光掩模工艺构图该第一金属而同时形成。另外，在本发明中，第一源极S1、第一漏极D1、第二电极E2和第三电极E3可以通过在层间绝缘层ILD上沉积第二金属并由掩膜工艺构图该第二金属而同时形成。第三电极E3可以与第四电极E4接触以及在通过贯穿层间绝缘层ILD的接触孔与第一电极E1接触。
第二电容器C2包括相互重叠并在其间插有第二缓冲层BUF2的第二电极E2和第四电极E4。在本发明中，第二栅极G2和第四电极E4可通过在第二缓冲层BUF2上沉积第三金属，并由光掩模工艺构图该第三金属而同时形成。第四电极E4与第五电极E5接触，并且还通过贯穿第二缓冲层BUF2的接触孔与第三电极E3接触。
在本发明中，第二电源极S2、第二漏极D2和第五电极E5可以通过在蚀刻终止层ES上沉积第四金属，并由光掩模工艺构图该第四金属而同时形成。第五电极E5与像素电极PXL接触，并且还通过贯穿钝化层PAS的接触孔与第四电极E4接触。在图3中，像素电极PXL、第五电极E5、第四电极E4、第三电极E3和第一电极E1可以垂直地连接，但是本发明不限于此。例如，这些电极PXL、E5、E4、E3和E1的接触位置可以分布在一个平面上，而不是彼此重叠。
图4是示出根据本发明第三的实施例的用于平板显示器的薄膜晶体管(TFT)基板的横截面图。
参照图4，根据本发明第三实施例的用于平板显示器的TFT基板包括：布置在基板SUBS上的第一TFT T1和布置在第一TFT T1上的第二TFT T2。至少第二TFT T2的一部分在厚度方向或者在垂直方向(z)与第一TFT T1重叠。
第一TFT T1的第一半导体图案ACT1包括多晶半导体材料如LTPS。可以在基板SUBS上形成第一缓冲层BUF1并且第一半导体图案ACT1可形成在第一缓冲层BUF1上。可以在基板SUBS和第一缓冲层BUF1之间形成光屏蔽层。第一TFT T1包括布置在第一半导体图案ACT1上的第一栅极G1，与第一半导体图案ACT1的源极区接触的第一电源极S1和与第一半导体图案ACT1的漏极区接触的第一漏极D1。第一栅极G1与第一半导体图案ACT1重叠并在其间夹有第一栅极绝缘层GI1。第一源极S1和第一漏极D1与第一栅极G1分开并在其间夹有第一层间绝缘层ILD1和第一栅极绝缘层GI1。第一源极S1和第一漏极D1通过贯穿第一层间绝缘层ILD1和第一栅极绝缘层GI的接触孔与第一半导体图案ACT1接触。第二缓冲层BUF2覆盖第一TFTT1并将在其上形成有第二TFT T2的表面平坦化。
第二TFT T2的第二半导体图案ACT2包括氧化物半导体。第二TFT T2包括形成在第二栅极绝缘层图案GI2上的第二栅极G2，与第二半导体图案ACT2的源极区接触的第二电源极S2和与第二半导体图案ACT2的漏极区接触的第二漏极D2。第二栅极G2与第二半导体图案ACT2重叠并在其间插有第二栅极绝缘层图案GI2。第二栅极G2布置在第二半导体图案ACT2上方。第二栅极绝缘层图案GI2形成在第二半导体图案ACT2上，并且第二栅极G2形成在第二栅极绝缘层图案GI2上。第二层间绝缘层ILD2覆盖第二半导体图案ACT2和第二栅极G2。第二源极S2和第二漏极D2通过贯穿第二层间绝缘层ILD2的接触孔与第二半导体图案ACT2接触。钝化层PAS覆盖第二TFT T2。可以在钝化层PAS上形成像素电极PXL。
第二TFT T2的第二源极S2和第二漏极D2中的一个或多个可以连接到第一TFT T1。在图4的例子中，第二TFT T2的第二漏极D2连接到第一TFT T1的源极S1，但是本发明不限于此。
栅极绝缘层GI1和GI2，层间绝缘层ILD1和ILD2，和钝化层PAS可以包括SiOx、SiNx、SiOxNy、AlOx、HfOx和TiOx中的至少一种绝缘材料，但本发明不限于此。例如，绝缘材料可以是包括Si、Ge、Al、Hf、Ti、In、Ga、Gd、La和Ta中至少一种的氧化物、氮化物或氮氧化物。栅极绝缘层GI1和GI2，层间绝缘层ILD1和ILD2，和钝化层PAS可以各自形成为上述绝缘材料层的单层，或者可以具有两个或更多个上述绝缘材料层堆叠的结构，并且其厚度可以为至像素电极PXL可以由透明电极材料形成，例如，铟锡氧化物(ITO)。
在本发明中，可使用第一TFT T1和第二TFT T2的层叠结构增加电容器C的电容。电容器C至少包括第一和第二电容器C1和C2。第一和第二电容器C1和C2可并联连接。在图3和图4的例子中，电容器C具有其中第一和第二电容器C1和C2堆叠的结构，但是本发明不限于此。例如，在电容器C中，三个或更多个电容器可以并联连接。像素电极PXL可通过第三和第五电极E3和E5连接到电容器C。
第一电容器C1包括彼此重叠且其间插有第一层间绝缘层ILD1的第一电极E11和第二电极E12。在本发明中，第一栅极G1和第一电极E11可以通过在第一栅极绝缘层GI1上沉积第一金属，并由光掩模工艺构图该第一金属而同时形成。另外，在本发明中，第一源极S1、第一漏极D1、第二电极E12和第三电极E13可通过在第一层间绝缘层ILD1上沉积第二金属并且由光掩膜工艺构图该第二金属而同时形成。第三电极E13可与第五电极E15接触，并且还通过贯穿第一层间绝缘层ILD1的接触孔与第一电极E11接触。
第二电容器C2包括彼此重叠且其间插有第二缓冲层BUF2、第二层间绝缘层ILD2和钝化层PAS的第二电极E12和第五电极E15。在本发明中，第二电源极S2、第二漏极D2和第五电极E15可通过在第二缓冲层BUF2上沉积第四金属，并由光掩模工艺构图该第四金属而同时形成。第五电极E15与像素电极PXL接触，并且还通过贯穿第二缓冲层BUF2和第二层间绝缘层ILD2的接触孔与第三电极E13接触。
在图4中，像素电极PXL、第五电极E15、第三电极E13和第一电极E11可以垂直连接，但是本发明不限于此。例如，这些电极PXL、E15、E13和E11的接触位置可以分布在一个平面上，而不是彼此重叠。
具有如在图3和图4所示的垂直堆叠结构的第一TFT T1和第二TFT T2的至少一部分可被连接以实现单个开关元件。
图5是电路图，示出通过组合第一和第二TFT来实施像素的开关元件的例子。
参照图5，有机发光显示装置的像素包括有机发光二极管(OLED)，存储电容器，一个或多个开关元件ST1、ST2、ST3、ST4以及驱动元件DT。
驱动元件DT根据通过第一节点施加的栅极电压调整流到OLED的电流量。在OLED发光时驱动元件DT保持在ON状态，因此，驱动元件DT被驱动很长一段时间。驱动元件DT有利地实现为具有多晶半导体图案ACT1的第一TFT T1。这是因为多晶半导体相比于氧化物半导体具有高的载流子迁移性。因为在发射期间将数据电压提供到第一节点A，驱动元件DT的栅极电压等于数据电压。驱动元件DT的栅极连接到第一节点A。驱动元件DT的漏极连接到VDD线以接收像素驱动电压VDD。像素驱动电压VDD是高于低电位接地电压VSS的电压。驱动元件DT的源极连接到第二节点B。OLED的阳极连接到第二节点B，并且其阴极连接到VSS线来接收低电位接地电压。
存储电容器Cst连接在第一节点A和第二节点B之间，并保持驱动元件DT的栅极与源极之间的电压Vgs。
响应于扫描信号，第一和第二开关元件ST1和ST2将来自数据线的数据电压提供到第一节点A。第一和第二开关元件ST1和ST2中的任何一个可以被实现为第一TFT T1而另一个可以被实现为第二TFT T2。第二TFT T2的氧化物半导体图案ACT2的截止电流低，并且因此，当将第二TFT T2施加到OFF状态大大长于ON状态的开关元件ST1和ST2时，可以减少在待机模式或低速驱动时的功耗并且可切断电容器Cst的放电路径，以进一步降低在低速驱动时的刷新率。
第一开关元件ST1包括连接到数据线的漏极，被输入扫描信号SCAN的栅极，以及连接到第二开关元件ST2的漏极的源极。第二开关元件ST2包括连接到第一开关元件ST1的源极的漏极，被输入扫描信号SCAN的栅极，以及连接到第一节点A的源极。第一和第二开关元件ST1和ST2的栅极连接到扫描线，通过扫描线施加扫描信号SCAN。响应于扫描信号SCAN，第一和第二开关元件ST1和ST2被同时导通，作为一个开关元件。为了向像素提供数据电压，相对于1个水平周期，这些开关元件ST1和ST2被导通很短的时间，并很快被截止且在大多数时间保持OFF状态。开关元件ST1和ST2至少其一有利地实施为在功耗方面具有低截止电流的第二TFT T2。在响应速度和驱动可靠性方面，开关元件ST1和ST2中的任一个有利地实现为具有高迁移率的第一TFT T1。
响应于感测信号，第三和第四开关元件ST3和ST4向第二节点B提供基准电压或初始化电压，并将第二个节点B的电压提供给采样保持器(sample&holder)(未示出)。第三和第四开关元件ST3和ST4，采样保持器，和模拟-数字转换器(ADC)构成感测驱动元件DT或OLED的特性变化的感测电路。第三和第四开关元件ST3和ST4中的任何一个可以被实现为第一TFT T1而另一个可以被实现为第二TFT T2。由于第二TFT T2的氧化物半导体图案ACT2的截止电流低，当第二TFT T2被施加到开关元件ST3和ST4时，其OFF状态大大长于ON状态，可以减少在待机模式或低速驱动时的功耗并且可切断电容器Cst的放电路径，以进一步降低在低速驱动时的刷新率。
第三开关元件ST3包括连接到第二结点A的漏极，被输入感测信号SENSE的栅极，和连接到第四开关元件ST4的漏极的源极。第四开关元件ST4包括连接到第三开关元件ST3的源极的漏极，被输入感测信号SENSE的栅极，和连接到基准电压线的电源。第三和第四开关元件ST3和ST4的栅极连接到被施加感测信号SENSE的感测控制线。响应于感测信号SENSE，第三和第四开关元件ST3和ST4被同时导通，作为单一的开关元件。为了向第二节点B供给电压，这些开关元件ST3和ST4被导通很短的时间，并在大多数时间保持在OFF状态。开关元件ST3和ST4至少其一有利地实施为在功耗方面具有低截止电流的第二TFT T2。在响应速度和驱动可靠性方面，开关元件ST3和ST4中任一个有利地实现为具有高迁移率的第一TFT T1。
第一TFT T1和第二TFT T2可以被应用于如在图6至12所示的各种平板显示装置。
<第一应用实例>
如上面所解释的，在同一基板上具有两种不同类型的薄膜晶体管的薄膜晶体管基板可以适用于各种类型的显示器，包括平板显示器、柔性显示器和/或弯曲显示器。在同一基板上形成两种不同类型的薄膜晶体管，可以得到各种优点。下文，参照图6，将解释可以从根据本发明的第一应用实例的薄膜晶体管基板预期的许多先进的特征和优点。图6是框图，示出了根据本发明第一应用实例的显示器结构。
参照图6，本发明的显示装置包括：在像素阵列上显示输入图像的显示面板100和向显示面板100写入数据的显示面板驱动电路。
显示面板100可以包括触摸传感器，用于感测从用户的触摸输入。
显示面板驱动电路包括数据驱动器200，多路复用器MUX 210和栅极驱动器300。显示面板驱动电路可以进一步包括触摸传感器驱动电路。此外，显示面板驱动电路可以进一步包括用于控制驱动电路200，210和300的操作时序的时序控制器。
第一和第二晶体管T1和T2将形成在显示面板100的各像素中用于切换施加到像素的数据电压或用于驱动像素。对于有机发光二极管显示器的情况，第二薄膜晶体管T2可以是用于像素的开关元件，并且第一薄膜晶体管T1可以是驱动器元件。在此期间，通过组合第一和第二薄膜晶体管T1和T2，它们可以应用到一个开关元件或一个驱动器元件。
对于移动装置或可穿戴/佩戴装置，为了降低功耗，采用使用低帧速率的较低速度驱动方法。在这种情况下，对于静态图像和/或具有更慢更新时间间隔的图像，帧频率可以降低。这里，采用较低的帧速率时，在用于改变数据电压的每个时间，显示器的亮度可以闪烁。在某些情况下，随着放电时间间隔延长，亮度可以在每个数据更新周期闪烁。通过应用根据本发明的第一和第二薄膜晶体管T1和T2，可以防止在较低速度驱动方法中的闪烁问题。
在较低速度驱动方法中，由于数据更新周期延长，开关薄膜晶体管的漏电流量会增加。开关薄膜晶体管的漏电流可能引起存储电容的电压下降以及栅极和源极之间的电压下降。具有氧化物半导体材料的第二薄膜晶体管可以应用到有机发光二极管显示器的开关薄膜晶体管。因为包括氧化物半导体材料的薄膜晶体管具有较低的截止电流特性，驱动薄膜晶体管的存储电容和/或栅极电极的电压下降。使用较低速度驱动方法时，不发生闪烁现象。
因为多晶硅具有高迁移率的特点，通过将第一薄膜晶体管应用于有机发光二极管的驱动薄膜晶体管，可以增大提供到有机发光二极管电流量。因此，将第二薄膜晶体管T2应用于开关薄膜晶体管和将第一薄膜晶体管T1应用于驱动薄膜晶体管，可以得到具有更低功耗和更好视频质量的有机发光二极管显示器。
因为根据本发明的薄膜晶体管基板即使在应用较低速度驱动方法时仍具有出色的视频质量而没有闪烁，它具有非常适合应用于移动显示器或可穿戴/佩戴显示器的优点。对于可穿戴/佩戴手表的例子，视频数据可在每1秒进行更新来降低功耗。在这种情况下，帧频率为1Hz。使用本发明，即使在以诸如1Hz或更小的较低频率驱动视频数据时，也可以得到出色的视频质量而没有任何闪烁。此外，对于移动显示器或可穿戴/佩戴显示器，可以显著地降低静态图像的帧速率，从而可以节省功耗而没有视频质量的任何劣化。结果是，移动显示器和/或可穿戴/佩戴显示器的视频质量，以及电池寿命可以延长。此外，本发明可以应用于数据更新周期很长的电子书装置(或“电子图书”)而没有视频质量的任何劣化。
第一和第二薄膜晶体管T1和T2至少其一可以被嵌入到驱动器IC用于形成驱动器IC，例如示于图6，数据驱动器IC 200、多路复用器(或“MUX”)210和栅极驱动器IC 300中的任何一种。此驱动器IC向像素写入和/或施加数据电压。在其他情况下，第一和第二薄膜晶体管T1和T2中的任何一个被布置在像素内，另一个被布置在驱动器IC中。数据驱动器IC200将输入视频数据转换成电压值并输出该电压值。通过用分时法(time-sharing method)或时分法(time-division method)将来自数据驱动器200的数据电压分配给数据线DL，多路复用器210可以减少数据驱动器200的输出通道的数目。栅极驱动器IC 300向栅线GL输出与数据电压同步的扫描信号(或“栅极信号”)，以顺序地选择其中施加数据电压的像素线。为了减少栅极驱动器IC 300的输出通道数目，可进一步在栅极驱动器IC 300和栅线GL之间包括其它多路复用器(在图中未示出)。多路复用器210和栅极驱动器IC 300可以形成在具有像素阵列的同一薄膜晶体管基板上，如图6中所示。多路复用器210和栅极驱动器IC 300可以布置在非显示区NA内并且像素阵列可以布置在显示区AA内，如图6中所示。在像素阵列中，数据线和栅线彼此相交，并且像素布置成矩阵形式。栅线包括被施加栅信号或扫描信号的扫描线，和被施加感测信号的感测线。非显示区NA包括布置在像素阵列外侧的边框区域。
根据本发明的薄膜晶体管基板可以应用于需要有源矩阵薄膜晶体管基板的任何类型的有源型显示器，如液晶显示器、有机发光二极管显示器和/或电泳显示装置。在下文中，将解释用于根据本发明的薄膜晶体管基板的显示器的更多的应用实例。
<第二应用实例>
图7是示出根据本发明的第二应用实例在边缘场型液晶显示器中包括氧化物半导体层的薄膜晶体管基板的平面图。图8是示出根据本发明的第二应用实例图7的薄膜晶体管基板通过沿着线I-I'切割的结构的横截面图。
在图7和图8中示出的具有金属氧化物半导体层的薄膜晶体管基板包括在下部基板SUB上彼此交叉的栅线GL和数据线DL，在它们之间有栅极绝缘层GI，薄膜晶体管T形成在每个交叉部。通过栅线GL和数据线DL的交叉结构，限定像素区。
薄膜晶体管T包括从栅线GL分支(或“挤出”)的栅极电极G，从数据线DL分支的源极电极S，面向源极电极S的漏极电极D，和在栅极绝缘层GI上与栅极电极G重叠的半导体层A，用于在源极电极S和漏极电极D之间形成沟道区域。
在栅线GL的一端，布置用于接收栅极信号的栅极焊盘GP。栅极焊盘GP通过贯穿栅极绝缘层GI的第一栅焊盘接触孔GH1连接栅极焊盘中间端子IGT。栅极焊盘中间端子IGT通过贯穿第一钝化层PA1和第二钝化层PA2的第二栅极焊盘接触孔GH2连接到栅极焊盘端子GPT。此外，在数据线DL的一端，布置用于接收像素信号的数据焊盘DP。数据焊盘DP通过贯穿第一钝化层PA1和第二钝化层PA2的数据焊盘接触孔DPH连接到数据焊盘端子DPT。
在像素区，形成像素电极PXL和公共电极COM，在其间有第二钝化层PA2，以形成边缘电场。公共电极COM连接到平行于栅线GL布置的公共线CL。公共电极COM通过公共线CL被提供有基准电压(或“公共电压」)。对于其他情况，公共电极COM具有覆盖基板SUB除了漏接触孔DH部的整个表面的薄片电极形状。即，公共电极COM覆盖数据线DL，因此可以作为数据线DL的屏蔽机构。
根据设计目的和环境，公共电极COM和像素电极PXL可以具有各种形状和位置。当向公共电极COM提供具有固定值的基准电压时，像素电极PXL被提供有根据视频数据时时变化的数据电压。因此，会在数据线DL和像素电极PXL之间形成寄生电容。由于寄生电容，显示器的视频质量可能会下降。因此，优选的是，公共电极COM布置在下层而像素电极PXL布置在最上层。
换句话说，在覆盖数据线DL和薄膜晶体管T的第一钝化层PA1上，通过厚厚地沉积具有低介电常数的有机材料，在其上层叠平坦化层PAC。然后，形成公共电极COM。然后，在沉积第二钝化层PA2以覆盖公共电极COM后，在第二钝化层PA2上形成与公共电极重叠的像素电极PXL。在该结构中，像素电极PXL通过第一钝化层PA1、平坦化层PAC和第二钝化层PA2，远离数据线DL，因此，有可能减少数据线DL和像素电极PXL之间的寄生电容。在其他情况下，像素电极PXL可布置在下层而公共电极COM布置在最上层。
公共电极COM可具有对应于像素区的矩形形状。像素电极PXL可以具有多个片段的形状。特别是，像素电极PXL垂直重叠公共电极COM，在其间有第二钝化层PA2。在像素电极PXL和公共电极COM之间，形成边缘电场。通过这个边缘电场，在平面方向上在薄膜晶体管基板和滤色器基板之间排列的液晶分子可以根据液晶分子的介电各向异性旋转。根据液晶分子的旋转程度，像素区的光透射率可以改变以代表所需的灰度。
在说明本发明第二应用实例的图7和图8中，为了方便，简要地示出液晶显示器的薄膜晶体管T。从本发明第一到第二实施例中说明的第一和/或第二薄膜晶体管T1和/或T2可以应用于这一薄膜晶体管。例如，在需要低速驱动时，可以将具有氧化物半导体材料的第二薄膜晶体管T2应用于薄膜晶体管T。对于另一例子，在需要低功耗时，可将具有多晶半导体材料的第一薄膜晶体管T1应用于薄膜晶体管T。对于另外其它的例子，薄膜晶体管T可以形成为包括第一和第二薄膜晶体管T1和T2并且它们相连接，以补偿彼此的性能和特性。
<第三应用实例>
图9是示出根据本发明的第三个应用实例，具有有源开关元件如薄膜晶体管的有源矩阵型有机发光二极管显示器的一个像素的结构平面图。图10是示出沿根据本发明的第三应用实例的图9的切割线II-II'的有机发光二极管显示器的结构的横截面图。
参照图9和图10中，有源矩阵型有机发光二极管显示器包括开关薄膜晶体管ST，连接到开关薄膜晶体管ST的驱动薄膜晶体管DT，以及连接到驱动薄膜晶体管DT的有机发光二极管的OLE。
在基板SUB上形成开关薄膜晶体管ST，其中栅线GL和数据线DL彼此交叉。响应扫描信号，将来自数据线DL的数据电压供给驱动薄膜晶体管DT的栅极DG和存储电容STG，开关薄膜晶体管ST用于选择被连接到开关薄膜晶体管ST的像素。开关薄膜晶体管ST具有从栅线GL分支的栅极电极SG，与栅极电极SG、源极电极SS和漏极电极SD重叠的半导体沟道层SA。根据栅极电压控制施加到有机发光二极管OLE的电流量，驱动薄膜晶体管DT用于驱动布置在由开关薄膜晶体管ST选择的像素处的有机发光二极管OLE。
驱动薄膜晶体管DT包括连接到开关薄膜晶体管ST的漏极电极SD栅极电极DG，半导体沟道层DA，连接到VDD线的源极电极DS，和漏极电极DD。VDD线向像素提供像素驱动电压VDD。驱动薄膜晶体管DT的漏极电极DD连接到有机发光二极管OLE的阳极电极ANO。阳极电极ANO和阴极电极(CAT)之间布置有机发光层OL。阴极电极CAT连接到地线Vss。
更具体地参照图10，在有源矩阵型有机发光二极管显示器的基板SUB上，分别布置开关薄膜晶体管ST和驱动薄膜晶体管DT的栅极电极SG和DG。在栅极电极SG和DG上，沉积栅极绝缘体GI。在与栅极电极SG和DG重叠的栅极绝缘体GI上，分别布置半导体层SA和DA。在半导体层SA和DA上，分别布置彼此面对且分离的源极电极SS和DS和漏极电极SD和DD。开关薄膜晶体管ST的漏极电极SD通过贯穿栅极绝缘体GI的漏极接触孔DH连接到驱动薄膜晶体管DT的栅极电极DG。在具有开关薄膜晶体管ST和驱动薄膜晶体管DT的基板SUB上沉积钝化层PAS。
在布置阳极电极ANO的区域布置滤色器CF。优选的是，滤色器CF具有尽可能大的面积。例如，优选与数据线DL、VDD线和/或栅线GL的一些部分重叠。具有这些薄膜晶体管ST和DT和滤色器CF的基板的上表面处于不平坦和/或不光滑的状况，而是具有许多台阶的不平坦的和/或凸凹不平的状况。为了使有机发光二极管显示器在整个显示区具有良好的发光质量，有机发光层OL应该具有平坦或光滑的表面。因此，为了使该上表面处于平面并且平坦状况，在基板SUB的整个表面沉积平面层PAC或外覆层OC。
然后，在外覆层OC上，布置有机发光二极管OLED的阳极电极ANO。在此，阳极电极ANO通过贯穿外覆层OC和钝化层PAS的像素接触孔PH连接到驱动薄膜晶体管DT的漏极电极DD。
在具有阳极电极ANO的基板SUB上，在具有开关薄膜晶体管ST、驱动薄膜晶体管DT和用于限定像素区的各线DL，GL和VDD的整个区域布置堤部(或“堤部图案”)BA。阳极电极ANO由堤部BA暴露的部分将是发光区域。在从堤部BA露出的阳极电极ANO上，沉积有机发光层OL。在有机发光层OL上，沉积阴极电极ACT。对于有机发光层OL具有发射白色光的材料的情况下，每个像素可通过布置在阳极电极ANO下的滤色器CF呈现各种颜色。如图10所示的有机发光二极管显示器是底部发光型显示器，其中可见光照射到显示基板的底部方向。
驱动薄膜晶体管DT的栅极电极DG和阳极电极ANO之间，可以形成存储电容STG。存储电容STG通过连接到驱动薄膜晶体管DT，将从开关薄膜晶体管ST供应给驱动薄膜晶体管DT的栅极电极DG的电压保持在稳定状态。
使用如以上解释的薄膜晶体管基板，能够获得具有良好特性的有源型平板显示器。尤其是，为了确保优异的驱动性能，优选的是，薄膜晶体管的有源层将包括金属氧化物半导体材料。
金属氧化物半导体材料当在暴露于光时工作较长时间，可能会降低。因此，优选的是具有金属氧化物半导体材料的薄膜晶体管具有阻挡来自薄膜晶体管的上部和/或下部的外侧的光的结构。例如，对于上述薄膜晶体管基板，优选的是薄膜晶体管将形成在底栅结构中。也就是，从基板外部引入的光，尤其是来自面向观察者的基板的下侧的光，可被包括不透明金属材料的栅极电极G阻挡。
用于平板显示器的薄膜晶体管基板具有以矩阵方式布置的多个像素区。此外，每个像素区包括至少一个薄膜晶体管。即，在整个基板上布置多个薄膜晶体管。多个像素区和多个薄膜晶体管被用于同样的目的并且它们应具有相同的质量和特性，以使它们具有相同的结构。
然而，在一些情况下，薄膜晶体管可形成为具有彼此不同的特性。对于有机发光二极管显示器的例子，在一个像素区中，布置至少一个开关薄膜晶体管ST和至少一个驱动薄膜晶体管DT。因为开关薄膜晶体管ST和驱动薄膜晶体管DT的目的彼此不同，它们所需要的特性也彼此不同。如此，开关薄膜晶体管ST和驱动薄膜晶体管DT可以具有相同的结构和相同的半导体材料，但为了优化它们的特性，它们的沟道层具有不同的尺寸。或者，可以进一步包括补偿薄膜晶体管用于支撑任何薄膜晶体管的任何特定的功能或性质。
在用于说明本发明第三应用实例的图9和图10中，为了方便，简要示出有机发光二极管显示器的开关薄膜晶体管ST和驱动薄膜晶体管DT。从本发明第一到第二实施例中说明的第一和/或第二薄膜晶体管T1和/或T2可以应用于该薄膜晶体管。例如，可将具有氧化物半导体材料的第二薄膜晶体管T2应用于开关薄膜晶体管ST。具有多晶半导体材料的第一薄膜晶体管T1可应用于驱动薄膜晶体管DT。因此，由于在一个基板上包括第一和第二薄膜晶体管T1和T2，它们的性能和特性可以彼此补偿。
<第四应用实例>
对于又一个实例，可以在用于平板显示器的同一薄膜晶体管基板的非显示区形成驱动器元件(或“驱动器IC”)。下文，参照图11和图12，将解释在同一基板上具有驱动器IC的薄膜晶体管基板。
图11是示出根据本发明第四应用实例的有机发光二极管显示器的结构的放大的平面图。图12是示出根据本发明第四应用实例，沿图11的切割线III-III'的有机发光二极管显示器的结构的横截面图。这里，因为要解释在同一基板嵌入驱动器元件的薄膜晶体管基板，可以省略关于薄膜晶体管和有机发光二极管的详细说明。
首先，参照图11，将详细解释根据第四应用实例的有机发光二极管显示器的平面结构。根据第四应用实例的有机发光二极管显示器包括基板SUB，其包括呈现视频信息的显示区AA和具有用于驱动显示区AA中的元件的各种元件的非显示区NA。在显示区AA，限定了以矩阵方式布置的多个像素区PA。在图11中，像素区PA示出为虚线。
例如，像素区PA可以被定义为N(行)×M(列)矩阵。然而，所布置的图案并不限于这种方式，它具有多种类型。每个像素区PA具有相同的尺寸或不同的尺寸。利用具有包括红(R)、绿(G)和蓝(B)色子像素的三个子像素的一个单元像素，所述单元像素有规则地布置。用最简单的结构说明，像素区PA可以由水平方向的多条栅线GL和垂直方向的多条数据线DL和VDD线的交叉结构来限定。
在定义为围绕像素区PA的非显示区NA中，布置有用于向数据线DL提供视频数据的数据驱动集成电路DIC和用于向栅线GL提供扫描信号的栅极驱动集成电路GIP。对于需要更多数据线DL和更多VDD线的较高分辨率的显示面板VGA的情况，数据驱动集成电路DIC可以从基板SUB外部安装，并且数据接触焊盘可布置在基板SUB上而不是在数据驱动集成电路DIC上。
为了简单地示出显示器的结构，在基板SUB的一个侧部直接形成栅驱动集成电路GIP。用于供给接地电压VSS的VSS线可布置在基板SUB的最外侧。VSS线布置为从位于基板SUB外的外部装置接收接地电压，并将接地电压供给数据驱动集成电路DIC和栅极驱动集成电路GIP。例如，VSS线可以连接到布置在基板SUB上侧的数据驱动集成电路DIC和布置在基板SUB右侧和/或左侧的栅极驱动集成电路GIP，以便围绕基板SUB。
在每个像素区PA布置主元件，例如有机发光二极管和用于有机驱动发光二极管的薄膜晶体管。薄膜晶体管布置在像素区PA的一侧限定的薄膜晶体管区域TA。有机发光二极管包括阳极电极ANO、阴极电极CAT和在这两个电极之间插入的有机光发射层OL。实际的发射区域由与阳极电极ANO重叠的有机发光层OL的面积决定。
阳极电极ANO的形状为占据像素区PA的某些区域，并连接到在薄膜晶体管区域TA中形成的薄膜晶体管。有机发光层OL沉积在阳极电极ANO上。阴极电极CAT沉积在有机发光层OL上以便覆盖具有像素区PA的显示区AA的整个表面上。
阴极电极CAT可能会越过栅驱动集成电路GIP并接触布置在外侧的VSS线。因此，接地电压可以通过VSS线供应到阴极电极CAT。阴极电极CAT接收接地电压并且阳极电极ANO接收对应于视频数据的电压，然后，通过阴极电极CAT和阳极电极ANO之间的电压差，有机发光层OL辐射光来表示视频信息。
进一步参照图12，将详细解释根据第四应用实例的有机发光二极管显示器的横截面结构。在基板SUB中限定非显示区NA和显示区AA。非显示区NA包括栅极驱动集成电路GIP和VSS线。显示区AA包括开关薄膜晶体管ST，驱动薄膜晶体管DT和有机发光二极管OLE。
栅极驱动集成电路GIP具有薄膜晶体管，该薄膜晶体管是在开关薄膜晶体管ST和驱动薄膜晶体管DT形成时形成的。在像素区PA的开关薄膜晶体管ST具有栅极电极SG，栅极绝缘层GI，沟道层SA，源极电极SS和漏极电极SD。此外，驱动薄膜晶体管DT的栅极电极DG连接到开关薄膜晶体管ST的漏极电极SD，栅极绝缘层GI，沟道层DA，源极电极DS和漏极电极DD。
在薄膜晶体管ST和DT上，顺序沉积钝化层PAS和平面层PL。在平面层PL上，具有隔离形状的阳极电极ANO布置在像素区PA内。阳极电极ANO通过贯穿钝化层PAS和平坦层PL的接触孔连接到驱动薄膜晶体管DT的漏极电极DD。
在具有阳极电极ANO的基板SUB上，沉积用于限定发射区的堤部BA。通过构图堤部BA，暴露出阳极电极ANO的最中心部分。在暴露出的阳极电极ANO上，沉积有机发光层OL。在堤部BA和有机发光层OL上沉积透明导电材料，堆叠出阴极电极CAT。布置包括阳极电极ANO、有机发光层OL和阴极电极CAT的有机发光二极管OLED。
在有机发光层OL可产生白色光的情况下，可以进一步包括滤色器CF来表现全彩色视频信息。在这种情况下，有机发光层OL将优选沉积为覆盖显示区AA的整个表面。
阴极电极CAT在栅极驱动集成电路GIP上扩展，以便它可覆盖显示区AA和非显示区NA并接触布置在基板SUB的外部环境中的VSS线。结果是，可通过VSS线将接地(或基准)电压提供给阴极电极CAT。
另外，VSS线也可以与栅极电极SG和DG形成在同一层和由相同的材料制成。在这种情况下，阴极电极CAT可以通过在接地线Vss上方贯穿钝化层PAS和栅极绝缘层GI的接触孔连接到VSS线。或者，VSS线可以与源极-漏极电极SS-SD和DS-DD形成在同一层和由相同的材料制成。在这种情况下，阴极电极CAT可以通过在接地线Vss上方贯穿钝化层PAS的接触孔连接到VSS线。
在用于说明本发明第四应用实例的图11和图12中，为了方便，简要示出有机发光二极管显示器的开关薄膜晶体管ST和驱动薄膜晶体管DT。可以将从第一到本发明第二实施例中说明的第一和/或第二薄膜晶体管T1和/或T2应用于这些薄膜晶体管。例如，可将具有氧化物半导体材料的第二薄膜晶体管T2应用于开关薄膜晶体管ST。可将具有多晶半导体材料的第一薄膜晶体管T1应用于驱动薄膜晶体管DT。另外，对于栅极驱动器IC GIP，可以应用具有多晶半导体材料的第一薄膜晶体管T1。如果需要的话，对于栅极驱动器IC GIP，可以是包括P-MOS型和N-MOS型薄膜晶体管的C-MOS型薄膜晶体管。
虽然参照附图对本发明的实施例进行了详细描述，本领域技术人员理解，本发明可以以其它特定形式实施，而不改变的本发明的技术精神或必要特征。因此，应指出的是前述实施例在所有方面都仅仅是说明性的，并且不应当被解释为限制本发明。本发明的范围由所附权利要求而非本发明的详细说明中所定义。在权利要求的含义和范围内做出的所有改变或修改或它们的等同物应该被理解为落入本发明的范围之内。

Claims (18)

1.一种薄膜晶体管基板，包括：
第一薄膜晶体管，具有多晶半导体且布置在基板上；和
第二薄膜晶体管，具有氧化物半导体且布置在第一薄膜晶体管上，
其中第二薄膜晶体管与第一薄膜晶体管的至少一部分重叠，
其中第二薄膜晶体管布置在第一薄膜晶体管的第一源极和第一漏极中的任何一个上，
其中第一源极和第一漏极中的任何一个延伸到第二薄膜晶体管的下侧，以阻挡光入射到第二薄膜晶体管的具有氧化物半导体的第二半导体图案。
2.权利要求1的薄膜晶体管基板，进一步包括：
布置在基板和第一薄膜晶体管之间的第一光屏蔽层，
其中第一光屏蔽层布置在第一薄膜晶体管和第二薄膜晶体管下面。
3.权利要求2的薄膜晶体管基板，其中第一薄膜晶体管包括：
第一半导体图案，具有多晶半导体且布置在覆盖第一光屏蔽层的第一缓冲层上；
布置在第一半导体图案上的第一栅极；
布置在第一半导体图案和第一栅极之间的第一栅极绝缘层；
覆盖第一栅极和第一半导体图案的第一层间绝缘层；
第一源极和第一漏极，通过贯穿第一层间绝缘层的接触孔与第一半导体图案接触；和
布置在第一层间绝缘层上以覆盖第一源极和第一漏极的第二缓冲层。
4.权利要求3的薄膜晶体管基板，其中第二薄膜晶体管包括：
第二半导体图案，布置在第二缓冲层上以与第一源极和第一漏极中的任何一个重叠；
布置在第二半导体图案上的第二栅极；
布置在第二半导体图案和第二栅极之间的第二栅极绝缘层；
覆盖第二栅极与第二半导体图案的第二层间绝缘层；
第二源极和第二漏极，通过贯穿第二层间绝缘层的接触孔与第二半导体图案接触；和
布置在第二层间绝缘层上以覆盖第二源极和第二漏极的钝化层。
5.一种薄膜晶体管基板，包括：
第一薄膜晶体管，具有多晶半导体且布置在基板上；和
第二薄膜晶体管，具有氧化物半导体且布置在第一薄膜晶体管上，
其中第二薄膜晶体管与第一薄膜晶体管的至少一部分重叠，
其中第二薄膜晶体管包括具有氧化物半导体的第二半导体图案和布置在第二半导体图案下方的第二栅极，
其中第二栅极与第二半导体图案重叠，以阻挡光入射到第二半导体图案。
6.权利要求5的薄膜晶体管基板，其中第一薄膜晶体管包括：
布置在覆盖基板的第一缓冲层上并具有多晶半导体的第一半导体图案；
布置在第一半导体图案上的第一栅极；
布置在第一半导体图案和第一栅极之间的第一栅极绝缘层；
布置在第一栅极绝缘层上以覆盖第一栅极和第一半导体图案的层间绝缘层；
第一源极和第一漏极，通过贯穿层间绝缘层的接触孔与第一半导体图案接触；和
布置在层间绝缘层上以覆盖第一源极和第一漏极的第二缓冲层。
7.权利要求6的薄膜晶体管基板，其中第二薄膜晶体管包括：
布置在第二缓冲层上的第二栅极；
布置在第二缓冲层上以覆盖第二栅极的第二栅极绝缘层；
布置在第二栅极绝缘层上与第二栅极重叠且具有氧化物半导体的第二半导体图案；
布置在第二栅极绝缘层上以覆盖第二半导体图案的蚀刻终止层；
第二源极和第二漏极，通过贯穿蚀刻终止层的接触孔与第二半导体图案接触；和
布置在蚀刻停止层上以覆盖第二源极和第二漏极的钝化层。
8.权利要求7的薄膜晶体管基板，进一步包括电容器，其中所述电容器包括：
第一电容器，包括彼此重叠且在其间插入层间绝缘层的第一电极和第二电极；和
第二电容器，包括彼此重叠且在其间插入第二缓冲层的第二电极和第四电极。
9.权利要求8的薄膜晶体管基板，进一步包括：
第五电极，通过贯穿第二栅极绝缘层和蚀刻终止层的接触孔与第四电极接触；和
通过贯穿钝化层的接触孔与第五电极接触的像素电极。
10.一种薄膜晶体管基板，包括：
第一薄膜晶体管，包括：
布置在覆盖基板的第一缓冲层上且具有多晶半导体的第一半导体图案；
布置在第一半导体图案上的第一栅极；
布置在第一半导体图案和第一栅极之间的第一栅极绝缘层；
布置在第一栅极绝缘层上以覆盖第一栅极和第一半导体图案的第一层间绝缘层；
第一源极和第一漏极，通过贯穿第一层间绝缘层的接触孔与第一半导体图案接触；和
布置在第一层间绝缘层上以覆盖第一源极和第一漏极的第二缓冲层；
第二薄膜晶体管，包括：
布置在第二缓冲层上且具有氧化物半导体的第二半导体图案；
布置在第二半导体图案上的第二栅极；
布置在第二半导体图案和第二栅极之间的第二栅极绝缘层；
布置在第二缓冲层上以覆盖第二栅极与第二半导体图案的第二层间绝缘层；
第二源极和第二漏极，通过贯穿第二层间绝缘层的接触孔与第二半导体图案接触；和
布置在第二层间绝缘层上以覆盖第二源极和第二漏极的钝化层，
形成在钝化层上的像素电极；和
连接到像素电极的电容器，
其中，所述电容器包括：
第一电容器，包括彼此重叠且在其间插入第一层间绝缘层的第一电极和第二电极；和
第二电容器，包括彼此重叠且在其间插入第二缓冲层、第二层间绝缘层和钝化层的第二电极和像素电极，
其中，第二源极和第二漏极中的任何一个连接到第一源极和第一漏极中的任何一个，
其中第二薄膜晶体管与第一薄膜晶体管的至少一部分重叠。
11.权利要求10的薄膜晶体管基板，还包括：
通过贯穿第一层间绝缘层的接触孔与第一电极接触的第三电极；和
通过贯穿第二缓冲层和第二层间绝缘层的接触孔与第三电极接触的第四电极，
其中像素电极通过贯穿钝化层的接触孔与第四电极相接触。
12.一种显示装置，包括：
配置为显示输入图像的显示面板；和
配置为将数据写入到显示面板的显示面板驱动电路，
其中显示面板包括：
第一薄膜晶体管，具有多晶半导体且布置在基板上；和
第二薄膜晶体管，具有氧化物半导体且布置在第一薄膜晶体管上，
其中第二薄膜晶体管与第一薄膜晶体管的至少一部分重叠，
其中第二薄膜晶体管布置在第一薄膜晶体管的第一源极和第一漏极中的任何一个上，
其中第一源极和第一漏极中的任何一个延伸到第二薄膜晶体管的下侧，以阻挡光入射到第二薄膜晶体管的具有氧化物半导体的第二半导体图案。
13.权利要求12的显示装置，还包括：
布置在基板和第一薄膜晶体管之间的第一光屏蔽层，
其中第一光屏蔽层布置在第一薄膜晶体管和第二薄膜晶体管下面。
14.权利要求13的显示装置，其中第一薄膜晶体管包括：
第一半导体图案，具有多晶半导体且布置在覆盖第一光屏蔽层的第一缓冲层上；
布置在第一半导体图案上的第一栅极；
布置在第一半导体图案和第一栅极之间的第一栅极绝缘层；
覆盖第一栅极和第一半导体图案的第一层间绝缘层；
第一源极和第一漏极，通过贯穿第一层间绝缘层的接触孔与第一半导体图案接触；和
布置在第一层间绝缘层上以覆盖第一源极和第一漏极的第二缓冲层。
15.权利要求14的显示装置，其中第二薄膜晶体管包括：
第二半导体图案，布置在第二缓冲层上以与第一源极和第一漏极中的任何一个重叠；
布置在第二半导体图案上的第二栅极；
布置在第二半导体图案和第二栅极之间的第二栅极绝缘层；
覆盖第二栅极和第二半导体图案的第二层间绝缘层；
第二源极和第二漏极，通过贯穿第二层间绝缘层的接触孔与第二半导体图案接触；和
布置在第二层间绝缘层上以覆盖第二源极和第二漏极的钝化层。
16.一种显示装置，包括：
配置为显示输入图像的显示面板；和
配置为将数据写入到显示面板的显示面板驱动电路，
其中显示面板包括：
第一薄膜晶体管，具有多晶半导体且布置在基板上；和
第二薄膜晶体管，具有氧化物半导体且布置在第一薄膜晶体管上，
其中第二薄膜晶体管与第一薄膜晶体管的至少一部分重叠，
其中第二薄膜晶体管包括具有氧化物半导体的第二半导体图案和布置在第二半导体图案下方的第二栅极，
其中第二栅极与第二半导体图案重叠，以阻挡光入射到第二半导体图案。
17.权利要求16的显示装置，其中第一薄膜晶体管包括：
布置在覆盖基板的第一缓冲层上且具有多晶半导体的第一半导体图案；
布置在第一半导体图案上的第一栅极；
布置在第一半导体图案和第一栅极之间的第一栅极绝缘层；
布置在第一栅极绝缘层上以覆盖第一栅极和第一半导体图案的层间绝缘层；
第一源极和第一漏极，通过贯穿层间绝缘层的接触孔与第一半导体图案接触；和
布置在层间绝缘层上以覆盖第一源极和第一漏极的第二缓冲层。
18.权利要求17的显示装置，其中第二薄膜晶体管包括：
布置在第二缓冲层上的第二栅极；
布置在第二缓冲层上以覆盖第二栅极的第二栅极绝缘层；
布置在第二栅极绝缘层上与第二栅极重叠且具有氧化物半导体的第二半导体图案，以及；
布置在第二栅极绝缘层上以覆盖第二半导体图案的蚀刻终止层；
第二源极和第二漏极，通过贯穿蚀刻终止层的接触孔与第二半导体图案接触；和
布置在蚀刻停止层上以覆盖第二源极和第二漏极的钝化层。
CN201510543178.5A 2014-08-29 2015-08-28 薄膜晶体管基板及使用它的显示装置 Active CN105390504B (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US201462043467P 2014-08-29 2014-08-29
US201462043453P 2014-08-29 2014-08-29
KR10-2014-0114306 2014-08-29
US62/043467 2014-08-29
KR20140114306 2014-08-29
KR10-2014-0114303 2014-08-29
US62/043453 2014-08-29
KR20140114303 2014-08-29
KR10-2015-0115995 2015-08-18
KR1020150115995A KR102467574B1 (ko) 2014-08-29 2015-08-18 박막 트랜지스터 기판 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
CN105390504A CN105390504A (zh) 2016-03-09
CN105390504B true CN105390504B (zh) 2019-02-01

Family

ID=55403427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510543178.5A Active CN105390504B (zh) 2014-08-29 2015-08-28 薄膜晶体管基板及使用它的显示装置

Country Status (3)

Country Link
US (1) US10083990B2 (zh)
KR (1) KR20220156500A (zh)
CN (1) CN105390504B (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6422310B2 (ja) * 2014-11-12 2018-11-14 三菱電機株式会社 薄膜トランジスタ基板、その製造方法、及び、液晶表示装置
KR20160086016A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102304284B1 (ko) * 2015-04-07 2021-09-23 삼성디스플레이 주식회사 유기 발광 표시 장치
US9935127B2 (en) * 2015-07-29 2018-04-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Control circuit of thin film transistor
KR20170040861A (ko) * 2015-10-05 2017-04-14 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
JP6587511B2 (ja) * 2015-11-06 2019-10-09 株式会社ジャパンディスプレイ 有機ｅｌ表示装置の製造方法
KR102400022B1 (ko) * 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
JP6917734B2 (ja) * 2016-03-18 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
JP6967622B2 (ja) * 2016-03-23 2021-11-17 株式会社ジャパンディスプレイ 表示装置基板
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN109074765B (zh) * 2016-04-22 2021-11-05 索尼公司 显示装置与电子设备
CN105789115A (zh) * 2016-04-26 2016-07-20 京东方科技集团股份有限公司 过孔的制作方法、阵列基板及其制作方法、显示装置
KR20170124065A (ko) 2016-04-29 2017-11-09 엘지디스플레이 주식회사 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
JP6462035B2 (ja) * 2016-04-29 2019-01-30 エルジー ディスプレイ カンパニー リミテッド バックプレーン基板及びそれを用いた有機発光表示装置
JP6725317B2 (ja) * 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
KR102526611B1 (ko) * 2016-05-31 2023-04-28 엘지디스플레이 주식회사 표시장치
KR102359245B1 (ko) * 2016-07-08 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
US10586495B2 (en) 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN106206456B (zh) * 2016-08-10 2019-08-27 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN106206673B (zh) * 2016-09-09 2019-03-12 深圳市华星光电技术有限公司 Amoled显示装置
CN106229297B (zh) * 2016-09-18 2019-04-02 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
KR102652674B1 (ko) * 2016-10-31 2024-03-29 엘지디스플레이 주식회사 초고 해상도 액정 표시장치
US10191345B2 (en) * 2016-11-01 2019-01-29 Innolux Corporation Display device
US10777619B2 (en) * 2016-11-11 2020-09-15 HotaluX, Ltd. Organic EL device
JP6706570B2 (ja) 2016-12-05 2020-06-10 株式会社Ｊｏｌｅｄ 半導体装置、半導体装置の製造方法および表示装置
KR102565380B1 (ko) 2016-12-07 2023-08-10 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN106531041B (zh) * 2016-12-29 2019-01-22 深圳市华星光电技术有限公司 Oled驱动薄膜晶体管的k值侦测方法
US10249695B2 (en) * 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
KR102324219B1 (ko) * 2017-04-24 2021-11-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN107093609B (zh) * 2017-05-16 2019-10-29 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置以及驱动方法
KR102519087B1 (ko) * 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN107275349A (zh) * 2017-07-18 2017-10-20 深圳市华星光电半导体显示技术有限公司 Amoled器件的阵列基板的制作方法
US20190067402A1 (en) * 2017-08-28 2019-02-28 HKC Corporation Limited Display panel and manufacturing method thereof and display device
US10872570B2 (en) * 2017-08-31 2020-12-22 Lg Display Co., Ltd. Electroluminescent display device for minimizing a voltage drop and improving image quality and driving method thereof
KR102387690B1 (ko) * 2017-09-05 2022-04-15 엘지디스플레이 주식회사 전계 발광 표시 장치
CN109920923B (zh) * 2017-12-13 2020-12-18 京东方科技集团股份有限公司 有机发光二极管器件及制备方法、显示面板、显示装置
KR102104981B1 (ko) 2017-12-19 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR102185116B1 (ko) 2017-12-19 2020-12-01 엘지디스플레이 주식회사 표시 장치
KR102173434B1 (ko) 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
KR102126552B1 (ko) 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR102649752B1 (ko) * 2017-12-22 2024-03-19 엘지디스플레이 주식회사 표시 장치
KR102457997B1 (ko) * 2017-12-29 2022-10-21 엘지디스플레이 주식회사 전계 발광 표시장치
KR102630641B1 (ko) * 2018-01-25 2024-01-30 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
CN108470749A (zh) * 2018-03-07 2018-08-31 深圳市华星光电半导体显示技术有限公司 显示面板及其制造方法
KR102538000B1 (ko) * 2018-03-29 2023-05-31 삼성디스플레이 주식회사 디스플레이 장치
KR20200004482A (ko) * 2018-07-03 2020-01-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조방법
TWI695205B (zh) * 2018-08-10 2020-06-01 友達光電股份有限公司 影像感測顯示裝置以及影像處理方法
KR102531312B1 (ko) * 2018-08-24 2023-05-11 엘지디스플레이 주식회사 표시장치
KR102426708B1 (ko) * 2018-09-07 2022-07-29 삼성디스플레이 주식회사 디스플레이 장치
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置
KR20200039867A (ko) 2018-10-05 2020-04-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109411522A (zh) * 2018-11-06 2019-03-01 京东方科技集团股份有限公司 一种透明显示面板及其制备方法、显示装置
KR20200052782A (ko) * 2018-11-07 2020-05-15 엘지디스플레이 주식회사 표시 장치
CN109270726B (zh) 2018-11-22 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN109671721A (zh) * 2018-12-10 2019-04-23 武汉华星光电半导体显示技术有限公司 显示装置及其制造方法
KR20200098803A (ko) * 2019-02-12 2020-08-21 삼성디스플레이 주식회사 표시 패널
CN110085678A (zh) * 2019-04-18 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示面板和薄膜晶体管的制作方法
CN110085606B (zh) * 2019-05-23 2021-08-27 京东方科技集团股份有限公司 阵列基板及其制备方法
CN110289318A (zh) * 2019-06-27 2019-09-27 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板
WO2021016927A1 (en) * 2019-07-31 2021-02-04 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
US11925010B2 (en) 2019-08-28 2024-03-05 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, display module and manufacture method thereof, and communication device
KR20210070462A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시장치
CN111785734A (zh) * 2020-06-23 2020-10-16 合肥领盛电子有限公司 一种背板系统
CN111969033A (zh) * 2020-08-31 2020-11-20 江苏仕邦柔性电子研究院有限公司 一种柔性oled显示面板和柔性oled显示装置
CN114730738A (zh) * 2020-09-22 2022-07-08 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN112420794B (zh) * 2020-11-18 2023-04-14 京东方科技集团股份有限公司 显示基板和显示装置
CN112582479A (zh) * 2020-12-30 2021-03-30 福建华佳彩有限公司 一种顶栅结构的薄膜晶体管及制作方法
CN112802883A (zh) * 2021-02-05 2021-05-14 厦门天马微电子有限公司 显示面板和显示装置
WO2023024038A1 (zh) * 2021-08-26 2023-03-02 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
KR20230032132A (ko) 2021-08-30 2023-03-07 엘지디스플레이 주식회사 유기 발광 표시 장치
CN117321500A (zh) * 2022-04-29 2023-12-29 京东方科技集团股份有限公司 显示面板以及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383214A (zh) * 2001-04-26 2002-12-04 三星电子株式会社 液晶显示器的多晶硅薄膜晶体管及其制造方法
CN203553175U (zh) * 2013-11-07 2014-04-16 北京京东方光电科技有限公司 一种薄膜晶体管及阵列基板、显示器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423435B (zh) * 2009-01-16 2014-01-11 Innolux Corp 影像顯示系統及其製造方法
TWI604609B (zh) * 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
JP6139187B2 (ja) * 2012-03-29 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
KR102235597B1 (ko) 2014-02-19 2021-04-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383214A (zh) * 2001-04-26 2002-12-04 三星电子株式会社 液晶显示器的多晶硅薄膜晶体管及其制造方法
CN203553175U (zh) * 2013-11-07 2014-04-16 北京京东方光电科技有限公司 一种薄膜晶体管及阵列基板、显示器

Also Published As

Publication number Publication date
CN105390504A (zh) 2016-03-09
US10083990B2 (en) 2018-09-25
US20160064421A1 (en) 2016-03-03
KR20220156500A (ko) 2022-11-25

Similar Documents

Publication Publication Date Title
CN105390504B (zh) 薄膜晶体管基板及使用它的显示装置
KR102461396B1 (ko) 박막 트랜지스터 기판
KR102640220B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102423800B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN106257677B (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
US11107870B2 (en) Thin film transistor substrate having two different types of thin film transistors on the same substrate and display using the same
CN106067466B (zh) 薄膜晶体管基板及其制造方法
CN104867921B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
KR102467574B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN204464286U (zh) 显示装置
CN104867933B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN204464283U (zh) 显示装置
CN104867931B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN204464284U (zh) 显示装置
CN204538024U (zh) 薄膜晶体管基板
CN204464287U (zh) 薄膜晶体管基板
KR102346544B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102454382B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102370322B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102360788B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant