KR102652674B1 - 초고 해상도 액정 표시장치 - Google Patents

초고 해상도 액정 표시장치 Download PDF

Info

Publication number
KR102652674B1
KR102652674B1 KR1020160143999A KR20160143999A KR102652674B1 KR 102652674 B1 KR102652674 B1 KR 102652674B1 KR 1020160143999 A KR1020160143999 A KR 1020160143999A KR 20160143999 A KR20160143999 A KR 20160143999A KR 102652674 B1 KR102652674 B1 KR 102652674B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
gate
electrode
insulating film
thin film
Prior art date
Application number
KR1020160143999A
Other languages
English (en)
Other versions
KR20180049371A (ko
Inventor
이슬
이선화
조성준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160143999A priority Critical patent/KR102652674B1/ko
Priority to TW106137239A priority patent/TWI661255B/zh
Priority to JP2017209316A priority patent/JP6710192B2/ja
Priority to EP17199081.5A priority patent/EP3318924B1/en
Priority to CN201711043295.0A priority patent/CN108020968B/zh
Priority to US15/798,526 priority patent/US10162207B2/en
Publication of KR20180049371A publication Critical patent/KR20180049371A/ko
Priority to JP2019150112A priority patent/JP6907276B2/ja
Application granted granted Critical
Publication of KR102652674B1 publication Critical patent/KR102652674B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Abstract

본 발명은 화소당 보상용 박막 트랜지스터를 더 구비한 초고 해상도 액정 표시장치에 관한 것이다. 본 발명에 의한 초고 해상도 액정 표시장치는, 제1 게이트 배선, 제2 게이트 배선, 데이터 배선, 제2 게이트 전극, 제4 게이트 전극, 십자형 반도체 층, 제1 화소 전극 및 제2 화소 전극을 포함한다. 제1 게이트 배선과 제2 게이트 배선은 서로 이웃하여 배치된다. 데이터 배선은, 제1 게이트 배선 및 상기 제2 게이트 배선과 교차한다. 십자형 반도체 층은, 수직부 및 수평부를 포함한다. 수직부는, 제1 게이트 배선 상부에서 제2 게이트 배선의 하부까지 연장된다. 수평부는, 수직부의 중앙에서 분기하여 제1 게이트 전극 및 제2 게이트 전극을 가로질러 연장된다.

Description

초고 해상도 액정 표시장치{Ultra High Resolution Liquid Crystal Display}
본 발명은 화소당 보상용 박막 트랜지스터를 더 구비한 초고 해상도 액정 표시장치에 관한 것이다. 특히, 본 발명은 화소 구동용 박막 트랜지스터의 온/오프 특성을 보상하기 위한 보상용 박막 트랜지스터를 더 구비한 초고 해상도 액정 표시장치에서 고 개구율을 구현하기 위한 화소 구조에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 발전해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device: ED)와 같은 다양한 평판표시장치가 개발되어 활용되고 있다.
평판표시장치를 구성하는 표시패널(DP)은 매트릭스 방식으로 배열된 화소 영역 내에 할당된 박막 트랜지스터가 배치된 박막 트랜지스터 기판을 포함한다. 예를 들어, 액정표시장치(Liquid Crystal Display Device: LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이러한 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 구분한다.
수직 전계형 액정표시장치는 상 하부 기판에 대향하게 배치된 화소 전극과 공통전극 사이에 형성되는 수직 전계에 의해 TN(Twisted Nematic) 모드의 액정을 구동한다. 이러한 수직전계형 액정표시장치는 개구율이 큰 장점을 가지는 반면, 시야각이 90도 정도로 좁은 단점이 있다.
수평 전계형 액정표시장치는 하부 기판에 평행하게 배치된 화소 전극과 공통전극 사이에 수평 전계를 형성하여 인 플레인 스위치(In Plane Switching: IPS) 모드의 액정을 구동한다. 이러한 IPS 모드의 액정표시장치는 시야각이 160도 정도로 넓은 장점이 있으나, 개구율 및 투과율이 낮은 단점이 있다. 구체적으로 IPS 모드의 액정표시장치는 인 플레인 필드(In Plane Field)를 형성하기 위해서 공통전극과 화소전극간의 간격을 상 하부 기판의 간격보다 넓게 형성하고, 적정한 세기의 전계를 얻기 위해서 공통전극과 화소 전극을 일정한 너비를 갖는 띠 형태로 형성한다. 이와 같은 IPS 모드의 화소 전극 및 공통전극 사이에는 기판과 거의 평행한 전계가 형성되지만, 너비를 갖는 화소 전극 및 공통전극들 상부의 액정에는 전계가 형성되지 않는다. 즉, 화소 전극 및 공통전극 상부에 놓인 액정분자들은 구동되지 않고 초기 배열 상태를 유지한다. 초기상태를 유지하는 액정은 광을 투과시키지 못하여 개구율 및 투과율을 저하하는 요인이 된다.
이러한 IPS 모드의 액정표시장치의 단점을 개선하기 위해 프린지 필드(Fringe Field)에 의해 동작하는 프린지 필드 스위칭(Fringe Field Switching: FFS) 방식의 액정표시장치가 제안되었다. FFS 타입의 액정표시장치는 각 화소 영역에 절연막을 사이에 둔 공통전극과 화소 전극을 구비하고, 그 공통전극과 화소 전극의 간격을 상 하부 기판의 간격보다 좁게 형성하여 공통전극과 화소 전극 상부에 포물선 형태의 프린지 필드를 형성하도록 만든다. 프린지 필드에 의해 상 하부 기판 사이에 개재된 액정 분자들은 모두 동작함으로써 개구율 및 투과율이 향상된 결과를 얻을 수 있다.
도 1은 종래의 프린지 필드 방식의 액정표시장치에 포함된 산화물 반도체 층을 갖는 평판형 표시패널을 구성하는 박막 트랜지스터(Thin Film Transistor: TFT) 기판을 나타내는 평면도이다. 도 2는 도 1에 도시한 평판표시장치의 박막 트랜지스터 기판에서 절취선 I-I'선을 따라 자른 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(SUB) 위에 게이트 절연막(GI)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL)과, 그 교차부마다 형성된 박막 트랜지스터(T)를 구비한다. 그리고 게이트 배선(GL)과 데이터 배선(DL)의 교차 구조에 의해 화소 영역이 정의된다. 이 화소 영역에는 프린지 필드를 형성하도록 제2 보호막(PAS2)을 사이에 두고 형성된 화소 전극(PXL)과 공통전극(COM)을 구비한다. 화소 전극(PXL)은 화소 영역에 대응하는 대략 장방형의 모양을 갖고, 공통전극(COM)은 평행한 다수 개의 띠 모양으로 형성할 수 있다.
공통전극(COM)은 게이트 배선과 나란하게 배열된 공통 배선(CL)과 접속된다. 공통전극(COM)은 공통 배선(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다.
박막 트랜지스터(T)는 게이트 배선(GL)의 게이트 신호에 응답하여 데이터 배선(DL)의 화소 신호가 화소 전극(PXL)에 충전되어 유지하도록 한다. 이를 위해, 박막 트랜지스터(T)는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기 된 소스 전극(S), 소스 전극(S)과 대향하며 화소 전극(PXL)과 접속된 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 반도체 채널 층(A)을 포함한다.
특히, 반도체 층(SE)은 다결정 실리콘(Poly-Silicon) 물질로 형성하는 데, 게이트 전극(G)과 동일한 모양으로 중첩하는 다결정 실리콘 물질이 반도체 채널 층(A)으로 정의된다. 그리고 다결정 실리콘 물질 중 반도체 채널 층(A) 영역을 제외한 부분은 플라즈마 처리로 도체화되어 소스 콘택홀(SH)과 드레인 콘택홀(DH)을 통해 각각 소스 전극(S) 및 드레인 전극(D)과 접촉된다. 즉, 다결정 실리콘 반도체 층(SE)은 소스 전극(S)과 접촉하는 소스 영역(SA), 드레인 전극(D)과 접촉하는 드레인 영역(DA), 그리고 소스 영역(SA)과 드레인 영역(DA) 사이에서 게이트 전극(G)과 완전히 중첩하는 반도체 채널 층(A)으로 구분된다.
프린지 필드 스위칭 방식에서는 화소 전극(PXL)과 공통 전극(COM)이 중첩하는 구조를 갖는다. 이 중첩한 영역에서 보조 용량이 형성된다. 프린지 필드를 구성하고, 보조 용량을 충분히 충진하기 위해서는 고 용량의 박막 트랜지스터를 필요로 한다. 따라서, 프린지 필드 방식에서는 탑 게이트(Top Gate) 구조를 갖는 다결정 실리콘 반도체 물질을 포함하는 박막 트랜지스터를 사용하는 것이 바람직하다.
도 2를 더 참조하여, 탑 게이트 구조를 갖는 다결정 실리콘 반도체 물질을 포함하는 박막 트랜지스터의 구조를 설명한다. 기판(SUB) 위에서 반도체 층(SE)이 먼저 형성된다. 반도체 층(SE) 위에, 게이트 절연막(GI)이 전면 도포된다. 게이트 절연막(GI) 위에서 반도체 층(SE)의 중앙부인 반도체 채널 층(A)과 중첩하는 게이트 전극(G)이 형성된다.
게이트 전극(G) 위에는 기판(SUB) 전체를 덮는 중간 절연막(IN)이 도포된다. 중간 절연막(IN) 및 게이트 절연막(GI)을 관통하여 반도체 층(SE)의 소스 영역(SA)과 드레인 영역(DA)을 개방하는 소스 콘택홀(SH) 및 드레인 콘택홀(DH)이 형성된다. 그리고 중간 절연막(IN) 위에는 소스 콘택홀(SH)을 통해 소스 영역(SA)과 접촉하는 소스 전극(S) 및 드레인 콘택홀(DH)을 통해 드레인 영역(DA)과 접촉하는 드레인 전극(D)이 형성된다.
이와 같이 형성된 탑 게이트 형 박막 트랜지스터(T)가 형성된 기판(SUB) 위의 전체 면에는 제1 보호막(PAS1)이 도포된다. 그리고 제1 보호막(PAS1)을 관통하여 드레인 전극(D)의 일부를 노출하는 화소 콘택홀(PH)이 형성된다.
화소 전극(PXL)은 제1 보호막(PAS1) 위에서 화소 콘택홀(PH)을 통해 드레인 전극(D)과 접속한다. 한편, 공통전극(COM)은 화소 전극(PXL)을 덮는 제2 보호막(PAS2)을 사이에 두고 화소 전극(PXL)과 중첩되게 형성된다. 이와 같은 화소 전극(PXL)과 공통 전극(COM) 사이에서 프린지 필드형 전계를 형성한다. 또한, 화소 전극(PXL)과 공통 전극(COM)이 중첩된 영역에서는 보조 용량이 형성된다. 프린지 필드형 전계에 의해 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그리고 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라져 계조를 구현한다.
다결정 실리콘 반도체 물질을 포함하는 박막 트랜지스터의 특성상 오프 전류(Off-Current) 특성을 열화되는 문제가 있다. 구동 박막 트랜지스터에서 열화된 오프 특성을 보상하기 위해서는 보상용 박막 트랜지스터를 더 구비하는 것이 필요하다.
이하, 도 3을 참조하여, 보상용 박막 트랜지스터를 더 구비한 액정 표시장치의 경우를 설명한다. 도 3은 종래 기술에 의한 보상 박막 트랜지스터를 구비한 액정 표시장치용 박막 트랜지스터 기판을 나타내는 평면도이다.
보상용 박막 트랜지스터를 더 구비한 종래 기술에 의한 박막 트랜지스터 기판은 하부 기판(SUB) 위에 게이트 절연막(GI)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL)에 의해 화소 영역이 정의된다. 화소 영역에는 프린지 필드를 형성하도록 제2 보호막(PAS2)을 사이에 두고 형성된 화소 전극(PXL)과 공통전극(COM)을 구비한다. 화소 전극(PXL)은 화소 영역에 대응하는 대략 장방형의 모양을 갖고, 공통전극(COM)은 평행한 다수 개의 띠 모양으로 형성할 수 있다.
각 화소 영역에는 박막 트랜지스터(T1)가 하나씩 배치된다. 또한, 박막 트랜지스터(T1)에는 오프-전류 특성을 보완하기 위한 보상 박막 트랜지스터(T2)가 배치된다. 박막 트랜지스터(T1)의 드레인 전극(D1)은 보상 박막 트랜지스터(T2)의 소스 전극(S2)과 연결된다.
직렬로 연결된 박막 트랜지스터(T1)와 보상 박막 트랜지스터(T2)를 포함하는 박막 트랜지스터 기판의 구조를 좀 더 구체적으로 설명한다. 기판(SUB) 위에 가로 방향으로 진행하는 게이트 배선(GL)들과 세로 방향으로 진행하는 데이터 배선(DL)들이 교차하는 구조로 매트릭스 방식의 화소 영역이 정의된다.
박막 트랜지스터(T1)의 제1 게이트 전극(G1)은 게이트 배선(GL)에서 화소 영역의 반대 쪽으로 분기한 구조를 갖는다. 박막 트랜지스터(T1)의 제1 소스 전극(S1)은 데이터 배선(DL)에서 화소 영역으로, 특히 제1 게이트 전극(G1)을 향해 분기한 구조를 갖는다. 박막 트랜지스터(T1)의 반도체 층(SE)은 제1 소스 전극(S1)에 연결되고, 제1 게이트 전극(G1)을 가로질러 연장된다. 박막 트랜지스터(T1)의 제1 드레인 전극(D1)은 별도의 전극으로 형성하지 않고, 제1 소스 전극(S1)과 접촉하는 반도체 층(SE)의 제1 소스 영역(SA1)에서 연장되어 제1 게이트 전극(G1)을 중심으로 대향하는 영역인 제1 드레인 영역(DA1)이 제1 드레인 전극(D1)이 된다.
보상 박막 트랜지스터(T2)의 제2 게이트 전극(G2)은 별도로 형성하지 않고, 게이트 배선(DL)의 일부분을 제2 게이트 전극(G2)으로 사용한다. 보상 박막 트랜지스터(T2)의 제2 소스 전극(S2)도 별도로 형성하지 않고, 반도체 층(SE)의 제1 드레인 영역(DA1)에서 연장된 영역인 제2 소스 영역(SA2)을 제2 소스 전극(S2)으로 사용한다. 보상 박막 트랜지스터(T2)의 제2 드레인 전극(D2)은 반도체 층(SE)에서 연장되어 제2 게이트 전극(G2)을 중심으로 제2 소스 영역(SA2)과 대향하는 영역인 제2 드레인 영역(DA2)에 연결된다.
박막 트랜지스터(T1)와 보상 박막 트랜지스터(T2)를 직렬로 연결하기 위해서, 박막 트랜지스터(T1)의 제1 게이트 전극(G1)은 해당 화소의 아래에 배치된 화소 영역으로 돌출된 구조를 갖는다. 그리고 반도체 층(SE)은 아래 화소 영역에서 제1 게이트 전극(G1)과 중첩한 후, 연속해서 게이트 배선(GL)과 중첩하고, 해당 화소 영역 내까지 연장되도록 배치된다. 보상 박막 트랜지스터(T2)의 제2 드레인 전극(D2)은 화소 영역 내에 형성된 화소 전극(PXL)과 연결된다.
화소 전극(PXL)은 보호막을 사이에 두고 공통 전극(COM)과 중첩하는 구조를 갖는다. 공통전극(COM)은 게이트 배선(GL)과 나란하게 배열된 공통 배선(CL)과 접속된다. 공통전극(COM)은 공통 배선(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다. 이와 같은 화소 전극(PXL)과 공통 전극(COM) 사이에서 프린지 필드형 전계를 형성한다. 또한, 화소 전극(PXL)과 공통 전극(COM)이 중첩된 영역에서는 보조 용량이 형성된다. 프린지 필드형 전계에 의해 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그리고 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라져 계조를 구현한다.
300PPI 정도의 해상도 액정 표시장치에서는 화소 영역의 크기가 큰 편이어서, 박막 트랜지스터(T1)와 보상 박막 트랜지스터(T2)가 화소 영역에서 차지하는 비율이 그리 크지 않다. 특히, 보조 용량을 따로 구성하지 않고, 화소 전극(PXL)과 공통 전극(COM)이 중첩되어 보조 용량을 형성하는 프린지 필드 스위칭 방식의 액정 표시장치에서는 개구 영역이 충분히 확보된다. 따라서, 보상 박막 트랜지스터(T2)의 크기로 인해 줄어드는 개구 영역의 비율이 크게 문제되지 않는다.
보상 박막 트랜지스터를 더 구비한 구조를 300PPI 정도의 해상도용 액정 표시장치에 적용하기 위해, 도 3에 도시한 바와 같이, 보상 박막 트랜지스터(T2)의 제2 게이트 전극(G2)을 별도로 형성하지 않고 게이트 배선(GL)을 이용하여 구성하였다. 그 결과, 박막 트랜지스터(T1)와 보상 박막 트랜지스터(T2)가 화소 영역에서 차지하는 면적을 어느 정도 줄일 수 있었다. 이러한 구조에서는, 300PPI 전후의 해상도에서는 어느 정도 개구율을 확보할 수 있지만, 300PPI 이상의 고 해상도 액정 표시장치에서는 좀 더 개구율을 확보할 필요성이 있다.
300PPI 이상의 고 해상도 혹은 500PPI 이상의 초고 해상도용 액정 표시장치에서는 화소 영역의 크기가 이보다 낮은 해상도용에 비해서 확연히 줄어든다. 반면에, 박막 트랜지스터들(T1, T2)의 크기는, 특성을 유지하기 위해서는, 줄어드는 화소 영역에 비례하여 줄인 크기를 가질 수 없다. 즉, 고 해상도 혹은 초고 해상도를 구현하기 위한 화소 구조에서는, 화소 면적에서 박막 트랜지스터들(T1, T2) 차지하는 면적 비율이 점점 커진다. 박막 트랜지스터들(T1, T2)이 차지하는 영역은 비 투과 영역이므로, 고 해상도 및 초고 해상도에서는 개구율 감소에 중요한 원인이 된다. 300PPI 이상의 고 해상도 혹은 500PPI 이상의 초고 해상도용 액정 표시장치를 위한 박막 트랜지스터 기판은 화소 면적당 개구 영역의 비율을 좀 더 높일 수 있는 새로운 구조가 절실히 요구되고 있다.
본 발명의 목적은, 상기 종래 기술에 의한 문제점을 극복하기 위한 것으로서, 다결정 실리콘 반도체 물질을 구비한 박막 트랜지스터의 오프-전류 특성을 보완하기 위한 보상 박막 트랜지스터를 구비한 액정 표시장치를 제공하는 데 있다. 특히, 본 발명은 500PPI(Pixel Per Inch) 이상의 초고 해상도를 구현하고, 다결정 실리콘 반도체 층을 갖는 보상 박막 트랜지스터를 구비하고, 고 개구율을 확보하기 위한 화소 구조를 갖는 액정 표시장치를 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위한 본 발명에 의한 초고 해상도 액정 표시장치는, 기판, 게이트 배선, 제1 게이트 절연막, 제1 반도체 층, 제2 게이트 절연막, 제2 반도체 층, 중간 절연막, 데이터 배선 및 드레인 전극을 포함한다. 게이트 배선은, 기판 위에 배치된다. 제1 게이트 절연막, 게이트 배선을 덮는다. 제1 반도체 층은, 제1 게이트 절연막 위에서 게이트 배선을 가로질러 배치된다. 제2 게이트 절연막은, 제1 반도체 층을 덮는다. 제2 반도체 층은, 제2 게이트 절연막 위에서 게이트 배선을 가로질러 배치된다. 중간 절연막은, 제2 반도체 층을 덮는다. 데이터 배선은, 중간 절연막 위에서 제1 반도체 층과 연결된다. 드레인 전극은, 중간 절연막 위에서 제2 반도체 층과 연결된다.
일례로, 평탄화 막, 공통 전극, 보호막 그리고 화소 전극을 더 포함한다. 평탄화 막은, 데이터 배선 및 드레인 전극을 덮는다. 공통 전극은, 평탄화 막 위에 형성된다. 보호막은, 공통 전극을 덮는다. 화소 전극은, 보호막 위에서 드레인 전극과 연결된다.
일례로, 제1 반도체 층은, 데이터 배선에 연결된 제1 소스 영역, 게이트 배선과 중첩하는 제1 채널 영역, 그리고 제1 채널 영역을 기준으로 제1 소스 영역과 대향하는 제1 드레인 영역을 포함한다.
일례로, 제2 반도체 층은, 제1 드레인 영역에 연결된 제2 소스 영역, 게이트 배선과 중첩하는 제2 채널 영역, 그리고 제2 채널 영역을 기준으로 제2 소스 영역과 대향하는 제2 드레인 영역을 포함한다.
일례로, 제1 반도체 층은, 데이터 배선과 중첩하는 선분 형상을 갖는다. 제2 반도체 층은, 제1 반도체 층과 중첩하는 선분 형상을 갖는다.
일례로, 드레인 전극은, 데이터 배선 및 게이트 배선과 중첩하여 연결된 L자 형상을 갖는다.
일례로, 제1 반도체 층은, 데이터 배선과 중첩하는 선분 형상을 갖는다. 제2 반도체 층은, 제1 반도체 층을 회피하는 사선 선분 형상을 갖는다.
일례로, 제1 반도체 층과 상기 제2 반도체 층은, 두 개의 선분들이 V자 형상으로 직렬 연결된다.
일례로, 드레인 전극은, 제2 드레인 영역에서 게이트 배선으로 연장된 형상을 갖는다.
또한, 본 발명에 의한 초고 해상도 액정 표시장치는, 기판, 제1 반도체 층, 절연막, 제2 반도체 층, 게이트 전극, 소스 전극 및 드레인 전극을 포함한다. 제1 반도체 층은, 기판 위에 배치된다. 절연막은, 제1 반도체 층을 덮는다. 제2 반도체 층은, 절연막 위에 배치된다. 게이트 전극은, 제1 반도체 층 및 제2 반도체 층과 중첩한다. 소스 전극은, 제1 반도체 층의 제1 영역에 연결된다. 드레인 전극은, 제2 반도체 층의 제2 영역에 연결된다. 제1 반도체 층의 제2 영역은, 제1 반도체 층의 제1 영역과 연결된다.
일례로, 게이트 절연막 및 중간 절연막을 더 포함한다. 게이트 절연막은, 제1 반도체 층 하부에 배치된다. 중간 절연막은, 제2 반도체 층을 덮는다. 게이트 전극은, 게이트 절연막 아래에 배치된다. 소스 전극 및 드레인 전극은, 중간 절연막 위에 배치된다.
일례로, 절연막은, 제1 절연막 및 제2 절연막이 적층되어 있다. 게이트 전극은, 제1 절연막과 제2 절연막 사이에 배치된다. 소스 전극 및 드레인 전극은, 중간 절연막 위에 배치된다.
일례로, 중간 절연막은, 제1 절연막 및 제2 절연막이 적층되어 있다. 게이트 전극은, 제1 절연막과 제2 절연막 사이에 배치된다. 소스 전극 및 드레인 전극은 제2 절연막 위에 배치된다.
일례로, 일례로, 평탄화 막, 공통 전극, 보호막 그리고 화소 전극을 더 포함한다. 평탄화 막은, 데이터 배선 및 드레인 전극을 덮는다. 공통 전극은, 평탄화 막 위에 형성된다. 보호막은, 공통 전극을 덮는다. 화소 전극은, 보호막 위에서 드레인 전극과 연결된다.
본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 각 화소에 보상용 박막 트랜지스터를 더 구비함으로써, 다결정 실리콘 반도체 물질을 포함하는 박막 트랜지스터의 오프-전류 특성을 보상하여, 양질의 화상 품질을 구현할 수 있다. 본 발명에 의한 액정 표시장치는, 보상 박막 트랜지스터를 구비할 때 발생할 수 있는 개구율 저하를 최소한으로 하기 위한 화소 구조를 갖는다. 따라서, 500PPI 이상의 초고 해상도를 구현하더라도, 고 개구율을 확보할 수 있다는 장점이 있다.
도 1은 종래의 프린지 필드 방식의 액정 표시장치에 포함된 산화물 반도체 층을 갖는 평판형 표시패널을 구성하는 박막 트랜지스터 기판을 나타내는 평면도.
도 2는 도 1에 도시한 평판표시장치의 박막 트랜지스터 기판에서 절취선 I-I'선을 따라 자른 단면도.
도 3은 종래 기술에 의한 보상 박막 트랜지스터를 구비한 액정 표시장치용 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 4는 본 발명의 제1 실시 예에 의한 보상 박막 트랜지스터를 구비한 액정 표시장치용 박막 트랜지스터 기판을 나타내는 평면도.
도 5는 도 4에 도시한 평판 표시장치의 박막 트랜지스터 기판에서 절취선 II-II' 선을 따라 자른 단면도.
도 6은 본 발명의 제2 실시 예에 의한 보상 박막 트랜지스터를 구비한 액정 표시장치용 박막 트랜지스터 기판을 나타내는 평면도.
도 7은 도 6에 도시한 평판 표시장치의 박막 트랜지스터 기판에서 절취선 III-III' 선을 따라 자른 단면도.
도 8은 본 발명의 제3 실시 예에 의한 보상 박막 트랜지스터를 구비한 액정 표시장치용 박막 트랜지스터 기판을 나타내는 평면도.
도 9는 도 8에 도시한 평판 표시장치의 박막 트랜지스터 기판에서 절취선 IV-IV' 선을 따라 자른 단면도.
도 10은 본 발명의 제4 실시 예에 의한 보상 박막 트랜지스터를 구비한 액정 표시장치용 박막 트랜지스터 기판을 나타내는 단면도.
도 11은 본 발명의 제5 실시 예에 의한 보상 박막 트랜지스터를 구비한 액정 표시장치용 박막 트랜지스터 기판을 나타내는 단면도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
<제1 실시 예>
이하, 도 4 및 5를 참조하여, 본 발명의 제1 실시 예에 대하여 설명한다. 도 4는 본 발명의 제1 실시 예에 의한 보상 박막 트랜지스터를 구비한 액정 표시장치용 박막 트랜지스터 기판을 나타내는 평면도이다. 도 5는 도 4에 도시한 평판 표시장치의 박막 트랜지스터 기판에서 절취선 II-II' 선을 따라 자른 단면도이다. 도 4 및 5는 보상 박막 트랜지스터를 포함하면서, 400PPI 정도의 고 해상도 액정 표시장치를 구현하기 위한 박막 트랜지스터 기판을 나타내는 도면들이다.
본 발명의 제1 실시 예에 의한, 박막 트랜지스터 기판은 하부 기판(SUB) 위에 중간 절연막(IN)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL)에 의해 화소 영역이 정의된다. 화소 영역에는 프린지 필드를 형성하도록 제2 보호막(PAS2)을 사이에 두고 형성된 화소 전극(PXL)과 공통전극(COM)을 구비한다. 공통전극(COM)은 화소 영역의 대부분을 모두 덮도록 형성되고, 화소 전극(PXL)은 평행한 다수 개의 띠 모양으로 형성될 수 있다. 400PPI 정도의 고 해상도용 박막 트랜지스터 기판에서는 화소의 크기가 상당히 작아진다. 따라서, 화소 전극(PXL)이 두 세개 정도의 선분들로만 이루어질 수도 있다.
각 화소 영역에는 구동 박막 트랜지스터(T1)가 하나씩 배치된다. 또한, 구동 박막 트랜지스터(T1)에는 오프-전류 특성을 보완하기 위한 보상 박막 트랜지스터(T2)가 배치된다. 구동 박막 트랜지스터(T1)의 드레인 전극(D1)은 보상 박막 트랜지스터(T2)의 소스 전극(S2)과 연결된다.
직렬로 연결된 구동 박막 트랜지스터(T1)와 보상 박막 트랜지스터(T2)를 포함하는 박막 트랜지스터 기판의 구조를 좀 더 구체적으로 설명한다. 기판(SUB) 위에 가로 방향으로 진행하는 게이트 배선(GL)들과 세로 방향으로 진행하는 데이터 배선(DL)들이 교차하는 구조로 매트릭스 방식의 화소 영역이 정의된다.
제1 실시 예에서는, 화소 영역에서 발광 영역의 비율을 높이기 위해, 게이트 전극을 게이트 배선에서 분기한 형태로 형성하지 않고, 게이트 배선의 일부를 이용하여 형성한다. 즉, 반도체 층(SE)을 게이트 배선(GL)과 중첩하도록 형성함으로써 박막 트랜지스터를 구성한다.
예를 들어, 반도체 층(SE)을 데이터 배선(DL)의 일부와 접촉하면서, 데이터 배선(DL)과 중첩하여 연장되어, 게이트 배선(GL)과 교차하도록 연장된다. 그러면, 게이트 배선(GL) 및 데이터 배선(DL)과 중첩하는 반도체 층(SE)의 일부가 구동 박막 트랜지스터(T1)의 채널 층(A1)으로 정의된다. 그리고 게이트 배선(GL)과 평행하게 게이트 배선(GL)의 아래에 정의된 화소 영역으로 꺾어진 후, 데이터 배선(DL)과 평행하게 연장되어 게이트 배선(GL)과 다시 중첩하면서 게이트 배선(GL)의 위에 정의된 화소 영역으로 연장된다. 그러면, 게이트 배선(GL)과 중첩되는 반도체 층(SE)의 타부가 보상 박막 트랜지스터(T2)의 채널 층(A2)으로 정의된다.
좀 더 상세히 설명한다. 기판(SUB) 위에 반도체 층(SE)이 형성되어 있다. 반도체 층(SE)은 나중에 형성될 데이터 배선(DL)의 일부를 따라서 진행하는 제1 수직 선분부(VS1)를 갖는다. 제1 수직 선분부(VS1)는 나중에 형성될 게이트 배선(GL)을 중심으로 윗단 화소 영역에서 아랫단 화소 영역까지 연장되어 배치된다. 반도체 층(SE)은 제1 수직 선분부(VS1)의 아래 끝단부에서 아랫단 화소 영역으로 꺾이어 연장된 수평 선분부(HS)를 갖는다. 그리고, 반도체 층(SE)은 수평 선분부(HS)의 아랫단 화소 영역에서 게이트 배선(GL)을 타고 넘어 윗단 화소 영역으로 연장된 제2 수직 선분부(VS2)를 갖는다.
반도체 층(SE)이 형성된 기판(SUB) 전체 표면 위에는, 게이트 절연 물질과 게이트 금속물질을 도포하고 패턴하여 형성된, 게이트 절연막(GI) 및 게이트 배선(GL)이 배치된다. 특히, 게이트 배선(GL)은, 각 화소당, 반도체 층(SE)과 교차하는 영역이 두 부분을 갖는다. 이렇게 반도체 층(SE)과 중첩하는 게이트 배선(GL)의 부분들을 편의상 게이트 전극(G1, G2)으로 정의한다. 반도체 층(SE)의 제1 수직 선분부(VS1)와 중첩하는 게이트 배선(GL)은 구동 박막 트랜지스터의 게이트 전극(G1)으로 정의된다. 또한, 반도체 층(SE)의 제2 수직 선분부(VS2)와 중첩하는 게이트 배선(GL)은 보상 박막 트랜지스터의 게이트 전극(G2)으로 정의된다
반도체 층(SE)은 게이트 절연막(GI) 및 게이트 배선(GL)과 중첩하는 영역과 그렇지 않고 노출되는 영역으로 구분된다. 게이트 배선(GL)과 중첩하지 않고 노출된 영역에는 불순물을 주입하여 도체화할 수 있다. 그 결과, 게이트 배선(GL)과 중첩하는 반도체 층(SE)은 채널 영역(A1, A2)으로 정의된다. 즉, 구동 게이트 전극(G1)과 중첩하는 반도체 층(SE)은 구동 박막 트랜지스터 채널 영역(A1)으로, 보상 게이트 전극(G2)과 중첩하는 반도체 층(SE)은 보상 박막 트랜지스터 채널 영역(A2)으로 정의된다.
게이트 전극들(G1, G2)을 포함하는 게이트 배선(GL)이 형성된 기판(SUB) 전체 표면 위에는 중간 절연막(IN)이 도포되어 있다. 이때, 게이트 배선(GL)이 형성되지 않은 도체화된 반도체 층(SE)의 영역들은 소스 영역 및 드레인 영역으로 정의된다. 구체적으로 설명하면, 구동 박막 트랜지스터 채널 영역(A1)의 일측부이며 반도체 층(SE)의 시작부는 구동 박막 트랜지스터 소스 영역(SA1)으로, 구동 박막 트랜지스터 채널 영역(A1)의 타측부는 구동 박막 트랜지스터 드레인 영역(DA1)으로 정의된다. 한편, 보상 박막 트랜지스터 채널 영역(A2)의 일측부이며, 구동 박막 트랜지스터 드레인 영역(D1)에서 연장된 부분은 보상 박막 트랜지스터 소스 영역(SA2)으로, 보상 박막 트랜지스터 채널 영역(A2)의 타측부는 보상 박막 트랜지스터 드레인 영역(DA2)으로 정의된다. 특히, 구동 박막 트랜지스터 드레인 영역(DA1)과 보상 박막 트랜지스터 소스 영역(SA2)은 반도체 층(SE)의 수평 선분부(HS)를 구성한다.
중간 절연막(IN)에는, 구동 박막 트랜지스터 소스 영역(SA1)의 일부를 노출하는 소스 콘택홀(SH)과, 보상 박막 트랜지스터 드레인 영역(DA2)의 일부를 노출하는 드레인 콘택홀(DH)을 구비한다. 중간 절연막(IN) 위에는 소스-드레인 금속 물질로 형성된 데이터 배선(DL)이 배치되어 있다. 데이터 배선(DL)은 게이트 배선(GL)과 직교하도록 배치된다. 특히, 화소 영역에서 비 표시 영역의 비율을 줄이기 위해, 소스 전극을 별도로 형성하지 않고, 데이터 배선(DL)의 일부를 소스 전극으로 활용한다. 즉, 소스 콘택홀(SH)을 통해 노출된 반도체 층(SE)의 구동 박막 트랜지스터 소스 영역(SA1)과 접촉하는 데이터 배선(DL)의 일부가 구동 박막 트랜지스터 소스 전극(S1)이 된다. 한편, 드레인 콘택홀(DH)을 통해서 노출된 반도체 층(SE)의 보상 박막 트랜지스터 드레인 영역(DA2)과 접촉하는 드레인 전극(D2)은 별도로 배치된다. 드레인 전극(D2)은 화소 영역에서 하단부에 일정한 크기를 갖고 형성되어 있다.
그 후, 구동 박막 트랜지스터(T1) 및 보상 박막 트랜지스터(T2)를 덮는 제1 보호막(PAS1)이 기판(SUB) 전체 표면에 도포되어 있다. 제1 보호막(PAS1) 위에는 기판(SUB) 전체 표면 대부분을 덮도록 공통 전극(COM)이 배치된다. 공통 전극(COM)의 면 저항을 낮추며, 하부에 배치된 박막 트랜지스터들(T1, T2) 및 각종 배선들과의 전기적 간섭을 차폐할 수 있도록 가급적 기판(SUB) 전체 면적의 대부분을 덮는 구조를 갖는 것이 바람직하다. 공통 전극(COM) 위에는 화소 전극(PXL)을 형성하여야 하는데, 화소 전극(PXL)과 보상 박막 트랜지스터 드레인 전극(D2)을 연결하기 위한 화소 콘택홀(PH) 부분을 제외한 거의 모든 영역을 덮도록, 공통 전극(COM)을 형성하는 것이 바람직하다.
공통 전극(COM) 위에는 기판(SUB) 전체 표면을 덮는 제2 보호막(PAS2)이 도포되어 있다. 제2 보호막(PAS2) 및 제1 보호막(PAS1)의 일부를 제거하여 보상 박막 트랜지스터 드레인 전극(D2) 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다. 화소 콘택홀(PH)은 드레인 콘택홀(DH)로부터 화소 영역 내측으로 일정 거리 이격한 위치에 형성된다. 제2 보호막(PAS2) 위에는 화소 콘택홀(PH)을 통해 보상 박막 트랜지스터 드레인 전극(D2)과 연결되는 화소 전극(PXL)이 형성되어 있다. 공통 전극(COM)과 화소 전극(PXL) 사이에 프린지 필드를 형성하도록 하기 위해, 화소 전극(PXL)은 다수 개의 선분 형태로 형성하는 것이 바람직하다.
본 발명의 제1 실시 예에 의한 박막 트랜지스터 기판은, 300 내지 400PPI 정도의 고 해상도용 액정 표시장치에 적용할 수 있다. 400PPI 전후의 고 해상도를 구현하기 위해서는 화소 영역의 크기가 상당히 작아진다. 예를 들어, 화소 전극(PXL)을 구성하는 선분은 2개 혹은 3개의 수직 선분들을 구비할 수 있다.
제1 실시 예에 의한 박막 트랜지스터 기판의 구조는 화소 영역 내에서 비 표시 영역이 차지하는 비율을 줄여서 고 해상도용 액정표시장치에 적용할 수 있었다. 그러나 제1 실시 예와 같은 구동 박막 트랜지스터에 직렬로 연결된 보상 박막 트랜지스터를 더 구비한 박막 트랜지스터 기판을 500PPI 이상의 초고 해상도용 액정 표시장치에 그대로 적용하는 데에는 충분하지 않다. 500PPI을 넘어 800PPI 정도의 초고 해상도 액정 표시장치에 적용할 수 있도록 비 표시 영역의 비율을 극소화한 박막 트랜지스터 기판의 구조가 필요하다. 이하의 설명에서는 제1 실시 예에서 제시한 기본 개념을 더욱 확장하여 비 표시 영역을 극소화함으로써 500 내지 800PPI 정도의 초고 해상도를 구현할 수 있는 박막 트랜지스터 기판의 구조를 제안한다.
<제2 실시 예>
이하, 도 6 및 7을 참조하여, 본 발명의 제2 실시 예를 설명한다. 도 6은 본 발명의 제2 실시 예에 의한 보상 박막 트랜지스터를 구비한 액정 표시장치용 박막 트랜지스터 기판을 나타내는 평면도이다. 도 7은 도 6에 도시한 평판 표시장치의 박막 트랜지스터 기판에서 절취선 III-III' 선을 따라 자른 단면도이다.
도 6을 참조하면, 제2 실시 예에 의한 박막 트랜지스터 기판은, 기판(SUB) 위에 배치된 게이트 배선(GL) 및 데이터 배선(DL)을 포함한다. 게이트 배선(GL)은 기판(SUB)의 가로 방향으로 평행하게 배치된다. 데이터 배선(DL)은 게이트 배선(GL)을 가로 질러 기판(SUB)의 세로 방향으로 진행한다.
다수 개의 데이터 배선(DL)들과 다수 개의 게이트 배선(GL)들이 교차하는 구조로 만들어지는 행렬 방식의 사각형 영역이 화소 영역으로 정의된다. 각 화소 영역에는 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 및 화소 전극(PXL)이 배치된다. 여기서, 제1 및 제2 박막 트랜지스터(T1 및 T2) 중 어느 하나는 보상용 박막 트랜지스터이고, 다른 하나는 화소 전극(PXL)에 구동 전압을 공급하는 박막 트랜지스터이다.
데이터 배선(DL)에서 게이트 배선(GL)과 교차하는 부분에 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)들이 배치되어 있다. 특히, 제1 박막 트랜지스터(T1)는, 게이트 배선(GL)을 가로지르는 선분 형상의 제1 반도체 층(SE1)을 구비한다. 또한, 제2 박막 트랜지스터(T2)도 게이트 배선(GL)을 가로지르는 선분 형상의 제2 반도체 층(SE2)을 구비한다. 제1 반도체 층(SE1)과 제2 반도체 층(SE2)은 서로 중첩되어 있을 수 있다.
좀 더 상세히 설명하면, 제1 반도체 층(SE1)은, 데이터 배선(DL)과 중첩하는 수직 선분 형상을 갖는다. 제1 반도체 층(SE1)은, 게이트 배선(GL)의 상변에서 시작하여, 게이트 배선(GL)을 가로지르고, 게이트 배선(GL)의 하변에서 끝나는 수직 선분 형상을 갖는다. 특히, 게이트 배선(GL)의 상변에 배치된 일측 끝단은 데이터 배선(DL)과 연결되어 있다.
제1 반도체 층(SE1)에서 게이트 배선(GL)과 중첩하는 영역은 제1 채널 영역(A1)이 된다. 제1 채널 영역(A1)에서 게이트 배선(GL) 상부측으로 연장된 영역은 제1 소스 영역(SA1)이 된다. 제1 소스 영역(SA1)과 접촉하는 데이터 배선(DL)의 일부는 소스 전극(S)이 된다. 즉, 소스 전극(S)은 데이터 배선(DL)에서 분기하는 형상을 갖지 않고, 데이터 배선(DL)의 일부가 소스 전극(S)으로 기능을 한다. 제1 채널 영역(A1)에서 게이트 배선(GL) 하부측으로 연장된 영역을 제1 드레인 영역(DA1)이 된다. 제1 박막 트랜지스터(T1)는, 소스 전극(S), 제1 소스 영역(SA1), 제1 채널 영역(A1), 제1 게이트 전극(G1) 및 제1 드레인 영역(DA1)을 포함한다.
제2 반도체 층(SE2)도 데이터 배선(DL)과 중첩하는 수직 선분 형상을 갖는다. 제2 반도체 층(SE2)은, 게이트 배선(GL)의 하변에서 시작하여, 게이트 배선(GL)을 가로지르고, 게이트 배선(GL)의 상변에서 끝나는 수직 선분 형상을 갖는다.
제2 반도체 층(SE2)에서 게이트 배선(GL)과 중첩하는 영역은 제2 채널 영역(A2)이 된다. 제2 채널 영역(A2)에서 게이트 배선(GL) 하부측으로 연장된 영역은 제2 소스 영역(SA2)이 된다. 제2 채널 영역(A2)에서 게이트 배선(GL) 상부측으로 연장된 영역은 제2 드레인 영역(DA2)이 된다. 제2 드레인 영역(DA2)은 드레인 전극(D)과 연결된다. 제2 박막 트랜지스터(T2)는, 제2 소스 영역(SA2), 제2 채널 영역(A2), 제2 게이트 전극(G2), 제2 드레인 영역(DA2) 및 드레인 전극(D)을 포함한다.
드레인 전극(D)은 데이터 배선(DL)과 중첩하며, 게이트 배선(DL)으로 연장되는 'L"자 형상을 갖는 것이 바람직하다. 드레인 전극(D)이 데이터 배선(DL) 및 게이트 배선(GL)과 중첩된 구조를 가짐으로써, 화소 영역 내에서 개구 영역을 최대한으로 확보할 수 있다.
화소 영역 내에는 드레인 전극(D)과 연결된 화소 전극(PXL)이 배치되어 있다. 화소 전극(PXL)은 선분 형상을 갖는 다수 개의 선분이 평행하게 배치될 수 있다. 평면도에서는 나타나지 않았으나, 화소 영역들이 형성된 기판(SUB)의 전체 표면에는 공통 전극(COM)이 형성되어 있다. 이 경우, 공통 전극(COM)은 화소 전극(PXL)보다 아래 층에 배치될 수 있다. 다른 방법으로, 공통 전극(COM)도 선분 형상을 갖는 다수 개의 선분이 평행하게 배치될 수 있다. 이 경우, 화소 전극(PXL)은, 공통 전극(COM) 아래 층에서 화소 영역을 차지하는 사각형 형상을 갖는 박막으로 형성할 수 있다.
도 7을 더 참조하여, 본 발명의 제2 실시 예에 의한 액정 표시장치용 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 7을 참조하면, 기판(SUB) 위에 제1 게이트 전극(G1)이 형성되어 있다. 제1 게이트 전극(G1)은, 게이트 배선(GL)에서 분기된 형상을 갖지 않고 게이트 배선(GL)의 일부이다. 제1 게이트 전극(G1)은, 제2 게이트 전극(G2)으로도 사용된다. 즉, 제1 게이트 전극(G1)과 제2 게이트 전극(G2)은 게이트 배선(GL) 중에서 동일한 부분이다.
제1 게이트 전극(G1) 위에는 제1 게이트 절연막(GI1)이 기판(SUB) 전체를 덮고 있다. 제1 게이트 절연막(GI1) 위에는 제1 반도체 층(SE1)이 형성되어 있다. 제1 반도체 층(SE1)은 제1 게이트 전극(G1)을 가로지르는 형상을 갖는다. 제1 반도체 층(SE1) 중에서 제1 게이트 전극(G1)과 중첩하는 부분은 제1 채널 영역(A1)이 된다. 제1 채널 영역(A1)의 일측부는 제1 소스 영역(SA1)이 타측부는 제1 드레인 영역(DA1)이 된다.
제1 반도체 층(SE1) 위에는 제2 게이트 절연막(GI2)이 기판(SUB) 전체를 덮고 있다. 제2 게이트 절연막(GI2)에는 제1 드레인 영역(DA1)을 노출하는 소스-드레인 콘택홀(SDH)이 형성되어 있다. 제2 게이트 절연막(GI2) 위에는 제2 반도체 층(SE2)이 형성되어 있다. 제2 반도체 층(SE2)은 제2 게이트 전극(G2)을 가로지르는 형상을 갖는다. 여기서, 제1 게이트 전극(G1)은 제2 게이트 전극(G2)으로도 사용된다.
즉, 동일한 게이트 전극이 제1 반도체 층(SE1)과 제2 반도체 층(SE2)에 대한 게이트 기능을 수행한다. 제2 반도체 층(SE2) 중에서 제2 게이트 전극(G2)과 중첩하는 부분은 제2 채널 영역(A2)이 된다. 제2 채널 영역(A2)의 일측부는 제2 소스 영역(SA2)이 타측부는 제2 드레인 영역(DA2)이 된다. 제2 소스 영역(SA2)은 소스-드레인 콘택홀(SDH)을 통해 제1 드레인 영역(DA1)과 접촉한다.
제2 반도체 층(SE2) 위에는 중간 절연막(IN)이 기판(SUB) 전체를 덮고 있다. 중간 절연막(IN)에는 제2 드레인 영역(DA2)을 노출하는 드레인 콘택홀(DH)이 형성되어 있다. 또한, 중간 절연막(IN)과 제2 게이트 절연막(GI2)을 관통하여 제1 소스 영역(SA1)을 노출하는 소스 콘택홀(SH)이 형성되어 있다.
중간 절연막(IN) 위에는 데이터 배선(DL) 및 드레인 전극(D)이 형성되어 있다. 데이터 배선(DL)은 소스 콘택홀(SH)을 통해 제1 소스 영역(SA1)과 접촉한다. 데이터 배선(DL) 중에서 제1 소스 영역(SA1)과 접촉하는 부분은 소스 전극(S)이 된다. 드레인 전극(D)은 드레인 콘택홀(DH)을 통해 제2 드레인 영역(DA2)과 접촉한다. 즉, 제1 박막 트랜지스터(T1)는 제2 박막 트랜지스터(T2)와 직렬로 연결된 구조를 갖는다. 특히, 제2 게이트 절연막(G2)을 사이에 두고 수직 방향으로 중첩함으로써, 동일한 면적에 박막 트랜지스터 2 개를 형성한 구조를 갖는다.
데이터 배선(DL) 및 드레인 전극(D) 위에는 평탄화 막(PAC)이 기판(SUB) 전체를 덮는다. 평탄화 막(PAC)은 유기 물질을 포함할 수 있다. 또는 무기 물질을 포함하는 무기막과 유기 물질을 포함하는 유기막이 순차적으로 적층될 수도 있다. 평탄화 막(PAC)에는, 드레인 전극(D)의 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.
평탄화 막(PAC) 위에는 공통 전극(COM)이 형성되어 있다. 공통 전극(COM)은 기판(SUB) 전체를 덮는 얇은 판상 구조를 가질 수 있다. 특히, 화소 콘택홀(PH)이 형성된 부위에는 공통 전극(COM)이 배치되지 않도록 형성하는 것이 바람직하다. 공통 전극(COM) 위에는 보호막(PAS)이 기판(SUB) 전체를 덮고 있다. 보호막(PAS) 에는 화소 콘택홀(PH)이 형성되어 있다. 즉, 화소 콘택홀(PH)은 평탄화 막(PAC)과 보호막(PAS)에서 동일한 부분을 패턴하여 형성되어 있다.
보호막(PAS) 위에는 화소 전극(PXL)이 형성되어 있다. 화소 전극(PXL)은 화소 콘택홀(PH)을 통해 드레인 전극(D)과 접촉한다. 화소 전극(PXL)은 화소 영역 내에서 공통 전극(COM)과 중첩하는 선분 형상을 갖는다. 화소 전극(PXL)과 공통 전극(COM) 사이에는 프렌즈 필드가 형성되어 액정을 구동한다.
제2 실시 예에 의한, 액정 표시장치용 박막 트랜지스터 기판은, 2 개의 박막 트랜지스터를 구비한다. 즉, 화소 전극을 구동하기 위한 박막 트랜지스터와 소자의 특성을 보상할 수 있는 보상 박막 트랜지스터를 구비함으로써, 우수한 성능을 확보할 수 있다. 2 개의 박막 트랜지스터들을 수직 구조로 적층함으로써, 박막 트랜지스터가 차지하는 면적을 최소화할 수 있다. 또한, 2개의 박막 트랜지스터들은 데이터 배선과 중첩하여 배치되는 구조를 갖는다. 따라서, 화소 영역 내에서 박막 트랜지스터들이 차지하는 면적을 극소화함으로써, 개구율을 최대한으로 확보할 수 있다. 특히, 800DPI 이상의 초고 해상도를 구현하는 경우, 화소 영역의 크기가 아주 작은 크기를 갖고, 이 면적 내에 박막 트랜지스터를 배치하게 될 때, 개구 영역의 면적 비율이 매우 작아진다. 하지만, 본 발명의 제2 실시 예에 의하면, 배선부에 박막 트랜지스터들을 배치함으로써 개구율을 최대한으로 확보할 수 있다.
<제3 실시 예>
이하, 도 8 및 9를 참조하여, 본 발명의 제3 실시 예를 설명한다. 도 8은 본 발명의 제3 실시 예에 의한 보상 박막 트랜지스터를 구비한 액정 표시장치용 박막 트랜지스터 기판을 나타내는 평면도이다. 도 9는 도 8에 도시한 평판 표시장치의 박막 트랜지스터 기판에서 절취선 IV-IV' 선을 따라 자른 단면도이다.
도 8을 참조하면, 제3 실시 예에 의한 박막 트랜지스터 기판은, 기판(SUB) 위에 배치된 게이트 배선(GL) 및 데이터 배선(DL)을 포함한다. 게이트 배선(GL)은 기판(SUB)의 가로 방향으로 평행하게 배치된다. 데이터 배선(DL)은 게이트 배선(GL)을 가로 질러 기판(SUB)의 세로 방향으로 진행한다.
다수 개의 데이터 배선(DL)들과 다수 개의 게이트 배선(GL)들이 교차하는 구조로 만들어지는 행렬 방식의 사각형 영역이 화소 영역으로 정의된다. 각 화소 영역에는 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 및 화소 전극(PXL)이 배치된다. 여기서, 제1 및 제2 박막 트랜지스터(T1 및 T2) 중 어느 하나는 보상용 박막 트랜지스터이고, 다른 하나는 화소 전극(PXL)에 구동 전압을 공급하는 박막 트랜지스터이다.
데이터 배선(DL)에서 게이트 배선(GL)과 교차하는 부분에 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)들이 배치되어 있다. 특히, 제1 박막 트랜지스터(T1)는, 게이트 배선(GL)을 가로지르는 선분 형상의 제1 반도체 층(SE1)을 구비한다. 또한, 제2 박막 트랜지스터(T2)도 게이트 배선(GL)을 가로지르는 선분 형상의 제2 반도체 층(SE2)을 구비한다. 제1 반도체 층(SE1)과 제2 반도체 층(SE2)은 서로 중첩되지 않도록 'V'형상을 가질 수 있다.
좀 더 상세히 설명하면, 제1 반도체 층(SE1)은, 데이터 배선(DL)과 중첩하는 수직 선분 형상을 갖는다. 제1 반도체 층(SE1)은, 게이트 배선(GL)의 상변에서 시작하여, 게이트 배선(GL)을 가로지르고, 게이트 배선(GL)의 하변에서 끝나는 수직 선분 형상을 갖는다. 특히, 게이트 배선(GL)의 상변에 배치된 일측 끝단은 데이터 배선(DL)과 연결되어 있다.
제1 반도체 층(SE1)에서 게이트 배선(GL)과 중첩하는 영역은 제1 채널 영역(A1)이 된다. 제1 채널 영역(A1)에서 게이트 배선(GL) 상부측으로 연장된 영역은 제1 소스 영역(SA1)이 된다. 제1 소스 영역(SA1)과 접촉하는 데이터 배선(DL)의 일부는 소스 전극(S)이 된다. 즉, 소스 전극(S)은 데이터 배선(DL)에서 분기하는 형상을 갖지 않고, 데이터 배선(DL)의 일부가 소스 전극(S)으로 기능을 한다. 제1 채널 영역(A1)에서 게이트 배선(GL) 하부측으로 연장된 영역을 제1 드레인 영역(DA1)이 된다. 제1 박막 트랜지스터(T1)는, 소스 전극(S), 제1 소스 영역(SA1), 제1 채널 영역(A1), 제1 게이트 전극(G1) 및 제1 드레인 영역(DA1)을 포함한다.
제2 반도체 층(SE2)은 데이터 배선(DL)에서 화소 영역으로 연장된 사선 선분 형상을 갖는다. 제2 반도체 층(SE2)은, 게이트 배선(GL)의 하변에서 시작하여, 게이트 배선(GL)을 가로지르고, 게이트 배선(GL) 상변의 화소 영역에서 끝나는 사선 선분 형상을 갖는다.
제2 반도체 층(SE2)에서 게이트 배선(GL)과 중첩하는 영역은 제2 채널 영역(A2)이 된다. 제2 채널 영역(A2)에서 게이트 배선(GL) 하변 외부로 연장된 영역은 제2 소스 영역(SA2)이 된다. 제2 채널 영역(A2)에서 게이트 배선(GL) 상변 외부인 화소 영역으로 연장된 영역은 제2 드레인 영역(DA2)이 된다. 제2 드레인 영역(DA2)은 드레인 전극(D)과 연결된다. 제2 박막 트랜지스터(T2)는, 제2 소스 영역(SA2), 제2 채널 영역(A2), 제2 게이트 전극(G2), 제2 드레인 영역(DA2) 및 드레인 전극(D)을 포함한다.
드레인 전극(D)은 화소 영역에서 게이트 배선(DL) 쪽으로 연장되는 사각형모양을 갖는 것이 바람직하다. 드레인 전극(D)이 게이트 배선(GL)과 중첩된 구조를 가짐으로써, 화소 영역 내에서 개구 영역을 최대한으로 확보할 수 있다.
화소 영역 내에는 드레인 전극(D)과 연결된 화소 전극(PXL)이 배치되어 있다. 화소 전극(PXL)은 선분 형상을 갖는 다수 개의 선분이 평행하게 배치될 수 있다.
도 9를 더 참조하여, 본 발명의 제3 실시 예에 의한 액정 표시장치용 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 9를 참조하면, 기판(SUB) 위에 제1 게이트 전극(G1) 및 제2 게이트 전극(G2)들이 형성되어 있다. 제1 게이트 전극(G1) 및 제2 게이트 전극(G2)들은, 게이트 배선(GL)에서 분기된 형상을 갖지 않고 게이트 배선(GL)의 일부이다.
제1 게이트 전극(G1) 및 제2 게이트 전극(G2) 위에는 제1 게이트 절연막(GI1)이 기판(SUB) 전체를 덮고 있다. 제1 게이트 절연막(GI1) 위에는 제1 반도체 층(SE1)이 형성되어 있다. 제1 반도체 층(SE1)은 제1 게이트 전극(G1)을 가로지르는 형상을 갖는다. 제1 반도체 층(SE1) 중에서 제1 게이트 전극(G1)과 중첩하는 부분은 제1 채널 영역(A1)이 된다. 제1 채널 영역(A1)의 일측부는 제1 소스 영역(SA1)이, 타측부는 제1 드레인 영역(DA1)이 된다.
제1 반도체 층(SE1) 위에는 제2 게이트 절연막(GI2)이 기판(SUB) 전체를 덮고 있다. 제2 게이트 절연막(GI2)에는 제1 드레인 영역(DA1)을 노출하는 소스-드레인 콘택홀(SDH)이 형성되어 있다. 제2 게이트 절연막(GI2) 위에는 제2 반도체 층(SE2)이 형성되어 있다. 제2 반도체 층(SE2)은 제2 게이트 전극(G2)을 가로지르는 형상을 갖는다. 제2 반도체 층(SE2) 중에서 제2 게이트 전극(G2)과 중첩하는 부분은 제2 채널 영역(A2)이 된다. 제2 채널 영역(A2)의 일측부는 제2 소스 영역(SA2)이, 타측부는 제2 드레인 영역(DA2)이 된다. 제2 소스 영역(SA2)은 소스-드레인 콘택홀(SDH)을 통해 제1 드레인 영역(DA1)과 접촉한다.
제2 반도체 층(SE2) 위에는 중간 절연막(IN)이 기판(SUB) 전체를 덮고 있다. 중간 절연막(IN)에는 제2 드레인 영역(DA2)을 노출하는 드레인 콘택홀(DH)이 형성되어 있다. 또한, 중간 절연막(IN)과 제2 게이트 절연막(GI2)을 관통하여 제1 소스 영역(SA1)을 노출하는 소스 콘택홀(SH)이 형성되어 있다.
중간 절연막(IN) 위에는 데이터 배선(DL) 및 드레인 전극(D)이 형성되어 있다. 데이터 배선(DL)은 소스 콘택홀(SH)을 통해 제1 소스 영역(SA1)과 접촉한다. 데이터 배선(DL) 중에서 제1 소스 영역(SA1)과 접촉하는 부분은 소스 전극(S)이 된다. 드레인 전극(D)은 드레인 콘택홀(DH)을 통해 제2 드레인 영역(DA2)과 접촉한다. 즉, 제1 박막 트랜지스터(T1)는 제2 박막 트랜지스터(T2)와 직렬로 연결된 구조를 갖는다.
데이터 배선(DL) 및 드레인 전극(D) 위에는 평탄화 막(PAC)이 기판(SUB) 전체를 덮는다. 평탄화 막(PAC)은 유기 물질을 포함할 수 있다. 또는 무기 물질을 포함하는 무기막과 유기 물질을 포함하는 유기막이 순차적으로 적층될 수도 있다. 평탄화 막(PAC)에는, 드레인 전극(D)의 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.
평탄화 막(PAC) 위에는 공통 전극(COM)이 형성되어 있다. 공통 전극(COM)은 기판(SUB) 전체를 덮는 얇은 판상 구조를 가질 수 있다. 특히, 화소 콘택홀(PH)이 형성된 부위에는 공통 전극(COM)이 배치되지 않도록 형성하는 것이 바람직하다. 공통 전극(COM) 위에는 보호막(PAS)이 기판(SUB) 전체를 덮고 있다. 보호막(PAS) 에는 화소 콘택홀(PH)이 형성되어 있다. 즉, 화소 콘택홀(PH)은 평탄화 막(PAC)과 보호막(PAS)에서 동일한 부분을 패턴하여 형성되어 있다.
보호막(PAS) 위에는 화소 전극(PXL)이 형성되어 있다. 화소 전극(PXL)은 화소 콘택홀(PH)을 통해 드레인 전극(D)과 접촉한다. 화소 전극(PXL)은 화소 영역 내에서 공통 전극(COM)과 중첩하는 선분 형상을 갖는다. 화소 전극(PXL)과 공통 전극(COM) 사이에는 프렌즈 필드가 형성되어 액정을 구동한다.
제3 실시 예에 의한, 액정 표시장치용 박막 트랜지스터 기판은, 2 개의 박막 트랜지스터를 구비한다. 즉, 화소 전극을 구동하기 위한 박막 트랜지스터와 소자의 특성을 보상할 수 있는 보상 박막 트랜지스터를 구비함으로써, 우수한 성능을 확보할 수 있다.
제3 실시 예에서는, 제2 실시 예와 달리, 2개의 박막 트랜지스터들을 수직 구조로 적층하되, 중첩하지 않는다. 따라서, 제2 실시 예에 비해, 박막 트랜지스터가 차지하는 면적이 좀 더 커질 수 있다. 제2 실시 예의 경우, 박막 트랜지스터가 완전히 중첩되어 있고, 동일한 게이트 전극이 두 개의 채널 영역과 중첩하기 때문에 기생 용량이 커져서, 소자의 구동에 문제가 발생할 수 있다. 하지만, 제3 실시 예에서는, 채널 영역이 서로 중첩하지 않아, 기생 용량을 줄이고, 원활한 소자 작동을 확보할 수 있다.
제3 실시 예는, 소자의 특성을 안정하도록 확보함과 동시에, 화소 영역 내에서 박막 트랜지스터들이 차지하는 면적을 최소화함으로써, 개구율을 최대한으로 확보할 수 있다. 특히, 800DPI 이상의 초고 해상도를 구현하는 경우, 우수한 성능과 고 개구율을 동시에 확보할 수 있다.
<제4 실시 예>
이상의 실시 예들에서는 바텀 게이트(Bottom Gate) 구조의 경우에 대해서만 설명하였다. 또한, 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)의 게이트 전극들(G1 및 G2)이 동일한 게이트 배선(GL)의 일부분으로 형성한 경우만 설명하였다. 이하의 실시 예들에서는, 다른 구조의 경우에 대해 설명한다. 게이트 전극의 층간 위치에 따라 구분되는 구조적 특징은 평면도 상에서는 잘 나타나지 않고, 단면도에서 확연히 구분이 가능하다. 따라서, 설명의 편의상, 평면도는 제2 실시 예인 도 6을 참조한다. 하지만, 제3 실시 예에도 게이트 전극 및 게이트 배선의 위치를 달리하는 구조를 적용할 수 있다.
이하, 도 10을 참조하여, 본 발명의 제4 실시 예에 대해 설명한다. 도 10은 본 발명의 제4 실시 예에 의한 보상 박막 트랜지스터를 구비한 액정 표시장치용 박막 트랜지스터 기판을 나타내는 단면도이다.
도 10을 참조하면, 기판(SUB) 위에 제1 반도체 층(SE1)이 형성되어 있다. 제1 반도체 층(SE1) 위에는 제1 게이트 절연막(GI1)이 기판(SUB) 전체를 덮고 있다. 제1 게이트 절연막(GI1) 위에는 제1 게이트 전극(G1)이 형성되어 있다. 제1 게이트 전극(G1)은, 게이트 배선(GL)에서 분기된 형상을 갖지 않고 게이트 배선(GL)의 일부이다. 제1 게이트 전극(G1)은, 제2 게이트 전극(G2)으로도 사용된다. 즉, 제1 게이트 전극(G1)과 제2 게이트 전극(G2)은 게이트 배선(GL) 중에서 동일한 부분이다.
제1 반도체 층(SE1)은 제1 게이트 전극(G1)을 가로지르는 형상을 갖는다. 제1 반도체 층(SE1) 중에서 제1 게이트 전극(G1)과 중첩하는 부분은 제1 채널 영역(A1)이 된다. 제1 채널 영역(A1)의 일측부는 제1 소스 영역(SA1)이 타측부는 제1 드레인 영역(DA1)이 된다.
제2 게이트 전극(G2)이기도 한, 제1 게이트 전극(G1) 위에는 제2 게이트 절연막(GI2)이 기판(SUB) 전체를 덮고 있다. 제2 게이트 절연막(GI2)에는 제1 드레인 영역(DA1)을 노출하는 소스-드레인 콘택홀(SDH)이 형성되어 있다. 제2 게이트 절연막(GI2) 위에는 제2 반도체 층(SE2)이 형성되어 있다. 제2 반도체 층(SE2)은, 제1 게이트 전극(G1)이기도 한, 제2 게이트 전극(G2)을 가로지르는 형상을 갖는다.
동일한 게이트 전극이 제1 반도체 층(SE1)과 제2 반도체 층(SE2)에 대한 게이트 기능을 수행한다. 제2 반도체 층(SE2) 중에서 제2 게이트 전극(G2)과 중첩하는 부분은 제2 채널 영역(A2)이 된다. 제2 채널 영역(A2)의 일측부는 제2 소스 영역(SA2)이 타측부는 제2 드레인 영역(DA2)이 된다. 제2 소스 영역(SA2)은 소스-드레인 콘택홀(SDH)을 통해 제1 드레인 영역(DA1)과 접촉한다.
제2 반도체 층(SE2) 위에는 중간 절연막(IN)이 기판(SUB) 전체를 덮고 있다. 중간 절연막(IN)에는 제2 드레인 영역(DA2)을 노출하는 드레인 콘택홀(DH)이 형성되어 있다. 또한, 중간 절연막(IN), 제2 게이트 절연막(GI2) 및 제1 게이트 절연막(GI1)을 관통하여 제1 소스 영역(SA1)을 노출하는 소스 콘택홀(SH)이 형성되어 있다.
중간 절연막(IN) 위에는 데이터 배선(DL) 및 드레인 전극(D)이 형성되어 있다. 데이터 배선(DL)은 소스 콘택홀(SH)을 통해 제1 소스 영역(SA1)과 접촉한다. 데이터 배선(DL) 중에서 제1 소스 영역(SA1)과 접촉하는 부분은 소스 전극(S)이 된다. 드레인 전극(D)은 드레인 콘택홀(DH)을 통해 제2 드레인 영역(DA2)과 접촉한다. 즉, 제1 박막 트랜지스터(T1)는 제2 박막 트랜지스터(T2)와 직렬로 연결된 구조를 갖는다. 특히, 제2 게이트 절연막(G2)을 사이에 두고 수직 방향으로 중첩함으로써, 동일한 면적에 박막 트랜지스터 2 개를 형성한 구조를 갖는다.
데이터 배선(DL) 및 드레인 전극(D) 위에는 평탄화 막(PAC)이 기판(SUB) 전체를 덮는다. 평탄화 막(PAC)은 유기 물질을 포함할 수 있다. 또는 무기 물질을 포함하는 무기막과 유기 물질을 포함하는 유기막이 순차적으로 적층될 수도 있다. 평탄화 막(PAC)에는, 드레인 전극(D)의 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.
평탄화 막(PAC) 위에는 공통 전극(COM)이 형성되어 있다. 공통 전극(COM)은 기판(SUB) 전체를 덮는 얇은 판상 구조를 가질 수 있다. 특히, 화소 콘택홀(PH)이 형성된 부위에는 공통 전극(COM)이 배치되지 않도록 형성하는 것이 바람직하다. 공통 전극(COM) 위에는 보호막(PAS)이 기판(SUB) 전체를 덮고 있다. 보호막(PAS) 에는 화소 콘택홀(PH)이 형성되어 있다. 즉, 화소 콘택홀(PH)은 평탄화 막(PAC)과 보호막(PAS)에서 동일한 부분을 패턴하여 형성되어 있다.
보호막(PAS) 위에는 화소 전극(PXL)이 형성되어 있다. 화소 전극(PXL)은 화소 콘택홀(PH)을 통해 드레인 전극(D)과 접촉한다. 화소 전극(PXL)은 화소 영역 내에서 공통 전극(COM)과 중첩하는 선분 형상을 갖는다. 화소 전극(PXL)과 공통 전극(COM) 사이에는 프렌즈 필드가 형성되어 액정을 구동한다.
제4 실시 예에서는, 게이트 배선(GL)이 제1 반도체 층(SE1)과 제2 반도체 층(SE2) 사이에 개재된 구조를 갖는다. 그 결과, 제1 박막 트랜지스터(T1)은 탑 게이트(Top Gate) 구조를 갖는 반면, 제2 박막 트랜지스터(T2)는 바텀 게이트 구조를 갖는다.
<제5 실시 예>
이하, 도 11을 참조하여, 본 발명의 제5 실시 예에 대해 설명한다. 도 11은 본 발명의 제5 실시 예에 의한 보상 박막 트랜지스터를 구비한 액정 표시장치용 박막 트랜지스터 기판을 나타내는 단면도이다.
도 11을 참조하면, 기판(SUB) 위에 제1 반도체 층(SE1)이 형성되어 있다. 제1 반도체 층(SE1) 위에는 제1 게이트 절연막(GI1)이 기판(SUB) 전체를 덮고 있다. 제1 게이트 절연막(GI1)에는 제1 드레인 영역(DA1)을 노출하는 소스-드레인 콘택홀(SDH)이 형성되어 있다.
제1 게이트 절연막(GI1) 위에는 제2 반도체 층(SE2)가 형성되어 있다. 제2 반도체 층(SE2)은 소스-드레인 콘택홀(SDH)을 통해 제1 반도체 층(SE1)과 연결되어있다. 제2 반도체 층(SE2) 위에는 제2 게이트 절연막(GI2)이 기판(SUB) 전체를 덮고 있다.
제2 게이트 절연막(GI2) 위에는 게이트 배선(GL)이 형성되어 있다. 특히, 게이트 배선(GL)은 제1 반도체 층(SE1) 및 제2 반도체 층(SE2)을 가로질러 배치됨으로써, 중첩하는 구조를 갖는다. 게이트 배선(GL)에서 제1 반도체 층(SE1)과 중첩하는 영역은 게이트 전극(G1)이 된다. 또한, 게이트 배선(GL)에서 제2 반도체 층(SE2)과 중첩하는 영역은 제2 게이트 전극(G2)이 된다.
제1 게이트 전극(G1) 및 제2 게이트 전극(G2)은, 게이트 배선(GL)에서 분기된 형상을 갖지 않고 게이트 배선(GL)의 일부이다. 여기서, 게이트 배선(GL)의 동일한 영역이 제1 반도체 층(SE1) 및 제2 반도체 층(SE2)과 중첩하므로, 제1 게이트 전극(G1)과 제2 게이트 전극(G2)은 동일한 전극이 된다.
제1 반도체 층(SE1) 중에서 제1 게이트 전극(G1)과 중첩하는 부분은 제1 채널 영역(A1)이 된다. 제1 채널 영역(A1)의 일측부는 제1 소스 영역(SA1)이 타측부는 제1 드레인 영역(DA1)이 된다. 제2 반도체 층(SE2) 중에서 제2 게이트 전극(G2)과 중첩하는 부분은 제2 채널 영역(A2)이 된다. 제2 채널 영역(A2)의 일측부는 제2 소스 영역(SA2)이 타측부는 제2 드레인 영역(DA2)이 된다. 제2 소스 영역(SA2)은 소스-드레인 콘택홀(SDH)을 통해 제1 드레인 영역(DA1)과 접촉한다.
제1 및 제2 게이트 전극(G1 및 G2)을 포함하는 게이트 배선(GL) 위에는 중간 절연막(IN)이 기판(SUB) 전체를 덮고 있다. 중간 절연막(IN)에는 제2 드레인 영역(DA2)을 노출하는 드레인 콘택홀(DH)이 형성되어 있다. 또한, 중간 절연막(IN), 제2 게이트 절연막(GI2) 및 제1 게이트 절연막(GI1)을 관통하여 제1 소스 영역(SA1)을 노출하는 소스 콘택홀(SH)이 형성되어 있다.
중간 절연막(IN) 위에는 데이터 배선(DL) 및 드레인 전극(D)이 형성되어 있다. 데이터 배선(DL)은 소스 콘택홀(SH)을 통해 제1 소스 영역(SA1)과 접촉한다. 데이터 배선(DL) 중에서 제1 소스 영역(SA1)과 접촉하는 부분은 소스 전극(S)이 된다. 드레인 전극(D)은 드레인 콘택홀(DH)을 통해 제2 드레인 영역(DA2)과 접촉한다. 즉, 제1 박막 트랜지스터(T1)는 제2 박막 트랜지스터(T2)와 직렬로 연결된 구조를 갖는다. 특히, 제1 게이트 절연막(G1)을 사이에 두고 수직 방향으로 중첩함으로써, 동일한 면적에 박막 트랜지스터 2 개를 형성한 구조를 갖는다.
데이터 배선(DL) 및 드레인 전극(D) 위에는 평탄화 막(PAC)이 기판(SUB) 전체를 덮는다. 평탄화 막(PAC)은 유기 물질을 포함할 수 있다. 또는 무기 물질을 포함하는 무기막과 유기 물질을 포함하는 유기막이 순차적으로 적층될 수도 있다. 평탄화 막(PAC)에는, 드레인 전극(D)의 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.
평탄화 막(PAC) 위에는 공통 전극(COM)이 형성되어 있다. 공통 전극(COM)은 기판(SUB) 전체를 덮는 얇은 판상 구조를 가질 수 있다. 특히, 화소 콘택홀(PH)이 형성된 부위에는 공통 전극(COM)이 배치되지 않도록 형성하는 것이 바람직하다. 공통 전극(COM) 위에는 보호막(PAS)이 기판(SUB) 전체를 덮고 있다. 보호막(PAS) 에는 화소 콘택홀(PH)이 형성되어 있다. 즉, 화소 콘택홀(PH)은 평탄화 막(PAC)과 보호막(PAS)에서 동일한 부분을 패턴하여 형성되어 있다.
보호막(PAS) 위에는 화소 전극(PXL)이 형성되어 있다. 화소 전극(PXL)은 화소 콘택홀(PH)을 통해 드레인 전극(D)과 접촉한다. 화소 전극(PXL)은 화소 영역 내에서 공통 전극(COM)과 중첩하는 선분 형상을 갖는다. 화소 전극(PXL)과 공통 전극(COM) 사이에는 프렌즈 필드가 형성되어 액정을 구동한다.
제5 실시 예에서는, 게이트 배선(GL)이 제1 반도체 층(SE1)과 제2 반도체 층(SE2) 모두의 상층에서 중첩하도록 형성된다. 그 결과, 제1 박막 트랜지스터(T1) 및 제2 박막 트랜지스터(T2) 모두는 탑 게이트 구조를 갖는다.
이상의 실시 예들에서는 게이트 전극이 게이트 배선의 일부분인 구조에 대해서 설명하였다. 또한, 제1 및 제2 게이트 전극이 게이트 배선의 일부분으로 형성한 구조에 대해서만 설명하였다. 도면으로 도시하지 않았지만, 필요하다면, 제1 게이트 전극 및 제2 게이트 전극 중 어느 하나는 게이트 배선의 일부로 형성하는 반면, 다른 하나는 별도의 전극으로 형성할 수 있다. 예를 들어, 제1 게이트 전극은 게이트 배선의 일부로서 제1 박막 트랜지스터 층의 하부에 배치되는 반면, 제2 게이트 전극은 제2 박막 트랜지스터 층의 상부에 배치된 별도의 전극일 수 있다. 이 경우, 제2 게이트 전극은 절연막들을 관통하는 콘택홀을 통해 게이트 배선과 연결하는 것이 바람직하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
T: 박막 트랜지스터 SUB: 기판
GL: 게이트 배선 CL: 공통 배선
DL: 데이터 배선 PXL: 화소 전극
COM: 공통 전극 T1: (구동용) 박막 트랜지스터
T2: 보상 박막 트랜지스터

Claims (14)

  1. 기판 위에 배치된 게이트 배선;
    상기 게이트 배선을 덮는 제1 게이트 절연막;
    상기 제1 게이트 절연막 위에서 상기 게이트 배선을 가로질러 배치된 제1 반도체 층;
    상기 제1 반도체 층을 덮는 제2 게이트 절연막;
    상기 제2 게이트 절연막 위에서 상기 게이트 배선을 가로질러 배치된 제2 반도체 층;
    상기 제2 반도체 층을 덮는 중간 절연막;
    상기 중간 절연막 위에서 상기 제1 반도체 층과 연결되는 데이터 배선; 그리고
    상기 중간 절연막 위에서 상기 제2 반도체 층과 연결되는 드레인 전극을 포함하며,
    상기 제1 반도체 층은,
    상기 데이터 배선과 중첩하는 선분 형상을 갖고;
    상기 제2 반도체 층은,
    상기 제1 반도체 층과 중첩하는 선분 형상을 갖는 액정 표시장치.
  2. 제 1 항에 있어서,
    상기 데이터 배선 및 상기 드레인 전극을 덮는 평탄화 막;
    상기 평탄화 막 위에 형성된 공통 전극;
    상기 공통 전극을 덮는 보호막; 그리고
    상기 보호막 위에서 상기 드레인 전극과 연결된 화소 전극을 더 포함하는 액정 표시장치.
  3. 제 1 항에 있어서,
    상기 제1 반도체 층은,
    상기 데이터 배선에 연결된 제1 소스 영역;
    상기 게이트 배선과 중첩하는 제1 채널 영역;
    상기 제1 채널 영역을 기준으로 상기 제1 소스 영역과 대향하는 제1 드레인 영역을 포함하는 액정 표시장치.
  4. 제 3 항에 있어서,
    상기 제2 반도체 층은,
    상기 제1 드레인 영역에 연결된 제2 소스 영역;
    상기 게이트 배선과 중첩하는 제2 채널 영역;
    상기 제2 채널 영역을 기준으로 상기 제2 소스 영역과 대향하는 제2 드레인 영역을 포함하는 액정 표시장치.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 드레인 전극은,
    상기 데이터 배선 및 상기 게이트 배선과 중첩하여 연결된 L자 형상을 갖는 액정 표시장치.
  7. 기판 위에 배치된 게이트 배선;
    상기 게이트 배선을 덮는 제1 게이트 절연막;
    상기 제1 게이트 절연막 위에서 상기 게이트 배선을 가로질러 배치된 제1 반도체 층;
    상기 제1 반도체 층을 덮는 제2 게이트 절연막;
    상기 제2 게이트 절연막 위에서 상기 게이트 배선을 가로질러 배치된 제2 반도체 층;
    상기 제2 반도체 층을 덮는 중간 절연막;
    상기 중간 절연막 위에서 상기 제1 반도체 층과 연결되는 데이터 배선; 그리고
    상기 중간 절연막 위에서 상기 제2 반도체 층과 연결되는 드레인 전극을 포함하며,
    상기 제1 반도체 층은,
    상기 데이터 배선과 중첩하는 선분 형상을 갖고;
    상기 제2 반도체 층은,
    상기 제1 반도체 층을 회피하는 사선 선분 형상을 갖는 액정 표시장치.
  8. 제 7 항에 있어서,
    상기 제1 반도체 층과 상기 제2 반도체 층은,
    두 개의 선분들이 V자 형상으로 직렬 연결된 액정 표시장치.
  9. 제 7 항에 있어서,
    상기 드레인 전극은,
    상기 제2 반도체 층에서 상기 게이트 배선으로 연장된 형상을 갖는 액정 표시장치.
  10. 기판 위에 배치되며, 제1 소스 영역, 제1 채널 영역 및 제1 드레인 영역을 구비한 제1 반도체 층;
    상기 제1 반도체 층을 덮는 절연막;
    상기 절연막 위에 배치되며, 제2 소스 영역, 제2 채널 영역 및 제2 드레인 영역을 구비한 제2 반도체 층;
    상기 제1 채널 영역 및 상기 제2 채널 영역과 중첩하는 게이트 전극;
    상기 제1 소스 영역에 연결된 소스 전극;
    상기 제2 드레인 영역에 연결된 드레인 전극을 포함하고,
    상기 제2 소스 영역은 상기 절연막을 관통하는 콘택홀을 통해 상기 제1 드레인 영역과 연결되어, 상기 제1 반도체 층과 상기 제2 반도체 층은 직렬 연결된 액정 표시장치.
  11. 제 10 항에 있어서,
    상기 제1 반도체 층 하부에 배치된 게이트 절연막;
    상기 제2 반도체 층을 덮는 중간 절연막을 더 포함하고,
    상기 게이트 전극은 상기 게이트 절연막 아래에 배치되며,
    상기 소스 전극 및 상기 드레인 전극은 상기 중간 절연막 위에 배치된 액정 표시장치.
  12. 제 10 항에 있어서,
    상기 절연막은, 제1 절연막 및 제2 절연막이 적층되며,
    상기 제2 반도체 층을 덮는 중간 절연막을 더 포함하고,
    상기 게이트 전극은, 상기 제1 절연막과 상기 제2 절연막 사이에 배치되며,
    상기 소스 전극 및 상기 드레인 전극은 상기 중간 절연막 위에 배치된 액정 표시장치.
  13. 제 10 항에 있어서,
    상기 제2 반도체 층을 덮는 중간 절연막을 더 포함하고,
    상기 중간 절연막은, 제1 절연막 및 제2 절연막이 적층되며,
    상기 게이트 전극은, 상기 제1 절연막과 상기 제2 절연막 사이에 배치되며,
    상기 소스 전극 및 상기 드레인 전극은 상기 제2 절연막 위에 배치된 액정 표시장치.
  14. 제 10 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극을 덮는 평탄화 막;
    상기 평탄화 막 위에 형성된 공통 전극;
    상기 공통 전극을 덮는 보호막; 그리고
    상기 보호막 위에 배치되고, 상기 보호막에 형성된 콘택홀을 통해 상기 드레인 전극과 연결된 화소 전극을 더 포함하는 액정 표시장치.
KR1020160143999A 2016-10-31 2016-10-31 초고 해상도 액정 표시장치 KR102652674B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020160143999A KR102652674B1 (ko) 2016-10-31 2016-10-31 초고 해상도 액정 표시장치
TW106137239A TWI661255B (zh) 2016-10-31 2017-10-27 超高解析度液晶顯示器
JP2017209316A JP6710192B2 (ja) 2016-10-31 2017-10-30 超高解像度の液晶表示装置
EP17199081.5A EP3318924B1 (en) 2016-10-31 2017-10-30 Ultra high resolution liquid crystal display
CN201711043295.0A CN108020968B (zh) 2016-10-31 2017-10-31 液晶显示器
US15/798,526 US10162207B2 (en) 2016-10-31 2017-10-31 Ultra high resolution liquid crystal display
JP2019150112A JP6907276B2 (ja) 2016-10-31 2019-08-20 超高解像度の液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160143999A KR102652674B1 (ko) 2016-10-31 2016-10-31 초고 해상도 액정 표시장치

Publications (2)

Publication Number Publication Date
KR20180049371A KR20180049371A (ko) 2018-05-11
KR102652674B1 true KR102652674B1 (ko) 2024-03-29

Family

ID=60201378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160143999A KR102652674B1 (ko) 2016-10-31 2016-10-31 초고 해상도 액정 표시장치

Country Status (6)

Country Link
US (1) US10162207B2 (ko)
EP (1) EP3318924B1 (ko)
JP (2) JP6710192B2 (ko)
KR (1) KR102652674B1 (ko)
CN (1) CN108020968B (ko)
TW (1) TWI661255B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845676A (zh) * 2017-10-23 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置
KR102467465B1 (ko) * 2018-01-04 2022-11-16 삼성디스플레이 주식회사 수직 적층 트랜지스터, 이를 포함하는 표시 장치, 및 그 제조 방법
JP7202118B2 (ja) * 2018-09-26 2023-01-11 株式会社ジャパンディスプレイ 表示装置及びアレイ基板
TWI691757B (zh) * 2019-01-08 2020-04-21 友達光電股份有限公司 畫素結構
CN110007509B (zh) * 2019-05-22 2022-07-19 合肥京东方显示技术有限公司 显示模组及显示装置
KR20210079701A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
US11925067B2 (en) 2020-05-11 2024-03-05 Boe Technology Group Co., Ltd. Display panel and display device
TWI745115B (zh) * 2020-10-08 2021-11-01 友達光電股份有限公司 垂直邏輯閘結構
CN114137771B (zh) * 2021-12-08 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152191A (ja) * 2001-11-16 2003-05-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251100A (ja) * 2006-03-20 2007-09-27 Epson Imaging Devices Corp 電気光学装置、電子機器および半導体装置
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5154261B2 (ja) * 2008-02-26 2013-02-27 株式会社ジャパンディスプレイイースト 液晶表示装置
JP2009276508A (ja) * 2008-05-14 2009-11-26 Seiko Epson Corp 液晶装置及び電子機器
JP2011077424A (ja) * 2009-10-01 2011-04-14 Seiko Epson Corp 電気光学装置の製造方法
US10002968B2 (en) * 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
KR102031682B1 (ko) * 2012-12-31 2019-10-14 엘지디스플레이 주식회사 각 화소에 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
KR102401432B1 (ko) * 2014-02-24 2022-05-26 엘지디스플레이 주식회사 표시장치
KR102162754B1 (ko) * 2014-06-30 2020-10-07 엘지디스플레이 주식회사 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
US10083990B2 (en) * 2014-08-29 2018-09-25 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
KR102312924B1 (ko) * 2015-04-08 2021-10-14 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152191A (ja) * 2001-11-16 2003-05-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US10162207B2 (en) 2018-12-25
EP3318924B1 (en) 2020-01-01
TW201818133A (zh) 2018-05-16
KR20180049371A (ko) 2018-05-11
JP2020003808A (ja) 2020-01-09
TWI661255B (zh) 2019-06-01
CN108020968A (zh) 2018-05-11
EP3318924A1 (en) 2018-05-09
JP6907276B2 (ja) 2021-07-21
JP6710192B2 (ja) 2020-06-17
US20180122832A1 (en) 2018-05-03
JP2018072840A (ja) 2018-05-10
CN108020968B (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
KR102652674B1 (ko) 초고 해상도 액정 표시장치
US9529236B2 (en) Pixel structure and display panel
JP5659708B2 (ja) 液晶表示パネル、及び液晶表示装置
CN107797350B (zh) 显示装置
TWI464882B (zh) 薄膜電晶體基板及其製造方法
US20120138963A1 (en) Pixel structure
KR102031682B1 (ko) 각 화소에 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
US8553192B2 (en) Liquid crystal display
US8553193B2 (en) Pixel structure and display panel having the same
US20230093807A1 (en) Display device
US8125604B2 (en) Liquid crystal display device
JP2016212391A (ja) 表示装置
US20200333646A1 (en) Display device
US9134565B2 (en) Pixel unit and display panel having the same
KR102162755B1 (ko) 고 투과율을 갖는 고 해상도 액정표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102162754B1 (ko) 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
KR102346086B1 (ko) 보상용 박막 트랜지스터를 구비한 액정 표시장치
KR102593333B1 (ko) 초고 해상도 액정 표시장치
KR102278742B1 (ko) 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
KR102011951B1 (ko) 고 개구율 및 고 투과율을 갖는 액정표시장치
KR101912937B1 (ko) 하이브리드 모드 수평 전계형 액정표시장치
KR102202453B1 (ko) 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant