KR101912937B1 - 하이브리드 모드 수평 전계형 액정표시장치 - Google Patents

Abstract

본 발명은 하이브리드 모드로 작동하는 수평 전계형 액정표시장치에 관한 것이다. 본 발명에 의한 하이브리드 모드 수평전계형 액정표시장치는, 기판; 상기 기판 위에서 매트릭스 방식으로 배열된 화소 영역; 상기 화소 영역 내에서 제1 선폭을 갖는 막대 형상을 갖고 제1 간격으로 이격하여 배열된 하부 화소 전극 및 하부 공통 전극; 상기 하부 화소 전극 및 상기 하부 공통 전극을 덮는 보호막; 그리고 상기 보호막 위에서 상기 하부 화소 전극과 상기 하부 공통 전극 사이에 배열되며 제2 선폭을 갖는 막대 형상을 갖고 제2 간격으로 이격하여 배열된 상부 공통 전극 및 상부 화소 전극을 포함한다. 본 발명은 IPS 모드의 단점과 FFS 모드의 단점을 모두 극복하여 화소 영역 내에서 고른 수평 전계를 형성할 수 있으므로, 동일한 광량을 제공하는 동일한 소비 전력으로 화소 영역의 투과율 및 개구율이 높아진다.

Description

하이브리드 모드 수평 전계형 액정표시장치{Hybrid Mode Horizontal Electric Field Type Liquid Crystal Display Device}

본 발명은 하이브리드 모드(Hybrid Mode)로 작동하는 수평 전계형 액정표시장치에 관한 것이다. 특히, 본 발명은 IPS 모드와 FFS 모드를 조합하여 투과율을 높인 하이브리드 모드로 작동하는 수평 전계형 액정표시장치에 관한 것이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치에는 액정 표시장치 (Liquid Crystal Display: LCD), 전계 방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 및 전계발광소자 (Electroluminescence Device) 등이 있다. 양산화 기술, 구동수단의 용이성, 고화질의 구현, 저전력의 구동 수단이라는 이유로 하여 박막 트랜지스터(Thin Film Transistor: TFT)가 매트릭스 배열로 배치된 기판을 이용한 액정표시장치 혹은 유기전계발광 표시장치 등이 각광을 받고 있다.

평판 표시장치의 대명사 격인 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.

수직 전계형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소 전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동한다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.

수평 전계형 액정 표시 장치는 하부 기판에 화소 전극과 공통 전극을 모두 형성하여, 두 전극들 사이에 수평 전계를 형성함으로써, 액정을 구동한다. 수평 전계형 액정 표시 장치는 화소 전극과 공통 전극의 배치 방식에 따라, 인 플레인 스위칭(In Plane Switching; IPS) 모드와 프린지 필드 스위칭(Fringe Field Switching; FFS) 모드로 대별된다. 이러한 수평 전계형 액정 표시 장치들은 시야각이 160도 정도로 수직 전계 방식에 비해 넓으며, 구동 속도가 빠르다는 장점을 가진다. 따라서, 더 좋은 표시 품질을 제공하는 수평 전계형 액정표시장치에 대한 요구가 날로 증가하고 있다.

먼저, 도면을 참조하여, IPS 모드 수평 전계형 액정 표시 장치에 대해 살펴본다. 도 1은 종래 기술에 의한 IPS 모드로 작동하는 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'로 자른 종래 기술에 의한 IPS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.

도 1 및 2를 참조하면, IPS 모드 수평 전계형 액정표시장치용 박막 트랜지스터 기판은, 투명 유리 기판(SUB) 위에 가로 방향으로 진행하는 복수 개의 게이트 배선(GL), 그리고 세로 방향으로 진행하는 복수 개의 데이터 배선(DL)을 포함한다. 게이트 배선(GL)과 데이터 배선(DL)들이 교차하여 화소 영역이 정의된다. 화소 영역의 한쪽 구석에는 박막 트랜지스터(T)가 배치된다.

박막 트랜지스터(T)는 게이트 배선(GL)에서 분기하는 게이트 전극(G), 데이터 배선(DL)에서 분기하는 소스 전극(S), 그리고, 소스 전극(S)과 일정 거리 이격하여 대향하는 드레인 전극(D)을 포함한다. 드레인 전극(D)에는 박막 트랜지스터(T)의 스위칭 동작에 따라 영상 신호에 대응하는 화소 전압을 인가받는 화소 전극(PXL)이 연결된다.

액정 셀을 구동하기 위해서는 화소 전압에 대향하는 공통 전압이 있어야 한다. 화소 영역에는 화소 전극(PXL)과 대향하는 공통 전극(COM)이 더 포함되고, 공통 전극(COM)에 공통 전압을 인가하기 위한 공통 배선(CL)이 게이트 배선(GL)과 나란하게 배열된다. 또한, 화소 전극(PXL)과 공통 배선(COM)이 일부 중첩하여 화소 전극에 인가된 화소 전압을 한 프레임 동안 유지할 수 있도록 하는 보조 용량(STG)이 형성된다. IPS 모드 수평 전계형의 액정표시장치의 경우, 화소 전극(PXL)과 공통 전극(COM)은 기판(SUB)에 대해 수평 방향으로 이격되어 배치되어 있어 그 사이에서 화소 전압과 공통 전압 사이의 전압 차이에 의한 전계를 형성한다. 이 전계의 크기에 따라 액정 셀들이 재배치되며, 액정 셀들의 광학적 이방성 특성을 이용하여 화상을 구현한다.

상기 설명한 바와 같은 IPS 모드 수평 전계형 액정표시장치에서 액정층을 구동하는 수평 전계 형성에 대하여 상세히 살펴보면 다음과 같다. 도 3은 도 2에서 화소 영역 일부를 확대한 단면도로, IPS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도이다.

도 3을 참조하면, 화소전극(PXL)과 공통전극(COM)이 동일 평면상에서 수평 방향으로 나란하게 형성되어 있다. 화소전극(PXL)과 공통전극(COM) 사이에 직류 전압차이가 발생하면, 도 3의 가는 실선과 같이 전기장이 형성된다. 앞에서 설명했듯이, 화소전극(PXL)과 공통전극(COM)은 막대모양을 갖는다. 그리고 화소전극(PXL)과 공통전극(COM)은 일정 간격으로 배치되어 있다.

현재 주력으로 생산하고 있는 IPS 모드 수평 전계형 액정표시장치는, 도 3에 도시한 바와 같이, 화소전극(PXL)과 공통전극(COM)은 대략 4㎛ 정도의 선 폭을 갖는 막대 형상을 갖는다. 그리고 화소전극(PXL)과 공통전극(COM)은 선 폭의 2.5~3배에 해당하는 10~12㎛ 정도의 간격을 갖도록 배열된다. 그리고 화소전극(PXL)과 공통전극(COM) 위에는 액정층을 구성하는 액정 분자(LCM)들의 초기 배향 상태를 결정하는 배향막(ALG)이 형성되어 있다.

화소전극(PXL)과 공통전극(COM) 사이에 전계가 형성되면, 액정 분자(LCM)들은 전계의 영향으로 재정렬한다. 이와 같은 상태에서, 화소전극(PXL)과 공통전극(COM) 사이에 전계가 인가될 경우, 수평 전계는 화소전극(PXL)과 공통전극(COM)의 서로 가장 인접한 측면 사이에서 형성된다. 반면에, 화소전극(PXL)과 공통전극(COM) 바로 윗면에서는 수평 전계가 형성되지 않고, 거의 수직 방향으로만 약한 전계가 발생한다.

이때, 도 3에서와 같이 화소전극(PXL)과 공통전극(COM) 위에 놓여 있는 액정 분자(LCM)들 대부분은 수평 전계에 의해 재배열되지 않고, 배향막(ALG)에 의한 초기 배열 상태를 유지하게 된다. 즉, 화소전극(PXL)과 공통전극(COM) 사이의 액정 분자(LCM)들은 수평 전계에 의해 구동되어 표시 기능을 발휘 하지만, 화소 전극(PXL)과 공통 전극(COM) 바로 위에 놓인 액정 분자(LCM)들은 수평 전계에 의해 구동되지 않아 표시 기능을 발휘하지 못한다. 따라서, 화소전극(PXL)과 공통전극(COM)이 차지하는 부분은 비 표시영역(NDA)이 되며, 화소전극(PXL)과 공통전극(COM) 사이 공간만이 표시영역(NA)이 된다.

이와 같이, IPS 모드 수평 전계형에서는 화소 영역 중에서도 화소전극(PXL)과 공통전극(COM)이 차지하는 면적은 개구율 및 휘도에 기여하지 않는 영역이 된다. 이와 같이, 수평 전계형 액정표시장치에서는 화소전극(PXL) 및 공통전극(COM)을 투명 도전물질로 제조하더라도, 개구율 및 휘도를 저해하는 요인이 되고 있다.

IPS 모드 수평 전계형의 단점을 해소하기 위해 제시된 방식으로 FFS 모드 수평 전계형 액정표시장치가 있다. 도면을 참조하여, FFS 모드 수평 전계형 액정 표시 장치에 대해 살펴본다. 도 4는 종래 기술에 의한 FFS 모드로 작동하는 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 5는 도 4에서 절취선 II-II'로 자른 종래 기술에 의한 FFS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.

도 4 및 5를 참조하면, FFS 모드 수평 전계형 액정표시장치용 박막 트랜지스터 기판은 하부 기판(SUB) 위에 게이트 절연막(GI)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL), 그리고 그 교차부마다 형성된 박막 트랜지스터(T)를 구비한다. 또한, 박막 트랜지스터 기판은 게이트 배선(GL) 및 데이터 배선(DL)의 교차 구조로 화소 영역을 정의한다. 이 화소 영역에는 프린지 필드를 형성하도록 보호막(PAS)을 사이에 두고 형성된 화소전극(PXL)과 공통전극(COM)을 구비한다. 여기서는, 화소 전극(PXL)은 화소 영역에 대응하는 대략 장방형의 모양을 갖고, 공통전극(COM)은 평행한 다수 개의 띠 모양으로 형성한다.

공통전극(COM)은 게이트 배선(GL)과 나란하게 배열된 공통 배선(CL)에서 분기한다. 공통전극(COM)은 공통 배선(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다.

박막 트랜지스터(T)는 게이트 배선(GL)의 게이트 신호에 응답하여 데이터 배선(DL)의 화소 신호가 화소전극(PXL)에 충전되어 유지하도록 한다. 이를 위해, 박막 트랜지스터(T)는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기된 소스 전극(S), 소스 전극(S)과 대향하며 화소전극(PXL)과 접속된 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 산화물 반도체 채널 층(A)을 포함한다.

특히, FFS 모드 수평 전계형의 경우 화소 전극(PXL)과 공통전극(COM)이 중첩된 구조를 갖는다. 이 중첩된 부분이 보조 용량(STG)을 형성하는데, IPS 모드에 비해 보조 용량(STG)의 면적이 훨씬 크다. 따라서, 보조 용량(STG)을 구동하는데 적합하도록 반도체 층(A)을 높은 전하 이동도 특성이 높은 산화물 반도체 물질로 형성하는 것이 바람직하다. 산화물 반도체 물질은 소자의 안정성을 확보하기 위해 상부 표면에 식각액으로부터 보호를 위한 에치 스토퍼(ES)를 더 포함하는 것이 바람직하다. 구체적으로 설명하면, 소스 전극(S)과 드레인 전극(D) 사이의 분리된 부분을 통해 유입되는 식각액으로부터 산화물 반도체 채널 층(A)을 보호하도록 에치 스토퍼(ES)를 형성하는 것이 바람직하다.

게이트 배선(GL)의 일측 단부에는 외부로부터 게이트 신호를 인가받기 위한 게이트 패드(GP)가 형성된다. 게이트 패드(GP)는 게이트 절연막(GI)과 보호막(PAS)을 관통하는 게이트 패드 콘택홀(GPH)을 통해 게이트 패드 단자(GPT)와 접촉한다. 한편, 데이터 배선(DL)의 일측 단부에는 외부로부터 화소 신호를 인가받기 위한 데이터 패드(DP)를 포함한다. 데이터 패드(DP)는 보호막(PAS)을 관통하는 데이터 패드 콘택홀(DPH)을 통해 데이터 패드 단자(DPT)와 접촉한다.

화소전극(PXL)은 게이트 절연막(GI) 위에 형성된다. 그리고 반도체 채널 층(A)의 타측면 상부면과 접촉하는 드레인 전극(D)의 일측변과 접촉한다.

한편, 공통전극(COM)은 화소전극(PXL)을 덮는 보호막(PAS)을 사이에 두고 화소전극(PXL)과 중첩되게 형성된다. 이와 같은 화소전극(PXL)과 공통전극(COM) 사이에서 전계가 형성되어 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그리고 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라져 계조를 구현한다.

이상과 같은, FFS 모드의 수평 전계형 액정표시장치는 화소 전극(PXL)과 공통전극(COM)이 완전히 중첩된 구조를 갖는다. 도 6은 도 5에서 화소 영역 일부를 확대한 단면도로, FFS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도이다.

도 6에서 보는 바와 같이, FFS 모드에서는 화소전극(PXL) 및 공통전극(COM) 자체 바로 상부 영역에서도 프린지 필드에 의한 수평 전계가 형성된다. IPS 모드와 비교했을 때, 훨씬 높은 개구율을 확보할 수 있다. 그러나 FFS 모드에서는 화소전극(PXL)과 중첩하여 형성된 다수 개의 공통전극(COM)들 사이의 정 중앙부(ⓛ)에서는 수평 전계가 약하게 형성된다.

즉, 화소전극(PXL)과 공통전극(COM) 사이에 직류 전압차이가 발생하면, 도 6에서 도시한 가는 실선과 같이 형태로 전기장이 형성된다. 도 6에서와 같이, 화소 영역 내의 대부분 영역에서 수평 전계가 형성되지만, 이웃하는 공통전극(COM)들 사이, 특히 정 중앙부(ⓛ)에서는 수평 전계가 약해지는 영역이 발생한다. 그 결과, 이 부분에서의 투과율이 감소하는 현상이 발생한다.

이와 같이 FFS 모드가 IPS 모드에 비해서 개구율이 개선된 것은 확실하지만, 여전히 투과율을 저해하는 구조적인 문제점을 내포하고 있다. 고 해상도 액정표시장치가 요구되고 있는 상황에서는 동일한 소비 전력으로 더 높은 휘도값을 갖는 액정표시장치가 절실하게 필요한 상황이다.

본 발명의 목적은 상기 문제점들을 극복하기 위해 고안된 것으로, 개구율 및 투과율을 향상한 수평전계형 액정표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, IPS 모드와 FFS 모드를 조합하여 투과율을 높여 휘도 값을 향상시킨 하이브리드(Hybrid) 모드 수평 전계형 액정표시장치를 제공하는 데 있다.

상기 본 발명의 목적을 달성하기 위해, 본 발명에 의한 하이브리드 모드 수평전계형 액정표시장치는, 기판; 상기 기판 위에서 매트릭스 방식으로 배열된 화소 영역; 상기 화소 영역 내에서 제1 선폭을 갖는 막대 형상을 갖고 제1 간격으로 이격하여 배열된 하부 화소 전극 및 하부 공통 전극; 상기 하부 화소 전극 및 상기 하부 공통 전극을 덮는 보호막; 그리고 상기 보호막 위에서 상기 하부 화소 전극과 상기 하부 공통 전극 사이에 배열되며 제2 선폭을 갖는 막대 형상을 갖고 제2 간격으로 이격하여 배열된 상부 공통 전극 및 상부 화소 전극을 포함한다.

상기 하부 화소 전극은 상기 상부 공통 전극과 이웃하여 배열되고, 상기 하부 공통 전극은 상기 상부 화소 전극과 이웃하여 배열되는 것을 특징으로 한다.

이웃하는 상기 하부 화소 전극과 상기 상부 공통 전극 및 이웃하는 상기 하부 공통 전극과 상기 상부 화소 전극 중 적어도 어느 한 쌍은 상기 보호막을 사이에 두고 일부 영역이 중첩하여 형성된 보조 용량을 더 포함하는 것을 특징으로 한다.

상기 화소 영역 내의 타측 변에 형성되며, 상기 하부 화소 전극 및 상기 상부 화소 전극과 연결된 화소 전극 연결부를 더 포함하는 것을 특징으로 한다.

상기 화소 전극 연결부는 상기 보호막 아래층에 형성되고; 상기 하부 화소 전극은 상기 화소 전극 연결부에서 직접 분기되며; 상기 상부 화소 전극은 상기 보호막에 형성된 화소 전극 콘택홀을 통해 상기 화소 전극 연결부에 연결되는 것을 특징으로 한다.

상기 화소 영역의 일측변에 형성되며, 상기 하부 공통 전극 및 상기 상부 공통 전극과 연결된 공통 배선을 더 포함하는 것을 특징으로 한다.

상기 공통 배선은 상기 보호막 위에 형성되고; 상기 상부 공통 전극은 상기 공통 배선에서 직접 분기되며; 상기 하부 공통 전극은 상기 보호막에 형성된 공통 전극 콘택홀을 통해 상기 공통 배선에 연결되는 것을 특징으로 한다.

상기 화소 영역을 정의하며 게이트 절연막을 사이에 두고 서로 직교하는 게이트 배선과 데이터 배선을 더 포함하는 것을 특징으로 한다.

상기 화소 영역의 일측부에 형성되고; 상기 게이트 배선 및 상기 데이터 배선과 연결되며; 상기 화소 전극에 연결된 박막 트랜지스터를 더 포함하는 것을 특징으로 한다.

상기 박막 트랜지스터는, 상기 게이트 배선에 연결된 게이트 전극; 상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하는 반도체 채널 층; 상기 반도체 채널층의 일측변과 접촉하며, 상기 데이터 배선에 연결된 소스 전극; 상기 반도체 채널층의 타측변과 접촉하며, 상기 소스 전극과 일정 거리 이격하여 대향하고, 상기 화소 전극에 접촉하는 드레인 전극을 포함하는 것을 특징으로 한다.

본 발명에 의한 하이브리드 모드 수평전계형 액정표시장치는 IPS 모드와 FFS 모드를 조합한 구조를 갖는다. 따라서, IPS 모드의 단점과 FFS 모드의 단점을 모두 극복하여 화소 영역 내에서 고른 수평 전계를 형성할 수 있다. 그 결과, 화소 영역의 투과율 및 개구율이 높아진다. 즉, 본 발명은 동일한 광량을 제공하는 동일한 소비 전력으로 더 높은 휘도 값을 갖는 양질의 영상을 제공하는 액정표시장치를 제공할 수 있다.

도 1은 종래 기술에 의한 IPS 모드로 작동하는 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 2는 도 1에서 절취선 I-I'로 자른 종래 기술에 의한 IPS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 3은 도 2에서 화소 영역 일부를 확대한 단면도로, IPS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도.
도 4는 종래 기술에 의한 FFS 모드로 작동하는 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 5는 도 4에서 절취선 II-II'로 자른 종래 기술에 의한 FFS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 6은 도 5에서 화소 영역 일부를 확대한 단면도로, FFS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도.
도 7은 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치용 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 8은 도 7에서 절취선 III-III'로 자른 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 9는 도 7에서 화소 영역 일부를 확대한 단면도로, 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도.

이하, 첨부한 도면 도 7 내지 9를 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 7은 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치용 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 8은 도 7에서 절취선 III-III'로 자른 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.

도 7 및 8을 참조하면, 본 발명에 의한 하이브리드 모드 수평전계형 액정표시장치용 박막 트랜지스터 기판은, 투명 유리 기판(SUB) 위에 가로 방향으로 진행하는 복수 개의 게이트 배선(GL), 그리고 세로 방향으로 진행하는 복수 개의 데이터 배선(DL)을 포함한다. 게이트 배선(GL)과 데이터 배선(DL)들이 교차하여 화소 영역이 정의된다. 화소 영역의 한쪽 구석에는 박막 트랜지스터(T)가 배치된다.

박막 트랜지스터(T)는 게이트 배선(GL)에서 분기하는 게이트 전극(G), 데이터 배선(DL)에서 분기하는 소스 전극(S), 그리고, 소스 전극(S)과 일정 거리 이격하여 대향하는 드레인 전극(D)을 포함한다. 드레인 전극(D)에는 박막 트랜지스터(T)의 스위칭 동작에 따라 영상 신호에 대응하는 화소 전압을 인가받는 화소 전극(PXL)이 연결된다.

액정 셀을 구동하기 위해서는 화소 전압에 대향하는 공통 전압이 있어야 한다. 화소 영역에는 화소 전극(PXL)과 대향하는 공통 전극(COM)이 더 포함되고, 공통 전극(COM)에 공통 전압을 인가하기 위한 공통 배선(CL)이 게이트 배선(GL)과 나란하게 배열된다. 화소 전극(PXL)과 공통 전극(COM)은 기판(SUB)에 대해 수평 방향으로 이격되어 배치되어 있어 그 사이에서 화소 전압과 공통 전압 사이의 전압 차이에 의한 전계를 형성한다. 이 전계의 크기에 따라 액정 셀들이 재배치되며, 액정 셀들의 광학적 이방성 특성을 이용하여 화상을 구현한다.

본 발명에 의한 하이브리드 모드 수평 전계형의 액정표시장치는 화소 전극(PXL)과 공통 전극(COM)의 배열 구조에 중요한 특징이 있다. 이하, 화소 전극(PXL)과 공통 전극(COM)의 배열 구조에 대해서 좀 더 상세히 설명한다.

먼저, 도 7을 참조한 평면도면상에서 보면, 화소 전극(PXL)은, 드레인 전극(D)에 연결되고 장방형 화소 영역 내의 하변부에서 가로 방향으로 배열된 수평부(PH)와, 수평부(PH)에서 화소 영역의 세로 방향으로 분기되며 일정 간격으로 배열된 수직부(PV)를 포함한다. 그리고 공통 전극(COM)은 장방형 화소 영역의 상변부에서 가로 방향으로 배열된 공통 배선(CL)에서 화소 영역의 세로 방향으로 분기되며 일정 간격으로 배치된다. 특히, 화소 전극(PXL)의 수직부(PV)와 공통 전극(COM)은 서로 교대로 배치되어 그 사이에서 수평 전계를 형성한다.

다음으로, 도 8을 참조한 단면도 상에서 보면, 화소 전극(PXL)의 수직부(PV)들과 공통 전극(COM)들은 2층 구조를 갖는다. 즉, 하부 전극층에도 화소 전극(PXL)의 수직부(PV) 및 공통 전극(COM)들이 형성되고, 상부 전극층에도 화소 전극(PXL)의 수직부(PV) 및 공통 전극(COM)들이 형성된다.

게이트 절연막(GI)의 표면 위에는 제1 폭을 갖는 공통 전극(COM)과 화소 전극(PXL)의 수직부(PV)가 제1 간격으로 교대로 배열되어 하부 전극층을 형성한다. 그리고 하부 전극층은 보호막(PAS)으로 덮는 구조를 갖는다. 보호막(PAS)의 표면 위에서는, 게이트 절연막(GI) 표면에 형성된 공통 전극(COM)과 화소 전극(PXL)의 수직부(PV) 사이 공간 내에서, 제2 폭을 갖는 공통 전극(COM)과 화소 전극(PXL)의 수직부(PV)가 제2 간격으로 이격되어 배열되어 상부 전극층을 형성한다. 이러한 배열 구조를 갖는 상부 전극층은, 전체적인 배열 구조면에서 보면, 두 개의 공통 전극(COM)과 두 개의 화소 전극(PXL)의 수직부(PV)가 교대로 배치되는 구조를 갖는다.

이와 같이, 공통 전극(COM)과 화소 전극(PXL)의 수직부(PV)가 상부층과 하부층에 각각 ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide)와 같은 투명 도전 물질로 형성된 구조를 갖는다. 이 두 전극들은 서로 전기적으로 절연되어 있어야 한다. 따라서, 공통 배선(CL)과 동일한 층에 형성된 공통 전극(COM)은 직접 공통 배선(CL)에서 분기된 구조를 갖지만, 다른 층에 형성된 공통 전극(COM)은 공통 전극 콘택홀(CH)을 통해 공통 배선(CL)과 전기적으로 접촉한다. 예를 들어, 공통 배선(CL)이 보호막(PAS) 위에 형성된다면, 공통 전극 콘택홀(CH)은 보호막(PAS)을 관통하도록 형성한다.

마찬가지로, 화소 전극(PXL)의 수직부(PV)도 화소 전극(PXL)의 수평부(PH)와 동일한 층에 형성된 경우에는 화소 전극(PXL)에서 직접 분기하지만, 다른 층에 형성된 경우에는 화소 전극 콘택홀(PXH)을 통해 화소 전극(PXL)의 수평부(PH)와 전기적으로 접촉한다. 예를 들어, 화소 전극(PXL)의 수평부(PH)가 게이트 절연막(GI) 위에 형성된다면, 화소 전극 콘택홀(PXH)은 보호막(PAS)을 관통하도록 형성한다.

확대된 도면을 참조하여, 좀더 상세하게 공통 전극(COM) 및 화소 전극(PXL)의 수직부(PV)의 배열 구조를 설명한다. 도 9는 도 7에서 화소 영역 일부를 확대한 단면도로, 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도이다.

하부 전극층을 구성하는 한 쌍의 공통 전극(COM)과 화소 전극(PXL)의 수직부(PV) 사이에는, 상부 전극층을 구성하는 한 쌍의 화소 전극(PXL)의 수직부(PV)와 공통 전극(COM)이 배치된다. 한 편, 하부 전극층을 구성하는 한 쌍의 화소 전극(PXL)의 수직부(PV)와 공통 전극(COM) 사이에는, 상부 전극층을 구성하는 한 쌍의 공통 전극(COM)과 화소 전극의 수직부(PV)가 배치된다.

하부 전극층을 구성하는 공통 전극(COM)은 긴 막대 형상을 갖고 화소 영역의 세로 방향으로 배치된다. 이 공통 전극(COM)의 좌측 및 우측 변에는 상부 전극층을 구성하는 화소 전극(PXL)의 수직부(PV)가 근접하여 배치된다. 화소 전극(PXL)의 수직부(PV)도 긴 막대 형상을 갖고 화소 영역의 세로 방향으로 배치된다. 이와 마찬가지로, 하부 전극층을 구성하는 화소 전극(PXL)의 수직부(PV)도 긴 막대 형상을 갖고 화소 영역의 세로 방향으로 배치된다. 화소 전극(PXL)의 수직부(PV)의 좌측 및 우측 변에는 상부 전극층을 구성하는 공통 전극(COM)이 근접하여 배치된다.

따라서, 상부 전극층을 구성하는 화소 전극(PXL)의 수직부(PV)와 공통 전극(COM)은 하나씩 교대로 배치되지 않고, 수직부(PV)-공통전극(COM)-공통전극(COM)-수직부(PV)-수직부(PV)-공통전극(COM)의 배열 방식 혹은 공통전극(COM)-수직부(PV)-수직부(PV)-공통전극(COM)-공통전극(COM)-수직부(PV)의 배열 방식을 갖는다.

이러한 구조로 인해, 하부 전극층의 공통 전극(COM)과 상부 전극층의 화소 전극(PXL)의 수직부(PV) 사이에, 그리고 하부 전극층의 화소 전극(PXL)의 수직부(PV)와 상부 전극층의 공통 전극(COM) 사이에는 FFS 모드에 의한 수평전계가 형성된다. 한편, 상부 전극층을 구성하며, 하부 전극층의 공통 전극(COM)과 상부 전극층의 화소 전극(PXL)의 수직부(PV) 사이에 배치된 한 쌍의 화소 전극(PXL)의 수직부(PV)와 공통 전극(COM) 사이에는 IPS 모드에 의한 수평 전계가 형성된다.

따라서, 화소 영역 내 전체 면적에 걸쳐서 IPS 모드에서와 같이 수평 전계가 형성되지 않는 비 개구 영역을 제거할 수 있음과 동시에 FFS 모드에서와 같이 수평 전계가 약하게 형성된 저 투과율 영역을 고 투과 영역으로 향상시킬 수 있다. 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치는 IPS 모드 및 FFS 모드와 동일한 소비 전력으로도 투과율 및 개구율이 우수하여 높은 휘도를 갖는 고품질의 화면을 제공한다.

또한, 도 9에서 도시한 바와 같이, 하부 전극층을 이루는 공통 전극(COM)과 (혹은 화소 전극(PXL)의 수직부(PV)와) 상부 전극층을 이루는 화소 전극(PXL)의 수직부(PV)가 (혹은 공통 전극(COM)이) 일부 중첩하도록 형성함으로써, 보조 용량(STG)을 형성한다. 따라서, 화소 영역 내에서 별도의 보조 용량(STG)을 형성하지 않고, 개구 영역 내에서 보조 용량(STG)을 형성할 수 있으므로 고 개구율을 확보할 수 있다. 그리고 보조 용량(STG)의 크기도 중첩되는 면적을 조절하여 설계할 수 있으므로, 화소 영역의 크기에 따라 설계자가 보조 용량(STG)의 크기를 적절하게 조절할 수 있다. 이는 박막 트랜지스터(T)의 유형을 다양하게 선택할 수 있다는 장점도 제공한다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.

SUB: 투명 기판 T: 박막 트랜지스터
GL: 게이트 배선 DL: 데이터 배선
G: 게이트 전극 S: 소스 전극
D: 드레인 전극 A: 반도체 채널 층
GI: 게이트 절연막 GP: 게이트 패드
DP: 데이터 패드 PAS: 보호막
DH: 드레인 콘택홀 GPH: 게이트 패드 콘택홀
DPH: 데이터 패드 콘택홀 GPT: 게이트 패드 단자
DPT: 데이터 패드 단자 PXL: 화소 전극
PV: 화소 전극의 수직부 PH: 화소 전극의 수평부
COM: 공통 전극 CL: 공통 배선
STG: 보조 용량 DH: 드레인 전극 콘택홀
CH: 공통 전극 콘택홀 PXH: 화소 전극 콘택홀

Claims (10)

1. 기판;
   상기 기판 위에서 매트릭스 방식으로 배열된 화소 영역;
   상기 화소 영역 내에서 제1 선폭을 갖는 막대 형상을 갖고 제1 간격으로 이격하여 배열된 하부 화소 전극 및 하부 공통 전극;
   상기 하부 화소 전극 및 상기 하부 공통 전극을 덮는 보호막; 그리고
   상기 보호막 위에서 상기 하부 화소 전극과 상기 하부 공통 전극 사이에 배열되며 제2 선폭을 갖는 막대 형상을 갖고 제2 간격으로 이격하여 배열된 상부 공통 전극 및 상부 화소 전극을 포함하며,
   상기 하부 화소 전극의 좌측변과 우측변 각각에 인접하여 상기 상부 공통 전극 두 개가 이격하여 배치되고,
   상기 하부 공통 전극의 좌측변과 우측변 각각에 인접하여 상기 상부 화소 전극 두 개가 이격하여 배치되는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
   
2. 제 1 항에 있어서,
   상기 하부 화소 전극은 상기 상부 공통 전극과 이웃하여 배열되고,
   상기 하부 공통 전극은 상기 상부 화소 전극과 이웃하여 배열되는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
   
3. 제 2 항에 있어서,
   이웃하는 상기 하부 화소 전극과 상기 상부 공통 전극 및 이웃하는 상기 하부 공통 전극과 상기 상부 화소 전극 중 적어도 어느 한 쌍은 상기 보호막을 사이에 두고 일부 영역이 중첩하여 형성된 보조 용량을 더 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
   
4. 제 1 항에 있어서,
   상기 화소 영역 내의 타측 변에 형성되며, 상기 하부 화소 전극 및 상기 상부 화소 전극과 연결된 화소 전극 연결부를 더 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
   
5. 제 4 항에 있어서,
   상기 화소 전극 연결부는 상기 보호막 아래층에 형성되고;
   상기 하부 화소 전극은 상기 화소 전극 연결부에서 직접 분기되며;
   상기 상부 화소 전극은 상기 보호막에 형성된 화소 전극 콘택홀을 통해 상기 화소 전극 연결부에 연결되는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
   
6. 제 1 항에 있어서,
   상기 화소 영역의 일측변에 형성되며, 상기 하부 공통 전극 및 상기 상부 공통 전극과 연결된 공통 배선을 더 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
   
7. 제 6 항에 있어서,
   상기 공통 배선은 상기 보호막 위에 형성되고;
   상기 상부 공통 전극은 상기 공통 배선에서 직접 분기되며;
   상기 하부 공통 전극은 상기 보호막에 형성된 공통 전극 콘택홀을 통해 상기 공통 배선에 연결되는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
   
8. 제 1 항에 있어서,
   상기 화소 영역을 정의하며 게이트 절연막을 사이에 두고 서로 직교하는 게이트 배선과 데이터 배선을 더 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
   
9. 제 8 항에 있어서,
   상기 화소 영역의 일측부에 형성되고;
   상기 게이트 배선 및 상기 데이터 배선과 연결되며;
   상기 하부 화소 전극에 연결된 박막 트랜지스터를 더 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
   
10. 제 9 항에 있어서,
    상기 박막 트랜지스터는,
    상기 게이트 배선에 연결된 게이트 전극;
    상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하는 반도체 채널 층;
    상기 반도체 채널층의 일측변과 접촉하며, 상기 데이터 배선에 연결된 소스 전극;
    상기 반도체 채널층의 타측변과 접촉하며, 상기 소스 전극과 일정 거리 이격하여 대향하고, 상기 하부 화소 전극에 접촉하는 드레인 전극을 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.

Images