TWI661255B - 超高解析度液晶顯示器 - Google Patents

超高解析度液晶顯示器 Download PDF

Info

Publication number
TWI661255B
TWI661255B TW106137239A TW106137239A TWI661255B TW I661255 B TWI661255 B TW I661255B TW 106137239 A TW106137239 A TW 106137239A TW 106137239 A TW106137239 A TW 106137239A TW I661255 B TWI661255 B TW I661255B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
electrode
layer
gate
insulating layer
Prior art date
Application number
TW106137239A
Other languages
English (en)
Other versions
TW201818133A (zh
Inventor
Sul Lee
李瑟
Sun-Hwa Lee
李仙花
Seongjun Cho
趙成準
Original Assignee
LG Display Co.,Ltd.
樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co.,Ltd., 樂金顯示科技股份有限公司 filed Critical LG Display Co.,Ltd.
Publication of TW201818133A publication Critical patent/TW201818133A/zh
Application granted granted Critical
Publication of TWI661255B publication Critical patent/TWI661255B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明關於一種具有補償薄膜電晶體的超高解析度液晶顯示器。本發明提供的超高密度液晶顯示器包含位於基板上的一閘極線、位於閘極線上的一第一閘極絕緣層、一第一半導體層、位於第一半導體層上的一第二閘極絕緣層、一第二半導體層、位於第二半導體層上的一中間絕緣層、一資料線以及一汲極電極。第一半導體層位於第一閘極絕緣層且交錯於閘極線。第二半導體層位於第二閘極絕緣層上且交錯於閘極線。資料線位於中間絕緣層上且連接第一半導體層。汲極電極位於中間絕緣層且連接第二半導體層。

Description

超高解析度液晶顯示器
本發明是關於一種具有補償薄膜電晶體的超高解析度液晶顯示器。尤其是，本發明是關於一種確保超高解析度液晶顯示器具有高開口率的像素結構，而在此超高解析度液晶顯示器中設置有另一薄膜電晶體，此薄膜電晶體可補償用來驅動像素的薄膜電晶體的導通/關閉特徵。
近年來，隨著資訊社會的發展，對於能呈現資訊的顯示器的需求是逐漸增加。因此，就發展出各種類型的平面顯示器(FPD)，以克服陰極射線管顯示器(CRT)的諸多缺失，例如重量重、體積大等。平面顯示器的種類可包含液晶顯示裝置(LCD)、場發射顯示器(FED)、電漿顯示面板(PDP)、有機發光顯示裝置(OLED)和電子紙顯示裝置(ED)等。
平面顯示器的顯示面板可包含一薄膜電晶體基板，薄膜電晶體基板中有配置在每一個像素區域內的一薄膜電晶體，而這些像素區域會排列成矩陣形式。舉例來說，液晶顯示裝置是藉由電場控制液晶層的光傳輸性的方式來呈現視訊資料。而液晶顯示裝置可根據電場的方向分類成兩種主要類型；一種是垂直電場型，而另一種則是水平電場型。
對垂直電場型的LCD來說，製作在上基板上的共同電極會面向製作在下基板上的像素電極，以形成方向正交於基板面的電場。設置在上基板和下基板之間的扭曲向列型(TN)液晶層會被垂直電場驅動。垂直電場型LCD具有開口率較高的優點，但同時也具有大約90度窄視角的缺點。
對水平電場型的LCD來說，共同電極和像素電極是製作在同一個基板上且呈平行排列。設置在上基板和下基板之間的液晶層是在橫向電場效應(In-Plane-Switching，IPS)模式下被平行於基板面的電場驅動。水平電場型LCD具有超過160度的廣視角以及比垂直電場型LCD快的反應速度等優點。然而，水平電場型LCD同時可能有開口率低和背光傳遞率低的缺點。
舉例來說，IPS模式下的LCD為了要形成橫向電場，共同電極案和像素電極間的間隙會設計成大於上基板和下基板之間的間隙(或稱為Cell Gap)；為了能獲得足夠的電場能量，共同電極和像素電極可能具有一定寬度的條狀圖形。在IPS模式下的LCD的像素電極和共同電極之間會形成與基板平行的電場。然而，超出像素電極和共同電極的地方就不會有電場產生。也就是說，設置在像素電極和共同電極正上方的液晶分子不會被驅動，反而是維持在初始狀態(初始對準方向)。在初始條件下的液晶分子無法合適地控制光的傳遞性，會使得開口率和發光度下降。
為解決IPS模式下的LCD的缺失，提出了利用邊緣電場驅動的邊緣電場切換(FFS)型LCD。FFS型LCD包含共同電極、像素電極和介於前述兩者之間的絕緣層。像素電極和共同電極彼此垂直重疊。或者，像素電極和共同電極不重疊而是設計兩者分開的間隙小於上基板和下基板間的間隙。因此，拋物線形的邊緣電場會在共同電極與像素電極之間個空間以及這些電極上方形成。藉此，上基板和下基板之間的大部分液晶分子可以被邊緣電場驅動，進而增加開口率、提升前向發光。
圖1是根據現有技術繪示邊緣電場型液晶顯示器的薄膜電晶體基板的平面圖，其中薄膜電晶體基板具有氧化物半導體層。圖2是根據現有技術沿剖面線I-I’繪示圖1的薄膜電晶體基板結構的剖面圖。
如圖1和圖2所示，具有金屬氧化物半導體層的薄膜電晶體基板包含彼此交錯的一閘極線GL和一資料線DL、位於一下基板SUB上且介於前述兩者之間的一閘極絕緣層GI，以及製作在每一個交錯點上的一薄膜電晶體T。藉由閘極線GL和資料線DL所構成的交錯結構，可定義出一像素區域。在像素區域中，會製作一像素電極PXL和一共同電極COM以及介於兩者之間的第二鈍化層PAS2，以形成一邊緣電場。像素電極PXL的矩形形狀對應於像素區域，共同電極COM可具有多個分段，這些分段彼此平行且相隔一預設間隙。
共同電極COM連接平行於閘極線GL的共同導線CL。共同電極COM會經由共同導線CL被施加一參考電壓(或稱共同電壓)。
因應提供給閘極線GL的閘極訊號，薄膜電晶體T會提供並維持經由資料線DL提供給像素電極PXL的像素訊號。為達到這個目的，薄膜電晶體T包含一閘極電極G、一源極電極S、一汲極電極D和一半導體層SE。閘極電極G凸出於閘極線GL，源極電極S凸出於資料線DL。汲極電極D面向源極電極S且連接像素電極PXL。半導體層SE具有一(半導體)通道區域A，通道區域A位於閘極絕緣層GI上且重疊於閘極電極G，以及定義在源極電極S與汲極電極D之間。
半導體層SE包含一多晶矽材料。半導體層SE的中間部重疊於閘極電極G，因此定義成通道區域A。除了通道區域A以外的多晶半導體材料的其他區域會利用電漿處理方法進行導體化；其中一個區域會經由源極接觸孔SH接觸源極電極S，其他區域則經由汲極接觸孔DH接觸汲極電極D。所述多晶半導體層SE包含源極區域SA、汲極區域DA和通道區域A，其中源極區域SA接觸源極電極S，汲極區域DA接觸汲極電極D，通道區域A重疊於介於源極區域SA與汲極區域DA之間的閘極電極G。
對邊緣電場切換型來說，像素電極PXL重疊於共同電極COM。在這重疊區域上，會製作儲存電容。因此，為了充分地對儲存電容充電，薄膜電晶體具有控制高電流量的特性。對邊緣電場型來說，考量到效能及條件，較佳的是薄膜電晶體具有所述含有多晶半導體材料的上閘極結構。
請參考圖2來說明具有多晶半導體材料的上閘極薄膜電晶體。首先，在一基板SUB上形成一半導體層SE。在具有半導體層SE的基板SUB上鋪設一閘極絕緣層GI。在閘極絕緣層GI上形成一閘極電極G，使閘極電極G重疊於半導體層SE的中間部，以定義出通道區域A。
在閘極電極G上，設置一中間絕緣層IN，使中間絕緣層IN覆蓋基板SUB的整個表面。藉由貫穿中間絕緣層IN和閘極絕緣層GI的方式，形成一源極接觸孔SH和一汲極接觸孔DH，其中源極接觸孔SH會暴露出半導體層SE的源極區域SA，汲極接觸孔DH暴露出汲極區域DA。在中間絕緣層IN上，會形成源極電極S和汲極電極D，其中源極電極S經由源極接觸孔SH接觸源極區域SA，汲極電極D則是經由汲極接觸孔DH接觸汲極區域DA。
在上閘極型的薄膜電晶體T上，配置一第一鈍化層PAS1，使第一鈍化層PAS1覆蓋基板SUB的整個表面。藉由貫穿第一鈍化層PAS1的方式來形成一像素接觸孔PH，使像素接觸孔PH暴露出汲極電極D。
形成在第一鈍化層PAS1上的像素電極PXL會經由像素接觸孔PH接觸汲極電極D。在覆蓋像素電極PXL的第二鈍化層PAS2上形成共同電極COM，使得共同電極COM和像素電極PXL彼此重疊。而邊緣電場則是在像素電極PXL和共同電極COM之間形成。而且，在彼此重疊的像素電極PXL和共同電極COM之間第二鈍化層PAS2，會形成一儲存電容。沿一水平方向排列在薄膜電晶體基板與彩色濾光片基板之間的液晶材料分子會根據受控於所述邊緣電場的液晶材料的介電異向性來旋轉。根據液晶分子的旋轉量，在像素區域的光穿透性會改變，藉此可呈現出灰階的效果。
包含多晶半導體材料的薄膜電晶體具有關閉電流特徵容易劣化的特性。為了補償劣化的關閉電流特徵，需要一補償薄膜電晶體。
以下請參考圖3來說明包含補償薄膜電晶體的液晶顯示器。圖3是根據現有技術繪示包含補償薄膜電晶體的液晶顯示器內採用的薄膜電晶體基板的平面圖。
包含補償薄膜電晶體的薄膜電晶體基板包含多個像素區域，這些像素區域是由位於下基板SUB上且彼此交錯的閘極線GL和資料線DL所定義出來的。在每一個像素區域中，會形成彼此重疊的一像素電極PXL和一共同電極COM以及位於兩者之間的一閘極絕緣層GI，以形成邊緣電場。像素電極PXL的矩形形狀對應於像素區域。共同電極COM具有多個分段，且這些分段彼此平行排列。
每個像素區域會設置至少一第一(驅動)薄膜電晶體T1。而且會設置一補償薄膜電晶體T2來補償第一(驅動)薄膜電晶體T1的關閉電流特徵。第一(驅動)薄膜電晶體T1的汲極電極D1會接觸到補償薄膜電晶體T2的源極電極S2。
我們將說明具有第一(驅動)薄膜電晶體T1串聯補償薄膜電晶體T2的薄膜電晶體基板的結構。在基板SUB上，多個像素區域是藉由沿水平(第一)方向擴展的閘極線GL與沿垂直(第二)方向擴展的資料線DL的交錯結構定義出來的。
第一(驅動)薄膜電晶體T1的第一閘極電極G1是以像素區域的相反方向，擠壓閘極線GL而成。第一(驅動)薄膜電晶體T1的第一源極電極S1會從資料線DL延伸至第一閘極電極G1。半導體層SE從連接第一(驅動)薄膜電晶體T1的第一源極電極S1的一端部(亦即第一源極區域SA1)延伸至連接補償薄膜電晶體T2的第二汲極電極D2的其他端部(亦即第二汲極區域DA2)。半導體層SE連續地交錯於第一(驅動)薄膜電晶體T1的第一閘極電極G1和補償薄膜電晶體T2的第二閘極電極G2。第一(驅動)薄膜電晶體T1的第一汲極電極D1不是由金屬層形成。第一汲極區域DA1作為第一(驅動)薄膜電晶體T1的第一汲極電極D1。第一汲極區域DA1是半導體層SE的某一部分，其延伸自重疊於第一閘極電極G1的第一通道區域A1，並且第一汲極區域DA1面向第一源極區域SA1。
補償薄膜電晶體T2的第二閘極電極G2可為閘極線DL的某一部分。補償薄膜電晶體T2的第二源極電極S2不是由金屬層形成。延伸自第一汲極區域DA1的半導體層SE的第二源極區域SA2作為補償薄膜電晶體T2的第二源極電極S2。補償薄膜電晶體T2的第二汲極電極D2連接半導體層SE的第二汲極區域DA2。半導體層SE交錯於第二閘極電極G2，即部分的閘極線GL，並延伸至像素區域。第二通道區域A2重疊於第二閘極電極G2。第二汲極區域DA2延伸自第二通道區域A2並面對第二源極區域SA2。
為了將第一(驅動)薄膜電晶體T1以串聯的方式連接至補償薄膜電晶體T2，第一(驅動)薄膜電晶體T1的第一閘極電極G1會從閘極線GL延伸至下一列的相鄰像素區域。半導體層SE則從所述相鄰像素區域延伸至所在的像素區域。半導體層SE重疊於第一閘極電極G1，接著重疊於第二閘極電極G2，亦即重疊於閘極線GL的某些部份。補償薄膜電晶體T2的第二汲極電極D2連接製作在像素區域內的像素電極PXL。
在剖面結構中，像素電極PXL重疊於共同電極COM，且兩者之間有一鈍化層PAS。共同電極COM連接平行於閘極線GL的共同導線。用來驅動液晶的共同電壓(或低準位電壓)會經由共同導線CL提供給共同電極COM。在像素電極PXL與共同電極COM之間會形成水平邊緣電場。此外，在像素電極PXL與共同電極COM之間的重疊區域會形成儲存電容。受控於水平邊緣電場的介電異向性會使薄膜電晶體基板和彩色濾光片基板之間沿平面方向排列的液晶分子旋轉。光的穿透量，亦即亮度，會根據液晶分子的旋轉量改變，以呈現出灰階的效果。
對於解析度小於等於300 PPI(Pixel Per Inch)的液晶顯示器而言，當像素區域的尺寸較大時，第一(驅動)薄膜電晶體T1與補償薄膜電晶體T2之間的尺寸比例就不會太高。而且，邊緣電場型液晶顯示器是在像素電極PXL與共同電極COM間的重疊區域形成儲存電容，不需要額外區域。因此，開口率不太會因補償薄膜電晶體的尺寸而減少。
圖3所示的結構是適用於解析度小於等於300PPI的液晶顯示器。補償薄膜電晶體T2的第二閘極電極G2會在閘極線GL的某部分形成。涵蓋第一(驅動)薄膜電晶體T1與補償薄膜電晶體T2的面積相對於像素區域的面積比會維持在夠低的程度，以確保期望的開口率。所以，可減少第一(驅動)薄膜電晶體T1和補償薄膜電晶體T2在像素區域中所佔的面積。此類結構可使解析度小於等於300PPI的液晶顯示器獲得期望的開口率。然而，很難確保能維持足夠的開口率及/或最大亮度仍夠亮。
對於解析度超過300PPI(甚至超過500PPI)的超高密度液晶顯示器來說，像素區域大小的縮減幅度會很明顯地大於解析度小於等於300PPI的液晶顯示器。然而第一(驅動)薄膜電晶體T1和第二(補償)薄膜電晶體T2的大小不會縮減來維持適當特性。也就是說，對超高密度液晶顯示器而言，薄膜電晶體對像素區域的面積比會明顯地增加。第一(驅動)薄膜電晶體T1和第二(補償)薄膜電晶體T2所占的區域為非開口區域，使得這些區域是導致開口率下降的主要原因。因此解析度超過500PPI的超高密度液晶顯示器需要一種可增加開口率新結構。
為了克服上述的缺失，本發明目的在於提供一種包含補償薄膜電晶體的液晶顯示器，其中補償薄膜電晶體可補償含有多晶半導體材料的薄膜電晶體的關閉電流特徵。具體來說，本發明另一目的在於提供一種解析度超過500PPI的超高密度、開口率高且含有多晶半導體材料的液晶顯示器。
為了達到上述目的，本發明一實施例提供的一超高密度液晶顯示器包含一閘極線、一第一閘極絕緣層、一第一半導體層、一第二閘極絕緣層、一第二半導體層、一中間絕緣層、一資料線以及一汲極電極，其中閘極線位於一基板上，第一閘極絕緣層位於閘極線上，第一半導體層位於第一閘極絕緣層上且交錯於閘極線，第二閘極絕緣層位於第一半導體層上，第二半導體層位於第二閘極絕緣層上且交錯於閘極線，中間絕緣層位於第二半導體層上，資料線位於中間絕緣層上且連接第一半導體層，汲極電極位於中間絕緣層上且連接第二半導體層。
在一些實施例中，所述液晶顯示器更包含一平坦層、一共同電極、一鈍化層以及一像素電極，其中平坦層位於資料線和汲極電極上，共同電極位於平坦層上，鈍化層位於共同電極上，像素電極位於鈍化層上且連接汲極電極。
在一些實施例中，第一半導體層包含連接資料線的一第一源極區域、重疊於閘極線的一第一通道區域以及一第一汲極區域基於第一通道區域而面對第一源極區域。
在一些實施例中，第二半導體層包含連接第一汲極區域的一第二源極區域、重疊於閘極線的一第二通道區域以及一第二汲極區域，其中第二汲極區域基於第二通道區域而面對第二源極區域。
在一些實施例中，第一半導體層具有平行於且重疊於資料線的一第一分段形狀，第二半導體層具有重疊於第一半導體層的一第二分段形狀。
在一些實施例中，汲極電極為L形的形狀且重疊於資料線和閘極線。
在一些實施例中，第一半導體層具有平行於且重疊於資料線的一第一分段形狀，第二半導體層具有繞過第一半導體層的一第二分段形狀。
在一些實施例中，第一半導體層的一端連接第二半導體層的另一端而呈V形。
在一些實施例中，汲極電極為矩形，且從第二汲極區域延伸至閘極線。
本發明另一觀點在於提供一種液晶顯示器，其包含一第一半導體層、一絕緣層、一第二半導體層、一閘極電極、一源極電極以及一汲極電極，其中第一半導體層位於一基板上，絕緣層位於第一半導體層上，第二半導體層位於絕緣層上，閘極電極重疊於第一半導體層的中央部和第二半導體層的中央部，源極電極連接第一半導體層的一第一區域，汲極電極連接第二半導體層的一第二區域，第一半導體層的一第二區域連接第二半導體層的一第一區域。
在一些實施例中，所述液晶顯示器更包含一閘極絕緣層和一中間絕緣層，其中閘極絕緣層位於第一半導體層下方，中間絕緣層位於第二半導體層上，閘極電極設置在閘極絕緣層下方，源極電極和汲極電極設置在中間絕緣層上。
在一些實施例中，所述絕緣層包含依序堆疊的一第一絕緣層和一第二絕緣層，閘極電極設置在第一絕緣層和第二絕緣層之間，源極電極和汲極電極設置在中間絕緣層上。
在一些實施例中，所述絕緣層包含依序堆疊的一第一絕緣層和一第二絕緣層，閘極電極設置在第一絕緣層與第二絕緣層之間，源極電極和汲極電極設置在第二絕緣層上。
在一些實施例中，所述液晶顯示器更包含一平坦層、一共同電極、一鈍化層以及一像素電極，其中平坦層位於源極電極和汲極電極上，共同電極位於平坦層上，鈍化層位於共同電極上，像素電極位於鈍化層尚且連接汲極電極。
本發明的液晶顯示器的薄膜電晶體基板包含設置在每一個像素區域的一補償薄膜電晶體，補償薄膜電晶體用以補償多晶半導體材料的關閉電流特徵，進而可提供品質較佳的視訊影像。本發明的液晶顯示器具有一種結構可減少包含在每一個像素區域內的補償薄膜電晶體所引起開口率下降的情況。因此，本發明具有可確保超過300PPI或甚至超過500PPI的超高密度液晶顯示器仍具有高開口率的優點。
本發明的較佳實施例將參考附圖來說明。整篇說明書中，相似的元件編號代表相似的元件。然而，本發明並不受限於這些實施例，並且在不背離技術精神的情況下可做不同的修改或更動。下列實施例中，為了達到方便說明的目的來選擇元件名稱，元件名稱也可不同於實際的名稱。
＜第一實施例＞
以下將參考圖4和圖5來說明本發明第一實施例。圖4是根據本發明第一實施例繪示具有補償薄膜電晶體的液晶顯示器內薄膜電晶體基板的平面圖。圖5是沿剖面線II-II’繪示圖4的顯示器內薄膜電晶體基板的剖面圖。圖4和圖5呈現解析度超過400PPI且具有補償薄膜電晶體的超高密度液晶顯示器內採用的一薄膜電晶體基板。
本發明第一實施例的薄膜電晶體基板包含一基板SUB，基板SUB上有多個像素區域，這些像素區域是由彼此交錯的一閘極線GL和一資料線DL所定義出來的，並且閘極線GL與資料線DL之間有一中間絕緣層IN。每個像素區域包含一像素電極PXL、一共同電極COM和一第二鈍化層PAS2，像素電極PXL重疊於共同電極COM，一第二鈍化層PAS2設置在像素電極PXL與共同電極COM之間，藉此形成邊緣電場。共同電極COM可做成覆蓋大部分的像素區域，像素電極PXL可形成包含排成彼此平行的多個分段(或多個指狀電極)。對400PPI的高密度薄膜電晶體基板而言，由於像素尺寸小，使得像素電極可以做成兩個或三個分段。
每個像素區域具有一第一(驅動)薄膜電晶體T1。此外，像素區域還包含一第二(補償)薄膜電晶體T2，第二(補償)薄膜電晶體T2可用來補償第一(驅動)薄膜電晶體T1的關閉電流特徵。第一(驅動)薄膜電晶體T1的汲極電極連接第二(補償)薄膜電晶體T2的源極電極。
以下將詳細說明第一(驅動)薄膜電晶體T1如何串聯第二(補償)薄膜電晶體T2。在基板SUB上，多個像素區域是由水平方向上的閘極線GL與垂直方向上的資料線DL所構成的交錯結構來定義。
在第一實施例中，為了該開口區域對該像素區域的面積比，閘極電極不會製作成凸出於閘極線，但會利用閘極線本身的多個部分來製作。也就是說，薄膜電晶體是藉由將半導體層SE重疊於部分閘極線的方式來形成。
例如，半導體層SE具有一第一分段，此第一分段與閘極線GL交錯，且平行地重疊於資料線DL。半導體層SE的起始端會接觸到資料線DL。然後，半導體層SE的第一分段與閘極線GL的重疊部分會定義成第一(驅動)薄膜電晶體T1的第一通道區域A1。半導體層SE具有一第二分段，此第二分段會從第一分段的末端彎向在閘極線GL下方定義出的下一列像素區域，使得第二分段平行於閘極線GL。半導體層SE具有一第三分段，此第三分段會從第二分段的末端彎向在資料線DL下方定義出的像素區域，使得第三分段會再次交錯於閘極線GL且平行於資料線DL。也就是說，第三分段會跨過閘極線GL到閘極線GL上方定義出的像素區域且平行於資料線DL。然後，將半導體層SE的第三分段與閘極線GL重疊的部分定義成第二(補償)薄膜電晶體T2的第二通道區域A2。
更詳細地說，半導體層SE是製作在基板SUB上。半導體層SE包含一第一垂直分段VS1，此第一垂直分段VS1會配置成重疊於一部分的資料線DL。第一垂直分段VS1與閘極線GL交錯，使得第一垂直分段VS1起始於上列像素區域到下列像素區域、第一汲極區域、閘極線GL。半導體層SE更包含一水平分段HS，水平分段HS從第一垂直分段VS1延伸至下列的像素區域。半導體層SE更包含一第二垂直分段VS2，第二垂直分段VS2連接至水平分段，使得第二垂直分段VS2基於閘極線GL從下列的像素區域延伸至上列的像素區域。第二垂直分段VS2會與閘極線GL交錯。
在具有半導體層SE的基板SUB上，可藉由依序設置一閘極絕緣材料和一閘極金屬材料，然後對這些材料進行圖案化程序的方式來設置一閘極絕緣層GI和一閘極線GL。在每個像素區域中，閘極線GL會與半導體層SE重疊於兩處。閘極線GL中重疊於半導體層SE的兩個重疊部分別定義成一第一閘極電極G1和一第二閘極電極G2。詳細來說，閘極線GL中重疊於半導體層SE的第一垂直分段VS1的重疊部會定義成第一(驅動)薄膜電晶體T1的第一閘極電極G1。閘極線GL中重疊於半導體層SE的第二垂直分段VS2的重疊部會定義成第二(補償)薄膜電晶體T2的第二閘極電極G2。
半導體層SE可區分成兩個區域；其中一個區域被閘極絕緣層GI和閘極線GL覆蓋或重疊，另一個區域則是被暴露。沒有被閘極線GL覆蓋的暴露區域會藉由摻雜或引入雜質材料的方式被導電化。使得被閘極線GL覆蓋的多個部份半導體層SE可分別定義成一通道區域A1和一通道區域A2。詳細來說，重疊於第一閘極電極G1的部分半導體層SE被定義成第一(驅動)薄膜電晶體T1的第一通道區域A1。重疊於第二閘極電極G2的部分半導體層SE則定義為第二(補償)薄膜電晶體T2的第二通道區域A2。
在包含閘極線GL(具有閘極電極G1和G2)的基板SUB的整個表面上，可設置一中間絕緣層IN。半導體層SE中被導體化的區域(未被閘極線GL覆蓋的區域)被定義為源極區域和汲極區域。詳細來說，位於上側、開始於第一通道區域A1的部分第一垂直分段VS1被定義成第一(驅動)薄膜電晶體T1的一第一源極區域SA1。位於下側、結束於第一通道區域A1的部分第一垂直分段VS1被定義成第一(驅動)薄膜電晶體T1的一第一汲極區域DA1。位於下側、開始於第二通道區域A2的部分第二垂直分段VS2被定義成第二(補償)薄膜電晶體T2的一第二源極區域SA2。位於上側、結束於第二通道區域A2的部分第二垂直分段VS2被定義成第二(補償)薄膜電晶體T2的一第二汲極區域DA2。水平分段HS包含如同一體的第一(驅動)薄膜電晶體T1的第一汲極區域DA1與第二(補償)薄膜電晶體T2的第二源極區域SA2。
中間絕緣層IN具有一源極接觸孔SH和一汲極接觸孔DH，此源極接觸孔SH暴露驅動薄膜電晶體的部分源極區域SA1T1，此汲極接觸孔DH暴露第二(補償)薄膜電晶體T2的部分第二汲極區域DA2。在中間絕緣層IN上，設置有一資料線DL，資料線DL是由源極汲極金屬材料製成且與閘極線GL交叉。為了減少非開口區域的面積，不會單獨製作源極電極，但會使用部分的資料線DL作為這些源極電極。詳細來說，資料線DL經由源極接觸孔SH接觸半導體層SE的第一垂直分段VS1的接觸部即為第一(驅動)薄膜電晶體T1的源極電極S1。另一方面，將一汲極電極D2獨立地製作成經由汲極接觸孔DH接觸第二(補償)薄膜電晶體T2的第二汲極區域DA2。汲極電極D2設置在像素區域的下方部。
在基板SUB的整個表面上設置一第一鈍化層PAS1，使第一鈍化層PAS1覆蓋第一(驅動)薄膜電晶體T1和第二(補償)薄膜電晶體T2。在所述第一鈍化層PAS1上形成一共同電極COM，使共同電極COM覆蓋基板SUB的整個表面。較佳的是，共同電極COM幾乎能覆蓋基板SUB的所有表面，以降低共同電極COM的表面阻值和電性遮蔽第一(驅動)薄膜電晶體T1和第二(補償)薄膜電晶體T2及導線。更理想的是，共同電極COM除了一像素接觸孔PH以外，幾乎覆蓋基板SUB所有表面，像素接觸孔PH用以將第二(補償)薄膜電晶體T2的汲極電極D2連接至設置在共同電極COM正上方的像素電極PXL。
在共同電極COM上設置一第二鈍化層PAS2，使第二鈍化層PAS2覆蓋基板SUB的整個表面。藉由將第二鈍化層PAS2和第一鈍化層PAS1進行圖案化處理，使得像素接觸孔PH暴露出第二(補償)薄膜電晶體T2的部分汲極電極D2。較佳的是，像素接觸孔PH遠離汲極接觸孔DH一預設距離。經由像素接觸孔PH連接汲極電極D2的像素電極PXL則設置在第二鈍化層PAS2上。為了在共同電極COM與像素電極PXL之間形成一邊緣電場，較佳的作法是讓像素電極PXL包含多個分段。
第一實施例的薄膜電晶體基板可應用於解析度300~400PPI的高密度液晶顯示器。為獲得約400PPI的解析度，像素區域會相當的小。例如，像素電極PXL的分段數量可為2或3。
第一實施例的薄膜電晶體基板結構藉由降低非顯示區對像素區域的比例，可適用於高密度液晶顯示器。然而，將第一實施例的結構應用至解析度大於等於500PPI且包含補償薄膜電晶體與驅動薄膜電晶體的串聯電路的超高密度液晶顯示器時，會有些限制條件。也就是，需要針對解析度500~800PPI的超高密度液晶顯示器提供新的結構。以下，將提供一種薄膜電晶體基板，其中會縮小非開口區域對像素區域的比例，以建構解析度500~800PPI的超高密度液晶顯示器。
＜第二實施例＞
以下將參照圖6和圖7來說明本發明第二實施例。圖6為根據本發明第二實施例繪示具有補償薄膜電晶體的液晶顯示器內薄膜電晶體基板的平面圖。圖7為沿剖面線III-III’繪示圖6的顯示器內薄膜電晶體基板的剖面圖。
請參考圖6所示，本發明第二實施例的薄膜電晶體基板包含設置在一基板SUB上的一閘極線GL和一資料線DL。閘極線GL在基板SUB上沿一水平(第一)方向擴展。資料線DL則在基板SUB上沿一垂直(第二)方向擴展。
藉由多個所述的資料線DL和多個所述的閘極線GL構成的交錯結構，以一矩陣形式定義出多個像素區域。每一個像素區域包含一第一(驅動)薄膜電晶體T1、一第二(補償)薄膜電晶體T2和一像素電極PXL。這裡的第一(驅動)薄膜電晶體T1和第二(補償)薄膜電晶體T2的其中之一是用來驅動像素電極PXL的驅動薄膜電晶體，而另一個則是用來補償驅動薄膜電晶體的補償薄膜電晶體。
沿著與閘極線GL交錯的一條資料線DL設置第一(驅動)薄膜電晶體T1和第二(補償)薄膜電晶體T2。詳細來說，第一(驅動)薄膜電晶體T1包含一第一半導體層SE1，此第一半導體層SE1為分段形狀且與閘極線GL交叉。第二(補償)薄膜電晶體T2包含一第二半導體層SE2，第二半導體層SE2為分段形狀且與閘極線GL交叉。第一半導體層SE1與第二半導體層SE2彼此重疊。
更詳細地來說，第一半導體層SE1具有垂直分段，此垂直分段重疊於且平行於資料線DL。第一半導體層SE1具有分段，此分段起始於閘極線GL的上方位置，橫過閘極線GL，並結束於閘極線GL的下方位置。第一半導體層SE1的起始端位於閘極線GL上方位置且連接至資料線DL。
重疊於閘極線GL的部分第一半導體層SE1會被定義為一第一通道區域A1。重疊於第一通道區域A1的部分閘極線GL則被定義為一第一閘極電極G1。第一半導體層SE1的上方部從第一通道區域A1延伸至閘極線GL的上方區域，並被定義為一第一源極區域SA1。接觸第一源極區域SA1的部分資料線DL被定義為一源極電極S。也就是說，源極電極S不會凸出於資料線DL，但部分的資料線DL的作用如同源極電極S。第一半導體層SE1的下方部會從第一通道區域A1延伸至閘極線GL的下方區域，並被定義成一第一汲極區域DA1。第一(驅動)薄膜電晶體T1包含源極電極S、第一源極區域SA1、第一通道區域A1、第一閘極電極G1和第一汲極區域DA1。
第二半導體層SE2也具有垂直分段，此垂直分段重疊於且平行於資料線DL。第二半導體層SE2起始於閘極線GL的下方位置，橫過閘極線GL，結束於閘極線GL的上方位置。
重疊於閘極線GL的部分第二半導體層SE2會被定義成一第二通道區域A2。重疊於第二通道區域A2的部分閘極線GL則會被定義成一第二閘極電極G2。第二半導體層SE2的延伸區域會從第二通道區域A2延伸至閘極線GL的下方區域，並被定義成一第二源極區域SA2。第二半導體層SE2的延伸區域會從第二通道區域A2延伸至閘極線GL的上方區域，並被定義成一第二汲極區域DA2。第二汲極區域DA2連接第二汲極區域DA2。第二(補償)薄膜電晶體T2包含第二源極區域SA2、第二通道區域A2、第二閘極電極G2、第二汲極區域DA2和汲極電極D。
汲極電極D可為L形，且重疊於資料線DL和閘極線GL。當汲極電極D重疊於資料線DL和閘極線GL時，可確保開口區域在像素區域中具有最大的面積比。
在像素區域中會設置汲極電極D和像素電極PXL。例如，像素電極PXL可包含平行設置的多個分段。未呈現於平面圖的是，在基板SUB上設置共同電極，使共同電極覆蓋基板SUB的整個表面。在此情況下，共同電極COM可設置在像素區域PXL下方。或者，共同電極COM可包含平行設置的多個分段。在此情況下，像素電極PXL可設置在共同電極COM下方，使像素電極PXL具有對應於像素區域的矩形形狀。
將參照圖7來說明本發明第二實施例的液晶顯示器中採用的薄膜電晶體基板的剖面結構。在基板SUB上設置有第一閘極電極G1。第一閘極電極G1未凸出於閘極線GL，但部分的閘極線GL會作為第一閘極電極G1。第一閘極電極G1也可用於第二閘極電極G2。也就是說，第一閘極電極G1和第二閘極電極被定義成閘極線GL的同一部分。
在第一閘極電極G1上設置第一閘極絕緣層GI1，使第一閘極絕緣層GI1覆蓋基板SUB的整個表面。在第一閘極絕緣層GI1上設置第一半導體層SE1。第一半導體層SE1具有分段形狀且交錯於第一閘極電極G1。重疊於第一閘極電極G1的部分第一半導體層SE1會被定義成第一通道區域A1。第一半導體層SE1的一側部延伸自第一通道區域A1，且被定義成第一源極區域SA1，而第一半導體層SE1的其他側部則延伸自第一通道區域A1，且被定義成第一汲極區域DA1。
在第一半導體層SE1上設置第二閘極絕緣層GI2，使第二閘極絕緣層GI2覆蓋基板SUB的整個表面。第二閘極絕緣層GI2具有一源極-汲極接觸孔SDH，源極-汲極接觸孔SDH用以暴露出部分的第一汲極區域DA1。在第二閘極絕緣層GI2上設置第二半導體層SE2。第二半導體層SE2具有分段形狀且交錯於第二閘極電極G2。這裡的第二閘極電極G2即為第一閘極電極G1。
也就是說，相同的閘極電極會運作如給第一半導體層SE1和第二半導體層SE2的閘極元件。重疊於第二閘極電極G2的部分第二半導體層SE2會被定義成第二通道區域A2。第二半導體層SE2的一側部延伸自第二通道區域A2，且被定義為第二源極區域SA2；而第二半導體層SE2的其他側部則延伸自第二通道區域A2，且被定義為第二汲極區域DA2。第二源極區域SA2經由源極-汲極接觸孔SDH接觸第一汲極區域DA1。
在第二半導體層SE2上設置中間絕緣層IN，使中間絕緣層IN覆蓋基板SUB的整個表面。中間絕緣層IN具有汲極接觸孔DH，汲極接觸孔DH用於暴露出部分的第二汲極區域DA2。並且，藉由貫穿中間絕緣層IN和第二閘極絕緣層GI2的方式來形成源極接觸孔SH，以暴露出部分的第一源極區域SA1。
在中間絕緣層IN上形成資料線DL和汲極電極D。資料線DL會經由源極接觸孔SH接觸第一源極區域SA1。接觸第一源極區域SA1的部分資料線DL會被定義成源極電極S。汲極電極D會經由汲極接觸孔DH接觸第二汲極區域DA2。也就是說，第一(驅動)薄膜電晶體T1串聯於第二(補償)薄膜電晶體T2。而且，當第一(驅動)薄膜電晶體T1和第二(補償)薄膜電晶體T2在剖面圖中是垂直地重疊於位於兩者之間的第二閘極絕緣層GI2時，表示這兩個電晶體是設置在平面圖中的相同區域內。
在資料線DL和汲極電極D上設置平坦層PAC，使平坦層PAC覆蓋基板SUB的整個表面。平坦層PAC可包含一有機材料。或者，平坦層PAC可包括含有無機材料的一無機層以及含有有機材料的一有機層，並且所述無機層和有機層會依序堆疊。在平坦層PAC上設置用來暴露出部分汲極電極D的像素接觸孔PH。
在平坦層PAC上形成共同電極COM。共同電極COM可為片狀且除了像素接觸孔PH以外，幾乎覆蓋了基板SUB的所有表面。在共同電極COM上沉澱設一鈍化層PAS，使鈍化層PAS覆蓋基板SUB的整個表面。鈍化層具有像素接觸孔PH。也就是說，像素接觸孔PH是藉由在同一個位置貫穿平坦層PAC和鈍化層PAS的方式來形成。
在鈍化層PAS上形成像素電極PXL。像素電極PXL經由像素接觸孔PH接觸汲極電極D。像素電極PXL具有多個分段，這些分段重疊於像素區域內的共同電極COM。在像素電極PXL和共同電極COM之間會形成邊緣電場，以驅動液晶材料。
第二實施例的液晶顯示器採用的薄膜電晶體基板包含兩個薄膜電晶體。在包含用來驅動像素電極的薄膜電晶體以及用來補償薄膜電晶體的補償薄膜電晶體的情況下，可獲得更優秀的效能。將這兩個薄膜電晶體垂直堆疊可縮減薄膜電晶體在像素區域內所占的面積。而且，將薄膜電晶體設置成重疊於資料線也可縮減薄膜電晶體在像素區域內所占的面積。因此，可將開口率最大化。尤其是對於解析度大約在800PPI的超高密度液晶顯示器來說，像素區域會非常的小。要將薄膜電晶體設置在此非常小的像素區域內，開口率就會很小。然而，在第二實施例中，當薄膜電晶體被設置成重疊於資料線時，便可獲得最大的開口率。
＜第三實施例＞
以下將參照圖8和圖9來說明本發明第三實施例。圖8是根據本發明第三實施例繪示具有補償薄膜電晶體的液晶顯示器所採用的薄膜電晶體基板的平面圖。圖9是沿剖面線IV-IV’繪示圖8的顯示器的薄膜電晶體基板的剖面圖。
請參考圖8所示，第三實施例的薄膜電晶體基板包含設置在一基板SUB上的一閘極線GL和一資料線DL。閘極線GL在基板SUB上沿一水平(第一)方向擴展。資料線DL則在基板SUB上沿一垂直(第二)方向擴展。
藉由多個所述的資料線DL和多個所述的閘極線GL構成的交錯結構，以一矩陣形式定義出多個像素區域。每一個像素區域包含一第一(驅動)薄膜電晶體T1、一第二(補償)薄膜電晶體T2和一像素電極PXL。這裡的第一(驅動)薄膜電晶體T1和第二(補償)薄膜電晶體T2的其中之一作為用來驅動像素電極PXL的驅動薄膜電晶體，而另一個則作為用來補償驅動薄膜電晶體的補償薄膜電晶體。
沿著交錯於閘極線GL的一條資料線DL，設置第一(驅動)薄膜電晶體T1和第二(補償)薄膜電晶體T2。詳細來說，第一(驅動)薄膜電晶體T1包含一第一半導體層SE1，第一半導體層SE1具有一分段形狀且交錯於閘極線GL。第二(補償)薄膜電晶體T2包含一第二半導體層SE2，第二半導體層SE2具有一分段形狀且交錯於閘極線GL。第一半導體層SE1和第二半導體層SE2可形成不會彼此重疊的V形。
更詳細地說，第一半導體層SE1具有重疊於且平行於資料線DL的垂直分段。第一半導體層SE1具有起始於閘極線GL的上方位置、橫跨閘極線GL、結束於閘極線GL的下方位置的垂直分段。第一半導體層SE1的起始端位於閘極線GL的上方且連接至資料線DL。
重疊於閘極線GL的部分第一半導體層SE1被定義為一第一通道區域A1。重疊於第一通道區域A1的部分閘極線GL被定義為一第一閘極電極G1。第一半導體層SE1的上方部會從第一通道區域A1延伸至閘極線GL的上方區域，且定義成一第一源極區域SA1。接觸第一源極區域SA1的部分資料線DL會定義成一源極電極S。也就是說，源極電極S不會凸出於資料線DL，但部分的資料線DL會運作如源極電極S。第一半導體層SE1的下方部會從第一通道區域A1延伸至閘極線GL的下方區域，並定義成一第一汲極區域DA1。第一汲極區域DA1面對第一源極區域SA1，且第一通道區域A1介於第一汲極區域DA1與第一源極區域SA1之間。第一(驅動)薄膜電晶體T1包含源極電極S、第一源極區域SA1、第一通道區域A1、第一閘極電極G1和第一汲極區域DA1。
第二半導體層SE2具有從資料線DL延伸至像素區域的一傾斜分段。詳細來說，第二半導體層SE2的傾斜分段起始於閘極線GL的下方位置、橫跨閘極線GL、結束於在閘極線GL的上方位置的像素區域內側。第二半導體層SE2的傾斜分段用以繞過第一半導體層SE1，使得第二通道區域A2不會重疊於第一通道區域A1。
重疊於閘極線GL的部分第二半導體層SE2被定義成一第二通道區域A2。重疊於第二通道區域A2的部分閘極線GL被定義成一第二閘極電極G2。第二半導體層SE2的延伸區域是從第二通道區域A2延伸至閘極線GL的下方區域，並被定義成一第二源極區域SA2。第二半導體層SE2的延伸區域是從第二通道區域A2延伸至閘極線GL的上方區域，並定義為一第二汲極區域DA2。第二汲極區域DA2連接第二汲極區域DA2。第二(補償)薄膜電晶體T2包含第二源極區域SA2、第二通道區域A2、第二閘極電極G2、第二汲極區域DA2和汲極電極D。
汲極電極D可為矩形且從像素區域延伸至閘極線GL，使得汲極電極D的一端部重疊於閘極線GL。當汲極電極D重疊於閘極線GL時，可確保開口區域在像素區域內具有最大的面積比。
在像素區域可設置汲極電極D和像素電極PXL。舉例來說，像素電極PXL可包含平行設置的多個分段。未呈現於平面圖的是，在基板SUB上沉澱共同電極，使共同電極覆蓋基板SUB的整個表面。在此情況下，共同電極COM可設置在像素區域PXL下方。或者，共同電極COM可包含平行設置的多個分段。在此情況下，像素電極PXL可設置在共同電極COM下方，使像素電極PXL的矩形形狀對應像素區域。
請參照圖9來說明本發明第三實施例的液晶顯示器所採用的薄膜電晶體基板的剖面結構。在基板SUB上設置第一閘極電極G1和第二閘極電極G2。第一閘極電極G1和第二閘極電極G2不會凸出於閘極線GL，但部分的閘極線GL會分別作為第一閘極電極G1和第二閘極電極G2。
在第一閘極電極G1和第二閘極電極G2上沉澱第一閘極絕緣層GI1，使第一閘極絕緣層GI1覆蓋基板SUB的整個表面。在第一閘極絕緣層GI1上，設置第一半導體層SE1。第一半導體層SE1為分段形狀且交錯於第一閘極電極G1。重疊於第一閘極電極G1的部分第一半導體層SE1定義成第一通道區域A1。第一半導體層SE1的一側部延伸自第一通道區域A1且定義成第一源極區域SA1；而第一半導體層SE1的其他側部則延伸自第一通道區域A1且定義成第一汲極區域DA1。
在第一半導體層SE1上沉澱第二閘極絕緣層GI2，使得第二閘極絕緣層GI2覆蓋基板SUB的整個表面。第二閘極絕緣層GI2具有一源極-汲極接觸孔SDH，源極-汲極接觸孔SDH用以暴露出部分的第一汲極區域DA1。在第二閘極絕緣層GI2上設置第二半導體層SE2。第二半導體層SE2具有交錯於第二閘極電極G2的傾斜分段形狀。重疊於第二閘極電極G2的部分第二半導體層SE2被定義為第二通道區域A2。第二半導體層SE2的一側部延伸自第二通道區域A2且被定義為第二源極區域SA2；而第二半導體層SE2的其他側部延伸自第二通道區域A2且被定義為第二汲極區域DA2。第二源極區域SA2經由源極-汲極接觸孔SDH接觸第一汲極區域DA1。
在第二半導體層SE2上沉澱中間絕緣層IN，使中間絕緣層IN覆蓋基板SUB的整個表面。中間絕緣層IN具有汲極接觸孔DH，汲極接觸孔DH用以暴露出部分的第二汲極區域DA2。而且，會藉由貫穿中間絕緣層IN和第二閘極絕緣層GI2的方式形成源極接觸孔SH，以暴露出部分的第一源極區域SA1。
在中間絕緣層IN上，形成資料線DL和汲極電極D。資料線DL會經由源極接觸孔SH接觸第一源極區域SA1。接觸第一源極區域SA1的部分資料線DL被定義成源極電極S。汲極電極D會經由汲極接觸孔DH接觸第二汲極區域DA2。也就是說，第一(驅動)薄膜電晶體T1串聯於第二(補償)薄膜電晶體T2。
在資料線DL和汲極電極D上沉澱平坦層PAC，使平坦層PAC覆蓋基板SUB的整個表面。平坦層PAC可包含一有機材料。或者，平坦層PAC可包括含有無機材料的一無機層以及含有有機材料的一有機層，並且無機層和有機層會依據堆疊。在平坦層PAC上形成用來暴露出部分汲極電極D的像素接觸孔PH。
在平坦層PAC上形成共同電極COM。此共同電極COM可為片狀且除了像素接觸孔PH以外，幾乎覆蓋基板SUB的所有表面。在共同電極COM上沉澱一鈍化層PAS，使鈍化層PAS覆蓋基板SUB的整個表面。鈍化層具有像素接觸孔PH。也就是說，像素接觸孔PH是藉由在相同位置上貫穿平坦層PAC和鈍化層PAS的方式形成。
在鈍化層PAS上形成像素電極PXL。像素電極PXL會經由像素接觸孔PH接觸汲極電極D。像素電極PXL具有多個分段且重疊於像素區域內的共同電極COM。在像素電極PXL和共同電極COM之間會形成邊緣電場，以驅動液晶材料。
第三實施例的液晶顯示器採用的薄膜電晶體基板包含兩個薄膜電晶體。當包含用於驅動像素電極的薄膜電晶體以及用於補償這些元件的補償薄膜電晶體時，可獲得更優良的效能。
在第三實施例中，這兩個薄膜電晶體會彼此垂直地堆疊而不會重疊。相較於第二實施例，薄膜電晶體所占的面積會稍微大一點，使得開口率會比第二實施例的小一點。然而，在第二實施例中，兩個通道區域A1和A2重疊於相同的閘極線導致大量寄生電容產生。在第三實施例中，由於第一通道區域A1不會重疊於第二通道區域A2，因此不會形成寄生儲存或寄生儲存會減少，使得薄膜電晶體能獲得更好的效能。
在第三實施例中，薄膜電晶體的特性穩定，並且藉由縮小像素區域內的非開口區域可獲得更高的開口率。尤其對於解析度大約在800PPI的超高密度液晶顯示器而言，可同時達到更好的效能及開口率高的目的。
＜第四實施例＞
在以上的論述中是針對薄膜電晶體的下閘極結構做說明。並且，也說明了第一(驅動)薄膜電晶體T1的第一閘極電極G1和第二(補償)薄膜電晶體T2的第二閘極電極G2被定義為相同閘極線GL的某些部份。以下，將說明其他的實施態樣。這些結構上的特徵在剖面圖上而不是在平面圖上可完全地不同。因此，為了方便，採用圖6及/或圖8作為平面圖。以下將要陳明的這些例子也可以應用於第二和第三實施例。
請參照圖10來說明本發明第四實施例。圖10是根據本發明第四實施例繪示具有補償薄膜電晶體的液晶顯示器所採用的薄膜電晶體基板的剖面圖。
參考圖10所示，在基板SUB上形成第一半導體層SE1。在第一半導體層SE1上沉澱第一閘極絕緣層GI1，使第一閘極絕緣層GI1覆蓋基板SUB的整個表面。在第一閘極絕緣層GI1上形成第一閘極電極G1。此第一閘極電極G1不會凸出於閘極線GL，但部份的閘極線GL會變成第一閘極線G1。第一閘極電極G1會當作第二閘極電極G2來使用。也就是說，相同部位的閘極線GL同時是第一閘極電極G1，也是第二閘極電極G2。
第一半導體層SE1具有分段形狀且交錯於第一閘極電極G1。重疊於閘極線GL的部分第一半導體層SE1被定義成一第一通道區域A1。第一半導體層SE1的一側部會延伸自第一通道區域A1且被定義為第一源極區域SA1。第一半導體層SE1的其他側部則延伸自第一通道區域A1並被定義為第一汲極區域DA1。
在第一閘極電極G1和第二閘極電極G2上，會沉澱第二閘極絕緣層GI2，使得第二閘極絕緣層GI2覆蓋基板SUB的整個表面。藉由貫穿第二閘極絕緣層GI2和第一閘極絕緣層GI1的方式形成源極-汲極接觸孔SDH，以暴露出部分的第一汲極區域DA1。在第二閘極絕緣層GI2上形成第二半導體層SE2。此第二半導體層SE2具有交錯於第一閘極電極G1和第二閘極電極G2的分段。
相同的閘極電極會進行給第一半導體層SE1和第二半導體層SE2的閘極功能。重疊於第二閘極電極G2的部分第二半導體層SE2被定義為第二通道區域A2。第二半導體層SE2的一側部會延伸自第二通道區域A2且被定義為第二源極區域SA2。第二半導體層SE2的其他側部則延伸自第二通道區域A2並被定義為第二汲極區域DA2。第二源極區域SA2經由源極-汲極接觸孔SDH接觸第一汲極區域DA1。
在第二半導體層SE2上，會沉澱中間絕緣層IN，使得中間絕緣層IN覆蓋基板SUB的整個表面。藉由貫穿中間絕緣層IN可形成汲極接觸孔DH，使汲極接觸孔DH暴露出部分的第二汲極區域DA2。而且，藉由貫穿中間絕緣層IN、第二閘極絕緣層GI2和第一閘極絕緣層GI1可形成源極接觸孔SH，使源極接觸孔SH暴露出部分的第一源極區域SA1。
在中間絕緣層IN上形成資料線DL和汲極電極D。資料線DL會經由源極接觸孔SH接觸第一源極區域SA1。接觸第一源極區域SA1的部分資料線DL被定義成源極電極S。汲極電極D會經由汲極接觸孔DH接觸第二汲極區域DA2。第二(補償)薄膜電晶體T2串聯於第一(驅動)薄膜電晶體T1。第一(驅動)薄膜電晶體T1與第二(補償)薄膜電晶體T2會垂直地堆疊且夾帶第二閘極絕緣層GI2在兩者之間。因此，這兩個薄膜電晶體會被設置在對應單一個薄膜電晶體區域的區域內。
在資料線DL和汲極電極D上，設置平坦層PAC，使平坦層PAC覆蓋基板SUB的整個表面。平坦層PAC可包含一有機材料。或者，平坦層PAC可包含依序堆疊的一無機層和一有機層，其中無機層含有無機材料，有機層含有有機材料。會暴露出部分汲極電極D的像素接觸孔PH可設在平坦層PAC。
在平坦層PAC上，形成共同電極COM。共同電極COM可為片狀且除了像素接觸孔PH以外，幾乎覆蓋基板SUB所有的表面。在共同電極COM上，設置一鈍化層PAS，使鈍化層PAS覆蓋基板SUB的整個表面。此鈍化層具有像素接觸孔PH。也就是說，像素接觸孔PH是藉由在相同的位置上貫穿平坦層PAC和鈍化層PAS的方式來形成。
在鈍化層PAS上形成像素電極PXL。像素電極PXL會經由像素接觸孔PH接觸汲極電極D。像素電極PXL有多個分段，這些分段重疊於像素區域內的共同電極COM。在像素電極PXL與共同電極COM之間會形成邊緣電場，以驅動液晶材料。
在第四實施例中，提供了在剖面圖上將閘極線GL安插在第一半導體層SE1與第二半導體層SE2之間的結構。於是，第一(驅動)薄膜電晶體T1具有上閘極結構，而第二(補償)薄膜電晶體T2則具有下閘極結構。
＜第五實施例＞
請參照圖11來說明本發明第五實施例。圖11是根據本發明第五實施例繪示具有補償薄膜電晶體的液晶顯示器中薄膜電晶體基板的剖面圖。
參考圖11所示，將第一半導體層SE1形成在基板SUB上。在第一半導體層SE1上，設置第一閘極絕緣層GI1，使第一閘極絕緣層GI1覆蓋基板SUB的整個表面。第一閘極絕緣層GI1具有源極-汲極接觸孔SDH，以暴露出部分的第一半導體層SE1。
在第一閘極絕緣層GI1上，形成第二半導體層SE2。第二半導體層SE2會經由源極-汲極接觸孔SDH接觸第一半導體層SE1。在第二半導體層SE2上，設置第二閘極絕緣層GI2，使第二閘極絕緣層GI2覆蓋基板SUB的整個表面。
在第二閘極絕緣層GI2上，形成閘極線GL。閘極線GL與第一半導體層SE1和第二半導體層SE2交錯，如第二實施例(圖6)或第三實施例(圖8)所述。重疊於第一半導體層SE1的部分閘極線GL定義成第一閘極電極G1。重疊於第二半導體層SE2的部分閘極線GL則定義為第二閘極電極G2。
第一閘極電極G1和第二閘極電極G2皆不會凸出於閘極線GL，但部分的閘極線GL會作為第一閘極電極G1，另一部分的閘極線GL會作為第二閘極電極G2。當重疊於第一半導體層SE1的部分閘極線GL等於重疊於第二半導體層SE2的部分閘極線GL時，表示第一閘極電極G1即為第二閘極電極G2。或者，重疊於第一半導體層SE1的部分閘極線GL也可不同於重疊於第二半導體層SE2的部分閘極線GL。
重疊於第一閘極電極G1的部分第一半導體層SE1定義為第一通道區域A1。延伸自第一通道區域A1的一側部定義為第一源極區域SA1，延伸自第一通道區域A1的其他側部則定義為第一汲極區域DA1。重疊於第二閘極電極G2的部分第二半導體層SE2定義為第二通道區域A2。延伸自第二通道區域A2的一側部定義為第二源極區域SA2，而延伸自第二通道區域A2的其他側部則定義為第二汲極區域DA2。第二源極區域SA2會經由源極-汲極接觸孔接觸第一汲極區域DA1。
在包含第一閘極電極G1和第二閘極電極G2的閘極線GL上沉澱中間絕緣層IN，使中間絕緣層IN覆蓋基板SUB的整個表面。藉由貫穿中間絕緣層IN可形成用來暴露出部分第二汲極區域DA2的汲極接觸孔DH。並且，藉由貫穿中間絕緣層IN、第二閘極絕緣層GI2和第一閘極絕緣層GI1的形成源極接觸孔SH，以暴露出部分的第一源極區域SA1。
在中間絕緣層IN上形成資料線DL和汲極電極D。資料線DL會經由源極接觸孔SH接觸第一源極區域SA1。接觸第一源極區域SA1的部分資料線DL被定義為源極電極S。汲極電極D會經由汲極接觸孔DH接觸第二汲極區域DA2。第二(補償)薄膜電晶體T2串聯於第一(驅動)薄膜電晶體T1。第一(驅動)薄膜電晶體T1和第二(補償)薄膜電晶體T2會垂直地堆疊，且夾帶第一閘極絕緣層GI1在兩者之間。因此，這兩個薄膜電晶體會被設置在對應單一薄膜電晶體區域的區域內。
在資料線DL和汲極電極D上沉澱平坦層PAC，使平坦層PAC覆蓋基板SUB的整個表面。平坦層PAC可包含一有機材料。或者，平坦層PAC可包含具有無機材料的一無機層以及具有有機材料的一有機層，且無機層和有機層依序堆疊。在平坦層PAC形成像素接觸孔PH，以暴露出部分的汲極電極D。
在平坦層PAC上，形成共同電極COM。此共同電極COM可為片狀且除了像素接觸孔PH以外，幾乎覆蓋了基板SUB所有的表面。在共同電極COM上沉澱一鈍化層PAS，使鈍化層PAS覆蓋基板SUB的整個表面。此鈍化層具有像素接觸孔PH。也就是說，像素接觸孔PH是藉由在相同的位置上貫穿平坦層PAC和鈍化層PAS而得。
在鈍化層PAS上形成像素電極PXL。此像素電極PXL會經由像素接觸孔PH接觸汲極電極D。像素電極PXL具有多個分段且重疊於像素區域內的共同電極COM。在像素電極PXL與共同電極COM之間會形成邊緣電場，以驅動液晶材料。
在第五實施例中，閘極線GL會被設置成位於第一半導體層SE1和第二半導體層SE2上方。因此，第一(驅動)薄膜電晶體T1和第二(補償)薄膜電晶體T2具有上閘極結構。
在以上敘述中，閘極電極為閘極線的一部分。並且，第一閘極電極和第二閘極電極分別為閘極線的不同部分。即使未呈現在圖示中，如有需要，第一閘極電極和第二閘極電極的其中之一可定義為閘極線的一部分，而另一個則可由閘極線擠壓成型。舉例來說，第一閘極電極可為閘極線的一部分且設置在第一半導體層下方，第二閘極電極可由閘極線擠壓成型並設置在第二半導體層上。或者，第二閘極電極可製作在另一層，然後透過另一接觸孔連接閘極線。
當本發明實施例已參照圖示來詳細說明時，本發明所屬領域的技術人員可理解的是，在不改變本發明技術精神或實質特徵的情況下，本發明可採用其他特定的實施態樣。因此，應注意的是，前述的實施例僅用於說明本發明各個觀點，不應被理解為對本發明的限制。本發明的範疇是由附加的申請專利範圍來定義，而不是由本發明的詳細說明來定義。申請專利範圍的含義與範疇內的所有的改變或更動或其均等範圍應理解成落入本發明的範疇內。
A‧‧‧通道區域
A1‧‧‧第一通道區域
A2‧‧‧第二通道區域
CL‧‧‧共同導線
COM‧‧‧共同電極
D‧‧‧汲極電極
D1‧‧‧汲極電極
D2‧‧‧第二汲極電極
DA‧‧‧汲極區域
DA1‧‧‧第一汲極區域
DA2‧‧‧第二汲極區域
DH‧‧‧汲極接觸孔
DL‧‧‧資料線
G‧‧‧閘極電極
G1‧‧‧第一閘極電極
G2‧‧‧第二閘極電極
GI‧‧‧閘極絕緣層
GI1‧‧‧第一閘極絕緣層
GI2‧‧‧第二閘極絕緣層
GL‧‧‧閘極線
HS‧‧‧水平分段
IN‧‧‧中間絕緣層
PAC‧‧‧平坦層
PAS‧‧‧鈍化層
PAS1‧‧‧第一鈍化層
PAS2‧‧‧第二鈍化層
PH‧‧‧像素接觸孔
PXL‧‧‧像素電極
S‧‧‧源極電極
S1‧‧‧第一源極電極
S2‧‧‧第二源極電極
SA‧‧‧源極區域
SA1‧‧‧第一源極區域
SA2‧‧‧第二源極區域
SDH‧‧‧源極-汲極接觸孔
SE‧‧‧半導體層
SE1‧‧‧第一半導體層
SE2‧‧‧第二半導體層
SH‧‧‧源極接觸孔
SUB‧‧‧下基板
VS1‧‧‧第一垂直分段
VS2‧‧‧第二垂直分段
T‧‧‧薄膜電晶體
T1‧‧‧第一薄膜電晶體
T2‧‧‧第二薄膜電晶體
所包括的附圖提供對本發明的進一步理解，並且被納入和構成了本申請的一部分，以圖解方式說明本發明的實施例，並搭配說明來解釋本發明的原理。
圖1是根據現有技術繪示邊緣電場(fringe field)型液晶顯示器的薄膜電晶體基板的平面圖。
圖2是根據現有技術沿剖面線I-I’繪示圖1的薄膜電晶體基板結構的剖面圖。
圖3是根據現有技術繪示包含補償薄膜電晶體的液晶顯示器的薄膜電晶體基板的平面圖。
圖4是根據本發明第一實施例繪示具有補償薄膜電晶體的液晶顯示器內薄膜電晶體基板的平面圖。
圖5是沿剖面線II-II’繪示圖4的顯示器內薄膜電晶體基板的剖面圖。
圖6是根據本發明第二實施例繪示具有補償薄膜電晶體的液晶顯示器的薄膜電晶體基板的平面圖。
圖7是沿剖面線III-III’繪示圖6的顯示器內薄膜電晶體基板的剖面圖。
圖8是根據本發明第三實施例繪示具有補償薄膜電晶體的液晶顯示器內薄膜電晶體基板的平面圖。
圖9是沿剖面線IV-IV’繪示圖8的顯示器的薄膜電晶體基板的剖面圖。
圖10是根據本發明第四實施例繪示具有補償薄膜電晶體的液晶顯示器內薄膜電晶體基板的剖面圖。
圖11是根據本發明第五實施例繪示具有補償薄膜電晶體的液晶顯示器內薄膜電晶體基板的剖面圖。

Claims (14)

  1. 一種液晶顯示器，包含：一閘極線，位於一基板上；一第一閘極絕緣層，位於該閘極線上；一第一半導體層，位於該第一閘極絕緣層上且與該閘極線交錯；一第二閘極絕緣層，位於該第一半導體層上；一第二半導體層，位於該第二閘極絕緣層上且與該閘極線交錯；一中間絕緣層，位於該第二半導體層上；一資料線，位於該中間絕緣層上且連接該第一半導體層；以及一汲極電極，位於該中間絕緣層上且連接該第二半導體層，其中該第一半導體層的一第一汲極區域連接到該第二半導體層的一第二源極區域。
  2. 如請求項1所述的液晶顯示器，更包含：一平坦層，位於該資料線和該汲極電極上；一共同電極，位於該平坦層上；一鈍化層，位於該共同電極上；以及一像素電極，位於該鈍化層上且連接該汲極電極。
  3. 如請求項1所述的液晶顯示器，其中該第一半導體層包含：一第一源極區域，連接該資料線；一第一通道區域，重疊於該閘極線；以及該第一汲極區域，面向該第一源極區域，該第一通道區域位於該第一汲極區域與該第一源極區域之間。
  4. 如請求項3所述的液晶顯示器，其中該第二半導體層包含：一第二通道區域，重疊於該閘極線；以及一第二汲極區域，基於該第二通道區域而面向該第二源極區域。
  5. 如請求項1所述的液晶顯示器，其中該第一半導體層具有平行於且重疊於該資料線的一第一分段形狀，以及該第二半導體層具有重疊於該第一半導體層的一第二分段形狀。
  6. 如請求項5所述的液晶顯示器，其中該汲極電極具有重疊於該資料線和該閘極線的一L形的形狀。
  7. 如請求項1所述的液晶顯示器，其中該第一半導體層具有平行於且重疊於該資料線的一第一分段形狀，以及該第二半導體層具有繞過該第一半導體層的一第二分段形狀。
  8. 如請求項7所述的液晶顯示器，其中該第一半導體層的一端連接該第二半導體層的另一端而形成V型。
  9. 如請求項4所述的液晶顯示器，其中該汲極電極具有由該第二汲極區域延伸至該閘極線的一矩形形狀。
  10. 一種液晶顯示器，包含：一第一半導體層，位於一基板上；一絕緣層，位於該第一半導體層上；一第二半導體層，位於該絕緣層上；一閘極電極，重疊於該第一半導體層的中央部和該第二半導體層的中央部；一源極電極，連接該第一半導體層的一第一區域；以及一汲極電極，連接該第二半導體層的一第二區域，其中該第一半導體層的一第二區域連接該第二半導體層的一第一區域。
  11. 如請求項10所述的液晶顯示器，更包含：一閘極絕緣層，位於該第一半導體層下方；以及一中間絕緣層，位於該第二半導體層上方，其中該閘極電極設置在該閘極絕緣層下方，該源極電極和該汲極電極設置在該中間絕緣層上。
  12. 如請求項10所述的液晶顯示器，更包含位於該第二半導體層上方之一中間絕緣層，其中該絕緣層包含一第一絕緣層和一第二絕緣層，該第一絕緣層和該第二絕緣層依序堆疊，該閘極電極設置在該第一絕緣層與該第二絕緣層之間，以及該源極電極和該汲極電極設置在該中間絕緣層上。
  13. 如請求項10所述的液晶顯示器，更包含位於該第二半導體層上方之一中間絕緣層，其中該絕緣層包含一第一絕緣層和一第二絕緣層，該第一絕緣層和該第二絕緣層依序堆疊，該閘極電極設置在該第一絕緣層與該第二絕緣層之間，以及該源極電極和該汲極電極設置在該第二絕緣層上。
  14. 如請求項10所述的液晶顯示器，更包含：一平坦層，位於該源極電極和該汲極電極上；一共同電極，位於該平坦層上；一鈍化層，位於該共同電極上；以及一像素電極，位於該鈍化層上且連接該汲極電極。
TW106137239A 2016-10-31 2017-10-27 超高解析度液晶顯示器 TWI661255B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0143999 2016-10-31
KR1020160143999A KR102652674B1 (ko) 2016-10-31 2016-10-31 초고 해상도 액정 표시장치

Publications (2)

Publication Number Publication Date
TW201818133A TW201818133A (zh) 2018-05-16
TWI661255B true TWI661255B (zh) 2019-06-01

Family

ID=60201378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137239A TWI661255B (zh) 2016-10-31 2017-10-27 超高解析度液晶顯示器

Country Status (6)

Country Link
US (1) US10162207B2 (zh)
EP (1) EP3318924B1 (zh)
JP (2) JP6710192B2 (zh)
KR (1) KR102652674B1 (zh)
CN (1) CN108020968B (zh)
TW (1) TWI661255B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845676A (zh) * 2017-10-23 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置
KR102467465B1 (ko) * 2018-01-04 2022-11-16 삼성디스플레이 주식회사 수직 적층 트랜지스터, 이를 포함하는 표시 장치, 및 그 제조 방법
JP7202118B2 (ja) * 2018-09-26 2023-01-11 株式会社ジャパンディスプレイ 表示装置及びアレイ基板
TWI691757B (zh) * 2019-01-08 2020-04-21 友達光電股份有限公司 畫素結構
CN110007509B (zh) * 2019-05-22 2022-07-19 合肥京东方显示技术有限公司 显示模组及显示装置
KR20210079701A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
JP7474786B2 (ja) 2020-05-11 2024-04-25 京東方科技集團股▲ふん▼有限公司 ディスプレイパネルおよびディスプレイデバイス
TWI745115B (zh) * 2020-10-08 2021-11-01 友達光電股份有限公司 垂直邏輯閘結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141504A1 (en) * 2001-11-16 2003-07-31 Hideaki Kuwabara Semiconductor device and manufacturing method thereof
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
KR20160002551A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251100A (ja) * 2006-03-20 2007-09-27 Epson Imaging Devices Corp 電気光学装置、電子機器および半導体装置
US8049253B2 (en) * 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5154261B2 (ja) * 2008-02-26 2013-02-27 株式会社ジャパンディスプレイイースト 液晶表示装置
JP2009276508A (ja) * 2008-05-14 2009-11-26 Seiko Epson Corp 液晶装置及び電子機器
JP2011077424A (ja) * 2009-10-01 2011-04-14 Seiko Epson Corp 電気光学装置の製造方法
US10002968B2 (en) * 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR102031682B1 (ko) * 2012-12-31 2019-10-14 엘지디스플레이 주식회사 각 화소에 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
KR102401432B1 (ko) * 2014-02-24 2022-05-26 엘지디스플레이 주식회사 표시장치
CN105390504B (zh) * 2014-08-29 2019-02-01 乐金显示有限公司 薄膜晶体管基板及使用它的显示装置
KR102312924B1 (ko) * 2015-04-08 2021-10-14 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141504A1 (en) * 2001-11-16 2003-07-31 Hideaki Kuwabara Semiconductor device and manufacturing method thereof
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
KR20160002551A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치

Also Published As

Publication number Publication date
EP3318924A1 (en) 2018-05-09
EP3318924B1 (en) 2020-01-01
CN108020968A (zh) 2018-05-11
CN108020968B (zh) 2020-11-13
TW201818133A (zh) 2018-05-16
US10162207B2 (en) 2018-12-25
US20180122832A1 (en) 2018-05-03
JP2020003808A (ja) 2020-01-09
KR20180049371A (ko) 2018-05-11
JP6907276B2 (ja) 2021-07-21
JP6710192B2 (ja) 2020-06-17
KR102652674B1 (ko) 2024-03-29
JP2018072840A (ja) 2018-05-10

Similar Documents

Publication Publication Date Title
TWI661255B (zh) 超高解析度液晶顯示器
US8724061B2 (en) Pixel structure
US9529236B2 (en) Pixel structure and display panel
US8643802B2 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
US9310658B2 (en) Ultra high resolution liquid crystal display having a compensating thin film transistor at each pixel
CN105549287A (zh) 像素结构及显示面板
CN103792737B (zh) 显示面板
CN101149549B (zh) 液晶显示器
US20070296898A1 (en) Liquid Crystal Display
JP2008262006A (ja) アクティブマトリクス基板及び液晶パネル
US8125604B2 (en) Liquid crystal display device
CN108445685B (zh) 显示装置及其形成方法
KR102162754B1 (ko) 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
KR102346086B1 (ko) 보상용 박막 트랜지스터를 구비한 액정 표시장치
KR102278742B1 (ko) 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
KR102248643B1 (ko) 액정표시장치용 어레이 기판
KR102593333B1 (ko) 초고 해상도 액정 표시장치
KR102202453B1 (ko) 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
JP2012234212A (ja) アクティブマトリクス基板及び液晶パネル
KR20170109137A (ko) 액정 표시 장치