JP7474786B2 - ディスプレイパネルおよびディスプレイデバイス - Google Patents
ディスプレイパネルおよびディスプレイデバイス Download PDFInfo
- Publication number
- JP7474786B2 JP7474786B2 JP2021568553A JP2021568553A JP7474786B2 JP 7474786 B2 JP7474786 B2 JP 7474786B2 JP 2021568553 A JP2021568553 A JP 2021568553A JP 2021568553 A JP2021568553 A JP 2021568553A JP 7474786 B2 JP7474786 B2 JP 7474786B2
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- transistor
- orthogonal projection
- layer
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 225
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 80
- 229910052710 silicon Inorganic materials 0.000 claims description 80
- 239000010703 silicon Substances 0.000 claims description 80
- 239000004065 semiconductor Substances 0.000 claims description 58
- 239000003990 capacitor Substances 0.000 claims description 32
- 230000006870 function Effects 0.000 claims description 31
- 238000012546 transfer Methods 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 336
- 238000010586 diagram Methods 0.000 description 21
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000002346 layers by function Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Description
ベース基板と、シリコン半導体層と、第1の絶縁層と、第1の導電層と、第2の絶縁層と、酸化物半導体層と、第3の絶縁層と、第2の導電層と、第4の絶縁層と、第3の導電層とを含み、
前記ベース基板は、複数のサブピクセルを有し、前記複数のサブピクセルのうちの少なくとも1つは、ピクセル回路を含み、前記ピクセル回路は、記憶コンデンサと、駆動コンデンサと、初期化トランジスタと、閾値補償トランジスタとを含み、
前記シリコン半導体層は、前記ベース基板上に配置され、前記シリコン半導体層は前記駆動トランジスタのシリコン活性層を含み、前記駆動トランジスタのシリコン活性層は、第1の電極領域と、第2の電極領域と、前記第1の電極領域と前記第2の電極領域との間に位置する第1のチャネル領域とを有し、
前記第1の絶縁層は、前記シリコン半導体層の前記ベース基板から離れた側に配置され、
前記第1の導電層は、前記第1の絶縁層の前記ベース基板から離れた側に配置され、かつ、前記第1の導電層は、複数の走査線を含み、
前記第2の絶縁層は、前記第1の導電層の前記ベース基板から離れた側に配置され、
前記酸化物半導体層は、前記第2の絶縁層の前記ベース基板から離れた側に配置され、前記酸化物半導体層は、前記初期化トランジスタの酸化物活性層と、前記閾値補償トランジスタの酸化物活性層とを含み、前記閾値補償トランジスタの酸化物活性層は、第3の電極領域と、第4の電極領域と、前記第3の電極領域と前記第4の電極領域との間に位置する第2のチャネル領域とを有し、各サブピクセルにおいて、前記初期化トランジスタの酸化物活性層の第4の電極領域および前記閾値補償トランジスタの酸化物活性層の第4の電極領域は、前記駆動トランジスタのゲートに電気的に接続され、前記閾値補償トランジスタの酸化物活性層の第3の電極領域は、前記駆動トランジスタのシリコン活性層の第2の電極領域に電気的に接続され、
前記第3の絶縁層は、前記酸化物半導体層の前記ベース基板から離れた側に配置され、
前記第2の導電層は、前記第3の絶縁層の前記ベース基板から離れた側に配置され、
前記第4の絶縁層は、前記第2の導電層の前記ベース基板から離れた側に配置され、
前記第3の導電層は、前記第4の絶縁層の前記ベース基板から離れた側に配置され、かつ、前記第3の導電層は、互いに間隔を置いて配置された複数のデータラインを含み、
前記記憶コンデンサは、積み重ねられて配置された3つの電極板を有し、前記3つの電極板は、それぞれ、前記第1の導電層、前記第2の導電層および前記第3の導電層と同じ層に配置される。
前記第2の導電層は、間隔を置いて配置された複数の記憶導電部を含み、前記サブピクセルは、前記記憶導電部を含み、
前記第3の導電層は、間隔を置いて配置された複数の第1の接続部をさらに含み、前記サブピクセルは前記第1の接続部を含み、
同じ前記サブピクセル内で、前記駆動トランジスタのゲート、前記記憶導電部および前記第1の接続部は、前記記憶コンデンサの3つの電極板として機能する。
前記記憶導電部は前記記憶コンデンサの第1の電極として機能し、
前記第1の接続部は前記駆動トランジスタのゲートに電気的に接続され、前記記憶コンデンサの第2の電極として機能する。
前記第1の接続部の第1の端子は、第2のビアホールを介して前記初期化トランジスタの酸化物活性層の第4の電極領域に電気的に接続され、前記第1の接続部の第2の端子は、第3のビアホールを介して、前記駆動トランジスタのゲートに電気的に接続され、
前記第2のビアホールは、前記第3の絶縁層および前記第4の絶縁層を貫通し、
前記第3のビアホールは、前記第2の絶縁層、前記第3の絶縁層および前記第4の絶縁層を貫通し、前記ベース基板上の前記第3のビアホールの正投影は、前記ベース基板上の前記中空領域の正投影に位置する。
同じ前記サブピクセル内で、前記電力線は、第4のビアホールを介して前記記憶導電部に電気的に接続され、前記第4のビアホールは、前記第4の絶縁層を貫通する。
前記第5の絶縁層は、前記第3の導電層の前記ベース基板から離れた側に配置され、
前記第4の導電層は、前記第5の絶縁層の前記ベース基板から離れた側に配置され、前記第4の導電層は、互いに間隔を置いて配置された複数の補助導電部を含み、前記サブピクセルは前記補助導電部を含み、
同じ前記サブピクセル内で、前記補助導電部は、第5のビアホールを介して前記電力線に電気的に接続され、前記ベース基板上の前記補助導電部の正投影と前記ベース基板上の前記第1の接続部の正投影とは、重なり、前記第5のビアホールは前記第5の絶縁層を貫通する。
同じ前記サブピクセル内で、前記ベース基板上の前記第1の走査線の正投影と、前記ベース基板上の前記初期化トランジスタの酸化物活性層の第2のチャネル領域の正投影とは、第1の重なり合う領域を有し、前記第1の重なり合う領域に位置する前記第1の走査線の部分は、前記初期化トランジスタのゲートとして機能し、
同じ前記サブピクセル内で、前記ベース基板上の前記第2の走査線の正投影と、前記ベース基板上の前記閾値補償トランジスタの酸化物活性層の第2のチャネル領域の正とは、第2の重なり合う領域を有し、前記第2の重なり合う領域に位置する前記第2の走査線の部分は、前記閾値補償トランジスタのゲートとして機能する。
前記データラインは、第1のビアホールを介して前記データ書き込みトランジスタのシリコン活性層の第1の電極領域に電気的に接続され、前記第1のビアホールは、前記第1の絶縁層、前記第2の絶縁層、前記第3の絶縁層および前記第4の絶縁層を貫通する。
同じ前記サブピクセル内で、前記ベース基板上の前記第3の走査線の正投影と、前記ベース基板上の前記データ書き込みトランジスタのシリコン活性層の第1のチャネル領域の正投影とは、第3の重なり合う領域を有し、前記第3の重なり合う領域に位置する前記第3の走査線の部分は、前記データ書き込みトランジスタのゲートとして機能する。
同じ前記サブピクセル内で、前記ベース基板上の前記第1の補助走査線の正投影と、前記ベース基板上の前記初期化トランジスタの酸化物活性層の第2のチャネル領域の正投影とは、第4の重なり合う領域を有し、
前記初期化トランジスタは、ダブルゲートトランジスタであり、前記第1の重なり合う領域に位置する前記第1の走査線の部分は、前記初期化トランジスタの第1のゲートであり、前記第4の重なり合う領域に位置する前記第1の補助走査線の部分は、前記初期化トランジスタの第2のゲートである。
同じ前記サブピクセル内で、前記ベース基板上の前記第2の補助走査線の正投影と、前記ベース基板上の前記閾値補償トランジスタの酸化物活性層の第2のチャネル領域の正投影とは、第5の重なり合う領域を有し、
前記閾値補償トランジスタは、ダブルゲートトランジスタであり、前記第2の重なり合う領域に位置する前記第2の走査線の部分は、前記閾値補償トランジスタの第1のゲートであり、前記第5の重なり合う領域に位置する前記第2の補助走査線の部分は、前記閾値補償トランジスタの第2のゲートである。
前記ピクセル回路は、第1の発光制御トランジスタおよび第2の発光制御トランジスタをさらに含み、前記シリコン半導体層は、前記第1の発光制御トランジスタのシリコン活性層および第2の発光制御トランジスタのシリコン活性層をさらに含み、
同じ前記サブピクセル内で、前記データ書き込みトランジスタのシリコン活性層の第2の電極領域は、前記第1の発光制御トランジスタのシリコン活性層の第1の電極領域に電気的に接続され、前記電力線は、第6のビアホールを介して前記第1の発光制御トランジスタのシリコン活性層の第2の電極領域に電気的に接続され、前記駆動トランジスタのシリコン活性層の第2の電極領域は、前記第2の発光制御トランジスタのシリコン活性層の第1の電極領域に電気的に接続され、前記第2の発光制御トランジスタのシリコン活性層の第2の電極領域は、第7のビアホールを介して転写部に電気的に接続され、前記第6のビアホールと前記第7のビアホールは、それぞれ前記第1の絶縁層、前記第2の絶縁層、前記第3の絶縁層および前記第4の絶縁層を貫通する。
同じ前記サブピクセル内で、前記ベース基板上の前記発光制御線の正投影は、前記ベース基板上の前記第3の走査線の正投影から離れた前記ベース基板上の前記駆動トランジスタのゲートの正投影の側に位置し、
同じ前記サブピクセル内で、前記ベース基板上の前記発光制御線の正投影と、前記ベース基板上の前記第1の発光制御トランジスタのシリコン活性層の第1のチャネル領域の正投影とは、第7の重なり合う領域を有し、前記第7の重なり合う領域に位置する前記発光制御線の部分は、前記第1の発光制御トランジスタのゲートとして機能し、
同じ前記サブピクセル内で、前記ベース基板上の前記発光制御線の正投影と、前記ベース基板上の前記第2の発光制御トランジスタのシリコン活性層の第1のチャネル領域の正投影とは、第8の重なり合う領域を有し、前記第8の重なり合う領域に位置する前記発光制御線の部分は、前記第2の発光制御トランジスタのゲートとして機能する。
前記ベース基板上の前記記憶導電部の正投影は、前記ベース基板上の前記発光制御線の正投影と重ならない。
同じ前記サブピクセル内で、前記ベース基板上の前記初期化線の正投影は、前記ベース基板上の前記第2の走査線の正投影から離れた前記ベース基板上の前記第1の走査線の正投影の側に位置する。
前記第1の導電層は、互いに間隔を置いて配置された複数の第4の走査線をさらに含み、ここで、サブピクセルの行は、前記第4の走査線に対応し、かつ、同じ前記サブピクセル内で、前記ベース基板上の前記第4の走査線の正投影は、前記ベース基板上の前記発光制御線の正投影から離れた前記ベース基板上の前記第7のビアホールおよび前記第6のビアホールの正投影の側に位置し、
同じ前記サブピクセル内で、前記ベース基板上の前記第4の走査線の正投影と、前記ベース基板上の前記リセットトランジスタのシリコン活性層の第1のチャネル領域の正投影とは、第9の重なり合う領域を有し、前記第9の重なり合う領域に位置する前記第4の走査線の部分は、前記リセットトランジスタのゲートとして機能する。
例示的に、サブピクセル内の第2の接続用スルーホール521は、それぞれ1つまたは2つまたはそれ以上を備えていてもよい。実際のアプリケーションでは、実際のアプリケーション環境の要件に従って設計および決定することができ、ここには、限定しない
例示的に、サブピクセル内の第3の接続用スルーホール531、532および533は、それぞれ1つまたは2つまたはそれ以上を備えていてもよい。実際のアプリケーションでは、実際のアプリケーション環境の要件に従って設計および決定することができ、ここには、限定しない
例示的に、サブピクセル内の第4の接続用スルーホール541は、それぞれ1つまたは2つまたはそれ以上を備えていてもよい。実際のアプリケーションでは、実際のアプリケーション環境の要件に従って設計および決定することができ、ここには、限定しない
例示的に、サブピクセル内の第5の接続用スルーホール551、552および553は、それぞれ1つまたは2つまたはそれ以上を備えていてもよい。実際のアプリケーションでは、実際のアプリケーション環境の要件に従って設計および決定することができ、ここには、限定しない
なお、各サブピクセルspxにおけるトランジスタの位置配置関係は、図3~図4fに示す例に限定されるものではなく、上記トランジスタの位置は、実際のアプリケーション要件に応じて具体的に設定することができる。
Claims (28)
- ディスプレイパネルであって、
前記ディスプレイパネルは、ベース基板と、シリコン半導体層と、第1の絶縁層と、第1の導電層と、第2の絶縁層と、酸化物半導体層と、第3の絶縁層と、第2の導電層と、第4の絶縁層と、第3の導電層とを含み、
前記ベース基板は、複数のサブピクセルを有し、前記複数のサブピクセルのうちの少なくとも1つは、ピクセル回路を含み、前記ピクセル回路は、記憶コンデンサと、駆動トランジスタと、初期化トランジスタと、閾値補償トランジスタとを含み、
前記シリコン半導体層は、前記ベース基板上に配置され、前記シリコン半導体層は前記駆動トランジスタのシリコン活性層を含み、前記駆動トランジスタのシリコン活性層は、第1の電極領域と、第2の電極領域と、前記第1の電極領域と前記第2の電極領域との間に位置する第1のチャネル領域とを有し、
前記第1の絶縁層は、前記シリコン半導体層から離れた前記ベース基板の側に配置され、
前記第1の導電層は、前記第1の絶縁層の前記ベース基板から離れた側に配置され、かつ、前記第1の導電層は、複数の走査線を含み、
前記第2の絶縁層は、前記第1の導電層の前記ベース基板から離れた側に配置され、
前記酸化物半導体層は、前記第2の絶縁層の前記ベース基板から離れた側に配置され、前記酸化物半導体層は、前記初期化トランジスタの酸化物活性層と、前記閾値補償トランジスタの酸化物活性層とを含み、前記閾値補償トランジスタの酸化物活性層は、第3の電極領域と、第4の電極領域と、前記第3の電極領域と前記第4の電極領域との間に位置する第2のチャネル領域とを有し、各サブピクセルにおいて、前記初期化トランジスタの酸化物活性層の第4の電極領域および前記閾値補償トランジスタの酸化物活性層の第4の電極領域は、前記駆動トランジスタのゲートに電気的に接続され、前記閾値補償トランジスタの酸化物活性層の第3の電極領域は、前記駆動トランジスタのシリコン活性層の第2の電極領域に電気的に接続され、
前記第3の絶縁層は、前記酸化物半導体層の前記ベース基板から離れた側に配置され、
前記第2の導電層は、前記第3の絶縁層の前記ベース基板から離れた側に配置され、
前記第4の絶縁層は、前記第2の導電層の前記ベース基板から離れた側に配置され、
前記第3の導電層は、前記第4の絶縁層の前記ベース基板から離れた側に配置され、かつ、前記第3の導電層は、互いに間隔を置いて配置された複数のデータラインを含み、
前記記憶コンデンサは、積み重ねられて配置された3つの電極板を有し、前記3つの電極板は、それぞれ、前記第1の導電層、前記第2の導電層および前記第3の導電層と同じ層に配置され、
前記ピクセル回路は、駆動トランジスタをさらに含み、前記第1の導電層は、駆動トランジスタのゲートをさらに含み、
前記第2の導電層は、間隔を置いて配置された複数の記憶導電部を含み、前記サブピクセルは、前記記憶導電部を含み、
前記第3の導電層は、間隔を置いて配置された複数の第1の接続部をさらに含み、前記サブピクセルは前記第1の接続部を含み、
同じ前記サブピクセル内で、前記駆動トランジスタのゲート、前記記憶導電部および前記第1の接続部は、前記記憶コンデンサの3つの電極板として機能し、
同じ前記サブピクセル内で、前記ベース基板上の前記記憶導電部の正投影と、前記ベース基板上の前記駆動トランジスタのゲートの正投影とは、第6の重なり合う領域を有し、前記第1の接続部は前記駆動トランジスタのゲートに電気的に接続され、
前記記憶導電部は前記記憶コンデンサの第1の電極として機能し、
前記第1の接続部は前記駆動トランジスタのゲートに電気的に接続され、前記記憶コンデンサの第2の電極として機能する、ことを特徴とするディスプレイパネル。 - 前記記憶導電部は中空領域を有し、前記ベース基板上の前記駆動トランジスタのゲートの正投影は、前記記憶導電部の中空領域を覆い、
前記第1の接続部の第1の端子は、第2のビアホールを介して前記初期化トランジスタの酸化物活性層の第4の電極領域に電気的に接続され、前記第1の接続部の第2の端子は、第3のビアホールを介して、前記駆動トランジスタのゲートに電気的に接続され、
前記第2のビアホールは、前記第3の絶縁層および前記第4の絶縁層を貫通し、
前記第3のビアホールは、前記第2の絶縁層、前記第3の絶縁層および前記第4の絶縁層を貫通し、かつ、前記ベース基板上の前記第3のビアホールの正投影は、前記ベース基板上の前記中空領域の正投影に位置する、ことを特徴とする請求項1に記載するディスプレイパネル。 - 前記ベース基板上の前記第1の接続部の正投影は、前記ベース基板上の前記中空領域の正投影を覆う、ことを特徴とする請求項2に記載するディスプレイパネル。
- 前記第3の導電層は、間隔を置いて配置された複数の電力線をさらに含み、1列のサブピクセルは前記電力線を含み、同じ列のサブピクセルにおいて、前記ベース基板上の前記電力線の正投影は、前記ベース基板上の前記データライン上の正投影と前記ベース基板上の前記第1の接続部の正投影との間に位置し、
同じ前記サブピクセル内で、前記電力線は、第4のビアホールを介して前記記憶導電部に電気的に接続され、前記第4のビアホールは、前記第4の絶縁層を貫通する、ことを特徴とする請求項3に記載するディスプレイパネル。 - 前記ディスプレイパネルは、第5の絶縁層と、第4の導電層とをさらに含み、
前記第5の絶縁層は、前記第3の導電層の前記ベース基板から離れた側に配置され、
前記第4の導電層は、前記第5の絶縁層の前記ベース基板から離れた側に配置され、前記第4の導電層は、互いに間隔を置いて配置された複数の補助導電部を含み、前記サブピクセルは前記補助導電部を含み、
同じ前記サブピクセル内で、前記補助導電部は、第5のビアホールを介して前記電力線に電気的に接続され、前記ベース基板上の前記補助導電部の正投影と前記ベース基板上の前記第1の接続部の正投影とは、重なり、前記第5のビアホールは前記第5の絶縁層を貫通する、ことを特徴とする請求項4に記載するディスプレイパネル。 - 同じ前記サブピクセル内で、前記ベース基板上の前記補助導電部の正投影は、前記ベース基板上の前記記憶導電部の正投影を覆う、ことを特徴とする請求項5に記載するディスプレイパネル。
- 同じ前記サブピクセル内で、前記ベース基板上の前記記憶導電部の正投影は、前記ベース基板上の第5のビアホールの正投影を覆う、ことを特徴とする請求項6に記載するディスプレイパネル。
- 同じ列のサブピクセルにおいて、前記第4のビアホールおよび前記第5のビアホールは、列の方向に沿って同じ直線上に配列する、ことを特徴とする請求項7に記載するディスプレイパネル。
- 前記複数のサブピクセルのうちの少なくとも1つのサブピクセルにおいて、前記初期化トランジスタの酸化物活性層の第4の電極領域と、前記閾値補償トランジスタの酸化物活性層の第4の電極領域は共有され、かつ、前記初期化トランジスタの酸化物活性層と前記閾値補償トランジスタの酸化物活性層は、列方向に沿って同じ直線上に延在する、ことを特徴とする請求項8に記載するディスプレイパネル。
- 同じ行のサブピクセルにおいて、前記初期化トランジスタの酸化物活性層は、行方向に沿って直線に配列され、かつ、同じ行のサブピクセルにおいて、前記閾値補償トランジスタの酸化物活性層は、行方向に沿って直線上に配列される、ことを特徴とする請求項9に記載するディスプレイパネル。
- 同じ行のサブピクセルにおいて、前記初期化トランジスタの酸化物活性層の第2のチャネル領域の中心は、行方向に沿って直線に配置され、かつ、同じ行のサブピクセルにおいて、前記閾値補償トランジスタの酸化物活性層の第2のチャネル領域の中心は、行方向に沿ってほぼ直線に配置される、ことを特徴とする請求項10に記載するディスプレイパネル。
- 同じ列のサブピクセルにおいて、前記初期化トランジスタの酸化物活性層および前記閾値補償トランジスタの酸化物活性層は、列方向に沿って直線に配置される、ことを特徴とする請求項11に記載するディスプレイパネル。
- 前記複数の走査線は、互いに間隔を置いて配置された複数の第1の走査線および複数の第2の走査線を含み、サブピクセルの行は、前記第1の走査線および前記第2の走査線を含み、
同じ前記サブピクセル内で、前記ベース基板上の前記第1の走査線の正投影と、前記ベース基板上の前記初期化トランジスタの酸化物活性層の第2のチャネル領域の正投影とは、第1の重なり合う領域を有し、前記第1の重なり合う領域に位置する前記第1の走査線の部分は、前記初期化トランジスタのゲートとして機能し、
同じ前記サブピクセル内で、前記ベース基板上の前記第2の走査線の正投影と、前記ベース基板上の前記閾値補償トランジスタの酸化物活性層の第2のチャネル領域の正投影とは、第2の重なり合う領域を有し、前記第2の重なり合う領域に位置する前記第2の走査線の部分は、前記閾値補償トランジスタのゲートとして機能する、ことを特徴とする請求項12に記載するディスプレイパネル。 - 前記ピクセル回路は、データ書き込みトランジスタをさらに含み、前記シリコン半導体層は、前記データ書き込みトランジスタのシリコン活性層をさらに含み、
前記データラインは、第1のビアホールを介して前記データ書き込みトランジスタのシリコン活性層の第1の電極領域に電気的に接続され、前記第1のビアホールは、前記第1の絶縁層、前記第2の絶縁層、前記第3の絶縁層および前記第4の絶縁層を貫通する、ことを特徴とする請求項13に記載するディスプレイパネル。 - 同じ前記サブピクセル内で、前記列方向における前記閾値補償トランジスタの酸化物活性層の第2のチャネル領域の正投影と、前記列方向における前記第1のビアホールの正投影とは重なる、ことを特徴とする請求項14に記載するディスプレイパネル。
- 前記複数の走査線は、互いに間隔を置いて配置された複数の第3の走査線を含み、ここで、1行のサブピクセルは前記第3の走査線を含み、
同じ前記サブピクセル内で、前記ベース基板上の前記第3の走査線の正投影と、前記ベース基板上の前記データ書き込みトランジスタのシリコン活性層の第1のチャネル領域の正投影とは、第3の重なり合う領域を有し、前記第3の重なり合う領域に位置する前記第3の走査線の部分は、前記データ書き込みトランジスタのゲートとして機能する、ことを特徴とする請求項15に記載するディスプレイパネル。 - 同じ前記サブピクセル内で、前記ベース基板上の前記第2の走査線の正投影は、前記ベース基板上の前記第1の走査線の正投影と前記ベース基板上の前記第3の走査線の正投影との間に位置する、ことを特徴とする請求項16に記載するディスプレイパネル。
- 同じ前記サブピクセル内で、前記ベース基板上の前記第3の走査線の正投影と、前記ベース基板上の前記閾値補償トランジスタの酸化物活性層の第3の電極領域の正投影とは重なる、ことを特徴とする請求項17に記載するディスプレイパネル。
- 前記第2の導電層は、互いに間隔を置いて配置された複数の第1の補助走査線をさらに含み、1行のサブピクセルは、前記第1の補助走査線を含み、
同じ前記サブピクセル内で、前記ベース基板上の前記第1の補助走査線の正投影と、前記ベース基板上の前記初期化トランジスタの酸化物活性層の第2のチャネル領域の正投影とは、第4の重なり合う領域を有し、
前記初期化トランジスタは、ダブルゲートトランジスタであり、前記第1の重なり合う領域に位置する前記第1の走査線の部分は、前記初期化トランジスタの第1のゲートであり、前記第4の重なり合う領域に位置する前記第1の補助走査線の部分は、前記初期化トランジスタの第2のゲートである、ことを特徴とする請求項18に記載するディスプレイパネル。 - 同じ行において、前記ベース基板上の前記第1の走査線の正投影は、前記ベース基板上の前記第1の補助走査線の正投影を覆う、ことを特徴とする請求項19に記載するディスプレイパネル。
- 前記第2の導電層は、互いに間隔を置いて配置された複数の第2の補助走査線をさらに含み、1行のサブピクセルは前記第2の補助走査線を含み、
同じ前記サブピクセル内で、前記ベース基板上の前記第2の補助走査線の正投影と、前記ベース基板上の前記閾値補償トランジスタの酸化物活性層の第2のチャネル領域の正投影とは、第5の重なり合う領域を有し、
前記閾値補償トランジスタは、ダブルゲートトランジスタであり、前記第2の重なり合う領域に位置する前記第2の走査線の部分は、前記閾値補償トランジスタの第1のゲートであり、前記第5の重なり合う領域に位置する前記第2の補助走査線の部分は、前記閾値補償トランジスタの第2のゲートである、ことを特徴とする請求項20に記載するディスプレイパネル。 - 同じ行のサブピクセルにおいて、前記ベース基板上の前記第2の走査線の正投影は、前記ベース基板上の前記第2の補助走査線の正投影を覆う、ことを特徴とする請求項21に記載するディスプレイパネル。
- 前記第3の導電層は、間隔を置いて配置された複数の転写部をさらに含み、前記サブピクセルは、前記転写部を含み、
前記ピクセル回路は、第1の発光制御トランジスタおよび第2の発光制御トランジスタをさらに含み、前記シリコン半導体層は、前記第1の発光制御トランジスタのシリコン活性層および第2の発光制御トランジスタのシリコン活性層をさらに含み、
同じ前記サブピクセル内で、前記データ書き込みトランジスタのシリコン活性層の第2の電極領域は、前記第1の発光制御トランジスタのシリコン活性層の第1の電極領域に電気的に接続され、前記電力線は、第6のビアホールを介して前記第1の発光制御トランジスタのシリコン活性層の第2の電極領域に電気的に接続され、前記駆動トランジスタのシリコン活性層の第2の電極領域は、前記第2の発光制御トランジスタのシリコン活性層の第1の電極領域に電気的に接続され、前記第2の発光制御トランジスタのシリコン活性層の第2の電極領域は、第7のビアホールを介して転写部に電気的に接続され、前記第6のビアホールと前記第7のビアホールは、それぞれ前記第1の絶縁層、前記第2の絶縁層、前記第3の絶縁層および前記第4の絶縁層を貫通する、ことを特徴とする請求項22に記載するディスプレイパネル。 - 前記第1の導電層は、互いに間隔を置いて配置された複数の発光制御線をさらに含み、ここで、1行のサブピクセルは、前記発光制御線を含み、
同じ前記サブピクセル内で、前記ベース基板上の前記発光制御線の正投影は、前記ベース基板上の前記駆動トランジスタのゲートの正投影の前記ベース基板上の前記第3の走査線の正投影から離れた側に位置し、
同じ前記サブピクセル内で、前記ベース基板上の前記発光制御線の正投影と、前記ベース基板上の前記第1の発光制御トランジスタのシリコン活性層の第1のチャネル領域の正投影とは、第7の重なり合う領域を有し、前記第7の重なり合う領域に位置する前記発光制御線の部分は、前記第1の発光制御トランジスタのゲートとして機能し、
同じ前記サブピクセル内で、前記ベース基板上の前記発光制御線の正投影と、前記ベース基板上の前記第2の発光制御トランジスタのシリコン活性層の第1のチャネル領域の正投影とは、第8の重なり合う領域を有し、前記第8の重なり合う領域に位置する前記発光制御線の部分は、前記第2の発光制御トランジスタのゲートとして機能する、ことを特徴とする請求項23に記載するディスプレイパネル。 - 同じ前記サブピクセル内で、前記ベース基板上の前記補助導電部の正投影と、前記ベース基板上の前記発光制御線の正投影のエッジとは、重なり合う領域を有し、
前記ベース基板上の前記記憶導電部の正投影は、前記ベース基板上の前記発光制御線の正投影と重ならない、ことを特徴とする請求項24に記載するディスプレイパネル。 - 前記第4の導電層は、互いに間隔を置いて配置された複数の初期化線をさらに含み、1行のサブピクセルは、前記初期化線を含み、かつ、同じ前記サブピクセル内で、前記初期化トランジスタの酸化物活性層の第3の電極領域は、前記初期化線に電気的に接続され、
同じ前記サブピクセル内で、前記ベース基板上の前記初期化線の正投影は、前記ベース基板上の前記第1の走査線の正投影の前記ベース基板上の前記第2の走査線の正投影から離れた側に位置する、ことを特徴とする請求項25に記載するディスプレイパネル。 - 前記ピクセル回路は、リセットトランジスタをさらに含み、前記シリコン半導体層は、前記リセットトランジスタのシリコン活性層をさらに含み、
前記第1の導電層は、互いに間隔を置いて配置された複数の第4の走査線をさらに含み、ここで、1行のサブピクセルは、前記第4の走査線に対応し、かつ、同じ前記サブピクセル内で、前記ベース基板上の前記第4の走査線の正投影は、前記ベース基板上の前記第7のビアホールおよび前記第6のビアホールの正投影の前記ベース基板上の前記発光制御線の正投影から離れた側に位置し、
同じ前記サブピクセル内で、前記ベース基板上の前記第4の走査線の正投影と、前記ベース基板上の前記リセットトランジスタのシリコン活性層の第1のチャネル領域の正投影とは、第9の重なり合う領域を有し、前記第9の重なり合う領域に位置する前記第4の走査線の部分は、前記リセットトランジスタのゲートとして機能する、ことを特徴とする請求項26に記載するディスプレイパネル。 - 請求項1から請求項27のいずれか一項に記載のディスプレイパネルを含む、ことを特徴とするディスプレイデバイス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2020/089687 WO2021226807A1 (zh) | 2020-05-11 | 2020-05-11 | 显示面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023533091A JP2023533091A (ja) | 2023-08-02 |
JP7474786B2 true JP7474786B2 (ja) | 2024-04-25 |
Family
ID=78525580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021568553A Active JP7474786B2 (ja) | 2020-05-11 | 2020-05-11 | ディスプレイパネルおよびディスプレイデバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US11925067B2 (ja) |
EP (1) | EP4152396A4 (ja) |
JP (1) | JP7474786B2 (ja) |
KR (1) | KR20230007219A (ja) |
CN (1) | CN114008779A (ja) |
WO (1) | WO2021226807A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111739471B (zh) * | 2020-08-06 | 2022-02-22 | 武汉天马微电子有限公司 | 一种显示面板、驱动方法及显示装置 |
CN117836842A (zh) * | 2022-06-30 | 2024-04-05 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013109907A (ja) | 2011-11-18 | 2013-06-06 | Sharp Corp | 蛍光体基板および表示装置 |
JP2018072813A (ja) | 2016-10-31 | 2018-05-10 | エルジー ディスプレイ カンパニー リミテッド | 有機発光表示装置 |
JP2018072840A (ja) | 2016-10-31 | 2018-05-10 | エルジー ディスプレイ カンパニー リミテッド | 超高解像度の液晶表示装置 |
US20180175077A1 (en) | 2016-12-16 | 2018-06-21 | Lg Display Co., Ltd. | Thin film transistor substrate and display device including the same |
KR20180078813A (ko) | 2016-12-30 | 2018-07-10 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
JP2019109511A (ja) | 2017-12-19 | 2019-07-04 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
CN110112193A (zh) | 2019-04-29 | 2019-08-09 | 上海天马微电子有限公司 | 有机发光显示面板和有机发光显示装置 |
KR20190128801A (ko) | 2018-05-09 | 2019-11-19 | 엘지디스플레이 주식회사 | 전계발광표시장치 |
WO2019218713A1 (zh) | 2018-05-14 | 2019-11-21 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203311818U (zh) * | 2013-07-08 | 2013-11-27 | 京东方科技集团股份有限公司 | 发光二极管像素单元电路及显示面板 |
KR20150054210A (ko) * | 2013-11-11 | 2015-05-20 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN104616616B (zh) * | 2015-02-12 | 2017-12-15 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法、阵列基板、显示装置 |
KR20190002949A (ko) * | 2017-06-30 | 2019-01-09 | 엘지디스플레이 주식회사 | 전계 발광 표시장치 |
KR102527817B1 (ko) * | 2018-04-02 | 2023-05-04 | 삼성디스플레이 주식회사 | 표시 장치 |
US11164518B2 (en) * | 2018-06-19 | 2021-11-02 | Samsung Display Co., Ltd. | Display device |
CN112735325B (zh) * | 2018-10-31 | 2022-05-17 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
CN110767665B (zh) * | 2019-11-29 | 2022-05-31 | 京东方科技集团股份有限公司 | 一种显示面板、其制备方法及显示装置 |
KR20210113499A (ko) * | 2020-03-06 | 2021-09-16 | 삼성디스플레이 주식회사 | 표시 장치 |
EP4109440A4 (en) * | 2020-03-25 | 2023-05-03 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND DISPLAY DEVICE |
JP2023531843A (ja) * | 2020-04-28 | 2023-07-26 | 京東方科技集團股▲ふん▼有限公司 | ディスプレイパネル、駆動方法およびディスプレイデバイス |
US11482170B2 (en) * | 2020-05-09 | 2022-10-25 | Boe Technology Group Co., Ltd. | Display panel and display device |
-
2020
- 2020-05-11 JP JP2021568553A patent/JP7474786B2/ja active Active
- 2020-05-11 KR KR1020217037565A patent/KR20230007219A/ko not_active Application Discontinuation
- 2020-05-11 EP EP20900725.1A patent/EP4152396A4/en active Pending
- 2020-05-11 CN CN202080000702.3A patent/CN114008779A/zh active Pending
- 2020-05-11 US US17/271,249 patent/US11925067B2/en active Active
- 2020-05-11 WO PCT/CN2020/089687 patent/WO2021226807A1/zh unknown
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013109907A (ja) | 2011-11-18 | 2013-06-06 | Sharp Corp | 蛍光体基板および表示装置 |
JP2018072813A (ja) | 2016-10-31 | 2018-05-10 | エルジー ディスプレイ カンパニー リミテッド | 有機発光表示装置 |
JP2018072840A (ja) | 2016-10-31 | 2018-05-10 | エルジー ディスプレイ カンパニー リミテッド | 超高解像度の液晶表示装置 |
US20180175077A1 (en) | 2016-12-16 | 2018-06-21 | Lg Display Co., Ltd. | Thin film transistor substrate and display device including the same |
KR20180078813A (ko) | 2016-12-30 | 2018-07-10 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
JP2019109511A (ja) | 2017-12-19 | 2019-07-04 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
KR20190128801A (ko) | 2018-05-09 | 2019-11-19 | 엘지디스플레이 주식회사 | 전계발광표시장치 |
WO2019218713A1 (zh) | 2018-05-14 | 2019-11-21 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
CN110112193A (zh) | 2019-04-29 | 2019-08-09 | 上海天马微电子有限公司 | 有机发光显示面板和有机发光显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2021226807A1 (zh) | 2021-11-18 |
US11925067B2 (en) | 2024-03-05 |
CN114008779A (zh) | 2022-02-01 |
KR20230007219A (ko) | 2023-01-12 |
US20220130933A1 (en) | 2022-04-28 |
EP4152396A1 (en) | 2023-03-22 |
EP4152396A4 (en) | 2023-07-19 |
JP2023533091A (ja) | 2023-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112967682B (zh) | 一种显示面板及显示装置 | |
CN114207703B (zh) | 显示面板及显示装置 | |
CN114175257B (zh) | 阵列基板及其显示面板和显示装置 | |
US20220199734A1 (en) | Display panel and display device | |
WO2021232411A1 (zh) | 显示基板、显示面板以及显示装置 | |
US10903300B2 (en) | Display panel | |
WO2022104615A1 (zh) | 显示面板、驱动方法及显示装置 | |
JP7474786B2 (ja) | ディスプレイパネルおよびディスプレイデバイス | |
EP4113612A1 (en) | Display substrate and manufacturing method therefor, and display apparatus | |
US20220310753A1 (en) | Display panel and display device | |
WO2022041227A1 (zh) | 显示面板及显示装置 | |
US20230267888A1 (en) | Array substrate, display panel comprising the array substrate, and display device | |
CN113133324B (zh) | 阵列基板和显示装置 | |
WO2020224430A1 (zh) | 阵列基板、显示面板和显示装置 | |
CN116918489A (zh) | 显示基板及显示装置 | |
CN113924613B (zh) | 显示面板及显示装置 | |
US12029073B2 (en) | Display substrate and display apparatus | |
US20220320213A1 (en) | Display substrate and display apparatus | |
US20240177675A1 (en) | Display substrate and display apparatus | |
US11844255B2 (en) | Display device having a second electrode layer connected to an auxiliary electrode layer, display panel and manufacturing method thereof | |
US20240188357A1 (en) | Display substrate and display device | |
US20230200155A1 (en) | Display substrate and display device | |
CN114333699A (zh) | 像素驱动电路及显示基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7474786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |