CN117836842A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN117836842A
CN117836842A CN202280002069.0A CN202280002069A CN117836842A CN 117836842 A CN117836842 A CN 117836842A CN 202280002069 A CN202280002069 A CN 202280002069A CN 117836842 A CN117836842 A CN 117836842A
Authority
CN
China
Prior art keywords
transistor
substrate
line
orthographic projection
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280002069.0A
Other languages
English (en)
Inventor
张跳梅
承天一
杨中流
蒋志亮
胡明
邱海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117836842A publication Critical patent/CN117836842A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示面板及显示装置，显示面板包括像素驱动电路，像素驱动电路包括第一类型晶体管和第二类型晶体管，显示面板还包括：衬底基板(90)、第一有源层、第二有源层、第一导电层，第一有源层位于衬底基板(90)的一侧，第一有源层的至少部分结构用于形成第一类型晶体管的沟道区；第二有源层位于第一有源层背离衬底基板(90)的一侧，第二有源层的至少部分结构用于形成第二类型晶体管的沟道区；第一导电层位于第一有源层和第二有源层之间，第一导电层的部分结构用于形成第一类型晶体管的栅极，第一导电层的部分结构用于形成第二类型晶体管的底栅。

Description

显示面板及显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。
背景技术
在LTPO(Low temperature polycrystalline TFT+Oxide TFT)技术中，显示面板一般包括依次层叠设置的第一栅极层、第二栅极层、第三栅极层，第二栅极层位于第一栅极层和第三栅极层之间。第一栅极层用于形成P型晶体管的栅极，第二栅极层用于形成N型晶体管的底栅，第三栅极层用于形成N型晶体管的顶栅。然而，三层栅极层的结构较为复杂，需要通过多次掩膜形成。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
根据本公开的一个方面，提供一种显示面板，所述显示面板包括像素驱动电路，所述像素驱动电路包括第一类型晶体管和第二类型晶体管，所述显示面板还包括：衬底基板、第一有源层、第二有源层、第一导电层。第一有源层位于所述衬底基板的一侧，所述第一有源层的至少部分结构用于形成所述第一类型晶体管的沟道区；第二有源层位于所述第一有源层背离所述衬底基板的一侧，所述第二有源层的至少部分结构用于形成所述第二类型晶体管的沟道区；第一导电层位于所述第一有源层和所述第二有源层之间，所述第一导电层的部分结构用于形成所述第一类型晶体管的栅极，所述第一导电层的部分结构用于形成所述第二类型晶体管的底栅。
本公开一种示例性实施例中，所述像素驱动电路还包括驱动晶体管、第八晶体管，所述第八晶体管的第一极连接第三初始信号线，所述第八晶 体管的第二极连接所述驱动晶体管的第一极。
本公开一种示例性实施例中，所述像素驱动电路还包括电容，所述第一导电层包括第一导电部，所述第一导电部用于形成所述电容的第一电极。所述显示面板还包括：第二导电层，第二导电层位于所述第二有源层背离所述衬底基板的一侧，所述第二导电层包括第三导电部，所述第三导电部在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第三导电部用于形成所述电容的第二电极；其中，所述第二导电层的部分结构还用于形成所述第二类型晶体管的顶栅。
本公开一种示例性实施例中，所述像素驱动电路还包括驱动晶体管、第一晶体管、第二晶体管，所述驱动晶体管为所述第一类型晶体管，所述第一晶体管、第二晶体管为所述第二类型晶体管；所述第一晶体管的第一极连接第一初始信号线，所述第一晶体管的第二极连接所述驱动晶体管的栅极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述电容的第一电极连接所述驱动晶体管的栅极；所述第一有源层包括：第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；所述第二有源层包括：第一有源部、第二有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部用于形成所述第二晶体管的沟道区；所述第一导电层包括：第一导电部、第一栅线、第一复位信号线；其中，所述第一导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极和所述电容的第一电极；所述第一复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的底栅；所述第一栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的底栅；所述第二导电层包括：第三导电部、第三栅线、第三复位信号线；其中，所述第三导电部在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第三导电部用于形成所述电容的第二电极；所述第三复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第三复位信号线的 部分结构用于形成所述第一晶体管的顶栅；所述第三栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第三栅线的部分结构用于形成所述第二晶体管的底栅。
本公开一种示例性实施例中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第四晶体管为所述第一类型晶体管；所述第一有源层还包括第四有源部，所述第四有源部用于形成所述第四晶体管的沟道区；所述第一导电层还包括：第二栅线，所述第二栅线在所述衬底基板上的正投影覆盖所述第四有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；其中，所述第一栅线在所述衬底基板上的正投影、所述第二栅线在所述衬底基板上的正投影、所述第一复位信号线在所述衬底基板上的正投影均沿第一方向延伸；所述第二栅线在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；所述第一复位信号线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。
本公开一种示例性实施例中，所述第一栅线包括多条第一栅线段，同一所述第一栅线中多条所述第一栅线段在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第一方向间隔分布；所述第二有源层还包括第十五有源部，所述第十五有源连接于所述第一有源部和所述第二有源部之间；所述第一导电层还包括：第二导电部，所述第二导电部在所述衬底基板上的正投影沿第二方向延伸，且位于在所述第一方向上相邻两所述第一栅线段在所述衬底基板上的正投影之间，所述第二方向和所述第一方向相交，所述第二导电部分别连接所述第十五有源部和所述第一导电部；所述显示面板还包括：第三导电层，第三导电层位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括第一栅极连接线，所述第一栅极连接线在所述衬底基板上的正投影沿所述第一方向延伸且与所述第二导电部在所述衬底基板上的正投影相交，所述第一栅极连接线分别通过过孔连接同一所述第一栅线中的多条所述第一栅线段。
本公开一种示例性实施例中，所述第一栅线包括多条第一栅线段，同 一所述第一栅线中多条所述第一栅线段在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第一方向间隔分布；所述第二有源部还包括第十五有源部，所述第十五有源连接于所述第一有源部和所述第二有源部之间；所述显示面板还包括：第三导电层，第三导电层位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括第一栅极连接线段、第四桥接部，所述第四桥接部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交，且所述第四桥接部分别通过过孔连接所述第十五有源部和所述第一导电部；其中，所述第四桥接部在所述衬底基板上的正投影和所述第一栅线段在所述衬底基板上的正投影相交，所述第一栅极连接线段在所述衬底基板上的正投影位于在所述第一方向上相邻两所述第四桥接部在所述衬底基板上的正投影之间，且所述第一栅极连接线段连接于在所述第一方向上相邻的两所述第一栅线段之间。
本公开一种示例性实施例中，所述第一栅线包括多条第一栅线段，同一所述第一栅线中多条所述第一栅线段在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第一方向间隔分布；所述第二导电层包括第三栅线，所述第三栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第三栅线通过过孔连接同一所述第一栅线中的多条所述第一栅线段。
本公开一种示例性实施例中，所述显示面板还包括：第三导电层，第三导电层位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括第十桥接部，所述第十桥接部连接于所述第四有源部和所述第三有源部之间；所述第一栅线在所述衬底基板上的正投影和所述第十桥接部在所述衬底基板上的正投影相交。
本公开一种示例性实施例中，所述第三栅线包括多条第三栅线段，同一所述第三栅线中的多条所述第三栅线段在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第一方向间隔分布；所述显示面板还包括：第三导电层，第三导电层位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括第一栅极连接线，所述第一栅极连接线在所述衬底基板上的正投影沿所述第一方向延伸，且所述第一栅极连接线分别通过过孔连接同一所述第三栅线中的多条所述第三栅线段。
本公开一种示例性实施例中，所述第三导电层的方块电阻小于所述第 一导电层的方块电阻；所述第三导电层的方块电阻小于所述第二导电层的方块电阻。
本公开一种示例性实施例中，所述显示面板还包括：缓冲层、第二绝缘层，缓冲层位于所述第一导电层和所述第二有源层之间；第二绝缘层，位于所述第二有源层和所述第二导电层之间；其中，所述第一导电部和所述第三导电部之间所述第二绝缘层的厚度小于所述第二类型晶体管顶栅和底栅之间所述第二绝缘层的厚度；和/或，所述第一导电部和所述第三导电部之间所述缓冲层的厚度小于所述第二类型晶体管顶栅和底栅之间所述缓冲层的厚度。
本公开一种示例性实施例中，所述显示面板还包括扇出区和多条数据线，所述第一导电层还包括：第一数据扇出线，第一数据扇出线位于所述扇出区，所述第一数据扇出线连接与其对应的所述数据线；所述第二导电层还包括：第二数据扇出线，第二数据扇出线位于所述扇出区，所述第二数据扇出线连接与其对应的所述数据线。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接第三电源线；所述第一有源层包括第三有源部、第四有源部、第十九有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区，所述第十九有源部连接于所述第三有源部和所述第四有源部之间，所述十九有源部在所述衬底基板上的正投影在第一方向上的尺寸大于所述第四有源部在所述衬底基板上的正投影在所述第一方向上的尺寸；所述第二导电层包括第三导电部、第四导电部，所述第三导电部用于形成所述电容的第二电极，所述第四导电部连接所述第三导电部，所述第四导电部在所述衬底基板上的正投影与所述第十九有源部在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述显示面板包括：位于显示区的发光单元，所述像素驱动电路包括：驱动晶体管、第一晶体管、第七晶体管、第八晶体管；所述像素驱动电路连接所述发光单元的第一电极，所述发光 单元的第二电极连接第一电源线；所述第一晶体管的第一级连接第一初始信号线，所述第一晶体管的第二极连接所述驱动晶体管的栅极；所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极；所述第八晶体管的第一极连接第三初始信号线，所述第八晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括：多条第一信号线、多条第二信号线，多条第一信号线位于所述显示面板的显示区，所述第一信号线在所述衬底基板上的正投影沿第一方向延伸；多条第二信号线位于所述显示面板的显示区，且所述第二信号线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交，至少部分所述第二信号线通过过孔连接与其在所述衬底基板上的正投影相交的至少部分所述第一信号线；所述第一信号线包括所述第一电源线、所述第一初始信号线、所述第二初始信号线、所述第三初始信号线中的至少一种，同一所述第二信号线连接同一种所述第一信号线，且所述第二信号线连接所述第一电源线、所述第一初始信号线、所述第二初始信号线、所述第三初始信号线中的至少一种。
本公开一种示例性实施例中，所述像素驱动电路还包括第四晶体管、驱动晶体管、第五晶体管，所述第五晶体管的第一极连接第三电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括：第四导电层，第四导电层位于所述第二有源层背离所述衬底基板的一侧，所述第四导电层包括所述数据线、第三电源线、第二信号线；其中，所述数据线在所述衬底基板上的正投影、所述第三电源线在所述衬底基板上的正投影沿所述第二方向延伸，且在同一列像素驱动电路中，位于所述第四导电层的所述第二信号线在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影和所述第三电源线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述显示面板包括沿第一方向和第二方向阵列分布的多个重复单元，所述第一方向和所述第二方向相交；每个所述重复单元包括沿所述第一方向分布的两个所述像素驱动电路，同一所述重复单元中两个所述像素驱动电路镜像对称设置。
本公开一种示例性实施例中，所述第一方向为行方向，所述第二方向为列方向，所述像素驱动电路包括驱动晶体管，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接第三电源线；所述显示面板还包括：第四导电层，第四导电层位于所述第二导电层背离所述衬底基板的一侧，所述第四导电层包括所述第三电源线，每列所述像素驱动电路对应设置一条所述第三电源线，所述第三电源线包括：第一延伸部、第二延伸部、第三延伸部，所述第二延伸部连接于所述第一延伸部和所述第三延伸部之间；所述第二延伸部在所述衬底基板上的正投影在行方向上的尺寸大于第一延伸部在所述衬底基板上的正投影在行方向上的尺寸，且所述第二延伸部在所述衬底基板上的正投影在行方向上的尺寸大于所述第三延伸部在所述衬底基板上的正投影在行方向上的尺寸；其中，在同一所述重复单元中，相邻两所述第三电源线中的第二延伸部相连接，在行方向上相邻的两所述重复单元中相邻两所述第三导电部相连接。
本公开一种示例性实施例中，所述显示面板包括多个所述像素驱动电路，多个所述像素驱动电路沿第一方向和第二方向阵列分布，所述第一方向和所述第二方向相交；所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接第三电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极，所述显示面板还包括：第三导电层、第四导电层，第三导电层位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括电源连接线，所述电源连接线在所述衬底基板上的正投影沿所述第一方向延伸，所述电源连接线分别通过过孔连接多个所述第三导电部，且与同一所述电源连接线连接的多个所述第三导电部在所述衬底基板上的正投影沿所述第一方向间隔分布；第四导电层位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括所述第三电源线，所述第三电源线在所述衬底基板上的正投影沿所述第二方向延伸，且所述第三电源线连接与其在所述衬底基板上的正投影相交的所述电源连接线。
本公开一种示例性实施例中，所述显示面板还包括发光单元，所述像素驱动电路还包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管；所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；所述第五晶体管的第一极连接第三电 源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第六晶体管的第二极连接所述发光单元的第一电极；所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极；所述第八晶体管的第一极连接第三初始信号线，所述第八晶体管的第二极连接所述驱动晶体管的第一极；所述第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管为所述第一类型晶体管；所述第一类型晶体管为P型晶体管，所述第二类型晶体管为N型晶体管。
根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开显示面板一种示例性实施例中像素驱动电路的结构示意图；
图2为本公开显示面板一种示例性实施例中的结构版图；
图3为图2中第一有源层的结构版图；
图4为图2中第一导电层的结构版图；
图5为图2中第二有源层的结构版图；
图6为图2中第二导电层的结构版图；
图7为图2中第三导电层的结构版图；
图8为图2中第四导电层的结构版图；
图9为图2中第一有源层、第一导电层的结构版图；
图10为图2中第一有源层、第一导电层、第二有源层的结构版图；
图11为图2中第一有源层、第一导电层、第二有源层、第二导电层的结构版图；
图12为图2中第一有源层、第一导电层、第二有源层、第二导电层、第三导电层的结构版图；
图13为图2所示显示面板沿虚线AA剖开的部分剖视图；
图14为本公开显示面板另一种示例性实施例的结构示意图；
图15为图14中第三导电层的结构版图；
图16为图14中第四导电层的结构版图；
图17为图14中第一有源层、第一导电层、第二有源层、第二导电层、第三导电层的结构版图；
图18为本公开显示面板一种示例性实施例中的结构版图；
图19为图18中第一有源层的结构版图；
图20为图18中第一导电层的结构版图；
图21为图18中第二有源层的结构版图；
图22为图18中第二导电层的结构版图；
图23为图18中第三导电层的结构版图；
图24为图18中第四导电层的结构版图；
图25为图18中第一有源层、第一导电层的结构版图；
图26为图18中第一有源层、第一导电层、第二有源层的结构版图；
图27为图18中第一有源层、第一导电层、第二有源层、第二导电层的结构版图；
图28为图18中第一有源层、第一导电层、第二有源层、第二导电层、第三导电层的结构版图；
图29为图18所示显示面板沿虚线AA剖开的部分剖视图；
图30为本公开显示面板另一种示例性实施例中的结构示意图；
图31为本公开显示面板另一种示例性实施例中的结构示意图；
图32为图31中第一有源层的结构版图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以 多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1所示，为本公开显示面板一种示例性实施例中像素驱动电路的结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、电容C。其中，第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接第二栅极驱动信号端G2；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；驱动晶体管T3的栅极连接节点N；第二晶体管T2的第一极连接节点N，第二极连接驱动晶体管T3的第二极，栅极连接第一栅极驱动信号端G1；第六晶体管T6的第一极连接驱动晶体管T3的第二极，第二极连接第七晶体管T7的第二极，栅极连接使能信号端EM，第七晶体管T7的第一极连接第二初始信号端Vinit2，栅极连接第二复位信号端Re2；第一晶体管T1的第二极连接节点N，第一极连接第一初始信号端Vinit1，栅极连接第一复位信号端Re1；电容C的第一电极连接节点N，第二电极连接第一电源端VDD，第八晶体管T8的第一极连接第三初始信号线Vinit3，第二极连接驱动晶体管的第一极，栅极连接第二复位信号端Re2。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1和第二晶体管T2可以为N型晶体管；驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8可以为P型晶体管。
该像素驱动电路驱动方法可以包括复位阶段、数据写入阶段、发光阶段。在复位阶段，第一复位信号端Re1输出高电平信号，第二复位信号端Re2输出低电平信号，第一晶体管T1和第八晶体管T8导通，第一初始信 号端Vinit1向节点N输入第一初始信号，第三初始信号端Vinit3向驱动晶体管T3的第一极输入第三初始信号。在数据写入阶段，第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第二晶体管T2、第四晶体管T4导通，同时数据信号端Da输出数据信号以向节点N写入补偿电压Vdata+Vth，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压。发光阶段：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的补偿电压Vdata+Vth作用下驱动发光单元发光。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth) 2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。其中，I为驱动晶体管输出电流；μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。
本示例性实施例还提供一种显示面板，该显示面板可以包括依次层叠设置的衬底基板、第一有源层、第一导电层、第二有源层、第二导电层、第三导电层、第四导电层，其中，上述相邻层级之间可以设置有绝缘层。如图2-12所示，图2为本公开显示面板一种示例性实施例中的结构版图，图3为图2中第一有源层的结构版图，图4为图2中第一导电层的结构版图，图5为图2中第二有源层的结构版图，图6为图2中第二导电层的结构版图，图7为图2中第三导电层的结构版图，图8为图2中第四导电层的结构版图，图9为图2中第一有源层、第一导电层的结构版图，图10为图2中第一有源层、第一导电层、第二有源层的结构版图，图11为图2中第一有源层、第一导电层、第二有源层、第二导电层的结构版图，图12为图2中第一有源层、第一导电层、第二有源层、第二导电层、第三导电层的结构版图。该显示面板可以包括图1所示的像素驱动电路。
本示例性实施例中，第一有源层可以用于形成第一类型的晶体管的沟道区，第二有源层可以用于形成第二类型的晶体管的沟道区。第一类型晶体管可以为P型晶体管，第二类型晶体管可以为N型晶体管。本示例性实施例相较于相关技术没有设置第二栅极层，即第一导电层的部分结构可以用于形成第一类型晶体管的栅极，第一导电层的部分结构可以用于形成第 二类型晶体管的底栅。该设置可以减少显示面板制作过程中的掩膜次数，简化显示面板的结构。
如图2、3、9所示，第一有源层可以包括第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77、第八有源部78。其中，第三有源部73可以用于形成驱动晶体管T3的沟道区；第四有源部74可以用于形成第四晶体管T4的沟道区；第五有源部75可以用于形成第五晶体管T5的沟道区；第六有源部76可以用于形成第六晶体管T6的沟道区；第七有源部77可以用于形成第七晶体管T7的沟道区；第八有源部78用于形成第八晶体管T8的沟道区。第一有源层还包括：第九有源部79、第十有源部710、第十一有源部711、第十二有源部712、第十三有源部713、第十七有源部717、第十八有源部718、第十九有源部719、第二十有源部720。其中，第九有源部79连接于第五有源部75远离第三有源部73的一端。第十有源部710连接于第六有源部76和第七有源部77之间，第十一有源部711连接于第六有源部76和第三有源部73之间，第十二有源部712连接于第四有源部74远离第三有源部73的一端，第十三有源部713连接于第七有源部77远离第六有源部76的一端，第十七有源部717和第十八有源部718分别连接于第八有源部78的两端，第十九有源部719连接于第四有源部74和第五有源部75之间。第十九有源部719在衬底基板上的正投影在第一方向X上的尺寸大于第四有源部74在衬底基板上的正投影在第一方向X上的尺寸。第二十有源部720连接于第十九有源部719和第五有源部75之间。第一有源层可以由多晶硅材料形成，相应的，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8可以为P型的低温多晶硅薄膜晶体管。
如图2、4、9所示，第一导电层可以包括：第一导电部11、第二栅线G2、使能信号线EM、第二复位信号线Re2、第二导电部12、第一栅线1G1、第一复位信号线1Re1。第二栅线G2可以用于提供图1中第二栅极驱动信号端；使能信号线EM可以用于提供图1中的使能信号端；第二复位信号线Re2可以用于提供图1中的第二复位信号端；第一栅线1G1用于提供图1中的第一栅极驱动信号端，第一复位信号线1Re1用于提供图1中的第一复位信号端。使能信号线EM在衬底基板上的正投影、第一复位信号线1Re1 在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影、第一栅线1G1在衬底基板上的正投影、第二栅线G2在衬底基板上的正投影均可以沿第一方向X延伸。本示例性实施例中，一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。第二栅线G2可以多条第二栅线段G22，同一第二栅线G2中多条第二栅线段G22在衬底基板上的正投影沿第一方向X延伸且沿第一方向X间隔分布，第二栅线段G22在衬底基板上的正投影覆盖第四有源部74在衬底基板上的正投影，第二栅线段G22的部分结构用于形成第四晶体管T4的栅极。使能信号线EM在衬底基板上的正投影覆盖第五有源部75在衬底基板上的正投影、第六有源部76在衬底基板上的正投影，使能信号线EM的部分结构可以用于形成第五晶体管T5的栅极，使能信号线EM的另外部分结构可以用于形成第六晶体管T6的栅极。第二复位信号线Re2在衬底基板上的正投影可以覆盖第七有源部77在衬底基板上的正投影、第八有源部78在衬底基板上的正投影，第二复位信号线Re2的部分结构可以用于形成第七晶体管T7的栅极，第二复位信号线Re2的另外部分结构可以用于形成第八晶体管T8的栅极。第一导电部11在衬底基板上的正投影覆盖第三有源部73在衬底基板上的正投影，第一导电部11可以用于形成驱动晶体管T3的栅极和电容C的第一电极。第一栅线1G1包括多条第一栅线段1G11，同一第一栅线1G1中多条第一栅线段1G11在衬底基板上的正投影沿第一方向X间隔分布且沿第一方向X延伸。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。
如图2、5、10所示，第二有源层可以包括第一有源部81、第二有源部82、第十四有源部814、第十五有源部815、第十六有源部816。第一有源部81用于形成第一晶体管T1的沟道区，第二有源部82用于形成第二晶体管T2的沟道区。第十五有源部815连接于第一有源部81和第二有源部82之间。第十四有源部814连接于第一有源部81远离第十五有源部815的一端，第十六有源部816连接于第二有源部82远离第一有源部81的一端。其中，第二有源层可以由氧化铟镓锌形成，相应的，第一晶体管 T1、第二晶体管T2可以为N型的金属氧化物薄膜晶体管。第一栅线1G1在衬底基板上的正投影可以覆盖第二有源部82在衬底基板上的正投影，第一栅线1G1的部分结构可以用于形成第二晶体管的底栅。第一复位信号线1Re1在衬底基板上的正投影可以覆盖第一有源部81在衬底基板上的正投影，第一复位信号线1Re1的部分结构可以用于形成第一晶体管T1的底栅。
如图2、6、11所示，第二导电层可以包括：第三复位信号线2Re1、第三栅线2G1、第三导电部23、第四导电部24。其中，第三复位信号线2Re1可以用于提供图1中的第一复位信号端，第三栅线2G1可以用于提供图1中的第一栅极驱动信号端。第三复位信号线2Re1可以包括多条第三复位信号线段2Re11，同一第三复位信号线2Re1中多条第三复位信号线段2Re11在衬底基板上的正投影沿第一方向X间隔分布且沿第一方向X延伸，第三复位信号线段2Re11在衬底基板上的正投影可以覆盖第一有源部71在衬底基板上的正投影，第三复位信号线段2Re11的部分结构可以用于形成第一晶体管T1的顶栅。第三栅线2G1可以包括多条第三栅线段2G11，同一第三栅线2G1中多条第三栅线段2G11在衬底基板上的正投影沿第一方向X间隔分布且沿第一方向X延伸，第三栅线段2G11在衬底基板上的正投影可以覆盖第二有源部72在衬底基板上的正投影，第三栅线段2G11的部分结构可以用于形成第二晶体管T2的顶栅。第三导电部23在衬底基板上的正投影和第一导电部11在衬底基板上的正投影至少部分交叠，第三导电部23用于形成电容C的第二电极。第四导电部24连接于第三导电部23，第四导电部24在衬底基板上的正投影可以和第十九有源部719在衬底基板上的正投影至少部分交叠，第四导电部24在衬底基板上的正投影可以位于在第一方向X上相邻第三栅线段2G11在衬底基板上的正投影之间。第四导电部24和第十九有源部719可以形成寄生电容，在数据写入阶段，向第四晶体管T4第二极输入的数据信号可以存储于该寄生电容中，当数据写入阶段结束时，存储于该寄生电容中的数据信号还可以持续通过驱动晶体管T3向节点N输入补偿电压。该设置可以在较短的数据写入阶段充分地向节点N写入补偿电压，从而可以实现显示面板较高的刷新频率。应该理解的是，在其他示例性实施例中，在第一方向X上分布的多 个第三导电部23可以相互连接。此外，该显示面板可以利用第二导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第二导电层覆盖的区域可以形成晶体管的沟道区，第二有源层中未被第二导电层覆盖的区域形成导体结构。
如图2、7、12所示，第三导电层可以包括第一桥接部31、第二桥接部32、第三桥接部33、第四桥接部34、第六桥接部36、第七桥接部37、第八桥接部38、第一初始信号线Vinit1、第二初始信号线Vinit2、第三初始信号线Vinit3、第一电源线VSS1、第一栅极连接线3G1、第二栅极连接线3G2、第一复位连接线3Re1、第二复位连接线3Re2、电源连接线3VDD。第一初始信号线Vinit1在衬底基板上的正投影、第二初始信号线Vinit2在衬底基板上的正投影、第三初始信号线Vinit3在衬底基板上的正投影、第一电源线VSS1在衬底基板上的正投影、第一栅极连接线3G1在衬底基板上的正投影、第二栅极连接线3G2在衬底基板上的正投影、第一复位连接线3Re1在衬底基板上的正投影、第二复位连接线3Re2在衬底基板上的正投影、电源连接线3VDD在衬底基板上的正投影均可以沿第一方向X延伸。第二导电部12在衬底基板上的正投影和第一栅极连接线3G1在衬底基板上的正投影相交。第一初始信号线Vinit1用于提供第一初始信号端，第二初始信号线Vinit2用于提供第二初始信号端，第三初始信号线Vinit3用于提供第三初始信号端。位于同一像素行的第一桥接部31可以连接于同一条电源连接线3VDD。电源连接线3VDD可以分别通过过孔H连接位于同一像素行中的多个第三导电部23，黑色方块表示过孔的位置。第一桥接部31可以通过过孔连接第九有源部79，以连接第五晶体管的第一极和电容C的第二电极。第二桥接部32可以通过过孔连接第十有源部710，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。第三桥接部33可以分别通过过孔连接第十一有源部711、第十六有源部816，以连接第二晶体管T2的第二极、第六晶体管T6的第一极、驱动晶体管T3的第二极。第四桥接部34可以分别通过过孔连接第二导电部12、第一导电部11，第七桥接部37可以分别通过过孔连接第二导电部12和第十五有源部815，以连接第二晶体管T2的第一极和驱动晶体管的栅极。如图6、12所示，第三导电部23上形成有开口231，连接于第一导电部11和第四桥接部34 之间的过孔在衬底基板上的正投影位于开口231在衬底基板上的正投影以内，以使该过孔内的导电结构与第三导电部23相互绝缘。第八桥接部38可以分别通过过孔连接第十七有源部717和第二十有源部720，以连接第八晶体管的第二极和驱动晶体管端第一极。第一初始信号线Vinit1可以通过过孔连接第十四有源部814，以连接第一初始信号端和第一晶体管T1的第一极。第二初始信号线Vinit2可以通过过孔连接第十三有源部713，以连接第二初始信号端和第七晶体管的第一极。第三初始信号线Vinit3通过过孔连接第十八有源部718，以连接第八晶体管的第一极和第三初始信号端。第一栅极连接线3G1可以分别通过过孔连接位于同一第三栅线2G1中的第三栅线段2G11，且通过过孔连接位于同一第一栅线1G1中的第一栅线段1G11。第二栅极连接线3G2可以分别通过过孔连接位于同一第二栅线G2中的第二栅线段G22。第一复位连接线3Re1可以分别通过过孔连接位于同一第一复位信号线1Re1中的第一复位信号线段1Re11，且分别通过过孔连接位于同一第三复位信号线2Re1中的第三复位信号线段2Re11。第二复位连接线3Re2可以通过多个过孔连接第二复位信号线Re2。本示例性实施例中，第三导电层的方块电阻可以小于第一导电层、第二导电层的方块电阻。第一栅极连接线3G1可以降低第二晶体管T2所连接栅线的自身电阻，从而提高第二晶体管T2的响应速度。第二栅极连接线3G2可以降低第四晶体管T4所连接栅线的自身电阻，从而提高第四晶体管T4的响应速度。第一复位连接线3Re1可以降低第一晶体管T1所连接栅线的自身电阻，从而提高第一晶体管T1的响应速度。第二复位连接线3Re2可以降低第七晶体管、第八晶体管所连接栅线的自身电阻，从而提高第七晶体管和第八晶体管的响应速度。
如图2、8所示，第四导电层可以包括多条第三电源线VDD、多条数据线Da、第二电源线VSS2、第九桥接部49。其中，第三电源线VDD在衬底基板上的正投影、数据线Da在衬底基板上的正投影、第二电源线VSS2在衬底基板上的正投影均可以沿第二方向Y延伸。第二方向Y和第一方向X相交，例如，第二方向Y可以为列方向，第一方向X可以为行方向。第三电源线VDD可以用于提供第一电源端，数据线Da可以用于提供数据信号端，第二电源线VSS2可以用于提供第二电源端。如图2、8所示，每列像 素驱动电路可以对应设置一条第三电源线VDD，第三电源线VDD可以通过过孔连接电源连接线3VDD，以连接第五晶体管的第一极和第一电源端。第三电源线VDD和电源连接线3VDD可以形成网格结构，以降低显示面板不同位置上第一电源端之间的电压差，从而提高显示面板的显示均一性。数据线Da可以通过过孔连接第六桥接部36，以连接第四晶体管的第一极和数据信号端。第九桥接部49可以通过过孔连接第二桥接部32，以连接第七晶体管的第二极。第二电源线VSS2可以通过过孔连接与其相交的第一电源线VSS1以形成网格结构，第一电源线VSS1和第二电源线VSS2可以与显示面板中的公共电极层连接，公共电极层用于形成发光单元的第二电极，形成网格结构的第一电源线VSS1和第二电源线VSS2可以降低公共电极层上不同位置之间电压差。第三电源线VDD在衬底基板上的正投影可以覆盖第一有源部81在衬底基板上的正投影、第二有源部82在衬底基板上的正投影，第三电源线VDD可以降低光照对第一晶体管T1、第二晶体管T2的特性影响。此外，第三电源线VDD在衬底基板上的正投影可以覆盖第四桥接部34在衬底基板上的正投影，第三电源线VDD可以用于屏蔽其他信号对第四桥接部34的噪音干扰，从而提高驱动晶体管T3栅极电压的稳定性。
应该理解的是，在其他示例性实施例中，第一初始信号线Vinit1、第二初始信号线Vinit2、第三初始信号线Vinit3、第一电源线VSS1还可以位于其他导电层，或者第一初始信号线Vinit1、第二初始信号线Vinit2、第三初始信号线Vinit3、第一电源线VSS1可以通过多层导电层并联形成。例如，第一初始信号线Vinit1、第二初始信号线Vinit2、第三初始信号线Vinit3、第一电源线VSS1还可以位于第一有源层、第一导电层、第二导电层、第二有源层中任意一层或多层。
如图13所示，为图2所示显示面板沿虚线AA剖开的部分剖视图。该显示面板还可以包括第一绝缘层91、缓冲层92、第二绝缘层93、介电层94、钝化层95、平坦层96。其中，衬底基板90、第一有源层、第一绝缘层91、第一导电层、缓冲层92、第二有源层、第二绝缘层93、第二导电层、介电层94、第三导电层、钝化层95、平坦层96、第四导电层依次层叠设置。缓冲层92的厚度可以大于第二绝缘层93的厚度。第一绝缘层91、 第二绝缘层93可以为单层结构或多层结构，且第一绝缘层91、第二绝缘层93的材料可以为氮化硅，氧化硅，氮氧化硅中的至少一种；缓冲层92可以包括氧化硅层、氮化硅层中的至少一种。本示例性实施例中，缓冲层可以包括氧化硅层和氮化硅层，氮化硅层位于第一导电层和氧化硅层之间。通过减薄缓冲层可以提高电容的容量。例如，氧化硅层的厚度可以为700埃-3000埃，氧化硅层的厚度可以为700埃、1500埃、2500埃、3000埃等，相应的，氮化硅层的厚度可以为700埃-2000埃，氮化硅层的厚度可以为700埃、1500埃、2000埃等。再例如，氧化硅层的厚度可以为700埃-1500埃，氧化硅层的厚度可以为700埃、1100埃、1500埃等，相应的，氮化硅层的厚度可以为700埃-1000埃，氮化硅层的厚度可以为700埃、900埃1000埃等。此外，还可以通过去除电容两电极板之间的氧化硅层以提高电容的容量。介电层94可以氮化硅层；钝化层95可以为氧化硅层；平坦层96的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第三导电层、第四导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。该显示面板还可以包括位于第四导电层背离衬底基板一侧的电极层、位于电极层背离衬底基板一侧的像素限定层、位于像素限定层背离衬底基板一侧的发光材料层，公共电极层位于发光材料层背离衬底基板的一侧。
本示例性实施例中，显示面板还可以包括扇出区，第一导电层可以包括：位于扇出区的第一数据扇出线，第一数据扇出线连接与其对应的所述数据线；所述第二导电层还可以包括：位于扇出区的第二数据扇出线，所述第二数据扇出线连接与其对应的所述数据线。本公开将扇出区的数据扇出线同时设置于第一导电层和第二导电层。一方面可以提高数据扇出线的集成度；另一方面，由于本公开中第一导电层和第二导电层之间间距较大，从而该设置可以降低数据扇出线之间的信号串扰。
本示例性实施例中，第二绝缘层93可以为图案化结构，例如，第二 绝缘层93可以仅位于第二有源层和第二导电层之间。第三导电部23和第一导电部11之间可以不设置第二绝缘层93，该设置可以降低第三导电部23和第一导电部11之间的距离，从而提高电容C的容量。应该理解的是，在其他示例性实施例中，也可以通过减小第三导电部23和第一导电部11之间局部的第二绝缘层93和/或缓冲层92的厚度，以减小第三导电部23和第一导电部11之间之间的距离。例如，第三导电部23和第一导电部11在显示面板厚度方向上的距离可以小于第三栅线2G1和第一栅线1G1在显示面板厚度方向上的距离。同理，在其他示例性实施例中，也可以通过减小第四导电部24和第十九有源部719之间局部的第一绝缘层91、缓冲层92、第二绝缘层93中至少一层的厚度，以减小第四导电部24和第十九有源部719之间的距离，从而提高第四导电部24和第十九有源部719形成电容的容量。例如，第四导电部24和第十九有源部719在显示面板厚度方向上的距离小于第四导电部24和第三有源部73在显示面板厚度方向上的距离，其中，显示面板的厚度方向与衬底基板垂直。
如图14-17所示，图14为本公开显示面板另一种示例性实施例的结构示意图。图15为图14中第三导电层的结构版图，图16为图14中第四导电层的结构版图。图17为图14中第一有源层、第一导电层、第二有源层、第二导电层、第三导电层的结构版图。
图14所示显示面板与图2所示显示面板区别在于：图14所示显示面板中的第四导电层还包括第四初始信号线4Vinit1、第五初始信号线4Vinit2，第四初始信号线4Vinit1、第五初始信号线4Vinit2在衬底基板上的正投影均沿第二方向Y延伸。第四初始信号线4Vinit1可以通过过孔连接与其在衬底基板上正投影相交的第一初始信号线Vinit1，第四初始信号线4Vinit1和第一初始信号线Vinit1形成网格结构，从而可以降低显示面板不同位置像素驱动电路中第一初始信号端之间的电压差。第五初始信号线4Vinit2可以通过过孔连接与其在衬底基板上正投影相交的第二初始信号线Vinit2，第五初始信号线4Vinit2和第二初始信号线Vinit2形成网格结构，从而可以降低显示面板不同位置像素驱动电路中第二初始信号端之间的电压差。本示例性实施例中，如图14所示，每相邻三列像素驱动电路可以对应设置一条第二电源线VSS2、一条第四初始信号线 4Vinit1、一条第五初始信号线4Vinit2。
应该理解的是，在其他示例性实施例中，第四导电层还可以包括第六初始线，第六初始线可以通过过孔连接与其相交的第三初始信号线，以降低显示面板不同位置像素驱动电路中第三初始信号端之间的电压差。
本示例性实施例还提供另一种显示面板，该显示面板同样可以包括依次层叠设置的衬底基板、第一有源层、第一导电层、第二有源层、第二导电层、第三导电层、第四导电层，其中，上述相邻层级之间可以设置有绝缘层。如图18-28所示，图18为本公开显示面板一种示例性实施例中的结构版图，图19为图18中第一有源层的结构版图，图20为图18中第一导电层的结构版图，图21为图18中第二有源层的结构版图，图22为图18中第二导电层的结构版图，图23为图18中第三导电层的结构版图，图24为图18中第四导电层的结构版图，图25为图18中第一有源层、第一导电层的结构版图，图26为图18中第一有源层、第一导电层、第二有源层的结构版图，图27为图18中第一有源层、第一导电层、第二有源层、第二导电层的结构版图，图28为图18中第一有源层、第一导电层、第二有源层、第二导电层、第三导电层的结构版图。该显示面板可以包括多个图1所示的像素驱动电路。如图18所示，多个像素驱动电路中可以包括在第一方向X上相邻分布第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2可以以镜像对称面BB镜像对称设置。其中，镜像对称面BB可以垂直于衬底基板。且第一像素驱动电路P1在衬底基板上的正投影和第二像素驱动电路P2在衬底基板上的正投影可以以镜像对称面BB与衬底基板的交线为对称轴对称设置。其中，第一像素驱动电路P1和第二像素驱动电路P2可以形成一重复单元，该显示面板可以包括在第一方向X和第二方向Y上阵列分布的多个重复单元。
如图18、19、25所示，第一有源层可以包括第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77、第八有源部78。其中，第三有源部73可以用于形成驱动晶体管T3的沟道区；第四有源部74可以用于形成第四晶体管T4的沟道区；第五有源部75可以用于形成第五晶体管T5的沟道区；第六有源部76可以用于形成第六晶体管T6的沟道区；第七有源部77可以用于形成第七晶体管T7的沟道区；第八有源部 78用于形成第八晶体管T8的沟道区。第一有源层还包括：第九有源部79、第十有源部710、第十一有源部711、第十二有源部712、第十三有源部713、第十七有源部717、第十八有源部718、第二十有源部720。其中，第九有源部79连接于第五有源部75远离第三有源部73的一端。第十有源部710连接于第六有源部76和第七有源部77之间，第十一有源部711连接于第六有源部76和第三有源部73之间，第十二有源部712连接于第四有源部74远离第三有源部73的一端，第十三有源部713连接于第七有源部77远离第六有源部76的一端，第十七有源部717和第十八有源部718分别连接于第八有源部78的两端，第二十有源部720连接于第三有源部73和第五有源部75之间。第一有源层可以由多晶硅材料形成，相应的，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8可以为P型的低温多晶硅薄膜晶体管。
如图18、20、25所示，第一导电层可以包括：第一导电部11、第二栅线G2、使能信号线EM、第二复位信号线Re2、第一栅线1G1、第一复位信号线1Re1。第二栅线G2可以用于提供图1中第二栅极驱动信号端；使能信号线EM可以用于提供图1中的使能信号端；第二复位信号线Re2可以用于提供图1中的第二复位信号端；第一栅线1G1用于提供图1中的第一栅极驱动信号端，第一复位信号线1Re1用于提供图1中的第一复位信号端。使能信号线EM在衬底基板上的正投影、第一复位信号线1Re1在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影、第一栅线1G1在衬底基板上的正投影、第二栅线G2在衬底基板上的正投影均可以沿第一方向X延伸。第二栅线G2可以包括多条第二栅线段G22，同一第二栅线G2中多条第二栅线段G22在衬底基板上的正投影沿第一方向X间隔分布且沿第一方向X延伸，第二栅线段G22在衬底基板上的正投影覆盖第四有源部74在衬底基板上的正投影，第二栅线段G22的部分结构用于形成第四晶体管T4的栅极。使能信号线EM在衬底基板上的正投影覆盖第五有源部75在衬底基板上的正投影、第六有源部76在衬底基板上的正投影，使能信号线EM的部分结构可以用于形成第五晶体管T5的栅极，使能信号线EM的另外部分结构可以用于形成第六晶体管T6的栅极。第二复位信号线Re2在衬底基板上的正投影可以覆盖第七有源部77在衬底基板上 的正投影、第八有源部78在衬底基板上的正投影，第二复位信号线Re2的部分结构可以用于形成第七晶体管T7的栅极，第二复位信号线Re2的另外部分结构可以用于形成第八晶体管T8的栅极。第一导电部11在衬底基板上的正投影覆盖第三有源部73在衬底基板上的正投影，第一导电部11可以用于形成驱动晶体管T3的栅极和电容C的第一电极。第一栅线1G1包括多条第一栅线段1G11，同一第一栅线1G1中多条第一栅线段1G11在衬底基板上的正投影沿第一方向X间隔分布且沿第一方向X延伸。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。
如图18、21、26所示，第二有源层可以包括第一有源部81、第二有源部82、第十四有源部814、第十五有源部815、第十六有源部816。第一有源部81用于形成第一晶体管T1的沟道区，第二有源部82用于形成第二晶体管T2的沟道区。第十五有源部815连接于第一有源部81和第二有源部82之间。第十四有源部814连接于第一有源部81远离第十五有源部815的一端，第十六有源部816连接于第二有源部82远离第一有源部81的一端。其中，第二有源层可以由氧化铟镓锌形成，相应的，第一晶体管T1、第二晶体管T2可以为N型的金属氧化物薄膜晶体管。第一栅线1G1在衬底基板上的正投影可以覆盖第二有源部82在衬底基板上的正投影，第一栅线1G1的部分结构可以用于形成第二晶体管T2的底栅。第一复位信号线1Re1在衬底基板上的正投影可以覆盖第一有源部81在衬底基板上的正投影，第一复位信号线1Re1的部分结构可以用于形成第一晶体管T1的底栅。
如图18、22、27所示，第二导电层可以包括：第三复位信号线2Re1、第三栅线2G1、第三导电部23。其中，第三复位信号线2Re1可以用于提供图1中的第一复位信号端，第三栅线2G1可以用于提供图1中的第一栅极驱动信号端。第三复位信号线2Re1在衬底基板上的正投影可以覆盖第一有源部71在衬底基板上的正投影，第三复位信号线2Re1的部分结构可以用于形成第一晶体管T1的顶栅。第三栅线2G1可以包括多条第三栅线段2G11，同一第三栅线2G1中多条第三栅线段2G11在衬底基板上的正投 影沿第一方向X间隔分布且沿第一方向X延伸，第三栅线段2G11在衬底基板上的正投影可以覆盖第二有源部72在衬底基板上的正投影，第三栅线段2G11的部分结构可以用于形成第二晶体管T2的顶栅。第三导电部23在衬底基板上的正投影和第一导电部11在衬底基板上的正投影至少部分交叠，第三导电部23用于形成电容C的第二电极。在相邻重复单元中，相邻第三导电部可以相连接。此外，该显示面板可以利用第二导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第二导电层覆盖的区域可以形成晶体管的沟道区，第二有源层中未被第二导电层覆盖的区域形成导体结构。
如图18、23、28所示，第三导电层可以包括第一桥接部31、第二桥接部32、第三桥接部33、第四桥接部34、第六桥接部36、第八桥接部38、第一初始信号线Vinit1、第二初始信号线Vinit2、第三初始信号线Vinit3、第一栅极连接线段3G11、第二栅极连接线3G2。第一初始信号线Vinit1在衬底基板上的正投影、第二初始信号线Vinit2在衬底基板上的正投影、第三初始信号线Vinit3在衬底基板上的正投影、第一栅极连接线段3G11在衬底基板上的正投影、第二栅极连接线3G2在衬底基板上的正投影均可以沿第一方向X延伸。第一初始信号线Vinit1用于提供第一初始信号端，第二初始信号线Vinit2用于提供第二初始信号端，第三初始信号线Vinit3用于提供第三初始信号端。第一桥接部31可以分别通过过孔连接第九有源部79、第三导电部23，以连接第五晶体管的第一极和电容C的第二电极。第二桥接部32可以通过过孔连接第十有源部710，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。第三桥接部33可以分别通过过孔连接第十一有源部711、第十六有源部816，以连接第二晶体管T2的第二极、第六晶体管T6的第一极、驱动晶体管T3的第二极。第四桥接部34可以分别通过过孔连接第十五有源部815、第一导电部11，以连接第二晶体管T2的第一极和驱动晶体管的栅极。如图22、28所示，第三导电部23上形成有开口231，连接于第一导电部11和第四桥接部34之间的过孔在衬底基板上的正投影位于开口231在衬底基板上的正投影以内，以使该过孔内的导电结构与第三导电部23相互绝缘。第八桥接部38可以分别通过过孔连接第十七有源部717和第二十有源部720，以连接第八晶 体管的第二极和驱动晶体管端第一极。第一初始信号线Vinit1可以通过过孔连接第十四有源部814，以连接第一初始信号端和第一晶体管T1的第一极。第二初始信号线Vinit2可以通过过孔连接第十三有源部713，以连接第二初始信号端和第七晶体管的第一极。第三初始信号线Vinit3通过过孔连接第十八有源部718，以连接第八晶体管的第一极和第三初始信号端。第四桥接部34在衬底基板上的正投影可以和第一栅线段1G11在衬底基板上的正投影相交，第一栅极连接线段3G11在衬底基板上的正投影位于在第一方向X上相邻两第四桥接部34在衬底基板上的正投影之间。第一栅极连接线段3G11可以分别通过过孔连接在第一方向X上相邻的第一栅线段1G11，以及分别通过过孔连接在第一方向X上相邻的第三栅线段2G11。第二栅极连接线3G2可以分别通过过孔连接位于同一第二栅线G2中的多条第二栅线段G22。本示例性实施例中，第三导电层的方块电阻可以小于第一导电层、第二导电层的方块电阻。第一栅极连接线段3G11可以降低第二晶体管T2所连接栅线的自身电阻，从而提高第二晶体管T2的响应速度。第二栅极连接线3G2可以降低第四晶体管T4所连接栅线的自身电阻，从而提高第四晶体管T4的响应速度。如图23所示，第八桥接部38可以包括子桥接部381，子桥接部381在衬底基板上的正投影可以沿第一方向X延伸，且位于第二复位信号线Re2在衬底基板上的正投影上，该设置可以提高显示面板的透过率。
如图18、24所示，第四导电层可以包括多条第三电源线VDD、多条数据线Da、第六初始信号线4Vinit3、第九桥接部49。其中，第三电源线VDD在衬底基板上的正投影、数据线Da在衬底基板上的正投影、第六初始信号线4Vinit3在衬底基板上的正投影均可以沿第二方向Y延伸。第三电源线VDD可以用于提供第一电源端，数据线Da可以用于提供数据信号端。如图18、24所示，每列像素驱动电路可以对应设置一条第三电源线VDD、一条第六初始信号线4Vinit3、一条数据线Da。第三电源线VDD可以通过过孔连接第一桥接部31，以连接第五晶体管的第一极和第一电源端。第三电源线VDD可以包括第一延伸部VDD1、第二延伸部VDD2、第三延伸部VDD3，第二延伸部VDD2连接于第一延伸部VDD1和第三延伸部VDD3之间，第二延伸部VDD2在所述衬底基板上的正投影在第一方向X上的尺寸可以大于 第一延伸部VDD1在所述衬底基板上的正投影在第一方向X上的尺寸，且所述第二延伸部VDD2在所述衬底基板上的正投影在第一方向X上的尺寸可以大于所述第三延伸部VDD3在所述衬底基板上的正投影在第一方向X上的尺寸。第二延伸部VDD2在衬底基板上的正投影可以覆盖第一有源部81在衬底基板上的正投影、第二有源部82在衬底基板上的正投影，第二延伸部VDD2可以降低光照对第一晶体管T1、第二晶体管T2的特性影响。此外，第三电源线VDD在衬底基板上的正投影可以覆盖第四桥接部34在衬底基板上的正投影，第三电源线VDD可以用于屏蔽其他信号对第四桥接部34的噪音干扰，从而提高驱动晶体管T3栅极电压的稳定性。此外，在同一重复单元中，相邻两像素驱动电路中第二延伸部VDD2可以相互连接，从而第三电源线VDD和第三导电部23可以形成网格结构，该网格结构的电源线可以降低其上电源信号的压降。数据线Da可以通过过孔连接第六桥接部36，以连接第四晶体管的第一极和数据信号端。第九桥接部49可以通过过孔连接第二桥接部32，以连接第七晶体管的第二极。第六初始信号线4Vinit3可以通过过孔连接与其相交的第三初始信号线Vinit3以形成网格结构。在同一列像素驱动电路中，第六初始信号线4Vinit3在衬底基板上的正投影可以位于数据线Da在衬底基板上的正投影和第三电源线VDD在衬底基板上的正投影之间，第六初始信号线4Vinit3可以用于屏蔽数据线Da和第三电源线VDD之间的信号干扰。
如图29所示，为图18所示显示面板沿虚线AA剖开的部分剖视图。该显示面板还可以包括第一绝缘层91、缓冲层92、第二绝缘层93、介电层94、钝化层95、平坦层96。其中，衬底基板90、第一有源层、第一绝缘层91、第一导电层、缓冲层92、第二有源层、第二绝缘层93、第二导电层、介电层94、第三导电层、钝化层95、平坦层96、第四导电层依次层叠设置。缓冲层92的厚度可以大于第二绝缘层93的厚度。第一绝缘层91、第二绝缘层93可以为单层结构或多层结构，且第一绝缘层91、第二绝缘层93的材料可以为氮化硅，氧化硅，氮氧化硅中的至少一种；缓冲层92可以包括氧化硅层、氮化硅层中的至少一种；介电层94可以氮化硅层；钝化层95可以为氧化硅层；平坦层96的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、 硅-玻璃键合结构(SOG)等材料。衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第三导电层、第四导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。该显示面板还可以包括位于第四导电层背离衬底基板一侧的电极层、位于电极层背离衬底基板一侧的像素限定层、位于像素限定层背离衬底基板一侧的发光材料层，公共电极层位于发光材料层背离衬底基板的一侧。
本示例性实施例中，第二绝缘层93可以为图案化结构，例如，第二绝缘层93可以仅位于第二有源层和第二导电层之间。第三导电部23和第一导电部11之间可以不设置第二绝缘层93，该设置可以降低第三导电部23和第一导电部11之间的距离，从而提高电容C的容量。应该理解的是，在其他示例性实施例中，也可以通过减小第三导电部23和第一导电部11之间局部的第二绝缘层93和/或缓冲层92的厚度，以减小第三导电部23和第一导电部11之间之间的距离。例如，第三导电部23和第一导电部11在显示面板厚度方向上的距离可以小于第三栅线2G1和第一栅线1G1在显示面板厚度方向上的距离。
如图30所示，为本公开显示面板另一种示例性实施例中的结构示意图。相比于图18所示显示面板，图30所示显示面板中的第三栅线2G1在第一方向X上连续延伸，即第三栅线2G1没有断开。第三栅线2G1可以通过过孔连接位于同一第一栅线1G1中的多条第一栅线段1G11。
如图31、32所示，图31为本公开显示面板另一种示例性实施例中的结构示意图，图32为图31中第一有源层的结构版图。相比于图18所示显示面板，图31所示显示面板中的第四有源部74和第三有源部73之间形成有断口D1，第三导电层包括有第十桥接部310，第十桥接部310通过过孔连接于第四有源部74和第三有源部73之间。第一栅线1G1在第一方向X上连续延伸，第三栅线2G1在第一方向X上连续延伸。第一栅线1G1在衬底基板上的正投影位于断口D1在衬底基板上的正投影内，且与第十桥接部310在衬底基板上的正投影相交。第三栅线2G1在衬底基板上的正 投影位于断口D1在衬底基板上的正投影内，且与第十桥接部310在衬底基板上的正投影相交。
需要说明的是，如图2、12、18、28、30、31所示，画于第三导电层背离衬底基板一侧的黑色方块表示第三导电层连接面向衬底基板一侧的其他层级的过孔；画于第四导电层背离衬底基板一侧的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。
需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序的含义。本公开中同一结构层可以通过一次构图工艺形成。
本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (21)

  1. 一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路包括第一类型晶体管和第二类型晶体管，所述显示面板还包括：
    衬底基板；
    第一有源层，位于所述衬底基板的一侧，所述第一有源层的至少部分结构用于形成所述第一类型晶体管的沟道区；
    第二有源层，位于所述第一有源层背离所述衬底基板的一侧，所述第二有源层的至少部分结构用于形成所述第二类型晶体管的沟道区；
    第一导电层，位于所述第一有源层和所述第二有源层之间，所述第一导电层的部分结构用于形成所述第一类型晶体管的栅极，所述第一导电层的部分结构用于形成所述第二类型晶体管的底栅。
  2. 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括驱动晶体管、第八晶体管，所述第八晶体管的第一极连接第三初始信号线，所述第八晶体管的第二极连接所述驱动晶体管的第一极。
  3. 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括电容，所述第一导电层包括第一导电部，所述第一导电部用于形成所述电容的第一电极；
    所述显示面板还包括：
    第二导电层，位于所述第二有源层背离所述衬底基板的一侧，所述第二导电层包括第三导电部，所述第三导电部在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第三导电部用于形成所述电容的第二电极；
    其中，所述第二导电层的部分结构还用于形成所述第二类型晶体管的顶栅。
  4. 根据权利要求3所述的显示面板，其中，所述像素驱动电路还包括驱动晶体管、第一晶体管、第二晶体管，所述驱动晶体管为所述第一类型晶体管，所述第一晶体管、第二晶体管为所述第二类型晶体管；
    所述第一晶体管的第一极连接第一初始信号线，所述第一晶体管的第二极连接所述驱动晶体管的栅极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极， 所述电容的第一电极连接所述驱动晶体管的栅极；
    所述第一有源层包括：第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；
    所述第二有源层包括：第一有源部、第二有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部用于形成所述第二晶体管的沟道区；
    所述第一导电层包括：第一导电部、第一栅线、第一复位信号线；
    其中，所述第一导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极和所述电容的第一电极；
    所述第一复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的底栅；
    所述第一栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的底栅；
    所述第二导电层包括：第三导电部、第三栅线、第三复位信号线；
    其中，所述第三导电部在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第三导电部用于形成所述电容的第二电极；
    所述第三复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第三复位信号线的部分结构用于形成所述第一晶体管的顶栅；
    所述第三栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第三栅线的部分结构用于形成所述第二晶体管的底栅。
  5. 根据权利要求4所述的显示面板，其中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第四晶体管为所述第一类型晶体管；
    所述第一有源层还包括第四有源部，所述第四有源部用于形成所述第四晶体管的沟道区；
    所述第一导电层还包括：第二栅线，所述第二栅线在所述衬底基板上的正投影覆盖所述第四有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；
    其中，所述第一栅线在所述衬底基板上的正投影、所述第二栅线在所述衬底基板上的正投影、所述第一复位信号线在所述衬底基板上的正投影均沿第一方向延伸；
    所述第二栅线在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；
    所述第一复位信号线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。
  6. 根据权利要求5所述的显示面板，其中，所述第一栅线包括多条第一栅线段，同一所述第一栅线中多条所述第一栅线段在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第一方向间隔分布；
    所述第二有源层还包括第十五有源部，所述第十五有源连接于所述第一有源部和所述第二有源部之间；
    所述第一导电层还包括：第二导电部，所述第二导电部在所述衬底基板上的正投影沿第二方向延伸，且位于在所述第一方向上相邻两所述第一栅线段在所述衬底基板上的正投影之间，所述第二方向和所述第一方向相交，所述第二导电部分别连接所述第十五有源部和所述第一导电部；
    所述显示面板还包括：
    第三导电层，位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括第一栅极连接线，所述第一栅极连接线在所述衬底基板上的正投影沿所述第一方向延伸且与所述第二导电部在所述衬底基板上的正投影相交，所述第一栅极连接线分别通过过孔连接同一所述第一栅线中的多条所述第一栅线段。
  7. 根据权利要求5所述的显示面板，其中，所述第一栅线包括多条 第一栅线段，同一所述第一栅线中多条所述第一栅线段在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第一方向间隔分布；
    所述第二有源部还包括第十五有源部，所述第十五有源连接于所述第一有源部和所述第二有源部之间；
    所述显示面板还包括：
    第三导电层，位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括第一栅极连接线段、第四桥接部，所述第四桥接部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交，且所述第四桥接部分别通过过孔连接所述第十五有源部和所述第一导电部；
    其中，所述第四桥接部在所述衬底基板上的正投影和所述第一栅线段在所述衬底基板上的正投影相交，所述第一栅极连接线段在所述衬底基板上的正投影位于在所述第一方向上相邻两所述第四桥接部在所述衬底基板上的正投影之间，且所述第一栅极连接线段连接于在所述第一方向上相邻的两所述第一栅线段之间。
  8. 根据权利要求5所述的显示面板，其中，所述第一栅线包括多条第一栅线段，同一所述第一栅线中多条所述第一栅线段在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第一方向间隔分布；
    所述第二导电层包括第三栅线，所述第三栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第三栅线通过过孔连接同一所述第一栅线中的多条所述第一栅线段。
  9. 根据权利要求5所述的显示面板，其中，所述显示面板还包括：
    第三导电层，位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括第十桥接部，所述第十桥接部连接于所述第四有源部和所述第三有源部之间；
    所述第一栅线在所述衬底基板上的正投影和所述第十桥接部在所述衬底基板上的正投影相交。
  10. 根据权利要求5所述的显示面板，其中，所述第三栅线包括多条第三栅线段，同一所述第三栅线中的多条所述第三栅线段在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第一方向间隔分布；
    所述显示面板还包括：
    第三导电层，位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括第一栅极连接线，所述第一栅极连接线在所述衬底基板上的正投影沿所述第一方向延伸，且所述第一栅极连接线分别通过过孔连接同一所述第三栅线中的多条所述第三栅线段。
  11. 根据权利要求5-7、9、10任一项所述的显示面板，其中，所述第三导电层的方块电阻小于所述第一导电层的方块电阻；
    所述第三导电层的方块电阻小于所述第二导电层的方块电阻。
  12. 根据权利要求3所述的显示面板，其中，所述显示面板还包括：
    缓冲层，位于所述第一导电层和所述第二有源层之间；
    第二绝缘层，位于所述第二有源层和所述第二导电层之间；
    其中，所述第一导电部和所述第三导电部之间所述第二绝缘层的厚度小于所述第二类型晶体管顶栅和底栅之间所述第二绝缘层的厚度；
    和/或，所述第一导电部和所述第三导电部之间所述缓冲层的厚度小于所述第二类型晶体管顶栅和底栅之间所述缓冲层的厚度。
  13. 根据权利要求3所述的显示面板，其中，所述显示面板还包括扇出区和多条数据线，所述第一导电层还包括：
    第一数据扇出线，位于所述扇出区，所述第一数据扇出线连接与其对应的所述数据线；
    所述第二导电层还包括：
    第二数据扇出线，位于所述扇出区，所述第二数据扇出线连接与其对应的所述数据线。
  14. 根据权利要求3所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接第三电源线；
    所述第一有源层包括第三有源部、第四有源部、第十九有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区，所述第十九有源部连接于所述第三有源部和所述第四有源部之间，所述十九有源部在所述衬底基板上的正投影在第一方 向上的尺寸大于所述第四有源部在所述衬底基板上的正投影在所述第一方向上的尺寸；
    所述第二导电层包括第三导电部、第四导电部，所述第三导电部用于形成所述电容的第二电极，所述第四导电部连接所述第三导电部，所述第四导电部在所述衬底基板上的正投影与所述第十九有源部在所述衬底基板上的正投影至少部分交叠。
  15. 根据权利要求1所述的显示面板，其中，所述显示面板包括：位于显示区的发光单元，所述像素驱动电路包括：驱动晶体管、第一晶体管、第七晶体管、第八晶体管；
    所述像素驱动电路连接所述发光单元的第一电极，所述发光单元的第二电极连接第一电源线；
    所述第一晶体管的第一级连接第一初始信号线，所述第一晶体管的第二极连接所述驱动晶体管的栅极；
    所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极；
    所述第八晶体管的第一极连接第三初始信号线，所述第八晶体管的第二极连接所述驱动晶体管的第一极；
    所述显示面板还包括：
    多条第一信号线，位于所述显示面板的显示区，所述第一信号线在所述衬底基板上的正投影沿第一方向延伸；
    多条第二信号线，位于所述显示面板的显示区，且所述第二信号线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交，至少部分所述第二信号线通过过孔连接与其在所述衬底基板上的正投影相交的至少部分所述第一信号线；
    所述第一信号线包括所述第一电源线、所述第一初始信号线、所述第二初始信号线、所述第三初始信号线中的至少一种，同一所述第二信号线连接同一种所述第一信号线，且所述第二信号线连接所述第一电源线、所述第一初始信号线、所述第二初始信号线、所述第三初始信号线中的至少一种。
  16. 根据权利要求15所述的显示面板，其中，所述像素驱动电路还 包括第四晶体管、驱动晶体管、第五晶体管，所述第五晶体管的第一极连接第三电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；
    所述显示面板还包括：
    第四导电层，位于所述第二有源层背离所述衬底基板的一侧，所述第四导电层包括所述数据线、第三电源线、第二信号线；
    其中，所述数据线在所述衬底基板上的正投影、所述第三电源线在所述衬底基板上的正投影沿所述第二方向延伸，且在同一列像素驱动电路中，位于所述第四导电层的所述第二信号线在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影和所述第三电源线在所述衬底基板上的正投影之间。
  17. 根据权利要求3所述的显示面板，其中，所述显示面板包括沿第一方向和第二方向阵列分布的多个重复单元，所述第一方向和所述第二方向相交；
    每个所述重复单元包括沿所述第一方向分布的两个所述像素驱动电路，同一所述重复单元中两个所述像素驱动电路镜像对称设置。
  18. 根据权利要求17所述的显示面板，其中，所述第一方向为行方向，所述第二方向为列方向，所述像素驱动电路包括驱动晶体管，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接第三电源线；
    所述显示面板还包括：
    第四导电层，位于所述第二导电层背离所述衬底基板的一侧，所述第四导电层包括所述第三电源线，每列所述像素驱动电路对应设置一条所述第三电源线，所述第三电源线包括：第一延伸部、第二延伸部、第三延伸部，所述第二延伸部连接于所述第一延伸部和所述第三延伸部之间；
    所述第二延伸部在所述衬底基板上的正投影在行方向上的尺寸大于第一延伸部在所述衬底基板上的正投影在行方向上的尺寸，且所述第二延伸部在所述衬底基板上的正投影在行方向上的尺寸大于所述第三延伸部在所述衬底基板上的正投影在行方向上的尺寸；
    其中，在同一所述重复单元中，相邻两所述第三电源线中的第二延伸部相连接，在行方向上相邻的两所述重复单元中相邻两所述第三导电部相连接。
  19. 根据权利要求4所述的显示面板，其中，所述显示面板包括多个所述像素驱动电路，多个所述像素驱动电路沿第一方向和第二方向阵列分布，所述第一方向和所述第二方向相交；
    所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接第三电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极，所述显示面板还包括：
    第三导电层，位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括电源连接线，所述电源连接线在所述衬底基板上的正投影沿所述第一方向延伸，所述电源连接线分别通过过孔连接多个所述第三导电部，且与同一所述电源连接线连接的多个所述第三导电部在所述衬底基板上的正投影沿所述第一方向间隔分布；
    第四导电层，位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括所述第三电源线，所述第三电源线在所述衬底基板上的正投影沿所述第二方向延伸，且所述第三电源线连接与其在所述衬底基板上的正投影相交的所述电源连接线。
  20. 根据权利要求4所述的显示面板，其中，所述显示面板还包括发光单元，所述像素驱动电路还包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管；
    所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；
    所述第五晶体管的第一极连接第三电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；
    所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第六晶体管的第二极连接所述发光单元的第一电极；
    所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极；
    所述第八晶体管的第一极连接第三初始信号线，所述第八晶体管的第 二极连接所述驱动晶体管的第一极；
    所述第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管为所述第一类型晶体管；
    所述第一类型晶体管为P型晶体管，所述第二类型晶体管为N型晶体管。
  21. 一种显示装置，其中，包括权利要求1-20任一项所述的显示面板。
CN202280002069.0A 2022-06-30 2022-06-30 显示面板及显示装置 Pending CN117836842A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/102925 WO2024000442A1 (zh) 2022-06-30 2022-06-30 显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN117836842A true CN117836842A (zh) 2024-04-05

Family

ID=89383813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280002069.0A Pending CN117836842A (zh) 2022-06-30 2022-06-30 显示面板及显示装置

Country Status (3)

Country Link
US (1) US20240306445A1 (zh)
CN (1) CN117836842A (zh)
WO (1) WO2024000442A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452757B (zh) * 2017-07-31 2019-10-22 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN110335564A (zh) * 2019-06-29 2019-10-15 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板及显示装置
KR20210134171A (ko) * 2020-04-29 2021-11-09 삼성디스플레이 주식회사 화소 및 이를 구비하는 유기발광 디스플레이 장치
US11925067B2 (en) * 2020-05-11 2024-03-05 Boe Technology Group Co., Ltd. Display panel and display device
CN112885850B (zh) * 2021-01-29 2024-04-05 合肥京东方卓印科技有限公司 显示面板、显示装置
CN113793568A (zh) * 2021-10-27 2021-12-14 Oppo广东移动通信有限公司 像素驱动电路及其控制方法、显示屏和显示设备

Also Published As

Publication number Publication date
WO2024000442A1 (zh) 2024-01-04
US20240306445A1 (en) 2024-09-12
WO2024000442A9 (zh) 2024-02-22

Similar Documents

Publication Publication Date Title
CN115152030B (zh) 显示面板及显示装置
CN114495835B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN115241255A (zh) 显示面板及显示装置
EP4141858A1 (en) Display panel and display apparatus
CN114361185A (zh) 显示面板及其制备方法、显示装置
CN117836842A (zh) 显示面板及显示装置
CN114930543A (zh) 阵列基板、显示装置
EP4303931A1 (en) Display panel and display apparatus
WO2023044682A9 (zh) 显示面板、显示装置
CN117642804A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
EP4141948A1 (en) Display panel and display device
US20240306441A1 (en) Display panel and display device
CN117321768A (zh) 显示面板及显示装置
CN117957942A (zh) 显示面板及显示装置
CN117280409A (zh) 显示面板及显示装置
CN116998245A (zh) 显示面板、显示装置
CN117337099A (zh) 显示面板及显示装置
CN118525325A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN117957935A (zh) 显示面板及显示装置
CN117642801A (zh) 显示面板及显示装置
CN117976669A (zh) 显示面板、显示装置
CN117501839A (zh) 显示面板及显示装置
CN116454089A (zh) 显示面板、显示装置
CN118015987A (zh) 显示面板、显示装置
CN117501855A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication