CN117501855A - 显示面板及显示装置 - Google Patents

Abstract

一种显示面板及显示装置，显示面板包括像素驱动电路，像素驱动电路包括晶体管，显示面板还包括：衬底基板(90)、第一有源层、遮挡层，第一有源层位于衬底基板(90)的一侧，第一有源层的至少部分结构用于形成晶体管沟道区；遮挡层位于衬底基板(90)和第一有源层之间，遮挡层为导电层，遮挡层包括多个独立设置的遮挡部，至少部分不同的遮挡部用于接收不同的信号。该显示面板具有较高的集成度。

Description

显示面板及显示装置 技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

相关技术中，显示面板需要集成像素驱动电路、栅极驱动电路、检测电路等电路结构，从而导致显示面板需要较大的版图空间设置上述电路结构。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路包括晶体管，所述显示面板还包括：衬底基板、第一有源层、遮挡层，第一有源层位于所述衬底基板的一侧，所述第一有源层的至少部分结构用于形成所述晶体管的沟道区；遮挡层位于所述衬底基板和所述第一有源层之间，所述遮挡层为导电层，所述遮挡层包括多个独立设置的遮挡部，至少部分不同的所述遮挡部用于接收不同的信号。

本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第一晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极；多个所述遮挡部中包括所述第一初始信号线。

本公开一种示例性实施例中，所述第一有源层包括第一有源部、第三子有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第一有源部包括第一子有源部和第二子有源部，所述第三子有源部连接于所述第一子有源部和所述第二子有源部之间；所述第一初始信号线包括第一延伸部，所述第一延伸部在所述衬底基板上的正投影与所述第三子有源部在 所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，所述显示面板还包括：第一导电层，第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括第一复位信号线，所述第一复位信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；所述第一初始信号线包括第二延伸部，所述第二延伸部在所述衬底基板上的正投影与所述第一复位信号线在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，所述显示面板还包括：第四导电层，第四导电层位于所述第一有源层背离所述衬底基板的一侧，所述第四导电层包括第一初始连接线；其中，所述第一初始信号线在所述衬底基板上的正投影沿第一方向延伸，所述第一初始连接线在所述衬底基板上的正投影沿第二方向延伸，所述第一方向和所述第二方向相交，且所述第一初始连接线通过过孔连接与其在所述衬底基板上正投影相交的所述第一初始信号线。

本公开一种示例性实施例中，所述显示面板还包括发光单元，所述像素驱动电路包括第七晶体管，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；多个所述遮挡部中包括所述第二初始信号线。

本公开一种示例性实施例中，所述像素驱动电路还包括驱动晶体管、第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极；所述第一有源层包括第六有源部、第七有源部，所述第六有源部用于形成所述第六晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区；所述显示面板还包括：第一导电层，所述第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括：使能信号线、第二复位信号线，所述使能信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第六有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第六晶体管的栅极；所述第二复位信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线 的部分结构用于形成所述第七晶体管的栅极；其中，所述第二初始信号线在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板上的正投影和所述第二复位信号线在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述显示面板还包括：第四导电层，第四导电层位于所述第一有源层背离所述衬底基板的一侧，所述第四导电层包括第二初始连接线；其中，所述第二初始信号线在所述衬底基板上的正投影沿第一方向延伸，所述第二初始连接线在所述衬底基板上的正投影沿第二方向延伸，所述第一方向和所述第二方向相交，且所述第二初始连接线通过过孔连接与其在所述衬底基板上正投影相交的所述第二初始信号线。

本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管，所述第一有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；多个所述遮挡部中包括第一遮挡部，所述第一遮挡部连接一稳定电压源，且所述第一遮挡部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影。

本公开一种示例性实施例中，所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接电源线；所述显示面板还包括：第一导电层，第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括第一导电部，所述第一导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极和所述电容的第一电极；所述电源线形成所述稳定电压源，所述第一遮挡部用于形成所述电容的第二电极。

本公开一种示例性实施例中，所述显示面板还包括：第四导电层，第四导电层位于所述第一导电层背离所述衬底基板的一侧，所述第四导电层包括所述电源线，所述电源线在所述衬底基板上的正投影沿第二方向延伸；所述显示面板包括在第一方向和所述第二方向上阵列分布的多个所述像素驱动电路，所述第一方向和所述第二方向相交，在所述第一方向上分布的多个所述第一遮挡部相连接，所述电源线通过过孔连接所述第一遮挡部。

本公开一种示例性实施例中，所述电源线包括第三延伸部、第四延伸 部，以及连接于所述第三延伸部和所述第四延伸部之间的第五延伸部，所述第五延伸部在所述衬底基板上的正投影在第一方向上的尺寸大于所述第三延伸部在所述衬底基板上的正投影在第一方向上的尺寸，所述第五延伸部在所述衬底基板上的正投影在第一方向上的尺寸大于所述第四延伸部在所述衬底基板上的正投影在第一方向上的尺寸，所述第一方向和所述第二方向相交；所述第五延伸部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第五延伸部的至少部分结构用于形成所述电容的第二电极。

本公开一种示例性实施例中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极；所述第一有源层还包括第二有源部、第六子有源部，所述第二有源部用于形成所述第二晶体管的沟道区，所述第二有源部包括第四子有源部和第五子有源部，所述第六子有源部连接于所述第四子有源部和所述第五子有源部之间；所述遮挡层还包括第二遮挡部，所述第二遮挡部连接于所述第一遮挡部，所述第一遮挡部包括第一边沿，所述第二遮挡部包括第二边沿，所述第一边沿和所述第二边沿连接，且所述第一边沿在所述衬底基板上的正投影与所述第二边沿在所述衬底基板上的正投影之间的夹角小于180°，所述第二遮挡部在所述衬底基板上的正投影与所述第六子有源部在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，所述像素驱动电路还包括第一晶体管、第二晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极；所述第一有源层还包括第一有源部、第二有源部、第八有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部用于形成所述第二晶体管的沟道区，所述第八有源部连接于所述第一有源部和所述第二有源部之间；所述遮挡层还包括第三遮挡部，所述第三遮挡部连接于所述第一遮挡部，所述第一遮挡部包括第一边沿，所述第三遮挡部包括第三边沿，所述第一边沿和所述第三边沿连接，且所述第一边沿在所述衬底基板上的正投影与所述第三边沿 在所述衬底基板上的正投影之间的夹角小于180°，所述第三遮挡部在所述衬底基板上的正投影与所述第八有源部在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，所述像素驱动电路还包括第一晶体管、第二晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极；所述第一有源层还包括第一有源部、第二有源部、第六子有源部、第八有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部用于形成所述第二晶体管的沟道区，所述第二有源部包括第四子有源部和第五子有源部，所述第六子有源部连接于所述第四子有源部和所述第五子有源部之间，所述第八有源部连接于所述第一有源部和所述第二有源部之间；所述显示面板还包括第一导电层，所述第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括第一导电部和第一栅线，所述第一导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第一栅线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第二有源部在所述衬底基板上的正投影；所述遮挡层还包括第二遮挡部、第三遮挡部、第一连接部，所述第二遮挡部连接于所述第一遮挡部，所述第二遮挡部在所述衬底基板上的正投影与所述第六子有源部在所述衬底基板上的正投影至少部分交叠；所述第三遮挡部连接于所述第一遮挡部，所述第三遮挡部在所述衬底基板上的正投影与所述第八有源部在所述衬底基板上的正投影至少部分交叠；所述第一连接部连接于在所述第一方向上相邻像素驱动电路中所述第二遮挡部和所述第三遮挡部之间，且所述第一连接部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。

本公开一种示例性实施例中，所述显示面板还包括显示区和位于显示区周围的边框区，部分所述遮挡部位于所述显示区，部分所述遮挡部位于所述边框区。

本公开一种示例性实施例中，所述像素驱动电路包括多个晶体管，多个所述遮挡部中包括与所述晶体管对应的恒压遮挡部，所述恒压遮挡部在 所述衬底基板上的正投影和与其对应的所述晶体管的沟道区在所述衬底基板上的正投影至少部分交叠；至少部分不同的所述恒压遮挡部用于接收不同的电源电压。

本公开一种示例性实施例中，所述像素驱动电路包括N型晶体管和P型晶体管；多个所述恒压遮挡部中包括正压遮挡部和负压遮挡部，所述正压遮挡部用于接收正的电源电压，所述负压遮挡部用于接收负的电源电压；所述正压遮挡部在所述衬底基板上的正投影与所述P型晶体管沟道区在所述衬底基板上的正投影至少部分交叠，所述负压遮挡部在所述衬底基板上的正投影与所述N型晶体管沟道区在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，所述显示面板还包括发光单元，所述像素驱动电路包括驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管，所述驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管；所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极；所述第五晶体管的第一极连接第一电源端，第二极连接所述驱动晶体管的第一极；所述第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极；所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；多个所述恒压遮挡部中包括多个正压遮挡部，多个所述正压遮挡部中包括：第一正压遮挡部、第二正压遮挡部、第三正压遮挡部，所述第一正压遮挡部在所述衬底基板上的正投影覆盖所述驱动晶体管沟道区在所述衬底基板上的正投影；所述第二正压遮挡部在所述衬底基板上的正投影覆盖所述第五晶体管沟道区在所述衬底基板上的正投影、第六晶体管沟道区在所述衬底基板上的正投影；所述第三正压遮挡部在所述衬底基板上的正投影覆盖所述第四晶体管沟道区在所述衬底基板上的正投影、第七晶体管沟道区在所述衬底基板上的正投影；其中，所述第一正压遮挡部用于接收的正电压大于所述第二正压遮挡部用于接收的正电压，所述第三正压遮挡部用于接收的正电压大于所述第一正压遮挡部用于接收的正电压。

本公开一种示例性实施例中，所述显示面板包括高密度集成区和低密度集成区，所述高密度集成区中晶体管的密度大于所述低密度集成区中晶 体管的密度；所述高密度集成区包括第一高密度集成区和第二高密度集成区，所述第二高密度集成区位于所述第一高密度集成区远离所述低密度集成区的一侧；在所述像素驱动电路中同一晶体管对应的恒压遮挡部中，位于所述第一高密度集成区中的恒压遮挡部用于接收的电压的绝对值大于位于所述第二高密度集成区中的恒压遮挡部用于接收的电压的绝对值。

根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图；

图2为图1所示像素驱动电路一种驱动方法中各节点上信号的时序图；

图3为本公开显示面板一种示例性实施例中的结构版图；

图4为图3中遮挡层的结构版图；

图5为图3中第一有源层的结构版图；

图6为图3中第一导电层的结构版图；

图7为图3中第四导电层的结构版图；

图8为图3中第五导电层的结构版图；

图9为图3中遮挡层、第一有源层的结构版图；

图10为图3中遮挡层、第一有源层、第一导电层的结构版图；

图11为图3中遮挡层、第一有源层、第一导电层、第四导电层的结构版图；

图12为图3所示显示面板沿虚线AA剖开的部分剖视图；

图13为本公开显示面板另一种示例性实施例的结构版图；

图14为图13中遮挡层的结构版图；

图15为图13中阻挡层和第一有源层的结构版图；

图16为本公开显示面板另一种示例性实施例的结构版图；

图17为图16中第四导电层的结构版图；

图18为图16中第五导电层的结构版图；

图19为图16中遮挡层、第一有源层、第一导电层、第四导电层的结构版图；

图20为本公开显示面板另一种示例性实施例的结构版图；

图21为图20中遮挡层的结构版图；

图22为图20中第四导电层的结构版图；

图23为图20中遮挡层、第一有源层、第一导电层、第四导电层的结构版图；

图24为本公开显示面板另一种示例性实施例的结构版图；

图25为图24中第四导电层的结构版图；

图26为图24中第五导电层的结构版图；

图27为图24中遮挡层、第一有源层、第一导电层、第四导电层的结构版图；

图28为本公开显示面板一种示例性实施例的结构示意图；

图29为本公开显示面板另一种示例性实施例中像素驱动电路的电路结构示意图；

图30为图29中像素驱动电路一种驱动方法中各节点的时序图；

图31为本公开显示面板另一种示例性实施例中的结构版图；

图32为图31中遮挡层的结构版图；

图33为图31中第一有源层的结构版图；

图34为图31中第一导电层的结构版图；

图35为图31中第二导电层的结构版图；

图36为图31中第二有源层的结构版图；

图37为图31中第三导电层的结构版图；

图38为图31中第四导电层的结构版图；

图39为27中第五导电层的结构版图；

图40为图31中遮挡层、第一有源层的结构版图；

图41为图31中遮挡层、第一有源层、第一导电层的结构版图；

图42为图31中遮挡层、第一有源层、第一导电层、第二导电层的结构版图；

图43为图31中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图；

图44为图31中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；

图45为图31中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；

图46为图31中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图；

图47为图31中沿虚线BB的部分剖视图；

图48为本公开显示面板另一种示例性的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第一晶体管T1的第一极连接第一初始信号端Vinit1，第二极连接节点N，栅极连接第一复位信号端Re1；第二晶体 管T2第一极连接节点N，第二极连接驱动晶体管T3的第二极；栅极连接第一栅极驱动信号端G1；驱动晶体管T3的栅极连接节点N；第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接第一栅极驱动信号端G1；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；第六晶体管T6第一极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；第七晶体管T7的第一极连接第二初始信号端Vinit2，第二极连接第六晶体管T6的第二极，栅极连接第二复位信号端Re2。电容C连接于驱动晶体管T3的栅极和第一电源端VDD之间。该像素驱动电路可以连接一发光单元OLED，该像素驱动电路用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以均为P型晶体管。

如图2所示，为图1所示像素驱动电路一种驱动方法中各节点上信号的时序图。其中，G1表示第一栅极驱动信号端G1上信号的时序图，Re1表示第一复位信号端Re1上信号的时序图，Re2表示第二复位信号端Re2上信号的时序图，EM表示使能信号端EM上信号的时序图，Da表示数据信号端Da上信号的时序图。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，发光阶段t3。在复位阶段t1：第一复位信号端Re1输出低电平信号，第一晶体管T1导通，第一初始信号端Vinit1向节点N输入第一初始信号。在补偿阶段t2：第二复位信号端Re2、第一栅极驱动信号端G1输出低电平信号，第四晶体管T4、第二晶体管T2、第七晶体管T7导通，同时数据信号端Da输出数据信号以向节点N写入电压Vdata+Vth，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压，第二初始信号端Vini2向第六晶体管T6的第二极输入第二初始信号。在发光阶段t3：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在节点N的电压Vdata+Vth作用下驱动发光单元发光。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth)2，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动 晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。应该理解的是，在其他示例性实施例中，该像素驱动电路还可以有其他驱动方法，例如，第一晶体管T1和第七晶体管T7可以均在复位阶段导通。

本示例性实施例还提供一种显示面板，该显示面板可以包括依次层叠设置的衬底基板、遮挡层、第一有源层、第一导电层、第四导电层、第五导电层，其中，上述相邻层级之间可以设置有绝缘层。如图3-11所示，图3为本公开显示面板一种示例性实施例中的结构版图，图4为图3中遮挡层的结构版图，图5为图3中第一有源层的结构版图，图6为图3中第一导电层的结构版图，图7为图3中第四导电层的结构版图，图8为图3中第五导电层的结构版图，图9为图3中遮挡层、第一有源层的结构版图，图10为图3中遮挡层、第一有源层、第一导电层的结构版图，图11为图3中遮挡层、第一有源层、第一导电层、第四导电层的结构版图。该显示面板可以包括多个图1所示的像素驱动电路。

如图3、4、9所示，遮挡层可以为导电层，遮挡层可以包括多个第一初始信号线Vinit1、第二初始信号线Vinit2、第一遮挡部61、第二遮挡部62、第三遮挡部63。其中，第一初始信号线Vinit1在衬底基板上的正投影、第二初始信号线Vinit2在衬底基板上的正投影均可以沿第一方向X延伸。第一初始信号线Vinit1可以同于提供图1中的第一初始信号端，第二初始信号线Vinit2可以用于提供图1中的第二初始信号端。第一遮挡部61分别与第二遮挡部62、第三遮挡部63连接。且在第一方向X上间隔设置的第一遮挡部61可以依次连接。第一遮挡部61可以包括第一边沿611，第二遮挡部62可以包括第二边沿622，第三遮挡部63可以包括第三边沿633。第一边沿611和第二边沿622连接，第一边沿611在衬底基板上的正投影和第二边沿622在衬底基板上的正投影之间的夹角可以小于180°，例如，第一边沿611在衬底基板上的正投影和第二边沿622在衬底基板上的正投影之间的夹角可以为90°。第一边沿611和第三边沿633连接，第一边沿611在衬底基板上的正投影和第三边沿633在衬底基板上的正投影之间的夹角可以小于180°，例如，第一边沿611在衬底基板上 的正投影和第三边沿633在衬底基板上的正投影之间的夹角可以为90°。

如图3、5、9所示，第一有源层可以包括第一有源部71、第二有源部72、第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77。其中，第一有源部71用于形成第一晶体管T1的沟道区，第二有源部72用于形成第二晶体管T2的沟道区，第三有源部73用于形成驱动晶体管T3的沟道区，第四有源部74用于形成第四晶体管T4的沟道区，第五有源部75用于形成第五晶体管T5的沟道区，第六有源部76用于形成第六晶体管T6的沟道区，第七有源部77用于形成第七晶体管T7的沟道区。其中，第一有源部71可以包括第一子有源部711和第二子有源部712，第一有源层还包括连接于第一子有源部711和第二子有源部712之间的第三子有源部713。第二有源部72可以包括第四子有源部724、第五子有源部725，第一有源层还包括连接于第四子有源部724和第五子有源部725之间的第六子有源部726。第一有源层还可以包括第八有源部78、第九有源部79、第十有源部710、第十四有源部714、第十五有源部715、第十六有源部716。第八有源部78连接于第一有源部71和第二有源部72之间，第九有源部79连接于第五有源部75第三有源部73的一端，第十有源部710连接于第六有源部76和第七有源部77之间，第十六有源部716连接于第四有源部74远离第三有源部73的一端，第十四有源部714连接于第七有源部77远离第六有源部76的一端，第十五有源部715连接于第一有源部71远离第二有源部72的一端。第一有源层可以由多晶硅材料形成，相应的，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅薄膜晶体管。

如图3、6、10所示，第一导电层可以包括第一复位信号线Re1、第一栅线G1、使能信号线EM、第二复位信号线Re2、第一导电部11。其中，第一复位信号线Re1在衬底基板上的正投影、第一栅线G1在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影均可以沿第一方向X延伸。在本示例性实施例中，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。第一复位信号线Re1 在衬底基板上的正投影可以覆盖第一有源部71在衬底基板上的正投影，第一复位信号线Re1的部分结构可以用于形成第一晶体管T1的栅极，第一复位信号线Re1可以用于提供图1所示像素驱动电路中的第一复位信号端。第二复位信号线Re2在衬底基板上的正投影可以覆盖第七有源部77在衬底基板上的正投影，第二复位信号线Re2的部分结构可以用于形成第七晶体管T7的栅极，第二复位信号线Re2可以用于提供图1所示像素驱动电路中的第二复位信号端。第一栅线G1在衬底基板上的正投影可以覆盖第二有源部72在衬底基板上的正投影、第四有源部74在衬底基板上的正投影，第一栅线G1的部分结构可以用于形成第二晶体管T2的栅极，第一栅线G1的另外部分结构可以用于形成第四晶体管T4的栅极，第一栅线G1可以用于提供图1所示像素驱动电路中的第一栅极驱动信号端。使能信号线EM在衬底基板上的正投影可以覆盖第五有源部75在衬底基板上的正投影、第六有源部76在衬底基板上的正投影，使能信号线EM的部分结构可以用于形成第五晶体管T5的栅极，使能信号线EM的另外部分结构可以用于形成第六晶体管T6的栅极，使能信号线EM可以用于提供图1所示像素驱动电路中的使能信号端。第一导电部11在衬底基板上的正投影可以覆盖第三有源部73在衬底基板上的正投影，第一导电部11可以用于形成驱动晶体管T3的栅极和电容C的第一电极。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。

本示例性实施例中，如图3、4、6、9、10所示，第一遮挡部61在衬底基板上的正投影可以与第三有源部73在衬底基板上的正投影交叠，例如，第一遮挡部61在衬底基板上的正投影可以覆盖第三有源部73在衬底基板上的正投影，第一遮挡部61可以连接一稳定电压源，例如，第一遮挡部61可以连接图1中的第一电源端VDD、第一初始信号端Vinit1、第二初始信号端Vinit2等。第一遮挡部61可以用于屏蔽其他信号对驱动晶体管T3的噪音影响。当第一遮挡部61连接第一电源端VDD时，第一遮挡部61还可以用于形成电容C的第二电极。第二遮挡部62在衬底基板上的正投影和第六子有源部726在衬底基板上的正投影至少部分交叠，第二遮 挡部62可以对第六子有源部726起到稳压作用，从而可以降低由于第六子有源部726电压波动而产生的第六子有源部726向第二晶体管源漏极的漏电流。第三遮挡部63在衬底基板上的正投影可以与第八有源部78在衬底基板上的正投影至少部分交叠，第三遮挡部63可以对第八有源部78起到稳压作用，从而可以降低驱动晶体管T3栅极的电压波动。如图4所示，第一初始信号线Vinit1包括第一延伸部Vinit11和第二延伸部Vinit12，第一延伸部Vinit11在衬底基板上的正投影可以与第三子有源部713在衬底基板上的正投影至少部分交叠，第一延伸部Vinit11可以对第三子有源部713起到稳压作用，从而可以降低由于第三子有源部713电压波动而产生的第三子有源部713向第一晶体管源漏极的漏电流。第二延伸部Vinit12在衬底基板上的正投影可以与第一复位信号线Re1在衬底基板上的正投影至少部分交叠，从而可以提高显示面板的透过率。

如图3、7、11所示，第四导电层可以包括第一初始连接线4Vinit1，电源线VDD、第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44。其中，第一初始连接线4Vinit1在衬底基板上的正投影、电源线VDD在衬底基板上的正投影均可以沿第二方向Y延伸，第二方向Y可以与第一方向X相交，例如，第二方向Y可以为列方向，第一方向X可以为行方向。第一初始连接线4Vinit1可以分别通过过孔H连接第一初始信号线Vinit1、第十五有源部715，以连接第一初始信号端和第一晶体管的第一极。其中，附图中黑色方块表示过孔的位置。本示例性实施例中，第一初始连接线4Vinit1和第一初始信号线Vinit1可以形成网格结构，该网格结构可以降低显示面板不同位置上第一初始信号端之间的电压差。电源线VDD可以提供第一电源端，电源线VDD可以分别通过过孔连接第一遮挡部61、第九有源部79，以连接电容的第二电极、第一电源端、第五晶体管的第一极。如图3、7、11所示，电源线VDD可以包括第三延伸部VDD3、第四延伸部VDD4、第五延伸部VDD5，第五延伸部VDD5连接于第三延伸部VDD3和第四延伸部VDD4之间，第五延伸部VDD5在衬底基板上的正投影在第一方向X上的尺寸大于第三延伸部VDD3在衬底基板上的正投影在第一方向X上的尺寸，第五延伸部VDD5在衬底基板上的正投影在第一方向X上的尺寸大于第四延伸部VDD4在衬底基板上的正投影在第一方向X上的尺寸。 第五延伸部VDD5在衬底基板上的正投影还可以与第一导电部11在衬底基板上的正投影至少部分交叠，第五延伸部VDD5也可以用于形成电容C的第二电极。第一导电部11在衬底基板上的正投影的面积为S1，第一导电部11在衬底基板上的正投影和第五延伸部VDD5在衬底基板上的正投影的交叠面积为S2，S2/S1可以大于等于60％，例如，S2/S1可以等于60％、70％、80％、90％、100％等。电源线VDD和第一遮挡部61也可以形成网格结构，该设置可以降低显示面板不同位置上第一电源端之间的电压差。

如图3、7、11所示，第一桥接部41可以分别通过过孔连接第二初始信号线Vinit2、第十四有源部714，以连接第七晶体管的第一极和第二初始信号端。第二桥接部42可以通过过孔连接第十有源部710，以连接第六晶体管的第二极和第七晶体管的第二极。第三桥接部43可以通过过孔连接第十六有源部716，以连接第四晶体管的第一极。第四桥接部44可以分别通过过孔连接第八有源部78和第一导电部11，以连接第二晶体管T2的第一极、第一晶体管T1的第二极、驱动晶体管T3的栅极。

如图3、8所示，第五导电层可以包括第五桥接部55、数据线Da，数据线Da可以用于提供图1中的数据信号端。第五桥接部55可以通过过孔连接第二桥接部42，以连接第六晶体管的第二极，第五桥接部55还可以连接发光单元的第一电极。数据线Da在衬底基板上的正投影可以沿第二方向Y延伸，数据线Da可以通过过孔连接第三桥接部43，以连接第四晶体管的第一极和数据信号端。

需要说明的是，如图3、11所示，画于第四导电层背离衬底基板一侧的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔；画于第五导电层背离衬底基板一侧的黑色方块表示第五导电层连接面向衬底基板一侧的其他层级的过孔；画于电极层背离衬底基板一侧的黑色方块表示电极层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。

如图12所示，为图3所示显示面板沿虚线AA剖开的部分剖视图。该显示面板还可以包括缓冲层91、绝缘层92、介电层93、钝化层94、第一平坦层95。其中，衬底基板、遮挡层、缓冲层91、第一有源层、绝缘层92、第一导电层、介电层93、第四导电层、钝化层94、第一平坦层95、 第五导电层依次层叠设置。缓冲层91可以包括氧化硅层和氮化硅层。绝缘层92可以为单层结构或多层结构，绝缘层92的材料可以为氮化硅、氧化硅、氮氧化硅中的至少一种；介电层93可以为氮化硅层；钝化层94可以为氧化硅层；第一平坦层95的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料；衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第四导电层、第五导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。该显示面板还可以包括第二平坦层、电极层、像素定义层，第二平坦层位于第五导电层背离衬底基板的一侧，电极层位于第二平坦层背离衬底基板的一侧，像素定义层位于电极层背离衬底基板的一侧。

需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序的含义。

如图13-15所示，图13为本公开显示面板另一种示例性实施例的结构版图，图14为图13中遮挡层的结构版图，图15为图13中阻挡层和第一有源层的结构版图。

如图14、15所示，第一有源层还可以包括第十七有源部717，第十七有源部717连接于第二有源部72和第六有源部76之间，且第十七有源部717在衬底基板上的正投影沿第二方向Y延伸，其中，第十七有源部717为驱动晶体管第二极的等电位点。图13所示显示面板与图3所示显示面板区别在于，图13所示显示面板中，在第一方向X上相邻第一遮挡部61之间具有断口D1，即在第一方向X上相邻第一遮挡部61没有直接连接。断口D1在衬底基板上的正投影和第十七有源部717在衬底基板上的正投影相交。该设置可以降低第十七有源部717和遮挡层之间的寄生电容，从 而可以改善显示面板残影的问题。如图14所示，遮挡层包括有第一连接部64，第一连接部64连接于位于同一行的相邻像素驱动电路中第三遮挡部63和第二遮挡部62之间。第一连接部64在所述衬底基板上的正投影可以位于所述第一栅线G1在所述衬底基板上的正投影远离所述第一导电部11在所述衬底基板上的正投影的一侧。即第一连接部64在衬底基板上的正投影与第十七有源部717在衬底基板上的正投影不交叠。本示例性实施例可以通过第一连接部64连接在第一方向X上相邻的两第一遮挡部61。此外，图14所示显示面板的其他结构可以与图3所示显示面板相同。

如图16-19所示，图16为本公开显示面板另一种示例性实施例的结构版图，图17为图16中第四导电层的结构版图，图18为图16中第五导电层的结构版图，图19为图16中遮挡层、第一有源层、第一导电层、第四导电层的结构版图。

图16所示显示面板与图3所示显示面板区别在于，图16所示显示面板中，第五导电层还可以包括第二初始连接线5Vinit2。第二初始连接线5Vinit2在衬底基板上的正投影可以沿第二方向Y延伸。第二初始连接线5Vinit2可以通过过孔连接第一桥接部41，以连接第二初始信号线Vinit2，第二初始连接线5Vinit2和第二初始信号线Vinit2可以形成网格结构，该网格结构可以降低显示面板不同位置上第二初始信号端之间的电压差。图16所示显示面板的其他结构可以与图3所示显示面板相同。

如图20-23所示，图20为本公开显示面板另一种示例性实施例的结构版图，图21为图20中遮挡层的结构版图，图22为图20中第四导电层的结构版图，图23为图20中遮挡层、第一有源层、第一导电层、第四导电层的结构版图。

图20所示显示面板与图3所示显示面板区别在于，图20所示显示面板中，第四导电层还包括第二初始连接线4Vinit2。其中，相邻两列像素驱动电路可以对应设置一条第一初始连接线4Vinit1和一条第二初始连接线4Vinit2。第四导电层还可以包括第六桥接部46，第一初始连接线4Vinit1可以通过第六桥接部46与第一初始信号线Vinit1过孔连接，第二初始连接线4Vinit2可以通过第一桥接部41与第二初始信号线Vinit2过孔连接。图20所示显示面板的其他结构可以与图3所示显示面板相同。

如图24-27所示，图24为本公开显示面板另一种示例性实施例的结构版图，图25为图24中第四导电层的结构版图，图26为图25中第五导电层的结构版图，图27为图24中遮挡层、第一有源层、第一导电层、第四导电层的结构版图。

图24所示显示面板与图3所示显示面板区别在于，图24所示显示面板中，第四导电层没有设置电源线VDD，第四导电层增设了第七桥接部47，第七桥接部47通过过孔连接第一遮挡部61。图24所示显示面板中第五导电层增设了电源线VDD和第二初始连接线5Vinit2。电源线VDD通过过孔连接第七桥接部47，以连接电容的第二电极。电源线VDD在衬底基板上的正投影还可以覆盖第四桥接部44在衬底基板上的正投影，电源线VDD可以屏蔽其他信号对第四桥接部44的噪音干扰，从而降低驱动晶体管T3栅极的电压波动。第二初始连接线5Vinit2通过过孔连接第一桥接部41，从而第二初始连接线5Vinit2可以与第二初始信号线Vinit2形成网格结构。该网格结构可以降低显示面板不同位置上第二初始信号端的电压差。图24所示显示面板的其他结构可以与图3所示显示面板相同。

本示例性实施例利用遮挡层形成显示面板中的部分信号线和器件结构，从而提高了显示面板的集成度。此外，该显示面板相比于相关技术中的显示面板，该显示面板通过第一遮挡部61和第五延伸部VDD5形成电容的第二电极，该显示面板不需要设置第二栅极层。该显示面板中第二遮挡部62和第三遮挡部63直接连接第一遮挡部61，第二遮挡部62和第三遮挡部63不需要通过过孔连接电源线，从而减少了过孔的数量。应该理解的是，遮挡层还可以包括其他独立设置的遮挡部，遮挡部还可以用于形成其他信号线和器件结构。

相关技术中，衬底基板中的PI层(聚酰亚胺)容易产生负静电场，负静电场会使得晶体管的阈值正偏。例如，该负静电场容易导致驱动晶体管阈值正向偏移，驱动晶体管阈值正向偏移会导致显示面板铜棒测试发绿等不良现象。上述的第一遮挡部61可以屏蔽上述负静电场对驱动晶体管T3的阈值影响。此外，遮挡层可以为遮光结构，遮挡层可以避免光照对晶体管特性的影响。

相关技术中，驱动晶体管T3阈值正偏会增加相同灰阶下的驱动电流， 从而容易导致显示面板显示发绿。本示例性实施例中，上述的第一遮挡部61可以接收一正电源电压，第一遮挡部61产生的正电场会使得驱动晶体管的阈值负偏，从而降低了显示面板发绿的风险。

应该理解的是，在其他示例性实施例中，像素驱动电路中其他晶体管的阈值电压也会发生阈值漂移，从而导致晶体管漏电流等问题。例如，在图1中，第一晶体管T1、第二晶体管T2的漏电流会导致显示面板闪烁等不良，第六晶体管T6的漏电流会导致显示面板四分屏等不良。本示例性实施例中，遮挡层还可以包括其他遮挡部，其他遮挡部在衬底基板上的正投影可以分别覆盖其他晶体管沟道区在衬底基板上的正投影的至少部分结构。其他遮挡部可以独立设置也可以至少部分连接。其中，遮挡部独立设置，可以理解为该遮挡部与其他遮挡部不连接。

多个独立设置的遮挡部可以接收不同的电源电压，遮挡部接收电源电压的大小可以受晶体管的类型影响。例如，P型晶体管下方的遮挡部可以接收正的电源电压，遮挡部形成的正电场可以使得P型晶体管的阈值负偏，从而降低P型晶体管的关断漏电流。N型晶体管下方的遮挡部可以连接一负的电源电压，遮挡部形成的负电场可以使得N型晶体管的阈值正偏，从而降低N型晶体管的关断漏电流。例如，图1中第一晶体管和第二晶体管可以为N型晶体管，第一晶体管和第二晶体管下方可以设置有遮挡部，第一晶体管和第二晶体管下方的遮挡部可以接收负的电源电压。

此外，遮挡部接收电源电压的大小可以受到晶体管的工作状态决定。例如，本示例性实施例中，由于第四晶体管T4和第七晶体管T7长期处于正偏状态，第五晶体管T5和第六晶体管T6长期处于负偏状态，位于第四晶体管T4和第七晶体管T7下方遮挡部接收的正电压可以大于位于第五晶体管T5和第六晶体管T6下方遮挡部接收的正电压。例如，位于第四晶体管T4和第七晶体管T7下方遮挡部接收的电压可以为6.6V，位于第五晶体管T5和第六晶体管T6下方遮挡部接收的电压可以为2.6V。

此外，遮挡部接收电源电压的大小可以受到晶体管的尺寸影响。例如，驱动晶体管沟道区的长宽比大于第五晶体管T5沟道区的长宽比，驱动晶体管下方遮挡部接收的电压可以大于第五晶体管T5下方遮挡部接收的电压，例如，驱动晶体管下方遮挡部接收的电压可以为4.6V。

此外，遮挡部接收电源电压的大小可以受到晶体管所处的位置影响。显示面板中不同区域晶体管的密度存在差异，靠近低密度晶体管区域的晶体管的阈值容易发生偏移。如图28所示，为本公开显示面板一种示例性实施例的结构示意图。显示面板可以包括高密度集成区H和低密度集成区L，所述高密度集成区H中晶体管的密度大于所述低密度集成区L中晶体管的密度。所述高密度集成区包括第一高密度集成区H1和第二高密度集成区H2，所述第二高密度集成区H2位于所述第一高密度集成区H1远离所述低密度集成区L的一侧。在所述像素驱动电路中同一晶体管对应的遮挡部中，位于所述第一高密度集成区H1中的遮挡部用于接收的电压的绝对值大于位于所述第二高密度集成区H2中的遮挡部用于接收的电压的绝对值。例如，在所述像素驱动电路中驱动晶体管对应的遮挡部中，第一高密度集成区H1中驱动晶体管对应的遮挡部用于接收的正电源电压大于第二高密度集成区H2中驱动晶体管对应的遮挡部用于接收的正电源电压。再例如，当图1中第一晶体管为N型晶体管时，在所述像素驱动电路中第一晶体管对应的遮挡部中，第一高密度集成区H1中第一晶体管对应的遮挡部用于接收的负电源电压小于第二高密度集成区H2中第一晶体管对应的遮挡部用于接收的正电源电压。

本示例性实施例中，低密度集成区L可以为显示面板的边框区、屏下摄像头集成区、显示区中的透光区等。低密度集成区L中晶体管的密度可以为零。

本示例性实施例中，显示面板中像素驱动电路还可以为其他结构。如图29所示，为本公开显示面板另一种示例性实施例中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。与图1所示像素驱动电路区别在于，图29所示像素驱动电路中的第一晶体管和第二晶体管为N型晶体管。

如图30所示，为图29中像素驱动电路一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端G1的时序，G2表示第二栅极驱动信号端G2的时序，Re1表示第一复位信号端Re1的时序，Re2表示第二复位信号端Re2的时序，EM表示使能信号端EM的时序，Da表示数据信号端 Da的时序。该像素驱动电路的驱动方法可以包括第一复位阶段t1、补偿阶段t2，第二复位阶段t3、发光阶段t4。在第一复位阶段t1：第一复位信号端Re1输出高电平信号，第一晶体管T1导通，第一初始信号端Vinit1向节点N输入初始信号。在补偿阶段t2：第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Da输出驱动信号以向节点N写入电压Vdata+Vth(即电压Vdata与Vth之和)，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压，在第二复位阶段t3，第二复位信号端Re2输出低电平信号，第七晶体管T7导通，第二初始信号端Vinit2向第六晶体管T6的第二极输入初始信号。发光阶段t4：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下驱动发光单元发光。

驱动晶体管输出电流公式如下：

I＝(μWCox/2L)(Vgs-Vth)2

其中，I为驱动晶体管输出电流；μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。

根据上述驱动晶体管输出电流公式，将本公开像素驱动电路中驱动晶体管的栅极电压Vdata+Vth和源极电压Vdd带入上述公式可以得到：本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。

本示例性实施例还提供另一种显示面板，该显示面板可以包括依次层叠设置的衬底基板、遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层、电极层，其中，上述层级之间可以设置有绝缘层。如图31-46所示，图31为本公开显示面板另一种示例性实施例中的结构版图，图32为图31中遮挡层的结构版图，图33为图31中第一有源层的结构版图，图34为图31中第一导电层的结构版图，图35为图31中第二导电层的结构版图，图36为图31中第二有源层的结构版图，图37为图31中第三导电层的结构版图，图38为图31 中第四导电层的结构版图，图39为27中第五导电层的结构版图，图40为图31中遮挡层、第一有源层的结构版图，图41为图31中遮挡层、第一有源层、第一导电层的结构版图，图42为图31中遮挡层、第一有源层、第一导电层、第二导电层的结构版图，图43为图31中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图44为图31中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图45为图31中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；图46为图31中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图。该显示面板可以包括多个图29所示的像素驱动电路。如图46所示，多个像素驱动电路中可以包括在行方向X上相邻分布第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2可以镜像对称设置。其中，第一像素驱动电路P1和第二像素驱动电路P2可以形成一重复单元，该显示面板可以包括在行方向X和列方向Y上阵列分布的多个重复单元。

如图31、32、40所示，遮挡层可以包括正压遮挡部BSM1和负压遮挡部BSM2。正压遮挡部BSM1用于接收正的电源电压，负压遮挡部BSM2用于接收负的电源电压。正压遮挡部BSM1在衬底基板上的正投影和负压遮挡部BSM2在衬底基板上的正投影均可以沿列方向Y延伸。其中，在行方向X上相邻的负压遮挡部BSM2可以相互连接，也可以相互独立设置。在行方向X上相邻的正压遮挡部BSM1可以相互连接，也可以相互独立设置。遮挡层可以为导体结构，例如，遮挡层可以为钼层。

如图31、33、40、41所示，第一有源层可以包括第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77、第八有源部78、第九有源部79、第十有源部710、第十一有源部711。其中，第三有源部73可以用于形成驱动晶体管T3的沟道区；第四有源部74可以用于形成第四晶体管T4的沟道区；第五有源部75可以用于形成第五晶体管T5的沟道区；第六有源部76可以用于形成第六晶体管T6的沟道区；第七有源部77可以用于形成第七晶体管T7的沟道区；第八有源部78连接于第五有源部75远离第三有源部73的一侧，第九有源部79连接于第一像 素驱动电路P1中第八有源部78和第二像素驱动电路P2中第八有源部78之间。第十有源部710连接于第六有源部76和第七有源部77之间，第十一有源部711连接于第六有源部76和第三有源部73之间。其中，第八有源部78可以用于形成第五晶体管的第一极，本示例性实施例中，通过第九有源部79连接相邻两像素驱动电路中的第八有源部，从而可以降低该相邻像素驱动电路中第一电源端的电压差。如图40所示，正压遮挡部BSM1在衬底基板上的正投影可以与第三有源部73在衬底基板上的正投影、第四有源部74在衬底基板上的正投影、第五有源部75在衬底基板上的正投影、第七有源部77在衬底基板上的正投影至少部分交叠，例如，正压遮挡部BSM1在衬底基板上的正投影可以覆盖第三有源部73在衬底基板上的正投影、第四有源部74在衬底基板上的正投影、第五有源部75在衬底基板上的正投影、第七有源部77在衬底基板上的正投影。第一有源层可以由多晶硅材料形成，相应的，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅薄膜晶体管。

如图31、34、41所示，第一导电层可以包括：第一导电部11、第二栅线G2、使能信号线EM、第二复位信号线Re2。第二栅线G2可以用于提供图29中第二栅极驱动信号端；使能信号线EM可以用于提供图29中的使能信号端；第二复位信号线Re2可以用于提供图29中的第二复位信号端。第二栅线G2在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影均可以沿行方向X延伸。第二栅线G2在衬底基板上的正投影覆盖第四有源部74在衬底基板上的正投影，第二栅线G2的部分结构用于形成第四晶体管的栅极。使能信号线EM在衬底基板上的正投影覆盖第五有源部75在衬底基板上的正投影、第六有源部76在衬底基板上的正投影，使能信号线EM的部分结构可以分别用于形成第五晶体管T5、第六晶体管T6的栅极。第二复位信号线Re2在衬底基板上的正投影可以覆盖第七有源部77在衬底基板上的正投影，第二复位信号线Re2的部分结构可以用于形成第七晶体管T7的栅极。第一导电部11在衬底基板上的正投影覆盖第三有源部73在衬底基板上的正投影，第一导电部11可以用于形成驱动晶体管T3的栅极和电容的第一电 极。如图41所示，本行像素驱动电路中的第二栅线G2可以复用为上一行像素驱动电路中的第二复位信号线Re2。该设置可以提高像素驱动电路的集成度，降低像素驱动电路的布图面积。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。

如图31、35、42所示，第二导电层可以包括：第一初始信号线Vinit1、第三复位信号线2Re1、第三栅线2G1、多个第二导电部22。其中，第一初始信号线Vinit1用于提供图29中的第一初始信号端，第三复位信号线2Re1可以用于提供图29中的第一复位信号端，第三栅线2G1可以用于提供图29中的第一栅极驱动信号端。第一初始信号线Vinit1在衬底基板上的正投影、第三复位信号线2Re1在衬底基板上的正投影、第三栅线2G1在衬底基板上的正投影均可以沿行方向X延伸。如图35所示，第二导电层还可以包括多个第三连接部23，在同一重复单元中，第三连接部23连接于在行方向上相邻的两第二导电部22之间。此外，在其他示例性实施例中，在行方向上相邻的重复单元中，相邻第二导电部22也可以相连接。

如图31、36、43所示，第二有源层可以包括有源部81，有源部81可以包括相连接的第一有源部811、第二有源部812、第十二有源部813，第一有源部811可以用于形成第一晶体管的沟道区；第二有源部812可以用于形成第二晶体管T2的沟道区；第十二有源部813连接于第二有源部812远离第一有源部811的一端。其中，第二有源层可以由氧化铟镓锌形成，相应的，第一晶体管T1、第二晶体管T2可以为N型的金属氧化物薄膜晶体管。第三栅线2G1在衬底基板上的正投影可以覆盖第二有源部812在衬底基板上的正投影，第三栅线2G1的部分结构可以用于形成第二晶体管的底栅。第三复位信号线2Re1在衬底基板上的正投影可以覆盖第一有源部811在衬底基板上的正投影，第三复位信号线2Re1的部分结构可以用于形成第一晶体管T1的底栅。负压遮挡部BSM2在衬底基板上的正投影可以与第一有源部811在衬底基板上的正投影、第二有源部812在衬底基板上的正投影交叠，例如，负压遮挡部BSM2在衬底基板上的正投影可以覆盖第一有源部811在衬底基板上的正投影、第二有源部812在衬底基板 上的正投影。

如图31、37、44所示，第三导电层可以包括第一复位信号线3Re1、第一栅线3G1。第一复位信号线3Re1在衬底基板上的正投影、第一栅线3G1在衬底基板上的正投影均可以沿行方向X延伸。第一复位信号线3Re1可以用于提供图29中的第一复位信号端，第一复位信号线3Re1在衬底基板上的正投影可以覆盖第一有源部811在衬底基板上的正投影，第一复位信号线3Re1的部分结构可以用于形成第一晶体管T1的顶栅，同时，第一复位信号线3Re1可以通过位于显示面板边沿走线区的过孔连接第三复位信号线2Re1。第一栅线3G1可以用于提供图29中的第一栅极驱动信号端，第一栅线3G1在衬底基板上的正投影可以覆盖第二有源部812在衬底基板上的正投影，第一栅线3G1的部分结构可以用于形成第二晶体管T2的顶栅，同时，第一栅线3G1可以通过位于显示面板边沿走线区的过孔连接第三栅线2G1。如图31、44所示，在同一像素驱动电路中，第一导电部11在所述衬底基板上的正投影可以位于所述第一栅线3G1在所述衬底基板上的正投影和所述使能信号线EM在所述衬底基板上的正投影之间；第一复位信号线3Re1在所述衬底基板上的正投影可以位于第一栅线3G1在所述衬底基板上的正投影远离所述第一导电部11在所述衬底基板上的正投影的一侧。第二栅线G2在衬底基板上的正投影可以位于第一栅线3G1在所述衬底基板上的正投影和第一复位信号线3Re1在所述衬底基板上的正投影之间。第二复位信号线Re2在所述衬底基板上的正投影可以位于所述使能信号线EM在所述衬底基板上的正投影远离所述第一导电部11在所述衬底基板上的正投影的一侧。此外，该显示面板可以利用第三导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第三导电层覆盖的区域可以形成晶体管的沟道区，第二有源层中未被第三导电层覆盖的区域形成导体结构。

如图31、38、45所示，第四导电层可以包括第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第五桥接部45、第六桥接部46、第二初始信号线Vinit2。其中，第一桥接部41可以通过两个过孔H连接第三连接部23，且通过过孔连接第九有源部79，以连接第五晶体管的第一极和电容C的第二电极。需要说明的是，本示例性实施例中黑色方块表 示过孔的位置，本示例性实施例仅对部分过孔进行了标注。第一桥接部41可以以第一像素驱动电路P1和第二像素驱动电路P2的镜像对称面镜像对称。第二桥接部42可以通过过孔连接第十有源部710，以连接第六晶体管T6的第二极和第七晶体管T7的第一极。第三桥接部43可以分别通过过孔连接第十一有源部711、第十二有源部813，以连接第二晶体管T2的第二极、第六晶体管T6的第一极、驱动晶体管T3的第二极。第四桥接部44可以分别通过过孔连接第一有源部811和第二有源部812之间的第二有源层、第一导电部11，以连接第二晶体管T2的第一极和驱动晶体管的栅极。如图35所示，第二导电部22上形成有开口221，连接于第一导电部11和第四桥接部44之间的过孔在衬底基板上的正投影位于开口221在衬底基板上的正投影以内，以使该过孔内的导电结构与第二导电部22相互绝缘。第五桥接部45可以分别通过过孔连接第一有源部811远离第二有源部812一侧的第二有源层、第一初始信号线Vinit1，以连接第一晶体管的第二极和第一初始信号端。其中，在行方向上相邻的两重复单元中，相邻两像素驱动电路可以共用同一第五桥接部45。第六桥接部46可以通过过孔连接第四有源部74远离第三有源部73一侧的第一有源层，以连接第四晶体管的第一极。第二初始信号线Vinit2可以用于提供图29中的第二初始信号端，第二初始信号线Vinit2可以通过过孔连接第七有源部77远离第六有源部76一侧的第一有源层，以连接第七晶体管的第二极和第二初始信号端。

如图31、39、46所示，第五导电层可以包括多条电源线VDD、多条数据线Da、第七桥接部57。其中，电源线VDD在衬底基板上的正投影、数据线Da在衬底基板上的正投影均可以沿列方向Y延伸。电源线VDD可以用于提供图29中的第一电源端，数据线Da可以用于提供图29中的数据信号端。如图31所示，每列像素驱动电路可以对应设置一条电源线，第一像素驱动电路P1中的电源线VDD可以通过过孔连接第一桥接部41，第二像素驱动电路P2中的电源线VDD可以通过过孔连接同一第一桥接部41，从而连接第五晶体管的第一极和第一电源端。数据线Da可以通过过孔连接第六桥接部46，以连接第四晶体管的第一极和数据信号端。第七桥接部57可以通过过孔连接第二桥接部42，以连接第七晶体管的第一极。如图 39所示，电源线VDD可以包括第一延伸部VDD1、第二延伸部VDD2、第三延伸部VDD3，第二延伸部VDD2连接于第一延伸部VDD1和第三延伸部VDD3之间，第二延伸部VDD2在所述衬底基板上的正投影在行方向X上的尺寸可以大于第一延伸部VDD1在所述衬底基板上的正投影在行方向X上的尺寸，且所述第二延伸部VDD2在所述衬底基板上的正投影在行方向X上的尺寸可以大于所述第三延伸部VDD3在所述衬底基板上的正投影在行方向X上的尺寸。第二延伸部VDD2在衬底基板上的正投影可以覆盖第一有源部811在衬底基板上的正投影、第二有源部812在衬底基板上的正投影，第二延伸部VDD2可以降低光照对第一晶体管T1、第二晶体管T2的特性影响。在行方向上相邻的两重复单元中，相邻两像素驱动电路中第二延伸部VDD2可以相互连接，从而电源线VDD和第二导电部22可以形成网格结构，该网格结构的电源线可以降低其上电源信号的压降。

如图31所示，电极层可以包括多个电极部，多个所述电极部包括：多个R电极部R、多个G电极部G、多个B电极部B。

如图47所示，为图31中沿虚线BB的部分剖视图。该显示面板可以包括第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95、第一介电层96、第一平坦层97、第二平坦层98。其中，衬底基板90、遮光层、第一绝缘层91、第一有源层、第二绝缘层92、第一导电层、第三绝缘层93、第二导电层、第四绝缘层94、第二有源层、第五绝缘层95、第三导电层、第一介电层96、第四导电层、第一平坦层97、第五导电层、第二平坦层98、电极层依次层叠设置。第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95可以为单层结构或多层结构，且第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95的材料可以为氮化硅，氧化硅，氮氧化硅中的至少一种；第一介电层96可以为氮化硅层；第一平坦层97、第二平坦层98的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层、第三导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。 第四导电层、第五导电层的材料可以包括金属材料，例如，可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。

如图48所示，为本公开显示面板另一种示例性的结构示意图。该显示面板可以包括显示区AA和位于显示区周围的边框区B。边框区B中也可以设置有上述的遮挡部。例如，边框区B可以包括用于集成栅极驱动电路的第一边框区B1，用于扇出数据线的扇出区B2。位于第一边框区B1的遮挡部可以形成栅极驱动电路中的信号线或者器件结构，位于扇出区B2的遮挡部可以用于形成数据线的扇出线。此外，位于边框区B的遮挡部可以用于形成检测电路中的信号线或者器件结构。该设置可以将遮挡层均匀的分布在基板上，从而在工艺过程中不会造成刻蚀不均，工艺参数不好管控等问题。

本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (21)

1. 一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路包括晶体管，所述显示面板还包括：

   衬底基板；

   第一有源层，位于所述衬底基板的一侧，所述第一有源层的至少部分结构用于形成所述晶体管的沟道区；

   遮挡层，位于所述衬底基板和所述第一有源层之间，所述遮挡层为导电层，所述遮挡层包括多个独立设置的遮挡部，至少部分不同的所述遮挡部用于接收不同的信号。
2. 根据权利要求1所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第一晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极；

   多个所述遮挡部中包括所述第一初始信号线。
3. 根据权利要求2所述的显示面板，其中，所述第一有源层包括第一有源部、第三子有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第一有源部包括第一子有源部和第二子有源部，所述第三子有源部连接于所述第一子有源部和所述第二子有源部之间；

   所述第一初始信号线包括第一延伸部，所述第一延伸部在所述衬底基板上的正投影与所述第三子有源部在所述衬底基板上的正投影至少部分交叠。
4. 根据权利要求2所述的显示面板，其中，所述显示面板还包括：

   第一导电层，位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括第一复位信号线，所述第一复位信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；

   所述第一初始信号线包括第二延伸部，所述第二延伸部在所述衬底基板上的正投影与所述第一复位信号线在所述衬底基板上的正投影至少部分交叠。
5. 根据权利要求2所述的显示面板，其中，所述显示面板还包括：

   第四导电层，位于所述第一有源层背离所述衬底基板的一侧，所述第 四导电层包括第一初始连接线；

   其中，所述第一初始信号线在所述衬底基板上的正投影沿第一方向延伸，所述第一初始连接线在所述衬底基板上的正投影沿第二方向延伸，所述第一方向和所述第二方向相交，且所述第一初始连接线通过过孔连接与其在所述衬底基板上正投影相交的所述第一初始信号线。
6. 根据权利要求1所述的显示面板，其中，所述显示面板还包括发光单元，所述像素驱动电路包括第七晶体管，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；

   多个所述遮挡部中包括所述第二初始信号线。
7. 根据权利要求6所述的显示面板，其中，所述像素驱动电路还包括驱动晶体管、第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极；

   所述第一有源层包括第六有源部、第七有源部，所述第六有源部用于形成所述第六晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区；

   所述显示面板还包括：第一导电层，所述第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括：

   使能信号线，所述使能信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第六有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第六晶体管的栅极；

   第二复位信号线，所述第二复位信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极；

   其中，所述第二初始信号线在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板上的正投影和所述第二复位信号线在所述衬底基板上的正投影之间。
8. 根据权利要求6所述的显示面板，其中，所述显示面板还包括：

   第四导电层，位于所述第一有源层背离所述衬底基板的一侧，所述第四导电层包括第二初始连接线；

   其中，所述第二初始信号线在所述衬底基板上的正投影沿第一方向延 伸，所述第二初始连接线在所述衬底基板上的正投影沿第二方向延伸，所述第一方向和所述第二方向相交，且所述第二初始连接线通过过孔连接与其在所述衬底基板上正投影相交的所述第二初始信号线。
9. 根据权利要求1所述的显示面板，其中，所述像素驱动电路包括驱动晶体管，所述第一有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；

   多个所述遮挡部中包括第一遮挡部，所述第一遮挡部连接一稳定电压源，且所述第一遮挡部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影。
10. 根据权利要求9所述的显示面板，其中，所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接电源线；

    所述显示面板还包括：

    第一导电层，位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括第一导电部，所述第一导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极和所述电容的第一电极；

    所述电源线形成所述稳定电压源，所述第一遮挡部用于形成所述电容的第二电极。
11. 根据权利要求10所述的显示面板，其中，所述显示面板还包括：

    第四导电层，位于所述第一导电层背离所述衬底基板的一侧，所述第四导电层包括所述电源线，所述电源线在所述衬底基板上的正投影沿第二方向延伸；

    所述显示面板包括在第一方向和所述第二方向上阵列分布的多个所述像素驱动电路，所述第一方向和所述第二方向相交，在所述第一方向上分布的多个所述第一遮挡部相连接，所述电源线通过过孔连接所述第一遮挡部。
12. 根据权利要求11所述的显示面板，其中，所述电源线包括第三延伸部、第四延伸部，以及连接于所述第三延伸部和所述第四延伸部之间的第五延伸部，所述第五延伸部在所述衬底基板上的正投影在第一方向上 的尺寸大于所述第三延伸部在所述衬底基板上的正投影在第一方向上的尺寸，所述第五延伸部在所述衬底基板上的正投影在第一方向上的尺寸大于所述第四延伸部在所述衬底基板上的正投影在第一方向上的尺寸，所述第一方向和所述第二方向相交；

    所述第五延伸部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第五延伸部的至少部分结构用于形成所述电容的第二电极。
13. 根据权利要求9所述的显示面板，其中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极；

    所述第一有源层还包括第二有源部、第六子有源部，所述第二有源部用于形成所述第二晶体管的沟道区，所述第二有源部包括第四子有源部和第五子有源部，所述第六子有源部连接于所述第四子有源部和所述第五子有源部之间；

    所述遮挡层还包括第二遮挡部，所述第二遮挡部连接于所述第一遮挡部，所述第一遮挡部包括第一边沿，所述第二遮挡部包括第二边沿，所述第一边沿和所述第二边沿连接，且所述第一边沿在所述衬底基板上的正投影与所述第二边沿在所述衬底基板上的正投影之间的夹角小于180°，所述第二遮挡部在所述衬底基板上的正投影与所述第六子有源部在所述衬底基板上的正投影至少部分交叠。
14. 根据权利要求9所述的显示面板，其中，所述像素驱动电路还包括第一晶体管、第二晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极；

    所述第一有源层还包括第一有源部、第二有源部、第八有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部用于形成所述第二晶体管的沟道区，所述第八有源部连接于所述第一有源部和所述第二有源部之间；

    所述遮挡层还包括第三遮挡部，所述第三遮挡部连接于所述第一遮挡部，所述第一遮挡部包括第一边沿，所述第三遮挡部包括第三边沿，所述 第一边沿和所述第三边沿连接，且所述第一边沿在所述衬底基板上的正投影与所述第三边沿在所述衬底基板上的正投影之间的夹角小于180°，所述第三遮挡部在所述衬底基板上的正投影与所述第八有源部在所述衬底基板上的正投影至少部分交叠。
15. 根据权利要求9所述的显示面板，其中，所述像素驱动电路还包括第一晶体管、第二晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极；

    所述第一有源层还包括第一有源部、第二有源部、第六子有源部、第八有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部用于形成所述第二晶体管的沟道区，所述第二有源部包括第四子有源部和第五子有源部，所述第六子有源部连接于所述第四子有源部和所述第五子有源部之间，所述第八有源部连接于所述第一有源部和所述第二有源部之间；

    所述显示面板还包括第一导电层，所述第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括第一导电部和第一栅线，所述第一导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第一栅线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第二有源部在所述衬底基板上的正投影；

    所述遮挡层还包括第二遮挡部、第三遮挡部、第一连接部，所述第二遮挡部连接于所述第一遮挡部，所述第二遮挡部在所述衬底基板上的正投影与所述第六子有源部在所述衬底基板上的正投影至少部分交叠；

    所述第三遮挡部连接于所述第一遮挡部，所述第三遮挡部在所述衬底基板上的正投影与所述第八有源部在所述衬底基板上的正投影至少部分交叠；

    所述第一连接部连接于在所述第一方向上相邻像素驱动电路中所述第二遮挡部和所述第三遮挡部之间，且所述第一连接部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。
16. 根据权利要求1所述的显示面板，其中，所述显示面板还包括显 示区和位于显示区周围的边框区，部分所述遮挡部位于所述显示区，部分所述遮挡部位于所述边框区。
17. 根据权利要求1所述的显示面板，其中，所述像素驱动电路包括多个晶体管，多个所述遮挡部中包括与所述晶体管对应的恒压遮挡部，所述恒压遮挡部在所述衬底基板上的正投影和与其对应的所述晶体管的沟道区在所述衬底基板上的正投影至少部分交叠；

    至少部分不同的所述恒压遮挡部用于接收不同的电源电压。
18. 根据权利要求17所述的显示面板，其中，所述像素驱动电路包括N型晶体管和P型晶体管；

    多个所述恒压遮挡部中包括正压遮挡部和负压遮挡部，所述正压遮挡部用于接收正的电源电压，所述负压遮挡部用于接收负的电源电压；

    所述正压遮挡部在所述衬底基板上的正投影与所述P型晶体管沟道区在所述衬底基板上的正投影至少部分交叠，所述负压遮挡部在所述衬底基板上的正投影与所述N型晶体管沟道区在所述衬底基板上的正投影至少部分交叠。
19. 根据权利要求17所述的显示面板，其中，所述显示面板还包括发光单元，所述像素驱动电路包括驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管，所述驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管；

    所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极；

    所述第五晶体管的第一极连接第一电源端，第二极连接所述驱动晶体管的第一极；

    所述第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极；

    所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；

    多个所述恒压遮挡部中包括多个正压遮挡部，多个所述正压遮挡部中包括：

    第一正压遮挡部，所述第一正压遮挡部在所述衬底基板上的正投影覆 盖所述驱动晶体管沟道区在所述衬底基板上的正投影；

    第二正压遮挡部，所述第二正压遮挡部在所述衬底基板上的正投影覆盖所述第五晶体管沟道区在所述衬底基板上的正投影、第六晶体管沟道区在所述衬底基板上的正投影；

    第三正压遮挡部，所述第三正压遮挡部在所述衬底基板上的正投影覆盖所述第四晶体管沟道区在所述衬底基板上的正投影、第七晶体管沟道区在所述衬底基板上的正投影；

    其中，所述第一正压遮挡部用于接收的正电压大于所述第二正压遮挡部用于接收的正电压，所述第三正压遮挡部用于接收的正电压大于所述第一正压遮挡部用于接收的正电压。
20. 根据权利要求17所述的显示面板，其中，所述显示面板包括高密度集成区和低密度集成区，所述高密度集成区中晶体管的密度大于所述低密度集成区中晶体管的密度；

    所述高密度集成区包括第一高密度集成区和第二高密度集成区，所述第二高密度集成区位于所述第一高密度集成区远离所述低密度集成区的一侧；

    在所述像素驱动电路中同一晶体管对应的恒压遮挡部中，位于所述第一高密度集成区中的恒压遮挡部用于接收的电压的绝对值大于位于所述第二高密度集成区中的恒压遮挡部用于接收的电压的绝对值。
21. 一种显示装置，其中，包括权利要求1-20任一项所述的显示面板。