CN117321768A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN117321768A
CN117321768A CN202280000946.0A CN202280000946A CN117321768A CN 117321768 A CN117321768 A CN 117321768A CN 202280000946 A CN202280000946 A CN 202280000946A CN 117321768 A CN117321768 A CN 117321768A
Authority
CN
China
Prior art keywords
transistor
active
substrate
orthographic projection
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000946.0A
Other languages
English (en)
Inventor
汪锐
胡明
邱海军
陈军涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117321768A publication Critical patent/CN117321768A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示面板及显示装置，显示面板包括第一晶体管(T1)和第二晶体管(T2)，显示面板还包括：衬底基板(91)、第一有源层、第三导电层，第一有源层位于衬底基板(91)的一侧，第一有源层包括间隔设置的第一有源部(P1)、第三有源部(P3)，第一有源部(P1)包括相连接的第一子有源部(61)和第一过孔连接部(71)，第三有源部(P3)包括相连接的第二子有源部(62)和第二过孔连接部(72)，第一子有源部(61)用于形成第一晶体管(T1)的沟道区，第二子有源部(62)用于形成第二晶体管(T2)的沟道区，第三导电层包括第一桥接部(31)，第一桥接部(31)分别通过过孔连接第一过孔连接部(71)和第二过孔连接部(72)，其中，第三导电层的方块电阻小于过孔连接部的方块电阻。该显示面板具有较好的显示均一性。

Description

显示面板及显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。
背景技术
相关技术中，显示面板中晶体管之间通过有源层中的导电走线连接，然而有源层中导电走线的方块电阻较大，导电走线膜厚和尺寸的波动会对显示面板中通路的整体电阻造成较大的影响，最终导致显示面板低灰阶mura问题(显示亮度不均匀)和sandy mura问题(散点类型的亮度不均问题)。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括两个或两个以上的晶体管，所述显示面板还包括：衬底基板、第一有源层、第三导电层，第一有源层位于所述衬底基板的一侧，所述第一有源层包括多个间隔设置的有源部，每个所述有源部包括相连接的子有源部和过孔连接部，所述子有源部与所述晶体管对应设置且用于形成与其对应的所述晶体管的沟道区；第三导电层位于所述第一有源层背离所述衬底基板的一侧，所述第三导电层包括至少一个桥接部，所述桥接部分别通过过孔连接位于不同所述有源部中的所述过孔连接部；其中，所述第三导电层的方块电阻小于所述过孔连接部的方块电阻。
本公开一种示例性实施例中，所述显示面板还包括像素驱动电路，所述像素驱动电路包括多个晶体管，所述子有源部用于形成所述像素驱动电路中所述晶体管的沟道区。
本公开一种示例性实施例中，所述像素驱动电路包括：驱动晶体管、 第一晶体管、第二晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二连接所述驱动晶体管的第一极。多个所述有源部包括：第一有源部、第二有源部，第一有源部包括相连接的第一子有源部和第一过孔连接部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第一过孔连接部用于形成所述过孔连接部；第二有源部包括相连接的第二子有源部和第二过孔连接部，所述第二子有源部用于形成所述第二晶体管的沟道区，所述第二过孔连接部用于形成所述过孔连接部。至少一个所述桥接部包括：第一桥接部，所述第一桥接部分别通过过孔连接所述第一过孔连接部和所述第二过孔连接部。
本公开一种示例性实施例中，所述像素驱动电路包括：驱动晶体管和第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第二极。多个所述有源部包括：第三有源部、第三有源部，第三有源部包括相连接的第三子有源部和第三过孔连接部，所述第三子有源部用于形成所述驱动晶体管的沟道区，所述第三过孔连接部用于形成所述过孔连接部；第四有源部包括相连接的第四子有源部和第四过孔连接部，所述第四子有源部用于形成所述第四晶体管的沟道区，所述第四过孔连接部用于形成所述过孔连接部。至少一个所述桥接部包括：第二桥接部，所述第二桥接部分别通过过孔连接所述第三过孔连接部和所述第四过孔连接部。
本公开一种示例性实施例中，所述像素驱动电路包括：驱动晶体管和第五晶体管，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第二极。多个所述有源部包括：第三有源部、第五有源部，第三有源部包括相连接的第三子有源部和第三过孔连接部，所述第三子有源部用于形成所述驱动晶体管的沟道区，所述第三过孔连接部用于形成所述过孔连接部；第五有源部包括相连接的第五子有源部和第五过孔连接部，所述第五子有源部用于形成所述第五晶体管的沟道区，所述第五过孔连接部用于形成所述过孔连接部。至少一个所述桥接部包括：第三桥接部，所述第三桥接部分别通过过孔连接所述第三过孔连接部和所述第五过孔连接部。
本公开一种示例性实施例中，所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路包括：驱动晶体管和第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述发光单元的第一电极。多个所述有源部包括：第三有源部、第六有源部，第三有源部包括相连接的第三子有源部和第八过孔连接部，所述第三子有源部用于形成所述驱动晶体管的沟道区，所述第八过孔连接部用于形成所述过孔连接部；第六有源部包括相连接的第六子有源部和第六过孔连接部，所述第六子有源部用于形成所述第六晶体管的沟道区，所述第六过孔连接部用于形成所述过孔连接部。至少一个所述桥接部包括：第四桥接部，所述第四桥接部分别通过过孔连接所述第八过孔连接部和所述第六过孔连接部。
本公开一种示例性实施例中，所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路包括：驱动晶体管、第六晶体管、第七晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述发光单元的第一电极，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极。多个所述有源部包括：第六有源部、第七有源部，第六有源部包括相连接的第六子有源部和第九过孔连接部，所述第六子有源部用于形成所述第六晶体管的沟道区，所述第九过孔连接部用于形成所述过孔连接部；第七有源部包括相连接的第七子有源部和第七过孔连接部，所述第七子有源部用于形成所述第七晶体管的沟道区，所述第七过孔连接部用于形成所述过孔连接部。至少一个所述桥接部包括：第五桥接部，所述第五桥接部分别通过过孔连接所述第九过孔连接部和所述第七过孔连接部。
本公开一种示例性实施例中，所述像素驱动电路包括：驱动晶体管、第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二连接所述驱动晶体管的第一极。多个所述有源部包括：第三有源部、第二有源部，第三有源部包括相连接的第三子有源部和第八过孔连接部，所述第三子有源部用于形成所述驱动晶体管的沟道区，所述第八过孔连接部用于形成所述过孔连接部；第二有源部包括相连接的第二子有源部和第十过孔连接部，所述第二子有源部用于形成所述第二晶体管的沟道区，所述第十过孔连接部用于形成所述过孔连接部。至少一个所述桥接部包括：第六 桥接部，所述第六桥接部分别通过过孔连接所述第十过孔连接部和所述第八过孔连接部。
本公开一种示例性实施例中，所述像素驱动电路包括：驱动晶体管、第一晶体管、第二晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二连接所述驱动晶体管的第一极。多个所述有源部包括：第一有源部、第三有源部，第一有源部包括相连接的第一子有源部和第一过孔连接部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第一过孔连接部用于形成所述过孔连接部；第三有源部包括第二子有源部、第三子有源部、连接于所述第二子有源部远离所述第三子有源部一侧的第二过孔连接部。所述显示面板还包括第一导电层，所述第一导电层位于所述第一有源层和所述第三导电层之间，所述第一导电层包括：第一复位信号线、第一栅线、第一导电部，第一复位信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第一子有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；第一栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第二子有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的栅极；第一导电部在所述衬底基板上的正投影覆盖所述第三子有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；所述第一复位信号线在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。至少一个所述桥接部包括：第一桥接部，所述第一桥接部分别通过过孔连接所述第一过孔连接部和所述第二过孔连接部，所述第一桥接部在所述衬底基板上的正投影沿所述第一方向延伸且位于所述第一复位信号线在所述衬底基板上的正投影和所述第一栅线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二连接所述驱动晶体管的第一极，栅极连接第一栅线。所述显示面板还包括：第一导电层，所述第一导电层位于所述第一有源层和所述第三导电层之间，所述第一导 电层包括：第一导电部、所述第一栅线、第二栅线，第一导电部在所述衬底基板上的正投影覆盖所述第三子有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；所述第一栅线在所述衬底基板上的正投影沿所述第一方向延伸；第二栅线在所述衬底基板上的正投影沿第一方向延伸，且覆盖所述第四子有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；其中，所述第二栅线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影远离所述第一栅线在所述衬底基板上的正投影的一侧。所述第二桥接部在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第一导电部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述像素驱动电路包括：第五晶体管，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第二极。多个所述有源部还包括：第五有源部，第五有源部包括相连接的第五子有源部和第五过孔连接部，所述第五子有源部用于形成所述第五晶体管的沟道区，所述第五过孔连接部用于形成所述过孔连接部。所述第一导电层还包括：第一使能信号线，第一使能信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第五子有源部在所述衬底基板上的正投影，所述第一使能信号线的部分结构用于形成所述第五晶体管的栅极。其中，所述第一使能信号线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。至少一个所述桥接部包括：第三桥接部，第三桥接部分别通过过孔连接所述第三过孔连接部和所述第五过孔连接部，所述第三桥接部与所述第二桥接部共用部分导电部，且利用共用的导电部通过同一过孔连接所述第三过孔连接部；其中，所述第三桥接部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交，所述第三桥接部在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影和所述第一使能信号线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述像素驱动电路还包括：第二晶体管、第五晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二 连接所述驱动晶体管的第一极，栅极连接第一栅线，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第二极，栅极连接第一使能信号线。所述显示面板还包括：第一导电层，所述第一导电层位于所述第一有源层和所述第三导电层之间，所述第一导电层包括：所述第一使能信号线、所述第一栅线、第二使能信号线、第一导电部，所述第一使能信号线在所述衬底基板上的正投影沿第一方向延伸；所述第一栅线在所述衬底基板上的正投影沿第一方向延伸；第一导电部在所述衬底基板上的正投影覆盖所述第三子有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；第二使能信号线在所述衬底基板上的正投影沿第一方向延伸，且覆盖所述第六子有源部在所述衬底基板上的正投影，所述第二使能信号线的部分结构用于形成所述第六晶体管的栅极。其中，所述第二使能信号线在所述衬底基板上的正投影位于所述第一使能信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；所述第四桥接部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交，所述第四桥接部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影和所述第二使能信号线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述第六晶体管的栅极连接第二使能信号线。所述显示面板还包括第一导电层，所述第一导电层位于所述第一有源层和所述第三导电层之间，所述第一导电层包括：所述第二使能信号线、第一导电部、第二复位信号线，所述第二使能信号线在所述衬底基板上的正投影沿第一方向延伸；第一导电部在所述衬底基板上的正投影覆盖所述第三子有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；第二复位信号线在所述衬底基板上的正投影沿第一方向延伸，且覆盖所述第七子有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极。其中，所述第二复位信号线在所述衬底基板上的正投影位于所述第二使能信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；所述第五桥接部在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第二复位信号线在所述衬底基板上的正投影和所述第二使能 信号线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路包括：驱动晶体管、第一晶体管、第七晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极。所述显示面板还包括：第一导电层、第二导电层，第一导电层位于所述第一有源层和所述第三导电层之间；第二导电层位于所述第一导电层和所述第三导电层之间，所述第二导电层包括：所述第一初始信号线和所述第二初始信号线，所述第一初始信号线在所述衬底基板上的正投影、所述第二初始信号线在所述衬底基板上的正投影均沿第二方向延伸。
本公开一种示例性实施例中，所述像素驱动电路还包括电容，所述电容的第一电极连接电源线，所述电容的第二电极连接所述驱动晶体管的栅极。多个所述有源部包括：第一有源部、第七有源部，第一有源部的至少部分结构用于形成所述第一晶体管的沟道区；第七有源部的至少部分结构用于形成所述第七晶体管的沟道区。所述电源线在所述衬底基板上的正投影沿所述第二方向延伸，且所述电源线在所述衬底基板上的正投影位于所述第一有源部在所述衬底基板上的正投影和所述第七有源部在所述衬底基板上的正投影之间；所述第一初始信号线在所述衬底基板上的正投影位于所述第一有源部在所述衬底基板上的正投影远离所述电源线在所述衬底基板上的正投影的一侧；所述第二初始信号线在所述衬底基板上的正投影位于所述第七有源部在所述衬底基板上的正投影远离所述电源线在所述衬底基板上的正投影的一侧。
本公开一种示例性实施例中，所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路包括：驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管。所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极；所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二连接所述驱动晶体管的第一极；所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第二极；所述第五晶体管的第一极连接电源线，第二极连接所述驱动 晶体管的第二极；所述第六晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述发光单元的第一电极；所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；其中，所述驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管均为P型晶体管。
本公开一种示例性实施例中，所述像素驱动电路包括：驱动晶体管、第一晶体管、第二晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的第一极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第一极，所述驱动晶体管、第一晶体管为P型晶体管，所述第二晶体管为N型晶体管。多个所述有源部包括：第一有源部、第三有源部，第一有源部包括相连接的第一子有源部和第一过孔连接部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第一过孔连接部用于形成所述过孔连接部；第三有源部包括相连接的第三子有源部和第八过孔连接部，所述第三子有源部用于形成所述驱动晶体管的沟道区，所述第八过孔连接部用于形成所述过孔连接部。所述显示面板还包括：第二有源层，第二有源层位于所述第一有源层和所述第三导电层之间，所述第二有源层包括第二有源部，所述第二有源部包括相连接的第二子有源部和第二过孔连接部，所述第二子有源部用于形成所述第二晶体管的沟道区。至少一个所述桥接部包括：第一桥接部，所述第一桥接部分别通过过孔连接所述第一过孔连接部、第八过孔连接部、第二过孔连接部。
本公开一种示例性实施例中，所述显示面板还包括：第一导电层、第四导电层。所述第一导电层位于所述第一有源层和所述第二有源层之间，所述第一导电层包括：第一复位信号线、第一导电部，第一复位信号线在所述衬底基板上的正投影沿第一方向延伸，且覆盖所述第一子有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；第一导电部在所述衬底基板上的正投影覆盖所述第三子有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极。第四导电层位于所述第二有源层和所述第三导电层之间，所述第四导电层包括：第一栅线，第一栅线在所述衬底基板上的正投影沿所 述第一方向延伸，且位于所述第一复位信号线在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影之间，所述第一栅线在所述衬底基板上的正投影覆盖所述第二子有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的顶栅。所述第一桥接部在所述衬底基板上的正投影沿第二方向延伸，所述第一桥接部在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影面向所述第一导电部在所述衬底基板上的正投影的一侧，且与所述第一栅线在所述衬底基板上的正投影相交。
本公开一种示例性实施例中，所述第二晶体管的栅极连接第一栅线，所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路还包括第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述发光单元的第一电极。多个所述有源部还包括：第六有源部，第六有源部包括第六子有源部、第六过孔连接部，所述第六过孔连接部连接于所述第六子有源部，所述第六子有源部用于形成所述第六晶体管的沟道区。所述显示面板还包括：第一导电层，所述第一导电层位于所述第一有源层和所述第二有源层之间，所述第一导电层包括：使能信号线，使能信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第六子有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第六晶体管的栅极；所述使能信号线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影远离所述第一栅线在所述衬底基板上的正投影的一侧；至少一个所述桥接部包括：第四桥接部，所述第四桥接部分别通过过孔连接所述第八过孔连接部和所述第六过孔连接部，所述第四桥接部和所述第一桥接部共用部分导电部，且利用共用的导电部通过同一过孔连接所述第八过孔连接部；所述第四桥接部在所述衬底基板上的正投影沿所述第二方向延伸，且位于所述使能信号线在所述衬底基板上的正投影和所述第一栅线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述像素驱动电路还包括第四晶体管、第五晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第二极，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第二极，栅极连接使能信号线。所述第三有源部还包括：第 四子有源部、第四过孔连接部，第四子有源部连接于所述第三子有源部远离所述第八过孔连接部的一端，所述第四子有源部用于形成所述第四晶体管的沟道区；第四过孔连接部连接于所述第四子有源部和所述第三子有源部之间，所述第四过孔连接部用于形成所述过孔连接部。多个所述有源部还包括：第五有源部，第五有源部包括相连接的第五子有源部和第五过孔连接部，所述第五子有源部用于形成所述第五晶体管的沟道区，所述第五过孔连接部用于形成所述过孔连接部。所述显示面板还包括：第一导电层，所述第一导电层位于所述第一有源层和所述第二有源层之间，所述第一导电层包括：第二栅线，第二栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第四子有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；所述第二栅线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影和所述使能信号线在所述衬底基板上的正投影之间；至少一个所述桥接部还包括：第二桥接部，第二桥接部分别通过过孔连接所述第四过孔连接部和所述第五过孔连接部；其中，所述第二桥接部在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影之间。
根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图；
图2为图1所示像素驱动电路一种驱动方法中各节点上信号的时序 图；
图3为相关技术中显示面板有源层的结构版图；
图4为本公开显示面板一种示例性实施例的结构版图；
图5为图4中第一有源层的结构版图；
图6为图4中第一导电层的结构版图；
图7为图4中第二导电层的结构版图；
图8为图4中第三导电层的结构版图；
图9为图4中第四导电层的结构版图；
图10为图4中第一有源层、第一导电层的结构版图；
图11为图4中第一有源层、第一导电层、第二导电层的结构版图；
图12为图4中第一有源层、第一导电层、第二导电层、第三导电层的结构版图；
图13为图4所示显示面板沿虚线AA的部分剖视图；
图14为本公开显示面板另一种示例性实施例中像素驱动电路的电路结构示意图；
图15为图14所示像素驱动电路一种驱动方法中各节点上信号的时序图；
图16为本公开显示面板另一种示例性实施例中的结构版图；
图17为图16中第一有源层的结构版图；
图18为图16中第一导电层的结构版图；
图19为图16中第二导电层的结构版图；
图20为图16中第二有源层的结构版图；
图21为图16中第四导电层的结构版图；
图22为图16中第三导电层的结构版图；
图23为图16中第五导电层的结构版图；
图24为图16中第一有源层、第一导电层的结构版图；
图25为图16中第一有源层、第一导电层、第二导电层的结构版图；
图26为图16中第一有源层、第一导电层、第二导电层、第二有源层的结构版图；
图27为图16中第一有源层、第一导电层、第二导电层、第二有源 层、第四导电层的结构版图；
图28为图16中第一有源层、第一导电层、第二导电层、第二有源层、第四导电层、第三导电层的结构版图；
图29为图16所示显示面板沿虚线AA的部分剖视图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1所示，为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第一晶体管T1的第一极连接第一初始信号端Vinit1，第二极连接节点N，栅极连接第一复位信号端Re1；第二晶体管T2第一极连接节点N，第二极连接驱动晶体管T3的第一极；栅极连接栅极驱动信号端Gate；驱动晶体管T3的栅极连接节点N；第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第二极，栅极连接栅极驱动信号端Gate；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；第六晶体管T6第一极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；第七晶体管T7的第一极连接第二初始信号端Vinit2，第二极连接第六晶体管T6的第二极，栅极连接第二复位信号端Re2。电容C连接于驱动晶体管T3的栅极和第一电源端VDD之间。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶 体管T7可以均为P型晶体管。
如图2所示，为图1所示像素驱动电路一种驱动方法中各节点上信号的时序图。其中，Gate表示栅极驱动信号端Gate上信号的时序图，Re1表示第一复位信号端Re1上信号的时序图，Re2表示第二复位信号端Re2上信号的时序图，EM表示使能信号端EM上信号的时序图，Da表示数据信号端Da上信号的时序图。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，发光阶段t3。在复位阶段t1：第一复位信号端Re1输出低电平信号，第一晶体管T1导通，第一初始信号端Vinit1向节点N输入第一初始信号。在补偿阶段t2：第二复位信号端Re2、栅极驱动信号端Gate输出低电平信号，第四晶体管T4、第二晶体管T2、第七晶体管T7导通，同时数据信号端Da输出数据信号以向节点N写入电压Vdata+Vth，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压，第二初始信号端Vini2向第六晶体管T6的第二极输入第二初始信号。在发光阶段t3：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在节点N的电压Vdata+Vth作用下驱动发光单元发光。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth) 2，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth) 2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。应该理解的是，在其他示例性实施例中，该像素驱动电路还可以有其他驱动方法，例如，第一晶体管T1和第七晶体管T7可以均在复位阶段导通。
如图3所示，为相关技术中显示面板有源层的结构版图。该显示面板可以包括如图1所示的像素驱动电路。相关技术中，有源层包括有源部01、有源部02、有源部03、有源部04、有源部05、有源部06、有源部07。有源部01用于形成第一晶体管T1的沟道区，有源部02用于形成第二晶体管T2的沟道区，有源部03用于形成驱动晶体管T3的沟道区，有源部04用于形成第四晶体管T4的沟道区，有源部05用于形成第五晶体管T5的沟道区，有源部06用于形成第六晶体管T6的沟道区，有源部07用于 形成第七晶体管T7的沟道区。有源层除沟道区以外的其他结构为导电走线，即各个晶体管的源漏极之间通过有源层的导电走线连接。然而，由于有源层中导电走线的方块电阻较大，制作工艺引起的有源层膜厚以及尺寸波动均会造成导电走线电阻较大的波动。例如，当工艺制备过程中导电走线或者膜厚波动10％时，导电走线的电阻波动为0.36％，由于导电走线自身电阻较大，导电走线电阻波动的实际值也较大，从而导电走线的电阻波动会对像素驱动电路在驱动过程中电流通路的整体电阻造成较大的影响。例如，在发光阶段，第一电源端VDD-第五晶体管T5-驱动晶体管T3-第六晶体管T6形成电流通路，如果在相同灰阶下，各个像素驱动电路中的上述电流通路电阻不一致，从而会导致各个像素驱动电路输出的驱动电流不一致，最终导致显示面板mura问题(显示亮度不均匀)和sandy mura问题(散点类型的亮度不均问题)。同样的，复位阶段、数据写入阶段中电流通路的电阻不一致也会造成示面板mura问题和sandy mura问题。
基于此，本示例性实施例提供一种显示面板，该显示面板可以包括图1所示的像素驱动电路。该显示面板还可以包括依次层叠设置的衬底基板、第一有源层、第一导电层、第二导电层、第三导电层、第四导电层，上述层级结构之间可以设置有绝缘层。如图4-12所示，图4为本公开显示面板一种示例性实施例的结构版图，图5为图4中第一有源层的结构版图，图6为图4中第一导电层的结构版图，图7为图4中第二导电层的结构版图，图8为图4中第三导电层的结构版图，图9为图4中第四导电层的结构版图，图10为图4中第一有源层和第一导电层的结构版图，图11为图4中第一有源层、第一导电层、第二导电层的结构版图，图12为图4中第一有源层、第一导电层、第二导电层、第三导电层的结构版图。
如图4、5、10所示，第一有源层可以包括：间隔设置的第一有源部P1、第三有源部P3、第四有源部P4、第五有源部P5、第六有源部P6、第七有源部P7。第一有源部P1包括第一子有源部61和连接于第一子有源部61两端的第一过孔连接部71和第十四过孔连接部714。第三有源部P3包括第二子有源部62、第三子有源部63、连接于第三子有源部63和第二子有源部62之间的第八过孔连接部78、连接于第三子有源部63远离第二子有源部62一端的第三过孔连接部73、连接于第二子有源部62远离第三子 有源部63一端的第二过孔连接部72。第四有源部P4包括第四子有源部64和连接于第四子有源部64两端的第四过孔连接部74和第十一过孔连接部711。第五有源部P5包括第五子有源部65和连接于第五子有源部65两端的第五过孔连接部75和第十二过孔连接部712。第六有源部P6包括第六子有源部66和连接于第六子有源部66两端的第六过孔连接部76和第九过孔连接部79。第七有源部P7包括第七子有源部67和连接于第七子有源部67两端的第七过孔连接部77和第十三过孔连接部713。其中，第一子有源部61用于形成第一晶体管T1的沟道区，第二子有源部62用于形成第二晶体管T2的沟道区，第三子有源部63用于形成驱动晶体管T3的沟道区，第四子有源部64用于形成第四晶体管T4的沟道区，第五子有源部65用于形成第五晶体管T5的沟道区，第六子有源部66用于形成第六晶体管T6的沟道区，第七子有源部67用于形成第七晶体管T7的沟道区。如图5所示，由于驱动晶体管T3需要工作在饱和区，驱动晶体管T3的沟道区需要具有较大的长宽比，因此，第三子有源部63可以设置为弯折形状。第一有源层可以由多晶硅材料形成，相应的，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅薄膜晶体管。
如图4、6、10所示，第一导电层可以包括第一复位信号线Re1、第一栅线G1、第二栅线G2、第一使能信号线EM1、第二使能信号线EM2、第二复位信号线Re2、第一导电部11。第一复位信号线Re1在衬底基板上的正投影、第一栅线G1在衬底基板上的正投影、第二栅线G2在衬底基板上的正投影、第一使能信号线EM1在衬底基板上的正投影、第二使能信号线EM2在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影均可以沿第一方向X延伸。第一复位信号线Re1用于提供第一复位信号端；第二复位信号线Re2用于提供第二复位信号端；第一栅线G1用于向第二晶体管T2提供栅极驱动信号端，第二栅线G2用于向第四晶体管T4提供栅极驱动信号端，第一栅线G1和第二栅线G2可以接收相同的驱动信号；第一使能信号线EM1用于向第五晶体管T5提供使能信号端，第二使能信号线EM2用于向第六晶体管T6提供使能信号端，第一使能信号线EM1和第二使能信号线EM2可以接收相同的驱动信号。第一复位信号线Re1在衬底 基板上的正投影覆盖第一子有源部61在衬底基板上的正投影，第一复位信号线Re1的部分结构用于形成第一晶体管T1的栅极；第二复位信号线Re2在衬底基板上的正投影覆盖第七子有源部67在衬底基板上的正投影，第二复位信号线Re2的部分结构用于形成第七晶体管T7的栅极；第一栅线G1在衬底基板上的正投影覆盖第二子有源部62在衬底基板上的正投影，第一栅线G1的部分结构用于形成第二晶体管T2的栅极；第二栅线G2在衬底基板上的正投影覆盖第四子有源部64在衬底基板上的正投影，第二栅线G2的部分结构用于形成第四晶体管T4的栅极；第一使能信号线EM1在衬底基板上的正投影覆盖第五子有源部65在衬底基板上的正投影，第一使能信号线EM1的部分结构用于形成第五晶体管T5的栅极；第二使能信号线EM2在衬底基板上的正投影覆盖第六子有源部66在衬底基板上的正投影，第二使能信号线EM2的部分结构用于形成第六晶体管T6的栅极；第一导电部11在衬底基板上的正投影覆盖第三子有源部63在衬底基板上的正投影，第一导电部11用于形成驱动晶体管T3的栅极，此外，第一导电部11还可以复用为电容C的第二电极。在本示例性实施例中，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成过孔连接部。
如图4、7、11所示，第二导电层可以包括第一初始信号线Vinit1、第二初始信号线Vinit2、第二导电部22。第一初始信号线Vinit1在衬底基板上的正投影、第二初始信号线Vinit2在衬底基板上的正投影可以沿第二方向Y延伸，第二方向Y可以与第一方向X相交，例如，第一方向X可以为行方向，第二方向Y可以为列方向。本示例性实施例中，显示面板中设置有较多的在第一方向上延伸的栅极驱动信号线，例如，第一复位信号线Re1、第一栅线G1、第二栅线G2、第一使能信号线EM1、第二使能信号线EM2、第二复位信号线Re2均沿第一方向X延伸。该像素驱动电路在第二方向Y上已经具有较大的尺寸，本示例性实施例将第一初始信号线Vinit1、第二初始信号线Vinit2沿第二方向Y延伸，从而可以降低该像 素驱动电路在第二方向上的尺寸。第一初始信号线Vinit1可以用于提供第一初始信号端，第二初始信号线Vinit2可以用于提供第二初始信号端。第二导电部22在衬底基板上的正投影可以与第一导电部11在衬底基板上的正投影交叠，第二导电部22可以用于形成电容C的第一电极。
如图4、8、12所示，第三导电层可以包括第一桥接部31、第二桥接部32、第三桥接部33、第四桥接部34、第五桥接部35、第七桥接部37、第八桥接部38、第九桥接部39、第十桥接部310、第十一桥接部311、第十二桥接部312。其中，第一桥接部31可以分别通过过孔H连接第一过孔连接部71和第二过孔连接部72，以连接第一晶体管T1的第二极和第二晶体管的第一极。其中，黑色方块表示过孔的位置。第二桥接部32可以分别通过过孔连接第三过孔连接部73和第四过孔连接部74，以连接驱动晶体管T3的第二极和第四晶体管T4的第二极。第三桥接部33可以分别通过过孔连接第三过孔连接部73和第五过孔连接部75，以连接驱动晶体管T3的第二极和第五晶体管T5的第二极。第四桥接部34可以分别通过过孔连接第八过孔连接部78和第六过孔连接部76，以连接驱动晶体管的第一极和第六晶体管的第一极。第五桥接部35可以分别通过过孔连接第七过孔连接部77和第九过孔连接部79，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。第七桥接部37可以分别通过过孔连接第一初始信号线Vinit1和第十四过孔连接部714，以连接第一晶体管T1的第一极和第一初始信号端。第八桥接部38通过过孔连接第二导电部22，以连接电容C的第一电极。第九桥接部39通过过孔连接第十一过孔连接部711，以连接第四晶体管T4的第一极。第十桥接部310通过过孔连接第十二过孔连接部712，以连接第五晶体管T5的第一极。第十一桥接部311分别通过过孔连接第二初始信号线Vinit2和第十三过孔连接部713，以连接第二初始信号端和第七晶体管T7的第一极。第十二桥接部312连接于第一桥接部31，且通过过孔连接第一导电部11，以连接驱动晶体管栅极和第一晶体管T1的第二极、第二晶体管的第一极。如图4、8、12所示，第二桥接部32和第三桥接部33可以共用部分导电部，且通过该共用的导电部通过同一过孔连接第三过孔连接部73。
如图4、8、12所示，所述第一复位信号线Re1在所述衬底基板上的 正投影位于所述第一栅线G1在所述衬底基板上的正投影远离所述第一导电部11在所述衬底基板上的正投影的一侧。所述第一桥接部31在所述衬底基板上的正投影可以沿所述第一方向X延伸且位于所述第一复位信号线Re1在所述衬底基板上的正投影和所述第一栅线G1在所述衬底基板上的正投影之间。所述第二栅线G2在所述衬底基板上的正投影位于所述第一导电部11在所述衬底基板上的正投影远离所述第一栅线G1在所述衬底基板上的正投影的一侧。所述第二桥接部32在所述衬底基板上的正投影沿所述第一方向X延伸，且位于所述第一导电部11在所述衬底基板上的正投影和所述第二栅线G2在所述衬底基板上的正投影之间。所述第一使能信号线EM1在所述衬底基板上的正投影位于所述第二栅线G2在所述衬底基板上的正投影远离所述第一导电部11在所述衬底基板上的正投影的一侧。第三桥接部33在所述衬底基板上的正投影沿第二方向Y延伸，且所述第三桥接部33在所述衬底基板上的正投影位于所述第一导电部11在所述衬底基板上的正投影和所述第一使能信号线EM1在所述衬底基板上的正投影之间。所述第二使能信号线EM2在所述衬底基板上的正投影位于所述第一使能信号线EM1在所述衬底基板上的正投影远离所述第一导电部11在所述衬底基板上的正投影的一侧。所述第四桥接部34在所述衬底基板上的正投影沿第二方向Y延伸，且所述第四桥接部34在所述衬底基板上的正投影位于所述第一栅线G1在所述衬底基板上的正投影和所述第二使能信号线EM2在所述衬底基板上的正投影之间。所述第二复位信号线Re2在所述衬底基板上的正投影位于所述第二使能信号线EM2在所述衬底基板上的正投影远离所述第一导电部11在所述衬底基板上的正投影的一侧。所述第五桥接部35在所述衬底基板上的正投影沿所述第一方向X延伸，且位于所述第二复位信号线Re2在所述衬底基板上的正投影和所述第二使能信号线EM2在所述衬底基板上的正投影之间。
如图4、9所示，第四导电层可以包括电源线VDD、数据线Da、第十三桥接部413。电源线VDD在衬底基板上的正投影、数据线Da在衬底基板上的正投影可以沿第二方向Y延伸。电源线VDD可以用于提供第一电源端，电源线VDD可以分别通过过孔连接第八桥接部38、第十桥接部310，以连接第一电源端和第五晶体管T5的第一极、电容C的第一电极。数据线Da 可以用于提供数据信号端，数据线Da可以通过过孔连接第九桥接部39，以连接数据信号端和第四晶体管T4的第一极。第十三桥接部413可以通过过孔连接第五桥接部35，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。第十三桥接部413可以用于连接发光单元OLED的第一电极。如图4所示，第二初始信号线Vinit2在衬底基板上的正投影位于数据线Da在衬底基板上的正投影和第一导电部11大部分结构在衬底基板上的正投影之间，第二初始信号线Vinit2可以屏蔽数据线Da对驱动晶体管栅极的噪音影响。同理，第一初始信号线Vinit1可以屏蔽相邻列像素驱动电路中数据线Da对本列像素驱动电路中驱动晶体管栅极的噪音影响。
本示例性实施例中，第三导电层的方块电阻小于第一有源层中过孔连接部的方块电阻。该显示面板通过第三导电层中的桥接部连接于部分晶体管之间，从而可以降低晶体管之间走线的电阻。从而即使在制作工艺中第三导电层中桥接部的膜厚以及尺寸存在波动，由于其自身电阻很小，其电阻波动几乎不会对像素驱动电路驱动过程中电流通路的整体电阻造成影响。从而该设置可以极大的改善显示面板mura问题(显示亮度不均匀)和sandy mura问题(散点类型的亮度不均问题)。
应该理解的是，在其他示例性实施例中，连接晶体管的桥接部还可以设置于第四导电层，相应的，第四导电层的方块电阻可以小于第一有源层中过孔连接部的方块电阻。
本示例性实施例中，除了第二晶体管T2和驱动晶体管T3，其他晶体管之间均通过第三导电层的桥接部连接。应该理解的是，在其他示例性实施例中，像素驱动电路中的任意晶体管之间均可以通过第三导电层的桥接部连接。此外，该显示面板也可以仅将像素驱动电路中的任意部分晶体管之间通过第三导电层的桥接部连接。在其他示例性实施例中，显示面板中的像素驱动电路还可以为其他结构，例如，图1中第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管中的至少部分晶体管为N型晶体管。显示面板中其他电路的晶体管之间也可以通过第三导电层的桥接部连接，例如，显示面板中栅极驱动电路、静电保护电路、数据选择器中的晶体管之间也可以通过第三导电层的桥接部连接。
需要说明的是，如图4、12所示，画于第四导电层背离衬底基板一侧 的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔；画于第三导电层背离衬底基板一侧的黑色方块表示第三导电层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。
本示例性实施例中，除了第三有源部，其他间隔设置的有源部的形状尺寸可以相同，例如，第一有源部P1、第四有源部P4、第五有源部P5、第六有源部P6、第七有源部P7的形状尺寸可以相同，各有源部中用于形成沟道区的子有源部的形状尺寸也可以相同。由于第一晶体管T1、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7采用模块化结构，从而在设计显示面板版图结构时，只需向电子辅助设计软件(例如，EDA工具软件)输入对应的等效电路，电子辅助设计软件可以直接生成与像素驱动电路对应的版图结构。
如图13所示，为图4所示显示面板沿虚线AA的部分剖视图。该显示面板还可以包括缓冲层92、第一绝缘层93、第二绝缘层94、第一介电层95、钝化层96、第二介电层97，其中，衬底基板91、缓冲层92、第一有源层、第一绝缘层93、第一导电层、第二绝缘层94、第二导电层、第一介电层95、第三导电层、钝化层96、第二介电层97、第四导电层依次层叠设置。第一绝缘层93、第二绝缘层94可以氧化硅层，第一介电层95、第二介电层97可以为氮化硅层，钝化层96、缓冲层92的材料可以为氧化硅、氮化硅等。衬底基板91可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第三导电层、第四导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。
如图14所示，为本公开显示面板另一种示例性实施例中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第一晶体管T1的第一极连接第一初始信号端Vinit1，第二极连接驱动晶体管T3的第一极，栅极连接第一复位信 号端Re1；第二晶体管T2的第一极连接节点N，第二极连接驱动晶体管T3的第一极；栅极连接第一栅极驱动信号端G1；驱动晶体管T3的栅极连接节点N；第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第二极，栅极连接第二栅极驱动信号端G2；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；第六晶体管T6第一极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；第七晶体管T7的第一极连接第二初始信号端Vinit2，第二极连接第六晶体管T6的第二极，栅极连接第二复位信号端Re2。电容C连接于驱动晶体管T3的栅极和第一电源端VDD之间。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型晶体管，第二晶体管T2可以为N型晶体管。
如图15所示，为图14所示像素驱动电路一种驱动方法中各节点上信号的时序图。其中，G1表示第一栅极驱动信号端上信号的时序图，G2表示第二栅极驱动信号端上信号的时序图，Re1表示第一复位信号端Re1上信号的时序图，Re2表示第二复位信号端Re2上信号的时序图，EM表示使能信号端EM上信号的时序图，Da表示数据信号端Da上信号的时序图。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，发光阶段t3。在复位阶段t1：第一复位信号端Re1输出低电平信号，第一栅极驱动信号端G1输出高电平信号，第一晶体管T1、第二晶体管T2导通，第一初始信号端Vinit1向节点N输入第一初始信号。在补偿阶段t2：第二复位信号端Re2、第二栅极驱动信号端G2输出低电平信号，第一栅极驱动信号端G1输出高电平信号，第四晶体管T4、第二晶体管T2、第七晶体管T7导通，同时数据信号端Da输出数据信号以向节点N写入电压Vdata+Vth，其中，Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压，第二初始信号端Vini2向第六晶体管T6的第二极输入第二初始信号。在发光阶段t3：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在节点N的电压Vdata+Vth作用下驱动发光单元发光。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth) 2，其中，μ 为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth) 2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。由于第二晶体管T2为N型晶体管，第二晶体管T2具有较小的关断漏电流，从而可以降低节点N在发光阶段通过第二晶体管T2的漏电流。应该理解的是，在其他示例性实施例中，该像素驱动电路还可以有其他驱动方法，例如，第一晶体管T1和第七晶体管T7可以均在复位阶段导通。
本示例性实施例还提供另一种显示面板，该显示面板可以包括图14所示的像素驱动电路，该显示面板还可以包括依次层叠设置的衬底基板、第一有源层、第一导电层、第二导电层、第二有源层、第四导电层、第三导电层、第五导电层，且上述层级之间设置有绝缘层。如图16-28所示，图16为本公开显示面板另一种示例性实施例中的结构版图，图17为图16中第一有源层的结构版图，图18为图16中第一导电层的结构版图，图19为图16中第二导电层的结构版图，图20为图16中第二有源层的结构版图，图21为图16中第四导电层的结构版图，图22为图16中第三导电层的结构版图，图23为图16中第五导电层的结构版图，图24为图16中第一有源层、第一导电层的结构版图，图25为图16中第一有源层、第一导电层、第二导电层的结构版图，图26为图16中第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图27为图16中第一有源层、第一导电层、第二导电层、第二有源层、第四导电层的结构版图，图28为图16中第一有源层、第一导电层、第二导电层、第二有源层、第四导电层、第三导电层的结构版图。
如图16、17、24所示，第一有源层可以包括相互间隔设置的第一有源部P1、第三有源部P3、第五有源部P5、第六有源部P6。其中，第一有源部P1可以包括第一子有源部61、连接于第一子有源部61两端的第一过孔连接部71和第九过孔连接部79。第三有源部P3可以包括第三子有源部63、第四子有源部64、连接于第三子有源部63和第四子有源部64之间的第四过孔连接部74、连接于第三子有源部63远离第四过孔连接部74一端 的第八过孔连接部78、连接于第四子有源部64远离第四过孔连接部74一端的第十一过孔连接部711。第五有源部P5包括第五子有源部65、连接于第五子有源部65两端的第五过孔连接部75和第十二过孔连接部712。第六有源部P6包括第六子有源部66、第七子有源部67、连接于第六子有源部66和第七子有源部67之间的第七过孔连接部77、连接于第六子有源部66远离第七过孔连接部77一端的第六过孔连接部76、连接于第七子有源部67远离第七过孔连接部77一端的第十三过孔连接部713。其中，第一子有源部61用于形成第一晶体管T1的沟道区，第三子有源部63用于形成驱动晶体管T3的沟道区，第四子有源部64用于形成第四晶体管T4的沟道区，第五子有源部65用于形成第五晶体管T5的沟道区，第六子有源部66用于形成第六晶体管T6的沟道区，第七子有源部67用于形成第七晶体管T7的沟道区。第一有源层可以由多晶硅材料形成，相应的，第一晶体管T1、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅薄膜晶体管。
如图16、18、24所示，第一导电层可以包括第一复位信号线Re1、第二栅线G2、使能信号线EM、第二复位信号线Re2、第二初始信号线Vinit2、第一导电部11。第一复位信号线Re1在衬底基板上的正投影、第二栅线G2在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影、第二初始信号线Vinit2在衬底基板上的正投影均可以沿第一方向X延伸。其中，第一复位信号线Re1在衬底基板上的正投影覆盖第一子有源部61在衬底基板上的正投影，第一复位信号线Re1的部分结构用于形成第一晶体管T1的栅极，第一复位信号线Re1用于提供第一复位信号端。第二栅线G2在衬底基板上的正投影覆盖第四子有源部64在衬底基板上的正投影，第二栅线G2的部分结构用于形成第四晶体管T4的栅极，第二栅线G2用于提供第二栅极驱动信号端。使能信号线EM在衬底基板上的正投影覆盖第六子有源部66在衬底基板上的正投影、第五子有源部65在衬底基板上的正投影，第二栅线G2的部分结构用于形成第五晶体管T5和第六晶体管T6的栅极，使能信号线EM用于提供使能信号端。第二复位信号线Re2在衬底基板上的正投影覆盖第七子有源部67在衬底基板上的正投影，第二复位信号线Re2的部分结构用 于形成第七晶体管T7的栅极，第二复位信号线Re2用于提供第二复位信号端。第二初始信号线Vinit2用于提供第二初始信号端。第一导电部11在衬底基板上的正投影覆盖第三子有源部63在衬底基板上的正投影，第一导电部11用于形成驱动晶体管T3的栅极，此外，第一导电部11还可以复用为电容C的第二电极。该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成过孔连接部。
如图16、19、25所示，第二导电层可以包括第一初始信号线Vinit1、第三栅线2G1、第二导电部22。其中，第一初始信号线Vinit1在衬底基板上的正投影、第三栅线2G1在衬底基板上的正投影沿第一方向X延伸。第一初始信号线Vinit1用于提供第一初始信号端。第三栅线2G1可以用于提供第一栅极驱动信号端。第二导电部22在衬底基板上的正投影和第一导电部11在衬底基板上的正投影至少部分交叠，第二导电部22用于形成电容C的第一电极。
如图16、20、26所示，第二有源层可以包括第二有源部I2，第二有源部I2可以包括第二子有源部82、连接于第二子有源部82两端的第二过孔连接部72和第十过孔连接部710。第二子有源部82用于形成第二晶体管T2的沟道区。第二有源层可以由氧化铟镓锌形成，相应的，第二晶体管T2可以为N型的金属氧化物薄膜晶体管。第三栅线2G1在衬底基板上的正投影可以覆盖第二子有源部82在衬底基板上的正投影，第三栅线2G1的部分结构可以用于形成第二晶体管T2的底栅。
如图16、21、27所示，第四导电层可以包括：第一栅线4G1，第一栅线4G1在衬底基板上的正投影可以沿第一方向X延伸，第一栅线4G1在衬底基板上的正投影可以覆盖第二子有源部82在衬底基板上的正投影，第一栅线4G1的部分结构可以用于形成第二晶体管T2的顶栅。第一栅线4G1可以与第三栅线2G1可以在显示面板的边沿走线区通过过孔连接，第一栅线4G1可以与第三栅线2G1共同提供第一栅极驱动信号端。该显示面板可以利用第四导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第四导电层覆盖的区域可以形成晶体管的沟道区，第二有源层中未被第 四导电层覆盖的区域形成过孔连接部。
如图16、22、28所示，第三导电层可以包括：第一桥接部31、第二桥接部32、第四桥接部34、第七桥接部37、第八桥接部38、第九桥接部39、第十桥接部310、第十一桥接部311、第十二桥接部312、第十三桥接部313。第一桥接部31分别通过过孔H连接第一过孔连接部71、第二过孔连接部72、第八过孔连接部78，以连接驱动晶体管T3的第一极、第一晶体管T1的第二极、第二晶体管T2的第二极。其中，黑色方块表示过孔位置。第一桥接部31在所述衬底基板上的正投影沿第二方向Y延伸，第二方向Y可以与第一方向X相交，例如，第二方向可以为列方向，第一方向X可以为行方向。第一桥接部31在所述衬底基板上的正投影位于所述第一复位信号线Re1在所述衬底基板上的正投影面向所述第一导电部11在所述衬底基板上的正投影的一侧，且与所述第一栅线4G1在所述衬底基板上的正投影相交。第二桥接部32分别通过过孔连接第四过孔连接部74、第五过孔连接部75，以连接第五晶体管T5的第二极、驱动晶体管T3的第二极、第四晶体管T4的第二极。其中，第二桥接部32在所述衬底基板上的正投影位于所述使能信号线EM在所述衬底基板上的正投影和所述第一导电部11在所述衬底基板上的正投影之间。第四桥接部34可以分别通过过孔连接第八过孔连接部78、第六过孔连接部76，以连接第六晶体管T6的第一极和驱动晶体管T3的第一极。其中，第四桥接部34和所述第一桥接部31共用部分导电部，且利用共用的导电部通过同一过孔连接所述第八过孔连接部78。第四桥接部34在所述衬底基板上的正投影沿所述第二方向Y延伸，且位于所述使能信号线EM在所述衬底基板上的正投影和所述第一栅线G1在所述衬底基板上的正投影之间。第七桥接部37可以分别通过过孔连接第一初始信号线Vinit1和第九过孔连接部79，以连接第一晶体管T1的第一极和第一初始信号端。第八桥接部38可以通过过孔连接第七过孔连接部77，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。第九桥接部39可以通过过孔连接第十一过孔连接部711，以连接第四晶体管T4的第一极。第十桥接部310可以通过过孔连接第十二过孔连接部712，以连接第五晶体管T5的第一极。第十一桥接部311可以分别通过过孔连接第十三过孔连接部713和第二初始信号线Vinit2，以连接第七 晶体管T7的第一极和第二初始信号端。第十二桥接部312可以分别通过过孔连接第一导电部11和第十过孔连接部710，以连接第二晶体管T2的第一极和驱动晶体管T3的栅极。
如图19所示，第二导电层还可以包括连接部23，在第一方向X上相邻的第二导电部22可以通过连接部23连接。如图16所示，图16示出了该显示面板中的最小重复单元，该最小重复单元可以包括第一像素驱动电路Pix1和第二像素驱动电路Pix2，第一像素驱动电路Pix1和第二像素驱动电路Pix2可以镜像设置。第十三桥接部313可以与最小重复单元一一对应设置，第十三桥接部313可以通过过孔连接与其对应的最小重复单元中的连接部23。
本示例性实施例中，第三导电层的方块电阻小于第一有源层中过孔连接部的方块电阻。本示例性实施例中，第一晶体管T1和驱动晶体管T3通过第一桥接部31连接，驱动晶体管T3和第六晶体管T6通过第四桥接部34连接，第四晶体管T4和第五晶体管T5通过第二桥接部32连接。该设置同样可以改善显示面板mura问题(显示亮度不均匀)和sandy mura问题(散点类型的亮度不均问题)。
如图16、23所示，第五导电层可以包括数据线Da、第一电源线VDD1、第二电源线VDD2、第十四桥接部514。其中，数据线Da在衬底基板上的正投影、第一电源线VDD1在衬底基板上的正投影、第二电源线VDD2在衬底基板上的正投影均可以沿第二方向Y延伸。数据线Da用于提供数据信号端，数据线Da可以通过过孔连接第九桥接部39，以连接第四晶体管T4的第一极和数据信号端。第一电源线VDD1可以用于提供第一电源端，第一电源线VDD1可以通过过孔连接第十桥接部310，以连接第五晶体管T5的第一极和第一电源端。第二电源线VDD2可以通过过孔连接第十三桥接部313，以连接电容C第一电极和第一电源端。在第一方向X上连接的第二导电部22可以与第二电源线VDD2形成网格结构，该网格结构具有较小的电阻，从而可以改善由于电源线压降造成的显示面板显示不均匀问题。此外，第二电源线VDD2可以屏蔽最小重复单元中两个像素驱动电路中的干扰信息。第一电源线VDD1可以在显示面板的显示区或显示区边沿的边沿走线区与第二电源线VDD2连接。第十四桥接部514可以通过过孔连接 第八桥接部38，以连接第六晶体管T6的第二极，第十四桥接部514可以用于连接发光单元。
需要说明的是，如图16、28所示，画于第五导电层背离衬底基板一侧的黑色方块表示第五导电层连接面向衬底基板一侧的其他层级的过孔；画于第三导电层背离衬底基板一侧的黑色方块表示第三导电层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。
如图29所示，为图16所示显示面板沿虚线AA的部分剖视图。该显示面板还可以包括第一缓冲层92、第一绝缘层93、第二绝缘层94、第一介电层95、第二缓冲层96、第三绝缘层97、第二介电层98、钝化层99、第一平坦层910。其中，衬底基板91、第一缓冲层92、第一有源层、第一绝缘层93、第一导电层、第二绝缘层94、第二导电层、第一介电层95、第二缓冲层96、第二有源层、第三绝缘层97、第三导电层、第二介电层98、第四导电层、钝化层99、第一平坦层910、第五导电层依次层叠设置。第一绝缘层93、第二绝缘层94、第三绝缘层97可以为单层结构或多层结构，且第一绝缘层93、第二绝缘层94、第三绝缘层97的材料可以为氮化硅，氧化硅，氮氧化硅中的至少一种。第一缓冲层92、第二缓冲层96、第一介电层95、第二介电层98可以为氮化硅层。第一平坦层910的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板91可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层、第四导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第三导电层、第五导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。此外，该显示面板还可以包括位于第五导电层背离衬底基板一侧的电极层、像素定义层等。
需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个 像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序的含义。
本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (21)

  1. 一种显示面板，其中，所述显示面板包括两个或两个以上的晶体管，所述显示面板还包括：
    衬底基板；
    第一有源层，位于所述衬底基板的一侧，所述第一有源层包括多个间隔设置的有源部，每个所述有源部包括相连接的子有源部和过孔连接部，所述子有源部与所述晶体管对应设置且用于形成与其对应的所述晶体管的沟道区；
    第三导电层，位于所述第一有源层背离所述衬底基板的一侧，所述第三导电层包括至少一个桥接部，所述桥接部分别通过过孔连接位于不同所述有源部中的所述过孔连接部；
    其中，所述第三导电层的方块电阻小于所述过孔连接部的方块电阻。
  2. 根据权利要求1所述的显示面板，其中，所述显示面板还包括像素驱动电路，所述像素驱动电路包括多个晶体管，所述子有源部用于形成所述像素驱动电路中所述晶体管的沟道区。
  3. 根据权利要求2所述的显示面板，其中，所述像素驱动电路包括：驱动晶体管、第一晶体管、第二晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二连接所述驱动晶体管的第一极；
    多个所述有源部包括：
    第一有源部，包括相连接的第一子有源部和第一过孔连接部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第一过孔连接部用于形成所述过孔连接部；
    第二有源部，包括相连接的第二子有源部和第二过孔连接部，所述第二子有源部用于形成所述第二晶体管的沟道区，所述第二过孔连接部用于形成所述过孔连接部；
    至少一个所述桥接部包括：
    第一桥接部，所述第一桥接部分别通过过孔连接所述第一过孔连接部和所述第二过孔连接部。
  4. 根据权利要求2所述的显示面板，其中，所述像素驱动电路包括： 驱动晶体管和第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第二极；
    多个所述有源部包括：
    第三有源部，包括相连接的第三子有源部和第三过孔连接部，所述第三子有源部用于形成所述驱动晶体管的沟道区，所述第三过孔连接部用于形成所述过孔连接部；
    第四有源部，包括相连接的第四子有源部和第四过孔连接部，所述第四子有源部用于形成所述第四晶体管的沟道区，所述第四过孔连接部用于形成所述过孔连接部；
    至少一个所述桥接部包括：
    第二桥接部，所述第二桥接部分别通过过孔连接所述第三过孔连接部和所述第四过孔连接部。
  5. 根据权利要求2所述的显示面板，其中，所述像素驱动电路包括：驱动晶体管和第五晶体管，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第二极；
    多个所述有源部包括：
    第三有源部，包括相连接的第三子有源部和第三过孔连接部，所述第三子有源部用于形成所述驱动晶体管的沟道区，所述第三过孔连接部用于形成所述过孔连接部；
    第五有源部，包括相连接的第五子有源部和第五过孔连接部，所述第五子有源部用于形成所述第五晶体管的沟道区，所述第五过孔连接部用于形成所述过孔连接部；
    至少一个所述桥接部包括：
    第三桥接部，所述第三桥接部分别通过过孔连接所述第三过孔连接部和所述第五过孔连接部。
  6. 根据权利要求2所述的显示面板，其中，所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路包括：驱动晶体管和第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述发光单元的第一电极；
    多个所述有源部包括：
    第三有源部，包括相连接的第三子有源部和第八过孔连接部，所述第三子有源部用于形成所述驱动晶体管的沟道区，所述第八过孔连接部用于形成所述过孔连接部；
    第六有源部，包括相连接的第六子有源部和第六过孔连接部，所述第六子有源部用于形成所述第六晶体管的沟道区，所述第六过孔连接部用于形成所述过孔连接部；
    至少一个所述桥接部包括：
    第四桥接部，所述第四桥接部分别通过过孔连接所述第八过孔连接部和所述第六过孔连接部。
  7. 根据权利要求2所述的显示面板，其中，所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路包括：驱动晶体管、第六晶体管、第七晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述发光单元的第一电极，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；
    多个所述有源部包括：
    第六有源部，包括相连接的第六子有源部和第九过孔连接部，所述第六子有源部用于形成所述第六晶体管的沟道区，所述第九过孔连接部用于形成所述过孔连接部；
    第七有源部，包括相连接的第七子有源部和第七过孔连接部，所述第七子有源部用于形成所述第七晶体管的沟道区，所述第七过孔连接部用于形成所述过孔连接部；
    至少一个所述桥接部包括：
    第五桥接部，所述第五桥接部分别通过过孔连接所述第九过孔连接部和所述第七过孔连接部。
  8. 根据权利要求2所述的显示面板，其中，所述像素驱动电路包括：驱动晶体管、第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二连接所述驱动晶体管的第一极；
    多个所述有源部包括：
    第三有源部，包括相连接的第三子有源部和第八过孔连接部，所述第三子有源部用于形成所述驱动晶体管的沟道区，所述第八过孔连接部用于 形成所述过孔连接部；
    第二有源部，包括相连接的第二子有源部和第十过孔连接部，所述第二子有源部用于形成所述第二晶体管的沟道区，所述第十过孔连接部用于形成所述过孔连接部；
    至少一个所述桥接部包括：
    第六桥接部，所述第六桥接部分别通过过孔连接所述第十过孔连接部和所述第八过孔连接部。
  9. 根据权利要求2所述的显示面板，其中，所述像素驱动电路包括：驱动晶体管、第一晶体管、第二晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二连接所述驱动晶体管的第一极；
    多个所述有源部包括：
    第一有源部，包括相连接的第一子有源部和第一过孔连接部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第一过孔连接部用于形成所述过孔连接部；
    第三有源部，包括第二子有源部、第三子有源部、连接于所述第二子有源部远离所述第三子有源部一侧的第二过孔连接部；
    所述显示面板还包括第一导电层，所述第一导电层位于所述第一有源层和所述第三导电层之间，所述第一导电层包括：
    第一复位信号线，在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第一子有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；
    第一栅线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第二子有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的栅极；
    第一导电部，在所述衬底基板上的正投影覆盖所述第三子有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；
    所述第一复位信号线在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；
    至少一个所述桥接部包括：
    第一桥接部，所述第一桥接部分别通过过孔连接所述第一过孔连接部和所述第二过孔连接部，所述第一桥接部在所述衬底基板上的正投影沿所述第一方向延伸且位于所述第一复位信号线在所述衬底基板上的正投影和所述第一栅线在所述衬底基板上的正投影之间。
  10. 根据权利要求4所述的显示面板，其中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二连接所述驱动晶体管的第一极，栅极连接第一栅线；
    所述显示面板还包括：第一导电层，所述第一导电层位于所述第一有源层和所述第三导电层之间，所述第一导电层包括：
    第一导电部，在所述衬底基板上的正投影覆盖所述第三子有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；
    所述第一栅线，在所述衬底基板上的正投影沿所述第一方向延伸；
    第二栅线，在所述衬底基板上的正投影沿第一方向延伸，且覆盖所述第四子有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；
    其中，所述第二栅线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影远离所述第一栅线在所述衬底基板上的正投影的一侧；
    所述第二桥接部在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第一导电部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间。
  11. 根据权利要求10所述的显示面板，其中，所述像素驱动电路包括：第五晶体管，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第二极；
    多个所述有源部还包括：
    第五有源部，包括相连接的第五子有源部和第五过孔连接部，所述第五子有源部用于形成所述第五晶体管的沟道区，所述第五过孔连接部用于形成所述过孔连接部；
    所述第一导电层还包括：
    第一使能信号线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第五子有源部在所述衬底基板上的正投影，所述第一使能信号线的部分结构用于形成所述第五晶体管的栅极；
    其中，所述第一使能信号线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；
    至少一个所述桥接部包括：
    第三桥接部，分别通过过孔连接所述第三过孔连接部和所述第五过孔连接部，所述第三桥接部与所述第二桥接部共用部分导电部，且利用共用的导电部通过同一过孔连接所述第三过孔连接部；
    其中，所述第三桥接部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交，所述第三桥接部在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影和所述第一使能信号线在所述衬底基板上的正投影之间。
  12. 根据权利要求6所述的显示面板，其中，所述像素驱动电路还包括：第二晶体管、第五晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二连接所述驱动晶体管的第一极，栅极连接第一栅线，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第二极，栅极连接第一使能信号线；
    所述显示面板还包括：第一导电层，所述第一导电层位于所述第一有源层和所述第三导电层之间，所述第一导电层包括：
    所述第一使能信号线，在所述衬底基板上的正投影沿第一方向延伸；
    所述第一栅线，在所述衬底基板上的正投影沿第一方向延伸；
    第一导电部，在所述衬底基板上的正投影覆盖所述第三子有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；
    第二使能信号线，在所述衬底基板上的正投影沿第一方向延伸，且覆盖所述第六子有源部在所述衬底基板上的正投影，所述第二使能信号线的部分结构用于形成所述第六晶体管的栅极；
    其中，所述第二使能信号线在所述衬底基板上的正投影位于所述第一使能信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底 基板上的正投影的一侧；
    所述第四桥接部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交，所述第四桥接部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影和所述第二使能信号线在所述衬底基板上的正投影之间。
  13. 根据权利要求7所述的显示面板，其中，所述第六晶体管的栅极连接第二使能信号线；
    所述显示面板还包括第一导电层，所述第一导电层位于所述第一有源层和所述第三导电层之间，所述第一导电层包括：
    所述第二使能信号线，在所述衬底基板上的正投影沿第一方向延伸；
    第一导电部，在所述衬底基板上的正投影覆盖所述第三子有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；
    第二复位信号线，在所述衬底基板上的正投影沿第一方向延伸，且覆盖所述第七子有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极；
    其中，所述第二复位信号线在所述衬底基板上的正投影位于所述第二使能信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；
    所述第五桥接部在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第二复位信号线在所述衬底基板上的正投影和所述第二使能信号线在所述衬底基板上的正投影之间。
  14. 根据权利要求2所述的显示面板，其中，所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路包括：驱动晶体管、第一晶体管、第七晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；
    所述显示面板还包括：
    第一导电层，位于所述第一有源层和所述第三导电层之间；
    第二导电层，位于所述第一导电层和所述第三导电层之间，所述第二导电层包括：所述第一初始信号线和所述第二初始信号线，所述第一初始 信号线在所述衬底基板上的正投影、所述第二初始信号线在所述衬底基板上的正投影均沿第二方向延伸。
  15. 根据权利要求14所述的显示面板，其中，所述像素驱动电路还包括电容，所述电容的第一电极连接电源线，所述电容的第二电极连接所述驱动晶体管的栅极；
    多个所述有源部包括：
    第一有源部，至少部分结构用于形成所述第一晶体管的沟道区；
    第七有源部，至少部分结构用于形成所述第七晶体管的沟道区；
    所述电源线在所述衬底基板上的正投影沿所述第二方向延伸，且所述电源线在所述衬底基板上的正投影位于所述第一有源部在所述衬底基板上的正投影和所述第七有源部在所述衬底基板上的正投影之间；
    所述第一初始信号线在所述衬底基板上的正投影位于所述第一有源部在所述衬底基板上的正投影远离所述电源线在所述衬底基板上的正投影的一侧；
    所述第二初始信号线在所述衬底基板上的正投影位于所述第七有源部在所述衬底基板上的正投影远离所述电源线在所述衬底基板上的正投影的一侧。
  16. 根据权利要求2所述的显示面板，其中，所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路包括：驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管；
    所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极；
    所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二连接所述驱动晶体管的第一极；
    所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第二极；
    所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第二极；
    所述第六晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述发光单元的第一电极；
    所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；
    其中，所述驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管均为P型晶体管。
  17. 根据权利要求2所述的显示面板，其中，所述像素驱动电路包括：驱动晶体管、第一晶体管、第二晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的第一极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第一极，所述驱动晶体管、第一晶体管为P型晶体管，所述第二晶体管为N型晶体管；
    多个所述有源部包括：
    第一有源部，包括相连接的第一子有源部和第一过孔连接部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第一过孔连接部用于形成所述过孔连接部；
    第三有源部，包括相连接的第三子有源部和第八过孔连接部，所述第三子有源部用于形成所述驱动晶体管的沟道区，所述第八过孔连接部用于形成所述过孔连接部；
    所述显示面板还包括：
    第二有源层，位于所述第一有源层和所述第三导电层之间，所述第二有源层包括第二有源部，所述第二有源部包括相连接的第二子有源部和第二过孔连接部，所述第二子有源部用于形成所述第二晶体管的沟道区；
    至少一个所述桥接部包括：
    第一桥接部，所述第一桥接部分别通过过孔连接所述第一过孔连接部、第八过孔连接部、第二过孔连接部。
  18. 根据权利要求17所述的显示面板，其中，所述显示面板还包括：
    第一导电层，所述第一导电层位于所述第一有源层和所述第二有源层之间，所述第一导电层包括：
    第一复位信号线，在所述衬底基板上的正投影沿第一方向延伸，且覆盖所述第一子有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；
    第一导电部，在所述衬底基板上的正投影覆盖所述第三子有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；
    第四导电层，位于所述第二有源层和所述第三导电层之间，所述第四导电层包括：
    第一栅线，在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第一复位信号线在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影之间，所述第一栅线在所述衬底基板上的正投影覆盖所述第二子有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的顶栅；
    所述第一桥接部在所述衬底基板上的正投影沿第二方向延伸，所述第一方向和所述第二方向相交，所述第一桥接部在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影面向所述第一导电部在所述衬底基板上的正投影的一侧，且与所述第一栅线在所述衬底基板上的正投影相交。
  19. 根据权利要求17所述的显示面板，其中，所述第二晶体管的栅极连接第一栅线，所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路还包括第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述发光单元的第一电极；
    多个所述有源部还包括：
    第六有源部，包括第六子有源部、第六过孔连接部，所述第六过孔连接部连接于所述第六子有源部，所述第六子有源部用于形成所述第六晶体管的沟道区；
    所述显示面板还包括：第一导电层，所述第一导电层位于所述第一有源层和所述第二有源层之间，所述第一导电层包括：
    使能信号线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第六子有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第六晶体管的栅极；
    所述使能信号线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影远离所述第一栅线在所述衬底基板上的正投影 的一侧；
    至少一个所述桥接部包括：
    第四桥接部，所述第四桥接部分别通过过孔连接所述第八过孔连接部和所述第六过孔连接部，所述第四桥接部和所述第一桥接部共用部分导电部，且利用共用的导电部通过同一过孔连接所述第八过孔连接部；
    所述第四桥接部在所述衬底基板上的正投影沿所述第二方向延伸，且位于所述使能信号线在所述衬底基板上的正投影和所述第一栅线在所述衬底基板上的正投影之间，所述第一方向和所述第二方向相交。
  20. 根据权利要求17所述的显示面板，其中，所述像素驱动电路还包括第四晶体管、第五晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第二极，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第二极，栅极连接使能信号线；
    所述第三有源部还包括：
    第四子有源部，连接于所述第三子有源部远离所述第八过孔连接部的一端，所述第四子有源部用于形成所述第四晶体管的沟道区；
    第四过孔连接部，连接于所述第四子有源部和所述第三子有源部之间，所述第四过孔连接部用于形成所述过孔连接部；
    多个所述有源部还包括：
    第五有源部，包括相连接的第五子有源部和第五过孔连接部，所述第五子有源部用于形成所述第五晶体管的沟道区，所述第五过孔连接部用于形成所述过孔连接部；
    所述显示面板还包括：第一导电层，所述第一导电层位于所述第一有源层和所述第二有源层之间，所述第一导电层包括：
    第二栅线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第四子有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；
    所述第二栅线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影和所述使能信号线在所述衬底基板上的正投影之间；
    至少一个所述桥接部还包括：
    第二桥接部，分别通过过孔连接所述第四过孔连接部和所述第五过孔连接部；
    其中，所述第二桥接部在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影之间。
  21. 一种显示装置，其中，包括权利要求1-20任一项所述的显示面板。
CN202280000946.0A 2022-04-27 2022-04-27 显示面板及显示装置 Pending CN117321768A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/089636 WO2023206157A1 (zh) 2022-04-27 2022-04-27 显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN117321768A true CN117321768A (zh) 2023-12-29

Family

ID=88516673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000946.0A Pending CN117321768A (zh) 2022-04-27 2022-04-27 显示面板及显示装置

Country Status (3)

Country Link
US (1) US20240331631A1 (zh)
CN (1) CN117321768A (zh)
WO (1) WO2023206157A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150075733A (ko) * 2013-12-26 2015-07-06 삼성디스플레이 주식회사 박막 트랜지스터 및 그를 구비하는 평판표시장치
CN116097925A (zh) * 2021-09-02 2023-05-09 京东方科技集团股份有限公司 显示基板及显示装置
CN114122101A (zh) * 2021-11-29 2022-03-01 京东方科技集团股份有限公司 显示面板、显示装置
CN114220821B (zh) * 2021-12-13 2023-07-25 武汉华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
US20240331631A1 (en) 2024-10-03
WO2023206157A1 (zh) 2023-11-02

Similar Documents

Publication Publication Date Title
CN114122101A (zh) 显示面板、显示装置
CN114495835B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN115152030B (zh) 显示面板及显示装置
CN216818344U (zh) 显示面板和显示装置
CN113973506A (zh) 显示基板、显示面板以及显示装置
CN113096588A (zh) 辅助像素电路、显示面板和显示装置
CN114616616B (zh) 一种显示基板及其制作方法、显示装置
CN113517322B (zh) 显示面板、显示装置
CN115241255A (zh) 显示面板及显示装置
EP4141858A1 (en) Display panel and display apparatus
CN117321768A (zh) 显示面板及显示装置
CN114450797A (zh) 一种显示基板及其制作方法、显示装置
EP4303931A1 (en) Display panel and display apparatus
EP4141948A1 (en) Display panel and display device
WO2023159602A9 (zh) 显示面板、显示装置
WO2023230871A9 (zh) 显示面板及显示装置
CN117642804A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN117337099A (zh) 显示面板及显示装置
CN118525325A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN117836842A (zh) 显示面板及显示装置
CN116267004A (zh) 显示面板和显示装置
CN117642801A (zh) 显示面板及显示装置
CN117280409A (zh) 显示面板及显示装置
CN117976669A (zh) 显示面板、显示装置
CN116114009A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination