CN113096588A - 辅助像素电路、显示面板和显示装置 - Google Patents

Abstract

本公开是关于一种辅助像素电路、显示面板和显示装置，属于显示领域。辅助像素电路应用于具有两个通孔的显示面板，且位于两个通孔之间，辅助像素电路包括像素子电路和辅助子电路。像素子电路包括第一晶体管，第一晶体管的控制极用于与第一栅线电连接。辅助子电路包括第二晶体管，第二晶体管的控制极用于与第一栅线电连接，第二晶体管的第一极与对应的第一晶体管的第一极电连接，第二晶体管的第二极与对应的第一晶体管的第二极电连接，一个第一晶体管对应至少一个第二晶体管。第二晶体管会消耗第一栅线传输的电量，与第一栅线电连接的像素电路的总负载增加，使与第一栅线电连接的像素电路所属的像素的发光亮度增加，改善显示面板显示不均的问题。

Description

辅助像素电路、显示面板和显示装置

技术领域

本公开涉及显示领域，特别涉及一种辅助像素电路、显示面板和显示装置。

背景技术

显示面板的显示区域中布置有多根栅(Gate)线和多根数据(Data)线。多根栅线和多根数据线相交从而在显示区域中限定出多个像素区域。像素区域设置有像素电路，像素电路分别与对应的栅线和数据线电连接。

显示面板的亮度与像素电路的驱动晶体管的栅极电压有关，当显示面板中出现显示不均(Mura)的问题时，会在显示面板中布置辅助像素(Dummy Pixel)单元，以调节驱动晶体管的栅极电压，从而改善显示面板的显示均一性。

发明内容

本公开实施例提供了一种辅助像素电路、显示面板和显示装置，能够改善显示面板显示不均的问题。所述技术方案如下：

一方面，本公开提供了一种辅助像素电路，所述辅助像素电路应用于具有两个通孔的显示面板，所述辅助像素电路位于所述两个通孔之间，所述辅助像素电路包括：像素子电路，包括第一晶体管，所述第一晶体管的控制极用于与第一栅线电连接，所述第一栅线具有绕过所述通孔的弯曲部；辅助子电路，包括第二晶体管，所述第二晶体管的控制极用于与所述第一栅线电连接，所述第二晶体管的第一极与对应的所述第一晶体管的第一极电连接，所述第二晶体管的第二极与对应的所述第一晶体管的第二极电连接；其中，一个所述第一晶体管对应至少一个所述第二晶体管。

在本公开实施例的一种实现方式中，所述第一晶体管包括第一开关晶体管和第一补偿晶体管，所述第二晶体管包括第二开关晶体管和第二补偿晶体管；所述第二开关晶体管与所述第一开关晶体管对应，所述第二补偿晶体管与所述第一补偿晶体管对应。

在本公开实施例的一种实现方式中，在第一表面上，所述第一开关晶体管的正投影和所述第一补偿晶体管的正投影均位于所述第一开关晶体管的正投影和所述第一补偿晶体管的正投影之间，所述第一表面为所述辅助像素电路所在的衬底基板的表面。

在本公开实施例的一种实现方式中，在所述第一表面上，所述第二开关晶体管的有源层的正投影和所述第一开关晶体管的有源层的正投影构成一个矩形环；在所述第一表面上，所述第二开关晶体管的有源层的正投影为所述矩形环的相连的两条边，所述第一开关晶体管的有源层的正投影为所述矩形环的另外两条边。

在本公开实施例的一种实现方式中，所述矩形环的另外两条边中的一条边的延伸方向与位于源漏极层的连接线的延伸方向相同，所述矩形环的另外两条边中的一条边与位于所述源漏极层的连接线在所述第一表面的正投影至少部分重合。

在本公开实施例的一种实现方式中，所述第二补偿晶体管和所述第一补偿晶体管的控制极分别位于所述第一开关晶体管所连接的第一栅线的两侧。

在本公开实施例的一种实现方式中，所述第二补偿晶体管的控制极的中心和所述第一补偿晶体管的控制极的中心的连线与所述第一栅线垂直。

在本公开实施例的一种实现方式中，所述第一晶体管包括第一复位晶体管和第二复位晶体管，所述第二晶体管包括第三复位晶体管和第四复位晶体管；所述第三复位晶体管与所述第一复位晶体管对应；所述第四复位晶体管与所述第二复位晶体管对应。

在本公开实施例的一种实现方式中，所述第二晶体管的数量范围为1至4。

在本公开实施例的一种实现方式中，所述第一晶体管的第一极与所连接的所述第二晶体管的第一极位于同一层，所述第一晶体管的第二极与所连接的所述第二晶体管的第二极位于同一层。

在本公开实施例的一种实现方式中，所述第一晶体管的第一极与对应的所述第二晶体管的第一极之间通过走线连接，所述第一晶体管的第二极与对应的所述第二晶体管的第二极之间通过走线连接；或者，所述第一晶体管与所述第二晶体管共用同一个第一极，所述第一晶体管与所述第二晶体管共用同一个第二极。

另一方面，本公开提供了一种显示面板，所述显示面板包括上述任一方面所述的辅助像素电路和第一栅线，所述显示面板中具有两个通孔，所述第一栅线具有绕过所述通孔的弯曲部，所述辅助像素电路位于所述两个通孔之间，所述第二晶体管的控制极与所述第一栅线电连接。

在本公开实施例的一种实现方式中，所述显示面板还包括像素电路和第二栅线，所述第一栅线的长度大于所述第二栅线的长度；所述像素电路的电路结构与所述像素子电路的电路结构相同，所述像素电路与所述第二栅线电连接。

另一方面，本公开提供了一种显示装置，所述显示装置包括上述任一方面所述的显示面板。

本公开实施例提供的技术方案带来的有益效果至少包括：

在辅助像素电路中增加第二晶体管，且第二晶体管的控制极也与第一栅线电连接，第二晶体管也会消耗第一栅线传输的一部分电量。那么在显示面板工作过程中，与第一栅线电连接的像素电路的总负载增加，第一栅线向每个像素电路的电容输送的电能减少，与第一栅线电连接的像素电路的电容的存储电量降低，电容输出电量减小，栅极电压降低，使得与第一栅线电连接的像素电路所属的像素的发光亮度增加，改善显示面板显示不均的问题。

同时，晶体管不仅自身具有电阻会消耗电量，晶体管的控制极与第一极和第二极之间形成极间电容，该极间电容也会消耗一部分电量。将第二晶体管的第一极与第一晶体管的第一极连在一起，第二晶体管的第二极与第一晶体管的第二极连在一起，那么第二晶体管的极间电容与第一晶体管的极间电容是一致的，且第二晶体管的极间电容消耗的电量与第一晶体管的极间电容消耗的电量是一样，也即第二晶体管的极间电容为主动电容。当显示面板的灰阶变化时，使得第二晶体管的极间电容消耗的电量也会随着显示面板的灰阶一起变化。也即在不同灰阶的情况下，第二晶体管的极间电容消耗的电量不同，像素的亮度不同。避免在不同灰阶时，第二晶体管的极间电容消耗的电量相同，造成与第一栅线连接的像素的发光亮度与其他像素的发光亮度相差较大，可以进一步改善显示面板显示不均的问题。

附图说明

为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开实施例提供的一种显示面板的俯视图；

图2是本公开实施例提供的一种显示基板在通孔处的走线结构图；

图3是本公开实施例提供的一种辅助像素电路的电路图；

图4是本公开实施例提供的一种7T1C电路的电路图；

图5是本公开实施例提供的一种辅助像素电路的膜层图；

图6是本公开实施例提供的一种辅助像素所在的阵列基板的膜层图；

图7是本公开实施例提供的图5中有源层的膜层图；

图8是本公开实施例提供的图5中第一栅极层的膜层图；

图9是本公开实施例提供的图5中第二栅极层与过孔的位置关系图；

图10是本公开实施例提供的图5中源漏极层与过孔的位置关系图；

图11是本公开实施例提供的另一种辅助像素电路的电路图；

图12是本公开实施例提供的另一种有源层的膜层图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。

本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本公开的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本公开实施例中，将其中源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本公开实施例所采用的开关晶体管可以包括P型开关晶体管和N型开关晶体管中的任一种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。此外，本公开各个实施例中的多个信号都对应有第一电位和第二电位。第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值。

在一些显示装置中，例如，移动终端中，显示面板、前置摄像头和听筒等都设置在移动终端的正面，移动终端的显示面板上布置有两个通孔，用于放置手机的前置摄像头和听筒。

栅线和数据线在两个通孔处需要绕过通孔进行走线，使得栅线和数据线在通孔处形成有弯曲部。具有弯曲部的栅线连接的像素电路的数量较少，那么与具有弯曲部的栅线连接的像素电路的总负载(Loading)减小，与具有弯曲部的栅线连接的像素电路的电容的存储电量增加，电容给像素电路的驱动晶体管的控制极输出电量增加，栅极电压(Vg)增高。由于驱动晶体管的栅极电压比源极电压(Vs)要低一些，那么驱动晶体管的栅源电压(Vgs)小于0，由于流经驱动晶体管的电流与栅源电压的平方呈正相关的关系，那么在栅源电压小于0的情况下，栅源电压越大，栅源电压的绝对值越小，流经驱动晶体管的电流越小，像素的亮度越低，使得与具有弯曲部的栅线连接的像素电路所属的像素亮度低一些。

两个通孔之间的区域布置有辅助像素电路。辅助像素电路与具有弯曲部的栅线电连接。辅助像素电路中的薄膜晶体管(Thin Film Transistor，TFT)具有电阻，薄膜晶体管会消耗一部分电量，使得与具有弯曲部的栅线连接的像素电路的总负载增加。从而减小电容存储的电能，减小电容输出到驱动晶体管的控制极的电量，驱动晶体管的控制极的栅极电压降低，栅源电压的绝对值变大，流经驱动晶体管的电流变大，使得与具有弯曲部的栅线电连接的像素电路所属的像素的发光亮度增加。

相关技术中，辅助像素电路中的电路结构与正常的像素电路的电路结构相同，区别在于辅助像素电路所在的像素没有像素界定层，所以辅助像素没有发光层，也即辅助像素不发光。由于两个通孔之间的面积有限，两个通孔之间能够布置的辅助像电路有限，辅助像素电路减小的栅极电压有限，显示面板仍然存在显示不均的问题。

图1是本公开实施例提供的一种显示面板的俯视图。参见图1，显示面板的显示区域中布置有两个通孔200，两个通孔200的排布方向为第一方向a。两个通孔200之间的中间区域300用于布置辅助像素。显示区域中除中间区域300外的其他显示区域布置正常的像素，使得显示面板能显示画面。

图2是本公开实施例提供的一种显示基板在通孔处的走线结构图。参见图2，显示面板包括多根栅线和多个数据线。多根栅线和多根数据线相交。如图2所示，多根栅线包括多根第一栅线301和多根第二栅线302。多根数据线包括多根第一数据线401和多根第二数据线402。第一栅线301和第一数据线401在通孔200处绕过通孔200进行走线，使得第一栅线301和第一数据线401在通孔200处形成有弯曲部。第二栅线302和第二数据线402离通孔较远，不需要绕过通孔200进行走线。第一栅线301为前述具有弯曲部的栅线，第二栅线302为没有弯曲部的栅线。

由于第一栅线301和第二栅线302均是沿第一方向a延伸的，那么亮度较低的像素也是沿第一方向a排布的，如图1所示，亮度较低的像素位于两个边缘区域400，两个通孔200位于两个边缘区域400之间，边缘区域400是指靠近边缘的部分区域。

图3是本公开实施例提供的一种辅助像素电路的电路图。参见图3，辅助像素电路100包括：像素子电路10和辅助子电路20。像素子电路10包括第一晶体管101，第一晶体管101的控制极用于与第一栅线301电连接。辅助子电路20包括第二晶体管201，第二晶体管201的控制极用于与第一栅线301电连接，第二晶体管201的第一极与对应的第一晶体管101的第一极电连接，第二晶体管201的第二极与对应的第一晶体管101的第二极电连接。一个第一晶体管101对应至少一个第二晶体管201。其中，第二晶体管201与第一晶体管101对应是指第二晶体管201与第一晶体管101并联，并联的2个晶体管的第一极相连，并联的2个晶体管的第二极相连。一个第一晶体管101对应至少一个第二晶体管201，表示一个第一晶体管101的第一极可以与一个、两个或多个第二晶体管201的第一极电连接，一个第一晶体管101的第二极可以与一个、两个或多个第二晶体管201的第二极电连接。本公开实施例提供的辅助像素电路100位于显示面板的两个通孔200之间，第一栅线301具有绕过通孔200的弯曲部。

在本公开实施例中，像素子电路10的结构与其他显示区域的像素电路的结构一样，例如，当其他显示区域的像素电路为2T1C(2个TFT，1个电容)电路时，那么像素子电路10也为2T1C电路，当其他显示区域的像素电路为7T1C(7个TFT，1个电容)电路时，那么像素子电路10也为7T1C电路。下面以像素子电路为7T1C电路为例，介绍本公开实施例提供的辅助像素电路。

在辅助像素电路100中增加第二晶体管201，且第二晶体管201的控制极也与第一栅线301电连接，第二晶体管201也会消耗第一栅线301传输的一部分电量。那么在显示面板工作过程中，与第一栅线301电连接的像素电路的总负载增加，第一栅线301向每个像素电路的电容输送的电能减少，与第一栅线301电连接的像素电路的电容的存储电量降低，电容输出的电量减小，栅极电压降低，使得与第一栅线301电连接的像素电路所属的像素的发光亮度增加，改善显示面板显示不均的问题。

同时，晶体管不仅自身具有电阻会消耗电量，晶体管的控制极与第一极和第二极之间形成极间电容，该极间电容也会消耗一部分电量。将第二晶体管201的第一极与第一晶体管101的第一极连在一起，第二晶体管201的第二极与第一晶体管101的第二极连在一起，那么第二晶体管201的极间电容与第一晶体管101的极间电容是一致的，且第二晶体管201的极间电容消耗的电量与第一晶体管101的极间电容消耗的电量是一样，也即第二晶体管201的极间电容为主动电容。当显示面板的灰阶变化时，使得第二晶体管201的极间电容消耗的电量也会随着显示面板的灰阶一起变化。也即在不同灰阶的情况下，第二晶体管201的极间电容消耗的电量不同，像素的亮度不同。避免在不同灰阶时，第二晶体管201的极间电容消耗的电量相同，造成与第一栅线301连接的像素的发光亮度与其他像素的发光亮度相差较大，可以进一步改善显示面板显示不均的问题。

在本公开实施例中，第一晶体管101和第二晶体管201均为薄膜晶体管。第一晶体管101的控制极为第一晶体管101的栅极，第一晶体管101的第一极和第二极中的一个为源极，另一个为漏极。第二晶体管201的控制极为第二晶体管201的栅极，第二晶体管201的第一极和第二极中的一个为源极，另一个为漏极。

图4是本公开实施例提供的一种7T1C电路的电路图。参见图4，像素子电路10包括第一开关晶体管T1、第一补偿晶体管T2、第一复位晶体管T3、第二复位晶体管T4、驱动晶体管T5、第一发光控制晶体管T6、第二发光控制晶体管T7和电容Cst。

第一开关晶体管T1的控制极通过第一扫描信号端(Scan[n])与一根第一栅线301电连接，第一开关晶体管T1的第一极通过数据输入端(Data[m])与一根数据线电连接，第一开关晶体管T1的第二极和第一节点N1电连接。

第一补偿晶体管T2的控制极通过第一扫描信号端(Scan[n])与一根第一栅线301电连接，第一补偿晶体管T2的第一极与第二节点N2电连接，第一补偿晶体管T2的第二极与第三节点N3电连接。

第一复位晶体管T3的控制极通过第二扫描信号端(Scan[n-1])与另一根第一栅线301电连接，第一复位晶体管T3的第一极通过初始化电压端(Vinit)与初始电压信号线电连接，第一复位晶体管T3的第二极与第三节点N3电连接。

第二复位晶体管T4的控制极通过第一扫描信号端(Scan[n])与一根第一栅线301电连接，第二复位晶体管T4的第一极通过初始化电压端(Vinit)与初始电压信号线电连接，第二复位晶体管T4的第二极与第四节点N4电连接。

驱动晶体管T5的控制极与第三节点N3电连接，驱动晶体管T5的第一极与第一节点N1电连接，驱动晶体管T5的第二极与第二节点N2电连接。

第一发光控制晶体管T6的控制极用于与发光控制信号端(EM[n])电连接，第一发光控制晶体管T6的第一极与第一节点N1电连接，第一发光控制晶体管T6的第二极与第五节点N5电连接。第五节点N5与第二电压信号端(ELVDD)电连接。

第二发光控制晶体管T7的控制极用于与发光控制信号端(EM[n])电连接，第二发光控制晶体管T7的第一极与第二节点N2电连接，第二发光控制晶体管T7的第二极与第四节点N4电连接。

电容Cst的第一极板与第五节点N5电连接，电容Cst的第二极板与第三节点N3电连接。

再次参见图4，像素子电路还包括发光二极管(Light-Emitting Diode，LED)102，第四节点N4与发光二极管102的一端电连接，发光二极管102的一端与第一电压信号端(ELVSS)电连接。

在本公开实施例中，辅助子电路20中第二晶体管201的数量范围为1至4，例如，辅助子电路20包括两个第二晶体管201，像素子电路10包括两个第一晶体管101，一个第二晶体管201对应一个第一晶体管101。

由于两个通孔200之间的中间区域300的空间有限，如果第二晶体管201的数量较多，可能会使得像素子电路10的体积过大，不便于制作。

再次参见图3，第一晶体管101包括第一开关晶体管T1和第一补偿晶体管T2，第二晶体管201包括第二开关晶体管T1-1和第二补偿晶体管T2-1。

第二开关晶体管T1-1与第一开关晶体管T1对应，第二补偿晶体管T2-1与第一补偿晶体管T2对应。那么第二开关晶体管T1-1的第一极与第一开关晶体管T1的第一极电连接，第二开关晶体管T1-1的第二极与第一开关晶体管T1的第二极电连接。第二补偿晶体管T2-1的第一极与第一补偿晶体管T2的第一极电连接，第二补偿晶体管T2-1的第二极与第一补偿晶体管T2的第二极电连接。

如前述所述，第一开关晶体管T1的控制极和第一补偿晶体管T2的控制极均与第一栅线301电连接，那么第一栅线301必然会经过第一开关晶体管T1和第一补偿晶体管T2处。由于第二开关晶体管T1-1的第一极与第一开关晶体管T1的第一极电连接，第二开关晶体管T1-1的第二极与第一开关晶体管T1的第二极电连接，那么第二开关晶体管T1-1必然位于第一开关晶体管T1的附近。第二补偿晶体管T2-1的第一极与第一补偿晶体管T2的第一极电连接，第二补偿晶体管T2-1的第二极与第一补偿晶体管T2的第二极电连接，那么第二补偿晶体管T2-1必然位于第一补偿晶体管T2的附近。也即，第二开关晶体管T1-1和第二补偿晶体管T2-1位于第一栅线301的附近，便于第二开关晶体管T1-1的控制极和第二补偿晶体管T2-1的控制极与第一栅线301电连接。

图5是本公开实施例提供的一种辅助像素电路的膜层图。参见图5，在第一表面上，两个第二晶体管，也即第二开关晶体管T1-1和第二补偿晶体管T2-1的正投影均位于第一开关晶体管T1的正投影和第一补偿晶体管T2的正投影之间，第一表面为辅助像素电路所在的衬底基板的表面。这里，第二开关晶体管T1-1和第二补偿晶体管T2-1的正投影均位于第一开关晶体管T1的正投影和第一补偿晶体管T2的正投影之间是指，位于第一开关晶体管T1的正投影远离第一补偿晶体管T2的正投影的一边与第一补偿晶体管T2的正投影远离第一开关晶体管T1的正投影的一边之间。第二开关晶体管T1-1和第二补偿晶体管T2-1位于第一开关晶体管T1和第一补偿晶体管T2之间。保证在第一表面上，第二开关晶体管T1-1的正投影和第二补偿晶体管T2-1的正投影位于像素子电路10的正投影的外轮廓围成的区域内，保证该辅助像素电路100能够设置在两个通孔200之间。

图6是本公开实施例提供的一种辅助像素所在的阵列基板的膜层图。参见图6，阵列基板包括依次层叠的衬底基板601、缓冲层602、有源层603、第一栅极绝缘层604、第一栅极层605、第二栅极绝缘层606、第二栅极层607、层间电介质608、源漏极层609和平坦化层610。

在本公开实施例中，第一晶体管101的控制极和第二晶体管201的控制极均位于第一栅极层605中，第一栅极层605与第二栅极层607之间间隔有第二栅极绝缘层606，第一晶体管101的控制极与第二栅极层607之间会产生极间电容。第一栅极层605与源漏极层609之间间隔有第二栅极绝缘层606、第二栅极层607和层间电介质608，第一晶体管101的控制极与源漏极层609之间会产生极间电容。第一栅极层605与有源层603之间间隔有第一栅极绝缘层604，那么第一晶体管101的控制极与有源层603之间也会产生极间电容。

在其他实现方式中，显示面板可以只包括一层栅极层和一层栅极绝缘层。

在其他实现方式中，显示面板可以包括两层源漏极层，两层源漏极层中间设置有绝缘层。

示例性地，衬底基板601可以为玻璃基板或塑料基板，保证衬底基板的透光性。

示例性地，缓冲层602可以为无机绝缘层，例如氮化硅(化学式：SiN)层或者氮氧化硅(化学式：SiON)层，也可以为有机绝缘层，例如环氧树脂绝缘层。氮化硅和环氧树脂的绝缘性好，保证缓冲层602的绝缘性。

示例性地，有源层603可以为低温多晶硅层或铟镓锌氧化物半导体层。示例性地，第一栅极绝缘层604和第二栅极绝缘层606可以为氮化硅、氮氧化硅或环氧树脂绝缘层。示例性地，第一栅极层605和第二栅极层607可以为氧化铟锡层，也可以为金属层，例如，铜(Cu)层。示例性地，层间电介质608可以为氮化硅、氮氧化硅或环氧树脂绝缘层。

示例性地，源漏极层609可以为氧化铟锡层或金属层。示例性地，平坦化层610可以为氮化硅、氮氧化硅或环氧树脂绝缘层。

在本公开实施例的一种实现方式中，第一晶体管101的第一极与所连接的第二晶体管201的第一极位于同一层，第一晶体管101的第二极与所连接的第二晶体管201的第二极位于同一层。

将第一晶体管101的第一极与第二晶体管201的第一极布置在同一层，第一晶体管101的第二极和第二晶体管201的第二极布置在同一层方便连接，便于第一晶体管101的第一极与第二晶体管201的第一极电连接，第一晶体管101的第二极与第二晶体管201的第二极电连接。

在本公开实施例的一种实现方式中，第一晶体管101的第一极、第二晶体管201的第一极、第一晶体管101的第二极和第二晶体管201的第二极均位于有源层603中。第一晶体管101的第一极、第二晶体管201的第一极、第一晶体管101的第二极和第二晶体管201的第二极为经过金属化处理的有源层603。

在本公开实施例的另一种实现方式中，第一晶体管101的第一极、第二晶体管201的第一极、第一晶体管101的第二极和第二晶体管201的第二极均位于源漏极层609中。

示例性地，第一晶体管101的第一极与所连接的第二晶体管201的第一极位于同一层表示，第一晶体管101的第一极与所连接的第二晶体管201的第一极采用同一次构图工艺制作。同样的，第一晶体管101的第二极与所连接的第二晶体管201的第二极采用同一次构图工艺制作。

在本公开实施例的一种实现方式中，第一晶体管101与第二晶体管201共用同一个第一极，第一晶体管101与第二晶体管201共用同一个第二极。

在本公开实施例中，采用共用电极的方式，一方面，能够减小制作难度，另一方面，可以减小第二晶体管201占用的空间，保证该辅助像素电路100能够设置在两个通孔200之间。

在本公开实施例的另一种实现方式中，第一晶体管101的第一极与第二晶体管201的第一极通过走线连接，第一晶体管101的第二极与第二晶体管201的第二极通过走线连接。

示例性的，当第一晶体管101的第一极与第二晶体管201的第一极不共用时，第一晶体管101的第一极与第二晶体管201的第一极可以通过走线电连接，有源层603包括：第一晶体管101的第一极、第二晶体管201的第一极以及该走线。同样地，第一晶体管101的第二极与第二晶体管201的第二极不共用时，第一晶体管101的第二极与第二晶体管201的第二极也可以通过的走线电连接，有源层603包括：第一晶体管101的第二极、第二晶体管201的第二极以及该走线。

图7是本公开实施例提供的图5中有源层的膜层图。参见图7，图中的P1表示第一开关晶体管T1的有源层，图7中的P1-1表示第二开关晶体管T1-1的有源层。在第一表面上，第二开关晶体管T1-1的有源层P1-1的正投影和第一开关晶体管T1的有源层P1的正投影构成一个矩形环。第二开关晶体管T1-1的有源层P1-1的正投影为矩形环相邻的两条边(对应图7中左侧和下侧的两条边)，第一开关晶体管T1的有源层P1的正投影为矩形环的另外两条边(对应图7中右侧和上侧的两条边)。

结合图5和图7，第一开关晶体管T1的第一极A1和第二极A2均位于有源层603中，为经过金属化处理的有源层。且第一开关晶体管T1和第二开关晶体管T1-1共用同一个第一极A1，第一开关晶体管T1和第二开关晶体管T1-1共用同一个第二极A2。第二开关晶体管T1-1的有源层P1-1和第一开关晶体管T1的有源层P1均为“L”形，两个“L”形构成的矩形环具有两个相叠部分。第一开关晶体管T1和第二开关晶体管T1-1的第一极A1为两个相叠部分的其中一个，第一开关晶体管T1和第二开关晶体管T1-1的第二极A2为两个相叠部分中的另一个。

同样地，图中的P2表示第一补偿晶体管T2的有源层，图中的P2-1表示第二补偿晶体管T2-1的有源层。在第一表面上，第二补偿晶体管T2-1的有源层P2-1的正投影和第一补偿晶体管T2的有源层P2的正投影构成一个矩形环。第二补偿晶体管T2-1的有源层P2-1的正投影为矩形环相邻的两条边，第一补偿晶体管T2的有源层P2的正投影为矩形环的另外两条边。

结合图5和图7，第一补偿晶体管T2的第一极A3和第二极A4均位于有源层603中，为经过金属化处理的有源层。且第一补偿晶体管T2和第二补偿晶体管T2-1共用同一个第一极A3，第一补偿晶体管T2和第二补偿晶体管T2-1共用同一个第二极A4。第二补偿晶体管T2-1的有源层P2-1和第一补偿晶体管T2的有源层P2均为“L”形，两个“L”形构成的矩形环具有两个相叠部分。第一补偿晶体管T2和第二补偿晶体管T2-1的第一极A3为两个相叠部分的其中一个，第一补偿晶体管T2和第二补偿晶体管T2-1的第二极A4为第二补偿晶体管T2-1的有源层P2-1和第一补偿晶体管T2的有源层P2两个相叠部分中的另一个。

在本公开实施例中，在第二补偿晶体管T2-1的有源层P2-1的正投影和第一补偿晶体管T2的有源层P2的正投影构成的矩形环中，对应第二补偿晶体管T2-1的有源层P2-1的两条边中的一条边B与位于源漏极层的连接线C(参见图10)的延伸方向相同，且该条边B与位于源漏极层的连接线C在第一表面的正投影至少部分重合，也即，第二补偿晶体管T2-1的有源层P2-1有一条边位于源漏极层的连接线的正下方，减小第二补偿晶体管T2-1的有源层P2-1对显示面板的开口率的影响。该条边B与位于源漏极层的连接线C在第一表面的正投影至少部分重合是指该条边B与位于源漏极层的连接线C在第一表面的正投影有重叠的部分。

在图7中的P3表示第一复位晶体管T3的有源层，图7中的P4表示第二复位晶体管T4的有源层，图7中的P5表示驱动晶体管T5的有源层，图7中的P6表示第一发光控制晶体管T6的有源层，图7中的P7表示第二发光控制晶体管T7的有源层。

图8是本公开实施例提供的图5中第一栅极层的膜层图。参见图8，第二补偿晶体管T2-1的控制极G2-1和第一补偿晶体管T2的控制极G2分别位于第一补偿晶体管T2所连接的第一栅线301的两侧。如图8所示，第一栅线301的中部具有两个凸起，两个凸起一起既可以作为第一补偿晶体管T2的控制极G2，又可以作为第二补偿晶体管T2-1的控制极G2-1，也即第一补偿晶体管T2的控制极和第二补偿晶体管T2-1的控制极G2-1共用。在相关技术中，由于不存在第二补偿晶体管T2-1，因此凸起G2和G2-1也只存在一个。第一开关晶体管T1的控制极G1与第二开关晶体管T1-1的控制极G1-1共用第一栅线301的一部分。第一复位晶体管T3的控制极G3为另一条第一栅线301的一部分，第二复位晶体管T4的控制极G4为又一条第一栅线301的一部分，驱动晶体管T5的控制极G5为第一电容极板Cst1的一部分。第一发光控制晶体管T6的控制极G6和第二发光控制晶体管T7的控制极G7分别为EM信号线的一部分。其中，第一开关晶体管T1连接的第一栅线301和第二复位晶体管T4连接的第一栅线301输出的是同一扫描信号，这两条第一栅线301的延伸部分是电连接的，在图8中并未示出。

再次参见图8，在第一表面上，第二补偿晶体管T2-1的控制极G2-1的中心和第一补偿晶体管T2的控制极G2的中心的连线与所连接的第一栅线301垂直。

在本公开实施例中，第一栅极层还可以包括：第二栅线、第一信号线和第二信号线。在7T1C电路中，除了需要提供GATE、VDD、DATA、EM等信号外，还需要提供RESET(重置)、REF(参考)、VINT(初始)等电压信号，前述第一信号线和第二信号线即可用于提供上述电压信号中的至少一个。例如第一信号线为RESET信号线，第二信号线为EM信号线。图8只显示出第一栅极层与辅助像素电路相对的区域的第一栅极层膜层图，只示出了一部分第一栅线301，并未示出第二栅线、第一信号线和第二信号线。

图9是本公开实施例提供的图5中第二栅极层与过孔的位置关系图，其中过孔包括第一过孔Via1～第十一过孔Via11，其中Via1、Via2、Via4、Via6、Via8开设于第一栅极绝缘层604、第二栅极绝缘层606和层间电介质608中，Via3是开设在第二栅极绝缘层606和层间电介质608中，Via5、Via7、Via10、Via11是开设在层间电介质608中，Via9开设于第一栅极绝缘层604、第二栅极绝缘层606、层间电介质608和平坦化层610中。参见图9，第二栅极层包括Vinit信号线、第二电容极板Cst12和屏蔽层306。其中，第一电容极板Cst1和第二电容极板Cst2一起组成存储电容，该存储电容可以为7T1C等电路中的电容Cst。屏蔽层306可以用于遮挡有源层，防止漏电流，并和有源层间形成电容，该电容可以用于稳定7T1C电路中的某一薄膜晶体管的电压。Vinit信号线用来提供VINT电压信号。图9只示出了Vinit信号线的一部分。

图10是本公开实施例提供的图5中源漏极层与过孔的位置关系图。参见图10，源漏极层中布置有VDD信号线。第一补偿晶体管T2的第一极(图7中A3)与驱动晶体管T5的第二极(A10)通过源漏极层的连接线C电连接。

结合图10、图9、图7和图5，第一开关晶体管T1的第一极A1通过第一过孔Via1与Data信号线电连接，第一开关晶体管T1的第二极A2通过位于有源层的连接线(有源层经过金属化处理)与驱动晶体管T5的第一极A9电连接。

第一补偿晶体管T2的第一极A3通过位于有源层的连接线与驱动晶体管T5的第二极A10电连接，第一补偿晶体管T2的第二极A4通过第二过孔Via2连接到源漏极层的连接线C，连接线C再通过第三过孔Via3与第一电容极板Cst1电连接。

第一复位晶体管T3的第一极A5通过第四过孔Via4连接到源漏极层的连接线D，然后连接线D通过第五过孔Via5与Vinit信号线电连接；第一复位晶体管T3的第二极A6通过第二过孔Via2与第一补偿晶体管T2的第二极电连接。

第二复位晶体管T4的第一极A7通过第六过孔Via6连接到源漏极层的连接线E，连接线E通过第七过孔Via7与另一条Vinit信号线电连接，第二复位晶体管T4的第二极A8通过位于有源层的连接线与第二发光控制晶体管T7第二极电连接。

第一发光控制晶体管T6的第一极A11通过位于有源层的连接线与驱动晶体管T5的第一极A9电连接，第一发光控制晶体管T6的第二极A12通过第八过孔Via8与VDD信号线电连接。

第二发光控制晶体管T7的第一极A13通过位于有源层的连接线与驱动晶体管T5的第二极A10电连接，第二发光控制晶体管T7的第二极A14通过第九过孔Via9与发光二极管电连接。

第二电容极板Cst2通过第十过孔Via10与VDD信号线电连接。屏蔽层306第十一过孔Via11与VDD信号线电连接。第一开关晶体管T1的第一极通过第十一过孔Via11与Data信号线电连接，其中，Data信号线位于第二源漏极层中。

图11是本公开实施例提供的另一种辅助像素电路的电路图。参见图11，第一晶体管101包括第一复位晶体管T3和第二复位晶体管T4，第二晶体管201包括第三复位晶体管T3-1和第四复位晶体管T4-1。

第三复位晶体管T3-1与第一复位晶体管T3对应；第四复位晶体管T4-1与第二复位晶体管T4对应。也即第三复位晶体管T3-1的第一极与第一复位晶体管T3的第一极电连接，第三复位晶体管T3-1的第二极与第一复位晶体管T3的第二极电连接；第四复位晶体管T4-1的第一极与第二复位晶体管T4的第一极电连接，第四复位晶体管T4-1的第二极与第二复位晶体管T4的第二极电连接。

图12是本公开实施例提供的另一种有源层的膜层图。图12中的有源层的膜层图是对应图11中电路图中的有源层。参见图12，第一复位晶体管T3的第一极A5和第二极A6均位于有源层603中，为经过金属化处理的有源层。且第三复位晶体管T3-1和第一复位晶体管T3共用同一个第一极A5，第三复位晶体管T3-1和第一复位晶体管T3共用同一个第二极A6。第三复位晶体管T3-1的有源层P3-1和第一复位晶体管T3的有源层P3具有两个相叠部分。第一复位晶体管T3和第三复位晶体管T3-1的第一极A5为两个相叠部分的其中一个，第三复位晶体管T3-1和第一复位晶体管T3的第二极A6为两个相叠部分中的另一个。

同样地，第二复位晶体管T4的第一极A7和第二极A8均位于有源层603中，为经过金属化处理的有源层。且第四复位晶体管T4-1和第二复位晶体管T4共用同一个第一极A7，第四复位晶体管T4-1和第二复位晶体管T4共用同一个第二极A8。第四复位晶体管T4-1的有源层P4-1和第二复位晶体管T4的有源层P4具有两个相叠部分。第四复位晶体管T4-1和第二复位晶体管T4的第一极A7为两个相叠部分的其中一个，第四复位晶体管T4-1和第二复位晶体管T4的第二极A8为两个相叠部分中的另一个。

其中，对应图11中电路图中的其他膜层与上述图8至图10的膜层图相同，在此不再赘述。

图4和图11对应的电路图可以结合，例如，第一晶体管101包括第一开关晶体管T1，第二晶体管201包括第二开关晶体管T1-1；或者第一晶体管101包括第一开关晶体管T1和第一复位晶体管T3，第二晶体管201包括第二开关晶体管T1-1和第三复位晶体管T3-1；或者第一晶体管101包括第一开关晶体管T1、第一补偿晶体管T2和第一复位晶体管T3，第二晶体管201包括第二开关晶体管T1-1、第二补偿晶体管T2-1和第三复位晶体管T3-1；或者第一晶体管101包括第一开关晶体管T1、第一补偿晶体管T2、第一复位晶体管T3和第二复位晶体管T4，第二晶体管201包括第二开关晶体管T1-1、第二补偿晶体管T2-1、第三复位晶体管T3-1和第四复位晶体管T4-1。

本公开实施例还供了一种显示面板，该显示面板包括附图3、附图5或附图11所示的辅助像素电路。

在本公开实施例中，显示面板还包括驱动电路，驱动电路通过上述信号线与像素电路电连接，为像素电路提供电信号，从而控制显示面板发光。

本公开实施例还供了一种显示装置，显示装置包括如上述所述的显示面板。

在具体实施时，本公开实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (14)

1.一种辅助像素电路，其特征在于，所述辅助像素电路(100)应用于具有两个通孔的显示面板，所述辅助像素电路(100)位于所述两个通孔之间，所述辅助像素电路(100)包括：

像素子电路(10)，包括第一晶体管(101)，所述第一晶体管(101)的控制极用于与第一栅线(301)电连接，所述第一栅线(301)具有绕过所述通孔的弯曲部；

辅助子电路(20)，包括第二晶体管(201)，所述第二晶体管(201)的控制极用于与所述第一栅线(301)电连接，所述第二晶体管(201)的第一极与对应的所述第一晶体管(101)的第一极电连接，所述第二晶体管(201)的第二极与对应的所述第一晶体管(101)的第二极电连接；

其中，一个所述第一晶体管(101)对应至少一个所述第二晶体管(201)。

2.根据权利要求1所述的辅助像素电路，其特征在于，所述第一晶体管(101)包括第一开关晶体管(T1)和第一补偿晶体管(T2)，所述第二晶体管(201)包括第二开关晶体管(T1-1)和第二补偿晶体管(T2-1)；

所述第二开关晶体管(T1-1)与所述第一开关晶体管(T1)对应，所述第二补偿晶体管(T2-1)与所述第一补偿晶体管(T2)对应。

3.根据权利要求2所述的辅助像素电路，其特征在于，在第一表面上，所述第一开关晶体管(T1)和所述第一补偿晶体管(T2)的正投影均位于所述第一开关晶体管(T1)的正投影和所述第一补偿晶体管(T2)的正投影之间，所述第一表面为所述辅助像素电路(100)所在的衬底基板的表面。

4.根据权利要求3所述的辅助像素电路，其特征在于，在所述第一表面上，所述第二补偿晶体管(T2-1)的有源层的正投影和所述第一补偿晶体管(T2)的有源层的正投影构成一个矩形环；

在所述第一表面上，所述第二补偿晶体管(T2-1)的有源层的正投影为所述矩形环的相连的两条边，所述第一补偿晶体管(T2)的有源层的正投影为所述矩形环的另外两条边。

5.根据权利要求4所述的辅助像素电路，其特征在于，所述矩形环的另外两条边中的一条边的延伸方向与位于源漏极层的连接线的延伸方向相同，所述矩形环的另外两条边中的一条边与位于所述源漏极层的连接线在所述第一表面的正投影至少部分重合。

6.根据权利要求3所述的辅助像素电路，其特征在于，所述第二补偿晶体管(T2-1)和所述第一补偿晶体管(T2)的控制极分别位于所述第一开关晶体管(T1)所连接的第一栅线(301)的两侧。

7.根据权利要求6所述的辅助像素电路，其特征在于，所述第二补偿晶体管(T2-1)的控制极的中心和所述第一补偿晶体管(T2)的控制极的中心的连线与所述第一栅线(301)垂直。

8.根据权利要求1所述的辅助像素电路，其特征在于，所述第一晶体管(101)包括第一复位晶体管(T3)和第二复位晶体管(T4)，所述第二晶体管(201)包括第三复位晶体管(T3-1)和第四复位晶体管(T4-1)；

所述第三复位晶体管(T3-1)与所述第一复位晶体管(T3)对应；所述第四复位晶体管(T4-1)与所述第二复位晶体管(T4)对应。

9.根据权利要求1至8任一项所述的辅助像素电路，其特征在于，所述第二晶体管(201)的数量范围为1至4。

10.根据权利要求1至8任一项所述的辅助像素电路，其特征在于，所述第一晶体管(101)的第一极与所连接的所述第二晶体管(201)的第一极位于同一层；

所述第一晶体管(101)的第二极与所连接的所述第二晶体管(201)的第二极位于同一层。

11.根据权利要求10所述的辅助像素电路，其特征在于，所述第一晶体管(101)的第一极与对应的所述第二晶体管(201)的第一极之间通过走线连接，所述第一晶体管(101)的第二极与对应的所述第二晶体管(201)的第二极之间通过走线连接；或者，

所述第一晶体管(101)与所述第二晶体管(201)共用同一个第一极，所述第一晶体管(101)与所述第二晶体管(201)共用同一个第二极。

12.一种显示面板，其特征在于，所述显示面板包括如权利要求1至11任一项所述的辅助像素电路(100)和第一栅线(301)，所述显示面板中具有两个通孔(200)，所述第一栅线(301)具有绕过所述通孔(200)的弯曲部，所述辅助像素电路(100)位于所述两个通孔(200)之间，所述第二晶体管(201)的控制极与所述第一栅线(301)电连接。

13.根据权利要求12所述的显示面板，其特征在于，所述显示面板还包括像素电路和第二栅线(302)，所述第一栅线(301)的长度大于所述第二栅线(302)的长度；

所述像素电路的电路结构与所述像素子电路(10)的电路结构相同，所述像素电路与所述第二栅线(302)电连接。

14.一种显示装置，其特征在于，所述显示装置包括如权利要求12或13所述的显示面板。

Images