KR20200098742A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200098742A
KR20200098742A KR1020190015323A KR20190015323A KR20200098742A KR 20200098742 A KR20200098742 A KR 20200098742A KR 1020190015323 A KR1020190015323 A KR 1020190015323A KR 20190015323 A KR20190015323 A KR 20190015323A KR 20200098742 A KR20200098742 A KR 20200098742A
Authority
KR
South Korea
Prior art keywords
opening
area
disposed
display device
substrate
Prior art date
Application number
KR1020190015323A
Other languages
English (en)
Inventor
복승룡
김선호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190015323A priority Critical patent/KR20200098742A/ko
Priority to US16/786,901 priority patent/US11362151B2/en
Priority to CN202010086612.2A priority patent/CN111554706A/zh
Publication of KR20200098742A publication Critical patent/KR20200098742A/ko
Priority to US17/745,681 priority patent/US11968880B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H01L27/3262—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 광을 투과하는 제1 개구 영역, 상기 제1 개구 영역을 둘러싸는 비표시 영역인 제1 개구 주변 영역, 및 상기 제1 개구 주변 영역을 둘러싸고 복수의 화소들이 배치되고 영상이 표시되는 메인 표시 영역을 포함하는 기판, 상기 화소에 전기적으로 연결되고 상기 제1 개구 주변 영역을 통과하는 제1 신호 배선, 및 상기 제1 개구 주변 영역에 배치되고, 상기 제1 신호 배선에 로드(load)를 제공하는 로드 매칭부를 포함한다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질이 향상된 표시 장치에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 표시 장치의 표시 영역을 확대하기 위한 시도로, 베젤리스 표시 장치, 노치(notch)를 포함하는 형태의 표시 장치 등이 개발되었으며, 최근 표시 영역 내에 홀(hole in active area)이 형성되어 카메라 등이 상기 홀 내에 위치하는 표시 장치 등이 개발되고 있다. 이에 상기 표시 장치의 표시 품질을 향상시키기 위해, 상기 홀의 존재여부를 고려한 패널 설계의 필요성이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질이 향상되고 표시 영역이 확대된 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 광을 투과하는 제1 개구 영역, 상기 제1 개구 영역을 둘러싸는 비표시 영역인 제1 개구 주변 영역, 및 상기 제1 개구 주변 영역을 둘러싸고 복수의 화소들이 배치되고 영상이 표시되는 메인 표시 영역을 포함하는 기판, 상기 화소에 전기적으로 연결되고 상기 제1 개구 주변 영역을 통과하는 제1 신호 배선, 및 상기 제1 개구 주변 영역에 배치되고, 상기 제1 신호 배선에 로드(load)를 제공하는 로드 매칭부를 포함한다.
본 발명의 일 실시예에 있어서, 상기 메인 표시 영역은 제1 방향 및 상기 제1 방향과 수직한 제2 방향을 따라 형성되는 평면 상에 배치되는 사각형 형상일 수 있다. 상기 기판은 메인 표시 영역의 각각의 변에 접하고, 상기 메인 표시 영역에 대해 소정각도 구부러지는 제1 내지 제4 엣지 표시 영역을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 신호 배선은 상기 화소에 스캔 신호를 인가하는 스캔 라인일 수 있다. 상기 로드 매칭부는 상기 신호 배선과 중첩하게 배치되는 로드 매칭 전극을 포함하고, 상기 신호 배선 및 상기 로드 매칭 전극에 의해 형성되는 기생 커패시턴스에 의해 상기 신호 배선에 상기 로드(load)를 제공할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 기판 상에 배치되고 상기 로드 매칭 전극과 하부 차폐 전극을 포함하는 하부 도전층, 상기 하부 도전층 상에 배치되는 하부 절연층, 상기 하부 절연층 상에 배치되고, 상기 하부 차폐 전극과 중첩하는 박막 트랜지스터의 액티브 패턴, 상기 액티브 패턴 상에 배치되는 게이트 절연층, 및 상기 게이트 절연층 상에 배치되는 상기 박막 트랜지스터의 게이트 전극 및 상기 스캔 라인을 포함하는 게이트 도전층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 기판 상에 배치되는 박막 트랜지스터의 액티브 패턴, 상기 액티브 패턴 상에 배치되는 게이트 절연층, 상기 게이트 절연층 상에 배치되는 상기 박막 트랜지스터의 게이트 전극 및 상기 스캔 라인을 포함하는 게이트 도전층, 상기 게이트 도전층 상에 배치되는 층간 절연층, 및 상기 층간 절연층 상에 배치되고 상기 액티브 패턴과 전기적으로 연결되는 소스 및 드레인 전극과 상기 로드 매칭 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 로드 매칭부는 상기 신호 배선에 전기적으로 연결되는 더미 화소일 수 있다.
본 발명의 일 실시예에 있어서, 상기 로드 매칭부는 상기 신호 배선이 지그재그로 배열되어 배선 저항이 증가된 부분일 수 있다.
본 발명의 일 실시예에 있어서, 상기 신호 배선은 위치에 따라 제1 두께 및 상기 제1 두께 보다 얇은 제2 두께를 가질 수 있다. 상기 로드 매칭부는 상기 신호 배선의 상기 제2 두께를 갖는 부분일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 개구 주변 영역을 통과하지 않는 제2 신호 배선을 더 포함할 수 있다. 상기 제2 신호 배선과 상기 로드 매칭부는 서로 이격될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 개구 주변 영역을 통과하지 않는 제2 신호 배선을 더 포함할 수 있다. 상기 제1 신호 배선에는 제1 출력 버퍼를 포함하는 제1 게이트 회로가 전기적으로 연결될 수 있다. 상기 제2 신호 배선에는 제2 출력 버퍼를 포함하는 제2 게이트 회로가 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 출력 버퍼의 크기는 상기 제1 출력 버퍼의 크기 보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 출력 버퍼는 더블 게이트 트랜지스터를 포함할 수 있다. 상기 제1 출력 버퍼는 싱글 게이트 트랜지스터를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 개구 영역에는 상기 기판을 관통하는 제1 홀(hole)이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판은 상기 제1 개구 영역과 이격되는 제2 개구 영역 및 상기 제2 개구 영역을 둘러싸는 비표시 영역인 제2 개구 주변 영역을 더 포함할 수 있다. 상기 제1 신호 배선은 상기 제2 개구 주변 영역을 통과할 수 있다. 상기 표시 장치는 상기 제2 개구 주변 영역에 배치되고, 상기 제1 신호 배선에 로드(load)를 제공하는 제2 로드 매칭부를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판은 상기 제1 개구 영역과 이격되는 제2 개구 영역을 더 포함할 수 있다. 상기 제1 개구 주변 영역이 상기 제1 및 제2 개구들을 둘러쌀 수 있다.
본 발명의 일 실시예에 있어서, 상기 메인 표시 영역은 상기 제1 방향의 길이가 상기 제2 방향이 길이보다 길고, 상기 제1 개구 영역은 상기 메인 표시 영역의 상기 제2 방향으로 연장되는 장변에 인접하여 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 엣지 표시 영역 내에 상기 제1 개구 영역이 형성되고, 상기 제1 개구 영역 및 상기 제2 개구 주변 영역의 상기 기판은 구부러지지 않고 평평할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 개구 영역은 상기 메인 표시 영역의 가장자리에 형성되어, 상기 제1 개구 주변 영역은 상기 제1 개구 영역의 일부만 감쌀 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 기판 상에 배치되고, 하부 차광 패턴 및 하부 차폐 전극을 포함하는 하부 도전층, 상기 하부 도전층 상에 배치되는 하부 절연층, 상기 하부 절연층 상에 배치되고, 상기 하부 차폐 전극과 중첩하는 박막 트랜지스터의 액티브 패턴, 상기 기판 상에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결되는 발광 구조물, 상기 기판 상에 배치되는 커버 윈도우, 상기 표시 기판과 상기 커버 윈도우 사이에 배치되고, 상기 개구 주변 영역과 중첩하게 배치되는 차광 부재, 및 상기 개구 영역과 중첩하게 배치되는 광학 모듈을 더 포함할 수 있다. 상기 하부 차광 패턴은 상기 개구 주변 영역과 중첩하게 배치될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 광을 투과하는 제1 개구 영역, 상기 제1 개구 영역을 둘러싸는 비표시 영역인 제1 개구 주변 영역, 및 상기 제1 개구 주변 영역을 둘러싸고 복수의 화소들이 배치되고 영상이 표시되는 메인 표시 영역을 포함하는 기판, 및 상기 화소에 전기적으로 연결되고 상기 제1 개구 주변 영역을 통과하는 제1 신호 배선을 포함한다. 상기 메인 표시 영역은 제1 방향 및 상기 제1 방향과 수직한 제2 방향을 따라 형성되는 평면 상에 배치되는 사각형 형상이다. 상기 기판은 메인 표시 영역의 각각의 변에 접하고, 상기 메인 표시 영역에 대해 소정각도 구부러지는 제1 내지 제4 엣지 표시 영역을 포함한다.
본 발명의 실시예들에 따른 표시 장치는 광을 투과하는 제1 개구 영역, 상기 제1 개구 영역을 둘러싸는 비표시 영역인 제1 개구 주변 영역, 및 상기 제1 개구 주변 영역을 둘러싸고 복수의 화소들이 배치되고 영상이 표시되는 메인 표시 영역을 포함하는 기판, 상기 화소에 전기적으로 연결되고 상기 제1 개구 주변 영역을 통과하는 제1 신호 배선, 및 상기 제1 개구 주변 영역에 배치되고, 상기 제1 신호 배선에 로드(load)를 제공하는 로드 매칭부를 포함한다. 상기 표시 장치는 광학 모듈이 위치하기 위한 상기 개구 영역 및 상기 메인 표시 영역의 가장자리 부분에 배치되는 엣지 표시 영역을 포함하고, 상기 로드 매칭부가 상기 개구 영역을 둘러싸는 개구 주변 영역에 배치됨으로써, 표시 영역을 확대 하면서도, 표시 품질을 향상시킬 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다.
도 3은 도 1의 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 단면도이다.
도 6는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 단면도이다.
도 7는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 9는 도 8의 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 11는 도 10의 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다.
도 12a는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다.
도 12b는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다.
도 12c는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 14는 도 13의 표시 장치의 제1 및 제2 개구 영역(H1, H2)의 주변을 상세히 나타낸 평면도이다.
도 15은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 16는 도 15의 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다.
도 17은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 18은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 19는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 20은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 21a는 도 20의 I-I'선을 따라 절단한 단면도이다.
도 21b는 도 20의 II-II'선을 따라 절단한 단면도이다.
도 22는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 23는 도 22의 I-I'선을 따라 절단한 단면도이다.
도 24은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 25는 본 발명의 일 실시예에 따른 표시 장치의 밝기 변동들을 최소화하는 것을 돕기 위해 어떻게 게이트 라인 로딩이 디스플레이 내의 행 위치의 함수로서 조정될 수 있는지를 도시하는 그래프이다.
도 26은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 27a는 도 26의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 27b는 도 26의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다.
도 1 및 2를 참조하면, 상기 표시 장치는 메인 표시 영역(MDA), 제1 엣지 표시 영역(EDA1), 제2 엣지 표시 영역(EDA2), 제3 엣지 표시 영역(EDA3) 및 제4 엣지 표시 영역(EDA4)을 포함하는 기판을 포함할 수 있다. 도시하지 않았으나 상기 표시 장치의 가장자리를 따라서 영상이 표시 되지 않는 비표시 영역인 주변 영역이 형성될 수 있다.
상기 메인 표시 영역(MDA) 및 상기 제1 내지 제4 엣지 표시 영역들(EDA1 내지 EDA4)에는 복수의 화소(PX)들이 배치되어 영상이 표시될 수 있으며, 상기 메인 표시 영역(MDA)은 제1 방향(D1) 및 상기 제1 방향(D1)에 수직한 제2 방향(D2)이 이루는 평면 상에 상기 제2 방향(D2)이 긴 직사각형 형태를 가질 수 있다. 한편, 상기 메인 표시 영역(MDA)의 모서리 부분은 라운드된 형상을 가질 수 있다.
상기 제1 엣지 표시 영역(EDA1)은 상기 메인 표시 영역(MDA)이 배치되는 평면에 대해 소정각도 경사지도록, 상기 메인 표시 영역(MDA)과 상기 제1 엣지 표시 영역(EDA1)의 경계가 구부러질 수 있다. 상기 제2 내지 제4 엣지 표시 영역(EDA2 내지 EDA4)도 상기 제1 엣지 표시 영역(EDA1)과 유사하게 상기 메인 표시 영역(MDA)에 대해 소정각도 경사질 수 있으며, 이에 따라 4면 엣지 디스플레이가 구현될 수 있다.
상기 메인 표시 영역(MDA)은 광학 모듈을 설치하기 위한 개구 영역(H) 및 상기 개구 영역(H)을 둘러싸는 비표시 영역인 개구 주변 영역(HPA)을 포함할 수 있다. 상기 기판의 상기 개구 영역(H)은 광을 투과할 수 있으며, 예를들면, 상기 개구 영역(H)에는 상기 기판을 관통하는 원형의 홀(hole)이 형성되거나, 투명창이 형성될 수 있다.
상기 광학 모듈(미도시)은 상기 개구 영역(H) 내에 또는 상기 개구 영역(H)에 중첩하게 배치될 수 있다. 예를 들면, 상기 광학 모듈은 사물의 이미지를 촬영(또는 인식)할 수 있는 카메라 모듈, 사용자의 얼굴을 감지하기 위한 얼굴 인식 센서 모듈, 사용자의 눈동자를 감지하기 위한 동공 인식 센서 모듈, 상기 표시 장치의 움직임을 판단하는 가속도 센서 모듈 및 지자기 센서 모듈, 상기 표시 장치 앞의 근접 여부를 감지하기 위한 근접 센서 모듈 및 적외선 센서 모듈, 주머니 혹은 가방에 방치될 때 밝기의 정도를 측정하기 위한 조도 센서 모듈 등을 포함할 수 있다.
상기 표시 장치는 상기 화소에 전기적으로 연결되는 신호 배선 및 상기 개구 주변 영역(HPA)에 배치되는 로드 매칭부(LMP)를 더 포함할 수 있다.
상기 신호 배선은 상기 화소(PX)들에 전기적으로 연결되어 스캔 신호를 인가하는 복수의 스캔 라인들을 포함할 수 있다. 예를 들면, 상기 신호 배선은 제1 스캔 라인(SLa), 제2 스캔 라인(SLb), 제3 스캔 라인(SLc)을 포함할 수 있다. 상기 제1 내지 제3 스캔 라인들(SLa 내지 SLc)은 상기 제1 방향(D1)으로 연장되고, 상기 제2 방향(D2)으로 배열될 수 있다.
여기서, 상기 제1 스캔 라인(SLa) 및 상기 제3 스캔 라인(SLc)은 상기 개구 주변 영역(HPA)을 통과하지 않고, 상기 제2 스캔 라인(SLb)은 상기 개구 주변 영역(HPA)을 통과하도록 배치될 수 있다. 즉, 상기 제2 스캔 라인(SLb)의 일부는 상기 개구 주변 영역(HPA) 내에 배치될 수 있다.
상기 화소들(PX)은 서로 균일한 간격으로 균일하게 배치되고, 상기 제2 스캔 라인(SLb)은 비표시 영역인 상기 개구 주변 영역(HPA)을 통과하므로, 상기 제1 또는 제2 스캔 라인(SLa, SLc)에 비해, 연결되는 화소(PX)의 개수가 더 적다. 이에 따라, 상기 제2 스캔 라인(SLb)에 연결되는 상기 화소(PX)들에는 상기 제1 또는 제2 스캔 라인(SLa, SLc)에 비해 적은 게이트 로딩(gate loading)이 발생하며, 추가적인 로드(load)를 제공할 필요가 있다.
상기 로드 매칭부(LMP)는 후술하는 실시예들에 나타나듯이 상기 제2 스캔 라인(SLb)과 로딩 커패시터를 형성하는 로드 매칭 전극, 상기 제2 스캔 라인(SLb)의 배선의 폭이 좁은 부분, 상기 제2 스캔 라인(SLb)의 배선이 지그 재그 형식으로 굴곡져 배선 길이가 늘어는 부분, 더미 화소 등이 될 수 있다. 본 실시예에서는 상기 로드 매칭부(LMP)는 하부 도전층으로 형성된 로드 매칭 전극(LMP)인 경우를 도시하고 있다. (도 2 및 도 3 참조)
이에 따라, 상기 제1 내지 제3 스캔 라인들(SLa 내지 SLc)에 연결되는 상기 화소(PX)들에 대해 유사한 게이트 로딩(gate loading) 특성을 갖게되므로, 상기 개구 영역(H)의 존재에 의한 표시 품질 저하를 최소화 하여, 상기 표시 장치의 표시 품질을 향상시킬 수 있다.
도 3은 도 1의 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 단면도이다.
도 1 내지 3을 참조하면, 상기 표시 장치는 기판(100), 버퍼층(110), 하부 도전층, 하부 절연층(120), 액티브 패턴(ACT), 제1 게이트 절연층(130), 제1 게이트 도전층, 제2 게이트 절연층(140), 제2 게이트 도전층, 층간 절연층(150), 데이터 도전층, 비아 절연층(160), 화소 정의막(PDL), 발광 구조물(180), 박막 봉지층(190) 및 오버 코팅층(OC)을 포함할 수 있다.
상기 기판(100)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 상기 기판(100)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 상기 기판(100)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 상기 기판(100)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 예를 들면, 상기 기판(100)은 제1 폴리이미드 층(101), 상기 제1 폴리이미드 층(101) 상에 배치되는 제1 배리어층(102), 상기 제1 배리어 층(102) 상에 배치되는 제2 폴리이미드 층(103), 상기 제2 폴리이미드 층(103) 상에 배치되는 제2 배리어 층(104)을 포함할 수 있다.
상기 버퍼층(210)은 상기 베이스 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 상기 액티브 패턴(ACT)으로 확산되는 현상을 방지할 수 있으며, 상기 액티브 패턴(ACT)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 패턴(ACT)을 수득하게 할 수 있다.
상기 하부 도전층은 상기 버퍼층(110) 상에 배치될 수 있다. 상기 하부 도전층은 하부 차폐 전극(SHE) 및 상기 로드 매칭 전극(LMP)을 포함할 수 있다.
상기 하부 차폐 전극(SHE) 은 상기 액티브 패턴(ACT)과 중첩하게 배치되어, 박막 트랜지스터(TFT)를 이루는 상기 액티브 패턴(ACT)의 전기적 특성이 저하되는 것을 방지하는 보호층으로서 작용할 수 있다. 예를 들면, 상기 표시 장치(100)의 제조 공정에서 플렉서블 기판인 상기 기판(100)의 하부에서 유입되는 레이저 또는 수분으로부터 상기 박막 트랜지스터(TFT)를 보호할 수 있다. 구체적으로, 상기 하부 차폐 전극(SHE)은 상기 기판(100)의 하부에서 조사되는 레이저가 상기 박막 트랜지스터(TFT)의 상기 액티브 패턴(ACT)에 유입되어 상기 박막 트랜지스터(TFT)의 문턱 전압이 변동되는 것을 최소화할 수 있다. 상기 하부 도전층은 광 투과율이 낮은 금속으로 이루어질 수 있다. 예를 들면, 상기 하부 도전층은 몰리브덴(Mo)을 포함할 수 있다.
상기 로드 매칭 전극(LMP)은 상기 제2 스캔 라인(SLb)과 상기 개구 주변 영역(HPA)에서 서로 중첩하게 배치될 수 있다. 이에 따라 상기 로드 매칭 전극(LMP)과 상기 제2 스캔 라인(SLb) 사이에 로딩 커패시턴스가 형성될 수 있다. 상기 로드 매칭 전극(LMP)은 플로팅 전극이거나, 일정한 전압이 인가될 수 있다. 예를 들면, 전원 전압(ELVDD, ELVSS 등)이 인가될 수 있다.
상기 로드 매칭 전극(LMP)은 평면상에서 상기 개구 주변 영역(HPA)을 따라 형성될 수 있다.
상기 하부 절연층(120)은 상기 하부 도전층이 배치된 상기 버퍼층(110) 상에 배치될 수 있다. 상기 하부 절연층(120)은 상기 기판(110)으로부터 금속 원자들이나 불순물들이 상기 액티브 패턴(ACT)으로 확산되는 현상을 방지할 수 있으며, 상기 액티브 패턴(ACT)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 패턴(ACT)을 수득하게 할 수 있다.
박막 트랜지스터(TFT)의 상기 액티브 패턴(ACT)이 상기 버퍼층(110) 상에 배치될 수 있다. 상기 액티브 패턴(ACT)은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 상기 액티브 패턴(ACT)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 상기 액티브 패턴(ACT)은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다.
상기 제1 게이트 절연층(120)은 상기 버퍼층(110) 상에 배치될 수 있다. 상기 제1 절연층(120)은 상기 버퍼층(110) 상에서 상기 액티브 패턴(ACT)을 덮으며, 상기 액티브 패턴(ACT)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 상기 제1 게이트 절연층(120)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 상기 제1 게이트 절연층(120)은 복수의 층으로 형성될 수 있다.
상기 제1 게이트 절연층(130)은 상기 하부 절연층(120) 상에 배치될 수 있다. 상기 제1 게이트 절연층(120)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 상기 제1 게이트 절연층(120)은 복수의 층으로 형성될 수 있다.
도면 상에는 상기 제1 게이트 절연층(130)은 상기 액티브 패턴(ACT)을 충분히 덮어, 상기 액티브 패턴(ACT) 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 갖는 것으로 도시되어 있으나, 이에 한정되지 않는다. 상기 제1 게이트 절연층(130)은 상기 하부 절연층(120) 상에서 상기 액티브 패턴(ACT)을 덮으며, 상기 액티브 패턴(ACT)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다.
상기 제1 게이트 도전층은 상기 제1 게이트 절연층(130) 상에 배치될 수 있다. 상기 제1 게이트 도전층은 상기 박막 트랜지스터(TFT)의 게이트 전극(GE) 및 스캔 라인들을 포함할 수 있다. 예를 들면, 상기 제1 게이트 도전층은 상기 제2 스캔 라인(SLb)을 포함할 수 있다. 상기 게이트 전극(GE)은 상기 액티브 패턴(ACT)과 중첩할 수 있다. 상기 제1 게이트 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제2 게이트 절연층(140)은 상기 제1 게이트 도전층이 배치된 상기 제1 게이트 절연층(120) 상에 배치될 수 있다. 상기 제2 게이트 절연층(140)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 상기 제2 게이트 절연층(140)은 복수의 층으로 형성될 수 있다.
도면 상에는 상기 제2 게이트 절연층(140)은 상기 제1 게이트 도전층을 충분히 덮어, 상기 제1 게이트 도전층의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 갖는 것으로 도시되어 있으나, 이에 한정되지 않는다. 상기 제2 게이트 절연층(140)은 상기 제1 게이트 절연층(130)상에서 상기 제1 게이트 도전층을 덮으며, 상기 게이트 도전층의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다.
상기 제2 게이트 도전층은 상기 제2 게이트 절연층(140) 상에 배치될 수 있다. 상기 제2 게이트 도전층은 상기 게이트 전극(GE)과 중첩하여 스토리지 커패시터를 형성하는 전극(GAT2) 및 상기 스캔 라인들을 포함할 수 있다. 예를 들면, 상기 제2 게이트 도전층은 상기 제2 스캔 라인(SLb)과 인접하는 스캔 라인(SL)을 포함할 수 있다. 상기 제2 게이트 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 층간 절연층(150)은 상기 제2 게이트 도전층이 배치된 상기 제2 게이트 절연층(140) 상에 배치될 수 있다. 예를 들면, 상기 층간 절연층(150)은 상기 제2 게이트 절연층(140) 상에서 상기 제2 게이트 도전층을 충분히 덮을 수 있으며, 상기 제2 게이트 도전층의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 상기 층간 절연층(150)은 상기 제2 게이트 절연층(140) 상에서 상기 제2 게이트 도전층을 덮으며, 상기 제2 게이트 도전층의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 상기 층간 절연층(150)은 복수의 층으로 형성될 수 있다.
상기 데이터 도전층은 상기 층간 절연층(150) 상에 배치될 수 있다. 상기 제1 데이터 도전층은 상기 제1 게이트 절연층(130), 상기 제2 게이트 절연층(140), 상기 층간 절연층(150)을 통해 형성되는 콘택홀을 통해 상기 액티브 패턴(ACT)과 연결되는 상기 박막 트랜지스터(TFT)의 소스 및 드레인 전극들(SE, DE) 및 데이터 라인 등을 포함할 수 있다. 상기 데이터 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 비아 절연층(160)은 상기 데이터 도전층이 배치된 상기 층간 절연층(150) 상에 배치될 수 있다. 상기 비아 절연층(160)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 비아 절연층(160)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 비아 절연층(160) 실리콘 화합물, 금속, 금속 산화물 등의 무기 물질을 사용하여 형성될 수도 있다.
상기 발광 구조물(180)은 제1 전극(181), 발광층(182) 및 제2 전극(183)을 포함할 수 있다.
상기 제1 전극(181)은 상기 비아 절연층(160) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제1 전극(181)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 전극(181)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 전극(181)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 화소 정의막(PDL)은 상기 제1 전극(181)이 배치된 상기 제6 절연층(170) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(PDL)을 식각하여 상기 제1 전극(181)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(PDL)의 개구에 의해 상기 표시 장치의 표시 영역과 비표시 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(PDL)의 개구가 위치하는 부분이 상기 표시 영역에 해당될 수 있으며, 상기 비표시 영역은 상기 화소 정의막(PDL)의 개구에 인접하는 부분에 해당될 수 있다.
상기 발광층(182)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 전극(181)상에 배치될 수 있다. 또한, 상기 발광층(182)은 상기 화소 정의막(PDL)의 상기 개구의 측벽 상으로 연장될 수 있다. 예시적인 실시예들에 있어서, 상기 발광층(182)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 다른 실시예에서, 상기 유기 발광층을 제외하고, 상기 정공 주입층, 상기 정공 수송층, 상기 전자 수송층 및 상기 전자 주입층 등은 복수의 화소들에 대응되도록 공통적으로 형성될 수 있다. 상기 발광층(182)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광층(182)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 발광 구조물들은 복수의 화소들에 대응되도록 공통적으로 형성되고, 상기 컬러 필터층에 의해 각각의 화소들이 구분될 수 있다.
상기 제2 전극(183)은 상기 화소 정의막(PDL) 및 상기 발광층(182) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제2 전극(183)은 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(183)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(183)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 메인 표시 영역(MDA) 내에 상기 박막 트랜지스터(TFT)를 포함하는 화소 회로 및 상기 발광 구조물(180)은 영상을 표시 하기 위한 하나의 화소(PX)에 대응할 수 있다.
한편, 상기 개구 주변 영역(HPA) 내에는 평면 상에서 상기 개구 영역(H)을 둘러싸는 댐(DAM)이 형성될 수 있다. 상기 댐(DAM)은 상기 박막 봉지층(190)의 유기층(192)의 형성 위치를 제어하여 유기물 엣지 테일(edge tail) 형성을 방지할 수 있다. 상기 댐(DAM)은 상기 비아 절연층(160) 및 상기 화소 정의막(PDL)과 같은 층을 이용하여 형성할 수 있다.
상기 박막 봉지층(190)은 상기 제2 전극(183) 상에 배치될 수 있다. 상기 박막 봉지층(TFE)은 외부의 습기 및 산소의 침투를 방지할 수 있다. 상기 박막 봉지층(TFE)은 적어도 하나의 유기층과 적어도 하나의 무기층을 구비할 수 있다. 적어도 하나의 유기층과 적어도 하나의 무기층은 서로 교번적으로 적층될 수 있다. 예를 들면, 상기 박막 봉지층(TFE)은 제1 무기층(191), 제2 무기층(193) 및 상기 제1 무기층(191)과 상기 제2 무기층(193) 사이의 유기층(192)을 포함할 수 있으나, 이에 제한되지 않는다. 다른 실시예에 있어서, 상기 박막 봉지층 대신 외기 및 수분이 상기 표시 장치 내부로 침투하는 것을 차단하기 위한 밀봉기판이 제공될 수 있다.
상기 오버 코팅층(OC)은 상기 제2 무기층(193) 상에 상기 표시 장치의 전체적인 높이를 보상하기 위해 상기 개구 주변 영역(HPA)에 형성될 수 있다.
한편, 상기 개구 주변 영영(HPA)에는 상기 기판(100) 상에 평면상에서 상기 개구 영역(H)을 둘러싸는 그루브(TC)가 형성될 수 있다. 상기 박막 봉징층(190)의 상기 제1 및 제2 무기층(191, 192)은 우수한 스텝 커버리지(step coverage)를 갖도록 형성되는 경우, 상기 그루브(TC)의 측면을 따라 형성된다. 이 경우, 상기 제1 및 제2 무기층(191, 192)을 통한 수분 및 산소의 유입 경로 및/또는 크랙의 전파 경로를 길게 확보할 수 있으며, 이에 따라, 상기 개구 영역(H)과 인접한 영역에서 수분, 산소, 크랙이 상기 제1 및 제2 무기층(191, 193)을 따라 내부 소자로 유입되는 시간을 길게 확보하여, 신뢰성 및 안정성을 향상된 표시 장치를 제공할 수 있다.
본 실시예에 따르면, 상기 표시 장치는 상기 개구 주변 영역 내에 상기 로드 매칭부를 포함하므로, 상기 개구 영역(H)에 의한 게이트 로딩(gate loading) 편차를 보상할 수 있다. 또한, 상기 로드 매칭부는 상기 개구 주변 영역(HPA) 내에 상기 하부 도전 층으로 형성된 상기 로드 매칭 전극(LMP)으로 형성되어, 비표시 영역인 상기 개구 주변 영역(HPA)의 크기를 줄일 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 단면도이다.
도 4를 참조하면, 상기 표시 장치는 개구 주변 영역(HPA)에 댐 및 기판(100) 상에 형성되는 그루브 대신 격벽(BH)이 형성되는 것을 제외하고 도 1내지 3의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
박막 봉지층(190)의 유기층(191)은 패턴되어, 격벽(BH)과 중첩되지 않도록 패턴될 수 있다.
상기 박막 봉지층(190)의 제1 및 제2 무기층(191, 193)은 상기 격벽(BH)에 의해 분리되지 않을 수 있다. 상기 제1 및 제2 무기층(191, 193)이 우수한 스텝 커버리지(step coverage)를 갖도록 형성되는 경우, 상기 제1 및 제2 무기층(191, 193)은 격벽(BH)의 테이퍼 면을 따라 형성된다. 이 경우, 본 발명에 의한 유기발광 다이오드 표시장치는 격벽(BH)을 형성함으로써 상기 제1 및 제2 무기층(191, 193)을 통한 수분 및 산소의 유입 경로 및/또는 크랙의 전파 경로를 길게 확보할 수 있으며, 이에 따라, 상기 개구 영역(H)과 인접한 영역에서 수분, 산소, 크랙이 상기 제1 및 제2 무기층(191, 193)을 따라 내부 소자로 유입되는 시간을 길게 확보하여, 신뢰성 및 안정성을 향상된 표시 장치를 제공할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 단면도이다.
상기 표시 장치는 개구 주변 영역(HPA)에 댐 및 기판(100) 상에 형성되는 그루브 대신 격벽(BH)이 형성되는 것을 제외하고 도 1내지 3의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
하부 절연층(120), 제1 게이트 절연층(130), 제2 게이트 절연층(140), 층간 절연층(150), 비아 절연층(160) 및 화소 정의막(PDL)은 상기 개구 주변 영역(HPA)까지 연장되어 형성될 수 있다. 상기 격벽(BH)은 상기 개구 주변 영역(HPA)까지 연장되어 형성되는 층들을 분리시킬 수 있도록, 그 층들의 높이보다 높은 단차를 갖도록 형성된다. 예를 들어, 상기 격벽(BH)은 박막 봉지층(190)의 제1 및 제2 무기층(191, 193)을 분리 시킬 수 있도록, 상기 제1 및 제2 무기층(191, 193)이 적층된 높이보다 높게 형성된다. 이에 따라, 상기 개구 영역(H)과 인접한 상기 개구 주변 영역(HPA)에서 상기 제1 및 제2 무기층(191, 193)을 따라 수분 및 산소가 유입되거나 크랙이 전파되는 것을 미연에 차단함으로써, 상기 표시 장치의 신뢰성 및 안정성을 향상시킬 수 있다. 이때, 상기 격벽(BH)은 스페이서 역할을 할 수 있다. 스페이서는 마스크가 다른 적층물에 직접 닿지 않도록 간격을 유지시켜주는 역할을 한다.
도 6는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 단면도이다.
도 6을 참조하면, 상기 표시 장치는 개구 주변 영역(HPA)에 댐으로부터 개구 영역(H) 사이의 구조물들을 제외하고 도 1 내지 3의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
도 7는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 단면도이다.
도 7을 참조하면, 상기 표시 장치는 로드 매칭 전극(LMP)이 하부 도전층 대신 데이터 도전층에 포함되는 것을 제외하고 도 1 내지 3의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
한편, 상기 로드 매칭 전극(LMP)는 제1 게이트 도전층을 제외한 다른 도전층을 이용하여 형성될 수 도 있다. 예를 들면, 상기 로드 매칭 전극(LMP)은 제2 게이트 도전층을 이용하여 형성될 수도 있을 것이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 9는 도 8의 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다.
도 8 및 9를 참조하면, 상기 표시 장치는 표시 영역(DA), 상기 표시 영역(DA)을 둘러싸는 비표시 영역인 주변 영역(PA)을 포함하는 기판을 포함할 수 있다.
상기 표시 영역(DA)에는 복수의 화소(PX)들이 배치되어 영상이 표시될 수 있으며, 상기 메인 표시 영역(MDA)은 제1 방향(D1) 및 상기 제1 방향(D1)에 수직한 제2 방향(D2)이 이루는 평면 상에 상기 제2 방향(D2)이 긴 직사각형 형태를 가질 수 있다.
상기 표시 영역(DA)은 광학 모듈을 설치하기 위한 개구 영역(H) 및 상기 개구 영역(H)을 둘러싸는 비표시 영역인 개구 주변 영역(HPA)을 포함할 수 있다. 상기 기판의 상기 개구 영역(H)은 광을 투과할 수 있으며, 예를들면, 상기 개구 영역(H)에는 상기 기판을 관통하는 원형의 홀(hole)이 형성되거나, 투명창이 형성될 수 있다.
상기 광학 모듈(미도시)은 도 1 내지 3에서 설명한 광학 모듈과 실질적으로 동일하므로, 반복되는 설명은 생략한다.
상기 표시 장치는 상기 화소에 전기적으로 연결되는 신호 배선 및 상기 개구 주변 영역(HPA)에 배치되는 로드 매칭부(LMP)를 더 포함할 수 있다.
상기 신호 배선은 상기 화소(PX)들에 전기적으로 연결되어 스캔 신호를 인가하는 복수의 스캔 라인들을 포함할 수 있다. 예를 들면, 상기 신호 배선은 제1 스캔 라인(SLa), 제2 스캔 라인(SLb), 제3 스캔 라인(SLc)을 포함할 수 있다.
상기 로드 매칭부(LMP)는 다른 실시예들에 나타나듯이 상기 제2 스캔 라인(SLb)과 로딩 커패시터를 형성하는 로드 매칭 전극, 상기 제2 스캔 라인(SLb)의 배선의 폭이 좁은 부분, 상기 제2 스캔 라인(SLb)의 배선이 지그 재그 형식으로 굴곡져 배선 길이가 늘어는 부분, 더미 화소 등이 될 수 있다.
상기 신호 배선 및 상기 로드 매칭부(LMP)는 도 1 내지 3에서 설명한 신호 배선과 로드 매칭부와 실질적으로 동일하므로, 반복되는 설명은 생략한다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 11는 도 10의 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다.
도 10 및 11을 참조하면, 상기 표시 장치는 메인 표시 영역(MDA), 제1 엣지 표시 영역(EDA1), 제2 엣지 표시 영역(EDA2), 제3 엣지 표시 영역(EDA3) 및 제4 엣지 표시 영역(EDA4)을 포함하는 기판을 포함할 수 있다. 도시하지 않았으나 상기 표시 장치의 가장자리를 따라서 영상이 표시 되지 않는 비표시 영역인 주변 영역이 형성될 수 있다.
상기 메인 표시 영역(MDA) 및 상기 제1 내지 제4 엣지 표시 영역들(EDA1 내지 EDA4)은 도 1 내지 3의 메인 표시 영역 및 제1 내지 제4 엣지 표시 영역들과 실질적으로 동일하므로 반복되는 설명은 생략한다.
상기 메인 표시 영역(MDA)은 광학 모듈을 설치하기 위한 개구 영역(H) 및 상기 개구 영역(H)을 둘러싸는 비표시 영역인 개구 주변 영역(HPA)을 포함할 수 있다. 상기 기판의 상기 개구 영역(H)은 광을 투과할 수 있으며, 예를들면, 상기 개구 영역(H)에는 상기 기판을 관통하는 원형의 홀(hole)이 형성되거나, 투명창이 형성될 수 있다.
상기 광학 모듈(미도시)은 도 1 내지 3에서 설명한 광학 모듈과 실질적으로 동일하므로, 반복되는 설명은 생략한다.
상기 표시 장치는 상기 화소에 전기적으로 연결되는 신호 배선 및 상기 개구 주변 영역(HPA)에 배치되는 로드 매칭부(LMP)를 더 포함할 수 있다.
상기 신호 배선은 상기 화소(PX)들에 전기적으로 연결되어 스캔 신호를 인가하는 복수의 스캔 라인들을 포함할 수 있다. 예를 들면, 상기 신호 배선은 제1 스캔 라인(SLa), 제2 스캔 라인(SLb), 제3 스캔 라인(SLc)을 포함할 수 있다. 상기 제1 내지 제3 스캔 라인들(SLa 내지 SLc)은 상기 제1 방향(D1)으로 연장되고, 상기 제2 방향(D2)으로 배열될 수 있다.
여기서, 상기 제1 스캔 라인(SLa) 및 상기 제3 스캔 라인(SLc)은 상기 개구 주변 영역(HPA)을 통과하지 않고, 상기 제2 스캔 라인(SLb)은 상기 개구 주변 영역(HPA)을 통과하도록 배치될 수 있다. 즉, 상기 제2 스캔 라인(SLb)의 일부는 상기 개구 주변 영역(HPA) 내에 배치될 수 있다.
상기 제2 스캔 라인(SLb)은 상기 개구 주변 영역(HPA)을 복수회 둘러싸도록 배치될 수 있다. 이에 따라 상기 제2 스캔 라인(SLb)은 상기 제1 스캔 라인(SLa) 또는 상기 제3 스캔 라인(SLc)보다 긴 길이를 가질 수 있다. 다른 실시예에 따르면, 상기 표시 장치는 상기 개구 주변 영역(HPA)의 상기 제1 스캔 라인(SLb)과 중첩하게 배치되는 로드 매칭 전극을 더 포함할 수 있다.
도 12a는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다. 도 12b는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다. 도 12c는 본 발명의 일 실시예에 따른 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다.
도 12a 및 12b를 참조하면, 상기 표시 장치는 상기 개구 주변 영역(HPA)에서 상기 제2 스캔 라인(SLb)의 형상을 제외하도 도 11의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다. 도 11 내지 12b를 참조하면, 상기 제2 스캔 라인(SLb)은 상기 제1 및 제3 스캔 라인들(SLa, SLc) 보다 길게 형성되기 위해, 상기 개구 주변 영역(HPA) 내에서 다양한 형태로 구부러지도록 형성될 수 있다.
도 12c를 참조하면, 상기 표시 장치는 상기 개구 주변 영역(HPA)에서 상기 제2 스캔 라인(SLb)의 제2 폭(w2)이 표시 영역 내의 상기 제2 스캔 라인(SLb)의 제1 폭(w1) 또는 상기 제3 스캔 라인(SLc)의 제3 폭(w3) 보다 작은 것을 제외하고, 도 11의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 14는 도 13의 표시 장치의 제1 및 제2 개구 영역(H1, H2)의 주변을 상세히 나타낸 평면도이다.
도 13 및 14를 참조하면, 상기 표시 장치는 제1 개구 영역(H1), 제2 개구 영역(H2) 및 개구 주변 영역(HPA)을 제외하고 도 1 내지 3의 표시 장치와 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 생략한다.
메인 표시 영역(MDA)은 광학 모듈을 설치하기 위한 제1 개구 영역(H1), 상기 제1 개구 영역(H1)과 이격되는 제2 개구 영역(H2) 및 상기 제1 및 제2 개구 영역들(H1, H2)을 둘러싸는 비표시 영역인 개구 주변 영역(HPA)을 포함할 수 있다. 상기 기판의 상기 제1 및 제2 개구 영역(H1, H2)은 광을 투과할 수 있으며, 예를들면, 상기 제1 및 제2 개구 영역(H1, H2)에는 상기 기판을 관통하는 원형의 홀(hole)이 형성되거나, 투명창이 형성될 수 있다.
상기 광학 모듈(미도시)은 상기 제1 및 제2 개구 영역(H1, H2) 내에 또는 상기 제1 및 제2 개구 영역(H1, H2)에 중첩하게 배치될 수 있다. 예를 들면, 상기 광학 모듈은 사물의 이미지를 촬영(또는 인식)할 수 있는 카메라 모듈, 사용자의 얼굴을 감지하기 위한 얼굴 인식 센서 모듈, 사용자의 눈동자를 감지하기 위한 동공 인식 센서 모듈, 상기 표시 장치의 움직임을 판단하는 가속도 센서 모듈 및 지자기 센서 모듈, 상기 표시 장치 앞의 근접 여부를 감지하기 위한 근접 센서 모듈 및 적외선 센서 모듈, 주머니 혹은 가방에 방치될 때 밝기의 정도를 측정하기 위한 조도 센서 모듈 등을 포함할 수 있으며, 상기 제1 개구 영역(H1) 및 상기 제2 개구 영역(H2)에 서로 다른 광학 모듈이 배치될 수 있다.
상기 표시 장치는 상기 화소에 전기적으로 연결되는 신호 배선 및 상기 개구 주변 영역(HPA)에 배치되는 로드 매칭부(LMP)를 더 포함할 수 있다.
상기 신호 배선은 제1 스캔 라인(SLa), 제2 스캔 라인(SLb), 제3 스캔 라인(SLc)을 포함할 수 있다.
여기서, 상기 제1 스캔 라인(SLa) 및 상기 제3 스캔 라인(SLc)은 상기 개구 주변 영역(HPA)을 통과하지 않고, 상기 제2 스캔 라인(SLb)은 상기 개구 주변 영역(HPA)을 통과하도록 배치될 수 있다. 즉, 상기 제2 스캔 라인(SLb)의 일부는 상기 개구 주변 영역(HPA) 내에 배치될 수 있다.
상기 로드 매칭부(LMP)는 다른 실시예들에 나타나듯이 상기 제2 스캔 라인(SLb)과 로딩 커패시터를 형성하는 로드 매칭 전극, 상기 제2 스캔 라인(SLb)의 배선의 폭이 좁은 부분, 상기 제2 스캔 라인(SLb)의 배선이 지그 재그 형식으로 굴곡져 배선 길이가 늘어는 부분, 더미 화소 등이 될 수 있다. 본 실시예에서는 상기 로드 매칭부(LMP)는 하부 도전층으로 형성된 로드 매칭 전극(LMP) 및 상기 제2 스캔 라인(SLb)의 일부가 지그재그 형식으로 굴곡진 경우를 도시하고 있다. (도 3 참조)
도 15은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 16는 도 15의 표시 장치의 개구 영역(H)의 주변을 상세히 나타낸 평면도이다.
도 15 및 16을 참조하면, 상기 표시 장치는 로드 매칭부로 더미 화소(PX)가 형성되는 것을 제외하고 도 1 내지 3의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 개구 주변 영영(HPA)에는 제2 스캔 라인(SLb)과 전기적으로 연결되는 더미 화소(DPX)가 배치될 수 있다. 상기 더미 화소(DPX)는 영상을 표시 하기 위한 화소(PX)와 동일한 정도의 로드(load)를 상기 제2 스캔 라인(SLb)에 제공할 수 있는 구조로, 상기 화소(PX)와 동일한 화소 회로를 포함할 수 있다. 예를 들면, 상기 더미 화소(DPX)의 개수와 상기 제2 스캔 라인(SLb)에 연결되는 화소(PX)의 개수의 합은 상기 제1 또는 제3 스캔 라인(SLa, SLc)에 연결되는 화소(PX)의 개수와 동일하도록, 상기 더미 화소(DPX)가 배치될 수 있다.
도 17은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 17을 참조하면, 상기 표시 장치는 로드 매칭부 대신 게이트 회로의 버퍼의 출력을 이용하여 로드 편차를 보상하는 것을 제외하고 도 1 내지 3의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
제1 스캔 라인(SLa)에는 제1 출력 버퍼를 포함하는 제1 게이트 회로(GDa1, GDa2)가 전기적으로 연결될 수 있다. 제2 스캔 라인(SLb)에는 제2 출력 버퍼를 포함하는 제2 게이트 회로(GDb1, GDb2)가 전기적으로 연결될 수 있다. 제3 스캔 라인(SLc)에는 제3 출력 버퍼를 포함하는 제3 게이트 회로(GDc1, Gdc2)가 전기적으로 연결될 수 있다. 상기 제1 내지 제3 게이트 회로에서는 각각 제1 내지 제3 스캔 신호가 상기 제1 내지 제3 출력 버퍼를 통해 출력될 수 있다.
이때, 개구 주변 영역(HPA)을 통과하는 상기 제2 스캔 라인(SLb)에 연결되는 상기 제2 게이트 회로(GDb1, GDb2)의 상기 제2 출력 버퍼의 크기는, 상기 개구 주변 영역(HPA)을 통과하지 않는 상기 제1 또는 제3 스캔 라인(SLa, SLc)의 상기 제1 또는 제3 게이트 회로의 상기 제3 출력 버퍼의 크기보다 작을 수 있다. 즉, 상기 제1 또는 제3 출력 버퍼의 크기는 상기 제2 출력 버퍼의 크기 보다 클 수 있다. 예를 들면, 상기 제1 또는 제3 출력 버퍼의 크기는 약 120um의 폭을 갖는 경우, 상기 제2 출력 버퍼의 크기는 약 104um의 크기를 갖도록 할 수 있다.
이를 통해, 스캔 신호를 제공하는 게이트 회로들 간에 출력 차이를 제공할 수 있으며, 로딩 편차를 보상할 수 있다. 예를 들면, 상기 제1 내지 제3 출력 버퍼는 유기발광 다이오드의 발광 제어 신호를 출력하는 발광 제어 버퍼일 수 있다.
즉, 개구 영역(H)에 대응하는 신호 배선에는 버퍼 크기를 줄여 출력 차이를 발생시키고, 이에 따라, 상기 개구 영역(H)에 대응하지 않는 상대적으로 로드가 많은 신호 라인에 출력되는 신호를 증가시켜, 로드 편차에 의한 표시 품질 저하를 최소화 할 수 있다.
다른 실시예에 따르면, 출력 버퍼의 크기를 변경하는 대신, 상기 제2 출력 버퍼는 더블 게이트 트랜지스터를 포함하고, 상기 제1 출력 버퍼는 싱글 게이트 트랜지스터를 포함하도록 하여, 로드 편차를 보상할 수도 있다.
도 18은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 18을 참조하면, 상기 표시 장치는 개구 영역(HPA) 및 개구 주변 영역(HPA)이 형성된 위치를 제외하고, 도 1 내지 3의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 개구 영역(HPA) 및 상기 개구 주변 영역(HPA)은 메인 표시 영역의 장변에 인접하여 형성될 수 있다. 즉, 상기 메인 표시 영역(MDA)은 제1 방향(D1)의 길이가 제2 방향(D2)이 길이보다 길고, 상기 개구 영역(HPA) 및 상기 개구 주변 영역(HPA)은 상기 메인 표시 영역(MDA)의 상기 제2 방향(D2)으로 연장되는 장변에 인접하여 형성될 수 있다.
도 19는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 19를 참조하면, 상기 표시 장치는 개구 영역 및 개구 주변 영역을 제외하고, 도 1 내지 3의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 개구 영역은 서로 이격되어 배치되는 제1 개구 영역(H1), 제2 개구 영역(H2), 제3 개구 영역(H4) 및 제4 개구 영역(H4)을 포함할 수 있다. 상기 개구 주변 영역(HPA)는 상기 제1 내지 제4 개구 영역들(H1 내지 H4)을 둘러싸며, 대략적으로 직사각형 형상을 가질 수 있다. 상기 제1 내지 제4 개구 영역들(H1 내지 H4) 각각은 필요에 따라 사각형, 원형 등 다양한 형상을 가질 수 있으며, 이에 제한되지 않고, 다양한 변형이 가능하다.
도 20은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 21a는 도 20의 I-I'선을 따라 절단한 단면도이다. 도 21b는 도 20의 II-II'선을 따라 절단한 단면도이다.
도 20 내지 21b를 참조하면, 제1 엣지 표시 영역(EDA1) 내에 개구 영역(H) 및 개구 주변 영역(HPA)이 형성되고, 상기 개구 영역(H) 및 개구 주변 영역(HPA)의 상기 기판은 구부러지지 않고 평평할 수 있다. 이는 상기 개구 영역(H)에 광학 모듈이 배치될 수 있으며, 상기 기판이 구부러 지는 경우 반사광 등에 의해 상기 광학 모듈의 성능이 저하될 수 있기 때문이다.
한편, 상기 제1 엣지 표시 영역(EDA1)과 제2 내지 제3 엣지 표시 영역(EDA2, EDA3, EDA4)의 구부러진 정도는 서로 다를 수 있다. 예를 들면, 상기 제1 엣지 표시 영역(EDA1)이 메인 표시 영역(MDA)과 이루는 제1 각도(θ1)는 상기 제2 내지 제4 엣지 표시 영역(EDA2 내지 EDA4)이 상기 메인 표시 영역(MDA)과 이루는 제2 각도(θ2) 보다 작을 수 있다.
도 22는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 23는 도 22의 I-I'선을 따라 절단한 단면도이다.
도 22 및 23을 참조하면, 상기 표시 장치는 표시 패널(10), 상기 표시 패널(10) 상에 배치되는 커버 윈도우(WD), 상기 표시 패널(10)과 상기 커버 윈도우(WD) 사이에 배치되고, 개구 주변 영역(HPA)과 중첩하게 배치되는 차광 부재(BM), 및 개구 영역(H)과 중첩하게 배치되는 광학 모듈(30)을 포함할 수 있다. 여기서 상기 표시 패널(10)은 도 1 내지 3의 표시 장치와 실질적으로 동일할 수 있다. 상기 표시 장치는 상기 표시 패널(10) 하부에 배치되는 보호 시트(20)를 더 포함할 수 있다.
상기 표시 패널(10)의 하부 도전층(도 3에 대한 설명 참조)은 하부 차광 패턴(BML)을 더 포함할 수 있다. 상기 하부 차광 패턴(BML)은 상기 개구 주변 영역(HPA)과 중첩하게 배치되어, 상기 광학 모듈(30)과 상기 표시 패널(10), 상기 차광 부재(BM) 사이의 빛샘을 차단할 수 있다. 또한, 상기 하부 차광 패턴(BML)이 상기 개구 주변 영역(HPA)과 중첩하게 배치되어 빛샘을 방지하므로, 상기 보호 시트(20)의 상기 개구 주변 영역(HPA)에 대응하는 부분까지 제거 되어, 상기 광학 모듈(30)이 배치되는 공간을 확보할 수 있다. 이에 따라, 상기 광학 모듈(30)과 상기 표시 패널(10) 사이 공간을 최소화 할 수 있다.
도 24은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 24를 참조하면, 상기 표시 장치는 광학 모듈(CM)이 배치되는 공간인 개구 영역이 표시 영역의 모서리 부분에 형성되어, 상기 개구 영역이 홀 형태가 아닌 L컷(L-cut) 형태로 형성되어, 로드 매칭부(LMP)가 상기 개구 영역의 일부만 감싸도록 형성된 것을 제외하고 도 1 내지 3의 표시 장치와 실질적으로 동일하므로, 자세한 설명은 생략한다.
도 25는 본 발명의 일 실시예에 따른 표시 장치의 밝기 변동들을 최소화하는 것을 돕기 위해 어떻게 게이트 라인 로딩이 표시 장치 내의 행 위치의 함수로서 조정될 수 있는지를 도시하는 그래프이다.
도 25를 참조하면, 개구 영역 및 개구 주변 영역이 형성되어 동일하지 않은 길이들의 화소들(상이한 수의 픽셀들)의 행들을 갖는 표시 장치에서의 밝기 변동들을 줄이기 위한 본 발명의 실시예에 의한 효과가 도시되어 있다. 그래프 상에서 직선(90)은 어떠한 보충 로딩 구조체들도 없는 경우의 표시 장치에 대응한다. 상기 개구 주변 영역을 지나는 행(도 1의 SLb 참조)의 로딩의 양과 상기 개구 주변 영역을 지나지 않는 인접하는 행들(도 1의 SLa, SLc 참조)에서의 비교적 급격한 불연속(로딩 차이(DLM))이 있을 수 있다. 이 불연속은 픽셀들의 밝기의 눈에 띄는 변동을 초래할 수 있다.
이들과 같은 밝기 변동들은 본 발명의 실시예들에 따른 표시 장치의 로드 매칭부에 의한 추가 로드(라인 96) 또는 출력 버퍼들의 조절에 의해 개선될 수 있다. 이에 대한 자세한 설명은 중복되므로, 생략한다.
도 26은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 27a는 도 26의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 27b는 도 26의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 26 내지 도 27b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 상기 표시 장치(560)는 도 1의 표시 장치에 상응할 수 있다. 상기 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 11a에 도시된 바와 같이, 상기 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 11b에 도시된 바와 같이, 상기 전자 기기(500)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 상기 전자 기기(500)는 그에 한정되지 않는다. 예를 들어, 상기 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
상기 프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 상기 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 상기 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 상기 메모리 장치(520)는 상기 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 상기 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 상기 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 상기 파워 서플라이(550)는 상기 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
상기 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 표시 장치(560)는 상기 입출력 장치(540)에 포함될 수도 있다. 상술한 바와 같이, 상기 표시 장치(560)는 광학 모듈이 위치하기 위한 개구 영역 및 메인 표시 영역의 가장자리 부분에 배치되는 엣지 표시 영역을 포함하고, 로드 매칭부가 상기 개구 영역을 둘러싸는 개구 주변 영역에 배치됨으로써, 표시 영역을 확대 하면서도, 표시 품질을 향상시킬 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 다양한 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 기판 110: 버퍼층
120: 하부 절연층 130: 제1 게이트 절연층
140: 제2 게이트 절연층 150: 층간 절연층
160: 비아 절연층 190: 박막 봉지층
LMP: 로드 매칭부 H: 개구 영역
HPA: 개구 주변 영역

Claims (20)

  1. 광을 투과하는 제1 개구 영역, 상기 제1 개구 영역을 둘러싸는 비표시 영역인 제1 개구 주변 영역, 및 상기 제1 개구 주변 영역을 둘러싸고 복수의 화소들이 배치되고 영상이 표시되는 메인 표시 영역을 포함하는 기판;
    상기 화소에 전기적으로 연결되고 상기 제1 개구 주변 영역을 통과하는 제1 신호 배선; 및
    상기 제1 개구 주변 영역에 배치되고, 상기 제1 신호 배선에 로드(load)를 제공하는 로드 매칭부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 메인 표시 영역은 제1 방향 및 상기 제1 방향과 수직한 제2 방향을 따라 형성되는 평면 상에 배치되는 사각형 형상이고,
    상기 기판은 메인 표시 영역의 각각의 변에 접하고, 상기 메인 표시 영역에 대해 소정각도 구부러지는 제1 내지 제4 엣지 표시 영역을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 신호 배선은 상기 화소에 스캔 신호를 인가하는 스캔 라인이고,
    상기 로드 매칭부는 상기 신호 배선과 중첩하게 배치되는 로드 매칭 전극을 포함하고, 상기 신호 배선 및 상기 로드 매칭 전극에 의해 형성되는 기생 커패시턴스에 의해 상기 신호 배선에 상기 로드(load)를 제공하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서,
    상기 기판 상에 배치되고 상기 로드 매칭 전극과 하부 차폐 전극을 포함하는 하부 도전층;
    상기 하부 도전층 상에 배치되는 하부 절연층;
    상기 하부 절연층 상에 배치되고, 상기 하부 차폐 전극과 중첩하는 박막 트랜지스터의 액티브 패턴;
    상기 액티브 패턴 상에 배치되는 게이트 절연층; 및
    상기 게이트 절연층 상에 배치되는 상기 박막 트랜지스터의 게이트 전극 및 상기 스캔 라인을 포함하는 게이트 도전층을 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제3 항에 있어서,
    상기 기판 상에 배치되는 박막 트랜지스터의 액티브 패턴;
    상기 액티브 패턴 상에 배치되는 게이트 절연층;
    상기 게이트 절연층 상에 배치되는 상기 박막 트랜지스터의 게이트 전극 및 상기 스캔 라인을 포함하는 게이트 도전층;
    상기 게이트 도전층 상에 배치되는 층간 절연층; 및
    상기 층간 절연층 상에 배치되고 상기 액티브 패턴과 전기적으로 연결되는 소스 및 드레인 전극과 상기 로드 매칭 전극을 포함하는 데이터 도전층을 더 포함하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서,
    상기 로드 매칭부는 상기 신호 배선에 전기적으로 연결되는 더미 화소인 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 로드 매칭부는 상기 신호 배선이 지그재그로 배열되어 배선 저항이 증가된 부분인 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 신호 배선은 위치에 따라 제1 두께 및 상기 제1 두께 보다 얇은 제2 두께를 갖고,
    상기 로드 매칭부는 상기 신호 배선의 상기 제2 두께를 갖는 부분인 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 개구 주변 영역을 통과하지 않는 제2 신호 배선을 더 포함하고,
    상기 제2 신호 배선과 상기 로드 매칭부는 서로 이격된 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 개구 주변 영역을 통과하지 않는 제2 신호 배선을 더 포함하고,
    상기 제1 신호 배선에는 제1 출력 버퍼를 포함하는 제1 게이트 회로가 전기적으로 연결되고,
    상기 제2 신호 배선에는 제2 출력 버퍼를 포함하는 제2 게이트 회로가 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 출력 버퍼의 크기는 상기 제1 출력 버퍼의 크기 보다 큰 것을 특징으로 하는 표시 장치.
  12. 제10 항에 있어서,
    상기 제2 출력 버퍼는 더블 게이트 트랜지스터를 포함하고,
    상기 제1 출력 버퍼는 싱글 게이트 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 개구 영역에는 상기 기판을 관통하는 제1 홀(hole)이 형성되는 것을 특징으로 하는 표시 장치.
  14. 제1 항에 있어서,
    상기 기판은 상기 제1 개구 영역과 이격되는 제2 개구 영역 및 상기 제2 개구 영역을 둘러싸는 비표시 영역인 제2 개구 주변 영역을 더 포함하고,
    상기 제1 신호 배선은 상기 제2 개구 주변 영역을 통과하고,
    상기 제2 개구 주변 영역에 배치되고, 상기 제1 신호 배선에 로드(load)를 제공하는 제2 로드 매칭부를 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 제1 항에 있어서,
    상기 기판은 상기 제1 개구 영역과 이격되는 제2 개구 영역을 더 포함하고,
    상기 제1 개구 주변 영역이 상기 제1 및 제2 개구들을 둘러싸는 것을 특징으로 하는 표시 장치.
  16. 제2 항에 있어서,
    상기 메인 표시 영역은 상기 제1 방향의 길이가 상기 제2 방향이 길이보다 길고, 상기 제1 개구 영역은 상기 메인 표시 영역의 상기 제2 방향으로 연장되는 장변에 인접하여 형성된 것을 특징으로 하는 표시 장치.
  17. 제2 항에 있어서,
    상기 제1 엣지 표시 영역 내에 상기 제1 개구 영역이 형성되고, 상기 제1 개구 영역 및 상기 제2 개구 주변 영역의 상기 기판은 구부러지지 않고 평평한 것을 특징으로 하는 표시 장치.
  18. 제1 항에 있어서,
    상기 제1 개구 영역은 상기 메인 표시 영역의 가장자리에 형성되어, 상기 제1 개구 주변 영역은 상기 제1 개구 영역의 일부만 감싸는 것을 특징으로 하는 표시 장치.
  19. 제1 항에 있어서,
    상기 기판 상에 배치되고, 하부 차광 패턴 및 하부 차폐 전극을 포함하는 하부 도전층;
    상기 하부 도전층 상에 배치되는 하부 절연층;
    상기 하부 절연층 상에 배치되고, 상기 하부 차폐 전극과 중첩하는 박막 트랜지스터의 액티브 패턴;
    상기 기판 상에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결되는 발광 구조물;
    상기 기판 상에 배치되는 커버 윈도우;
    상기 표시 기판과 상기 커버 윈도우 사이에 배치되고, 상기 개구 주변 영역과 중첩하게 배치되는 차광 부재; 및
    상기 개구 영역과 중첩하게 배치되는 광학 모듈을 더 포함하고,
    상기 하부 차광 패턴은 상기 개구 주변 영역과 중첩하게 배치되는 것을 특징으로 하는 표시 장치.
  20. 광을 투과하는 제1 개구 영역, 상기 제1 개구 영역을 둘러싸는 비표시 영역인 제1 개구 주변 영역, 및 상기 제1 개구 주변 영역을 둘러싸고 복수의 화소들이 배치되고 영상이 표시되는 메인 표시 영역을 포함하는 기판; 및
    상기 화소에 전기적으로 연결되고 상기 제1 개구 주변 영역을 통과하는 제1 신호 배선을 포함하고,
    상기 메인 표시 영역은 제1 방향 및 상기 제1 방향과 수직한 제2 방향을 따라 형성되는 평면 상에 배치되는 사각형 형상이고,
    상기 기판은 메인 표시 영역의 각각의 변에 접하고, 상기 메인 표시 영역에 대해 소정각도 구부러지는 제1 내지 제4 엣지 표시 영역을 포함하는 것을 특징으로 하는 표시 장치.
KR1020190015323A 2019-02-11 2019-02-11 표시 장치 KR20200098742A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190015323A KR20200098742A (ko) 2019-02-11 2019-02-11 표시 장치
US16/786,901 US11362151B2 (en) 2019-02-11 2020-02-10 Display device with load matching device overlapping non-display area
CN202010086612.2A CN111554706A (zh) 2019-02-11 2020-02-11 显示设备
US17/745,681 US11968880B2 (en) 2019-02-11 2022-05-16 Display device with load matching device overlapping non-display area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190015323A KR20200098742A (ko) 2019-02-11 2019-02-11 표시 장치

Publications (1)

Publication Number Publication Date
KR20200098742A true KR20200098742A (ko) 2020-08-21

Family

ID=71946338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190015323A KR20200098742A (ko) 2019-02-11 2019-02-11 표시 장치

Country Status (3)

Country Link
US (2) US11362151B2 (ko)
KR (1) KR20200098742A (ko)
CN (1) CN111554706A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370439A (zh) 2018-12-07 2020-07-03 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
KR102517734B1 (ko) * 2018-12-17 2023-04-03 엘지디스플레이 주식회사 센서패키지 모듈을 포함하는 유기발광 표시장치
KR20200098742A (ko) * 2019-02-11 2020-08-21 삼성디스플레이 주식회사 표시 장치
CN113013177B (zh) * 2019-12-20 2024-05-07 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN114616614B (zh) * 2020-08-03 2024-04-05 京东方科技集团股份有限公司 显示基板和显示装置
KR20220034278A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 패널, 표시 장치, 및 표시 장치의 제조방법
CN113096588B (zh) * 2021-04-07 2022-08-23 京东方科技集团股份有限公司 辅助像素电路、显示面板和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101749161B1 (ko) * 2010-12-29 2017-06-21 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
KR102457252B1 (ko) 2015-11-20 2022-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102490891B1 (ko) * 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
US10490122B2 (en) * 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR20170113066A (ko) * 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
WO2017172375A1 (en) 2016-03-28 2017-10-05 Groturbel Research Llc Light-emitting diode displays
KR102483956B1 (ko) * 2016-03-31 2023-01-03 삼성디스플레이 주식회사 디스플레이 장치
US10354578B2 (en) * 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
KR102610025B1 (ko) 2016-06-02 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) * 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) * 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
CN106991990A (zh) 2017-05-27 2017-07-28 上海天马有机发光显示技术有限公司 显示面板及显示装置
US10360854B2 (en) * 2017-06-14 2019-07-23 Lg Display Co., Ltd. Gate driving circuit having a compensating auxiliary load and display device using the same
KR102357393B1 (ko) * 2017-07-13 2022-02-03 삼성디스플레이 주식회사 디스플레이 장치
KR102397411B1 (ko) * 2017-09-28 2022-05-16 삼성디스플레이 주식회사 표시 장치
KR102476102B1 (ko) * 2017-11-17 2022-12-12 삼성디스플레이 주식회사 표시 패널 및 이의 제조방법
CN108010947B (zh) * 2017-11-29 2021-01-08 上海天马有机发光显示技术有限公司 一种有机发光显示面板和有机发光显示装置
US20190235668A1 (en) * 2018-01-31 2019-08-01 Wuhan Chiana Star Optoelectronics Semiconductor Display Technology Co., Ltd. Touch screen and mobile terminal
KR20200066502A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
KR20200098742A (ko) * 2019-02-11 2020-08-21 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11968880B2 (en) 2024-04-23
US11362151B2 (en) 2022-06-14
US20200258952A1 (en) 2020-08-13
CN111554706A (zh) 2020-08-18
US20220278179A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
US11238794B2 (en) Display apparatus having a notch
KR20200098742A (ko) 표시 장치
US11380875B2 (en) Display apparatus and method of manufacturing the same
WO2020199537A1 (zh) 透明显示面板、显示屏及掩膜板
US11563074B2 (en) Display apparatus including power supply wire that contacts second electrode and method of manufacturing the same
KR102555841B1 (ko) 표시 장치
KR20200115753A (ko) 박막 트랜지스터 기판, 표시 장치 및 이의 제조 방법
KR20190098298A (ko) 표시 장치 및 그 제조 방법
KR20200064207A (ko) 표시 장치 및 이의 제조 방법
US20240122017A1 (en) Display apparatus and method of manufacturing the same
KR20210025738A (ko) 표시 장치 및 이의 제조 방법
US20210151531A1 (en) Display apparatus and method of manufacturing the same
US20210083034A1 (en) Display apparatus
KR20200083700A (ko) 표시 장치 및 이의 제조 방법
KR20200034876A (ko) 표시 장치
US11711950B2 (en) Display device with overlapped openings in pixel-defining and via-insulating layers
KR20210057884A (ko) 표시 장치 및 이의 제조 방법
KR20200103905A (ko) 표시 장치 및 이의 제조 방법
US20210057503A1 (en) Display apparatus
KR102606687B1 (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal