KR20200103905A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200103905A
KR20200103905A KR1020190019943A KR20190019943A KR20200103905A KR 20200103905 A KR20200103905 A KR 20200103905A KR 1020190019943 A KR1020190019943 A KR 1020190019943A KR 20190019943 A KR20190019943 A KR 20190019943A KR 20200103905 A KR20200103905 A KR 20200103905A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
gate conductive
insulating layer
disposed
Prior art date
Application number
KR1020190019943A
Other languages
English (en)
Inventor
이왕우
고무순
우민우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190019943A priority Critical patent/KR20200103905A/ko
Priority to CN202010083894.0A priority patent/CN111599836A/zh
Priority to US16/787,985 priority patent/US20200266216A1/en
Publication of KR20200103905A publication Critical patent/KR20200103905A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되고 제1 액티브 패턴을 포함하는 액티브층, 상기 액티브층 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치되는 제1 게이트 도전층, 상기 제1 게이트 도전층 상에 배치되는 제2 절연층, 및 상기 제2 절연층 상에 배치되는 제3a 게이트 패턴을 포함하는 제3 게이트 도전층을 포함한다. 상기 제3 게이트 도전층은 상기 제1 게이트 도전층과는 직접 연결되지 않는다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 표시 품질이 향상된 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 표시 장치는 스캔 배선 등을 구성하는 게이트 도전층을 포함한다. 상기 표시 장치가 대형화 되고, 해상도가 증가하여, 고속 구동을 필요로 하는 경우, 상기 게이트 도전층을 통해 전달되는 스캔 신호가 지연되어, 표시 품질이 저하될 수 있다. 이에 따라 상기 게이트 도전층의 저항값을 낮추면서도, 공정 상에 발생할 수 있는 문제를 해결할 필요가 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 저저항 게이트 도전층을 포함하여 표시 품질이 향상된 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되고 제1 액티브 패턴을 포함하는 액티브층, 상기 액티브층 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치되는 제1 게이트 도전층, 상기 제1 게이트 도전층 상에 배치되는 제2 절연층, 및 상기 제2 절연층 상에 배치되는 제3a 게이트 패턴을 포함하는 제3 게이트 도전층을 포함한다. 상기 제3 게이트 도전층은 상기 제1 게이트 도전층과는 직접 연결되지 않는다.
본 발명의 일 실시예에 있어서, 상기 제3a 게이트 패턴은 상기 제2 절연층 및 상기 제1 절연층을 통해 형성되는 제1 컨택홀을 통해, 상기 제1 액티브 패턴과 직접 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제3 게이트 도전층 상에 배치되는 제4 절연층 및 상기 제4 절연층 상에 배치되고 제1 SD 패턴 및 제2 SD 패턴을 포함하는 소스 드레인 도전층을 더 포함할 수 있다. 상기 제1 게이트 도전층은 제1a 게이트 패턴 및 제1b 게이트 패턴을 포함하고, 상기 제1a 게이트 패턴은 상기 제1 액티브 패턴과 중첩하고, 상기 제1b 게이트 패턴은 상기 제1a 게이트 패턴과 이격될 수 있다. 상기 제1 SD 패턴은 상기 제4 절연층을 통해 형성되는 제2 컨택홀을 통해 상기 제3a 게이트 패턴과 직접 연결될 수 있다. 상기 제2 SD 패턴은 상기 제4 절연층 및 상기 제2 절연층을 통해 형성되는 제3 컨택홀을 통해 상기 제1b 게이트 패턴과 직접 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제2 절연층 상에 배치되는 제2 게이트 도전층, 및 상기 제2 게이트 도전층 상에 배치되고, 상기 제3 게이트 도전층 아래 배치되는 제3 절연층을 더 포함할 수 있다. 상기 제3 게이트 도전층은 상기 제2 게이트 도전층과 직접 연결되지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3a 게이트 패턴은 상기 제2 절연층 및 상기 제1 절연층을 통해 형성되는 제1 컨택홀을 통해, 상기 제1 액티브 패턴과 직접 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 액티브 층은 폴리 실리콘을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 게이트 도전층은 알루미늄 또는 알루미늄 합금 단일층으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 게이트 도전층은 메인 도전층 및 상기 메인 도전층 상에 배치되는 캡핑층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 메인 도전층은 알루미늄 또는 알루미늄 합금 단일층으로 형성되고, 상기 캡핑층은 티타늄(Ti)을 포함하고 100Å(옹스트롬) 이하의 두께를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 영상을 표시 하는 표시 영역과 이를 둘러싸는 주변 영역 사이에 배치되는 밀봉 부재, 및 상기 밀봉부재와 함께 상기 표시 영역 내의 구조물을 밀봉하는 밀봉 기판을 더 포함할 수 있다. 상기 제1 게이트 도전층은 상기 밀봉 부재와 중첩하게 배치되는 제1 연결 배선을 더 포함할 수 있다. 상기 제3 게이트 도전층은 상기 제1 연결 배선과 상기 밀봉 부재 사이에 배치되는 차폐 전극을 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 영상을 표시 하는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되는 액티브층, 상기 액티브층 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치되고 제1 연결 배선을 포함하는 제1 게이트 도전층, 상기 제1 게이트 도전층 상에 배치되는 제2 절연층, 상기 제2 절연층 상에 배치되고 상기 제1 연결 배선과 중첩하는 제1 차폐 전극을 포함하는 제3 게이트 도전층, 상기 제3 게이트 도전층 상에 배치되는 제4 절연층, 상기 제4 절연층 상에 배치되고, 상기 표시 영역과 상기 주변 영역 사이에 배치되고, 상기 제1 차폐 전극과 중첩하는 밀봉 부재, 및 상기 밀봉부재와 함께 상기 표시 영역 내의 구조물을 밀봉하는 밀봉 기판을 포함한다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 베이스 기판 상에 제1 액티브 패턴을 포함하는 액티브 층을 형성하는 단계, 상기 액티브 층 상에 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 제1 게이트 도전층을 형성하는 단계, 상기 제1 게이트 도전층 상에 제2 절연층을 형성하는 단계, 상기 제2 절연층 및 상기 제1 절연층을 통해 상기 제1 액티브 패턴을 노출하는 제1 컨택홀을 형성하는 단계, 및 상기 제2 절연층 상에 상기 제1 컨택홀을 통해 상기 제1 액티브 패턴과 직접 연결되는 제3a 게이트 패턴을 포함하는 제3 게이트 도전층을 형성하는 단계를 포함한다. 상기 제1 컨택홀을 형성하는 단계에서 상기 제1 게이트 도전층은 상기 제2 절연층에 의해 전부 커버된다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 제1 컨택홀을 형성하는 단계 후에, 상기 제3 게이트 도전층을 형성하기 전에, 상기 제1 컨택홀을 통해 노출되는 상기 제1 액티브 패턴의 표면을 금속에 대한 식각력이 있는 세정 용액을 이용하여 세정하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 세정하는 단계에서는 BOE(Buffered Oxide Etchant) 세정 용액을 이용하여 습식 세정할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 제1 게이트 도전층을 형성한 후, 상기 제2 절연층을 형성하기 전에, 상기 액티브 층의 일부에 불순물을 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계, 및 상기 액티브 층의 도펀트 활성화(dopant activation)를 위해 열처리 하여 상기 액티브 층을 활성화(activation)하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 게이트 도전층은 연결 배선을 포함할 수 있다. 상기 제3 게이트 도전층은 상기 연결 배선과 중첩하는 차폐 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 밀봉 기판 상에 밀봉 부재를 형성하는 단계, 상기 밀봉 기판과 상기 제3 게이트 도전층이 형성된 상기 베이스 기판을 상기 밀봉 부재를 이용하여 합착하는 단계, 및 상기 밀봉 기판을 통해 상기 밀봉 부재에 레이저를 조사하여 상기 밀봉 부재를 경화하는 단계를 더 포함할 수 있다. 상기 차폐 전극은 상기 밀봉 부재와 상기 연결 배선 사이에 위치하여, 상기 레이저가 상기 연결 배선에 조사되는 것을 차단할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 제3 게이트 도전층을 형성하는 단계 전에, 상기 제2 절연층 상에 제2 게이트 도전층을 형성하는 단계, 및 상기 제2 게이트 도전층 상에 제3 절연층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 게이트 도전층은 알루미늄 또는 알루미늄 합금 단일층으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 게이트 도전층은 몰리브덴 또는 몰리브덴 합금을 포함할 수 있다.
본 실시예에 따르면, 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되고 제1 액티브 패턴을 포함하는 액티브층, 상기 액티브층 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치되는 제1 게이트 도전층, 상기 제1 게이트 도전층 상에 배치되는 제2 절연층, 및 상기 제2 절연층 상에 배치되는 제3a 게이트 패턴을 포함하는 제3 게이트 도전층을 포함한다. 상기 제3 게이트 도전층은 상기 제1 게이트 도전층 또는 제2 게이트 도전층과 컨택홀을 통해 직접 연결되지 않으며, 이에 따라, 세정 용액을 이용한 세정이 필요한 공정 시에, 상기 제1 게이트 도전층 및 상기 제2 게이트 도전층이 상기 제2 절연층 및 상기 제3 절연층에 의해 전체가 커버되므로, 상기 제1 및 제2 게이트 도전층이 별도의 캡핑층을 필요로 하지 않거나, 매우 얇은 캡핑층만으로도 문제가 없다. 이에 따라 배선 저항을 줄이면서도, 공정 문제 상의 문제를 해결할 수 있으며, 제조 비용을 절감하는 간단한 구조로 상기 표시 장치를 구현할 수 있다.
또한, 밀봉 부재를 경화시키기 위한 레이저는 밀봉 기판을 통해 상기 밀봉 부재에 조사되며, 이에 따라, 차폐 전극이 상기 레이저가 연결 배선에 조사되는 것을 차단할 수 있다. 이에 따라 상기 레이저 조사에 의해, 알루미늄 등을 포함하는 상기 연결 배선이 손상되는 문제를 예방할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. '
도 2는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 3은 도 2의 I-I'선 및 II-II' 선을 따라 절단한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 부분 확대 단면도이다.
도 5a 내지 5e는 도 3의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 6은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 7a는 도 6의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 7b는 도 6의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 1을 참조하면, 상기 표시 장치는 베이스 기판(100), 버퍼층(110), 액티브 층, 제1 절연층(120), 제1 게이트 도전층, 제2 절연층(130), 제2 게이트 도전층, 제3 절연층(140), 제3 게이트 도전층, 제4 절연층(150), 및 소스 드레인 도전층을 포함할 수 있다.
상기 베이스 기판(100)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 상기 베이스 기판(100)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 상기 베이스 기판(100)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 상기 베이스 기판(100)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다.
상기 버퍼층(110)은 상기 베이스 기판(100) 상에 전체적으로 배치될 수 있다. 상기 버퍼층(110)은 상기 베이스 기판(100)으로부터 금속 원자들이나 불순물들이 상기 액티브 층으로 확산되는 현상을 방지할 수 있으며, 상기 액티브 층을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 층을 수득하게 할 수 있다. 또한, 상기 버퍼층(110)은 상기 베이스 기판(100)의 표면이 균일하지 않을 경우, 상기 베이스 기판(100)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다.
상기 액티브 층은 상기 버퍼층(110) 상에 배치될 수 있다. 상기 액티브 층은 제1 액티브 패턴(ACTa) 및 제2 액티브 패턴(ACTb)을 포함할 수 있다. 상기 액티브 층은 폴리 실리콘(Poly Crystal Silicon)을 포함할 수 있다. 상기 액티브 패턴(ACT)은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다. 상기 폴리 실리콘은 비정질 실리콘을 먼저 증착한 후 이를 결정화함으로써 형성될 수 있다. 여기서, 비정질 실리콘은 RTA(rapid thermal annealing)법, SPC(solid phase crystallzation)법, ELA(excimer laser annealing)법, MIC(metal induced crystallzation)법, MILC(metal induced lateral crystallzation)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다.
상기 제1 절연층(120)이 상기 액티브 층이 배치된 상기 버퍼층(110) 상에 배치될 수 있다. 상기 제1 절연층(120)은 상기 버퍼층(110) 상에서 상기 액티브 층을 충분히 덮을 수 있으며, 상기 액티브 층의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 상기 제1 절연층(120)은 상기 버퍼층(110) 상에서 상기 액티브 층을 덮으며, 상기 액티브 층의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 상기 제1 절연층(120)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 제1 게이트 도전층은 상기 제1 절연층(120) 상에 배치될 수 잇다. 상기 제1 게이트 도전층은 제1a 게이트 패턴(GAT1a) 및 상기 제1a 게이트 패턴(GAT1a)과 이격되는 제1b 게이트 패턴(GAT1b)을 포함할 수 있다. 상기 제1a 게이트 패턴(GAT1a)은 상기 제1 액티브 패턴(ACTa)과 중첩하여, 제1 박막 트랜지스터의 게이트 전극을 이룰 수 있다. 상기 제1b 게이트 패턴(GAT1b)은 상기 제2 액티브 패턴(ACTb)과 중첩하여, 제2 박막 트랜지스터의 게이트 전극을 이룰 수 있다. 상기 제1 게이트 도전층은 스캔 신호를 전달하는 스캔 라인 등의 신호 배선을 더 포함할 수 있다. 상기 제1 박막 트랜지스터는 화소의 스위칭 소자, 상기 제2 박막 트랜지스터는 상기 화소의 구동 소자 일 수 있다.
상기 제1 게이트 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 게이트 도전층은 저항이 낮고 도전성이 높은 알루미늄(Al) 또는 알루미늄 합금을 포함하는 단일층일 수 있다. 이에 따라 배선 저항을 감소 시킬 수 있다.
상기 제2 절연층(130)은 상기 제1 게이트 도전층이 배치된 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제2 절연층(130)은 상기 제1 절연층(120) 상에서 상기 제1 게이트 도전층을 충분히 덮을 수 있으며, 상기 제1 게이트 도전층의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 상기 제2 절연층(130)은 상기 제1 절연층(120) 상에서 상기 제1 게이트 도전층을 덮으며, 상기 제1 게이트 도전층의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 상기 제2 절연층(130)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 제2 게이트 도전층은 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 게이트 도전층은 제2a 게이트 패턴(GAT2a) 및 상기 제2a 게이트 패턴(GAT2a)과 이격되는 제2b 게이트 패턴(GAT2b)을 포함할 수 있다. 상기 제2 게이트 도전층은 스캔 신호를 전달하는 스캔 라인 등의 신호 배선을 더 포함할 수 있다.
상기 제2 게이트 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 제2 게이트 도전층은 저항이 낮고 도전성이 높은 알루미늄(Al) 또는 알루미늄 합금을 포함하는 단일층일 수 있다. 이에 따라 배선 저항을 감소 시킬 수 있다.
상기 제3 절연층(140)은 상기 제2 게이트 도전층이 배치된 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제3 절연층(140)은 상기 제2 절연층(130) 상에서 상기 제2 게이트 도전층을 충분히 덮을 수 있으며, 상기 제2 게이트 도전층의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 상기 제3 절연층(140)은 상기 제2 절연층(130) 상에서 상기 제2 게이트 도전층을 덮으며, 상기 제2 게이트 도전층의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 상기 제3 절연층(140)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 제3 게이트 도전층은 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제3 게이트 도전층은 제3a 게이트 패턴(GAT3a) 및 상기 제3a 게이트 패턴(GAT3a)과 이격되는 제3b 게이트 패턴(GAT3b)을 포함할 수 있다.
상기 제3 게이트 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 제3 게이트 도전층은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함하는 단일층일 수 있다. 다른 실시예에 따르면, 상기 제3 게이트 도전층은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함하는 메인 도전층 및 상기 메인 도전층 상에 배치되는 티타늄(Ti)을 포함하는 캡핑층을 포함하는 적층 구조를 가질 수 있다.
상기 제3 게이트 도전층은 상기 제3 내지 제1 절연층들(140, 130, 120)을 통해 형성되는 컨택홀을 통해, 상기 액티브 층과 직접 연결될 수 있다. 그러나, 상기 제3 게이트 도전층은 상기 제1 게이트 도전층 또는 상기 제2 게이트 도전층과는 컨택홀을 통해 직접 연결되지 않는다.
예를 들면, 상기 제3a 게이트 패턴(GAT3a)은 상기 제3 내지 제1 절연층들(140, 130, 120)을 통해 형성되는 제1 컨택홀을 통해, 상기 제1 액티브 패턴(ACTa)과 직접 연결될 수 있다.
상기 제4 절연층(150)은 상기 제3 게이트 도전층이 배치된 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제4 절연층(150)은 상기 제4 절연층(150) 상에서 상기 제3 게이트 도전층을 충분히 덮을 수 있으며, 상기 제3 게이트 도전층의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 상기 제4 절연층(150)은 상기 제3 절연층(140) 상에서 상기 제3 게이트 도전층을 덮으며, 상기 제3 게이트 도전층의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 상기 제4 절연층(150)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 소스 드레인 도전층은 상기 제4 절연층(150) 상에 배치될 수 있다. 상기 소스 드레인 도전층은 제1 SD 패턴(SDa), 제2 SD 패턴(SDb), 제3 SD 패턴(SDc)을 포함할 수 있다.
상기 소스 드레인 도전층은 컨택홀을 통해 상기 제3 게이트 도전층, 상기 제2 게이트 도전층 또는 상기 제1 게이트 도전층과 직접 연결될 수 있다. 예를 들면, 상기 제1 SD 패턴(SDa)은 상기 제4 절연층(150)을 통해 형성되는 제2 컨택홀을 통해 상기 제3a 게이트 패턴(GAT3a)과 직접 연결될 수 있다. 상기 제2 SD 패턴(SDb)은 상기 제4 절연층(150) 및 상기 제3 절연층(140)을 통해 형성되는 제4 컨택홀을 통해, 상기 제2a 게이트 패턴(GAT2a)과 직접 연결될 수 있다. 상기 제3 SD 패턴(SDc)은 상기 제4 절연층(150), 상기 제3 절연층(140) 및 상기 제2 절연층(130)을 통해 형성되는
상기 소스 드레인 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 상기 소스 드레인 도전층은 복수의 층으로 형성될 수 있다. 예를 들면, 상기 소스 드레인 도전층은 티타늄(Ti) 층 및 상기 티타늄 층 상의 몰리브덴(Mo) 층을 포함할 수 있다(Ti/Mo 구조). 또는, 소스 드레인 도전층은 은 티타늄(Ti) 층, 상기 티타늄층 상의 알루미늄(Al) 층 및 상기 알루미늄 층 상의 티타늄(Ti) 층을 포함할 수 있다(Ti/Al/Ti 구조).
상기 표시 장치는 상기 소스 드레인 도전층 상에 배치되는 발광 구조물 등을 더 포함할 수 있다. (도 3 등 참조) 이에 대한 자세한 설명은 생략한다.
상기 표시 장치가 대형화 됨에 따라, 해상도가 증가하고, 고속 구동의 필요성이 증대한다. 이에 따라 상기 제1 또는 제2 게이트 도전층의 배선 저항을 줄일 필요가 있으며, 상기 제1 또는 제2 게이트 도전층이 몰리브덴을 포함하는 도전층으로 형성된 경우, 배선 저항을 줄이기 위해, 도전층의 두께를 증가시키는 데는 한계가 있다.
반면, 상기 제1 또는 제2 게이트 도전층이 저항값이 낮고, 도전성이 우수하며 공정이 용이한 금속을 사용하더라도, 공정 중의 상기 제1 또는 제2 게이트 도전층에 대한 열처리, BOE(Buffered Oxide Etchant) 세정 용액 등에 의해 불량 발생의 가능성은 그대로 존재하게 된다. 이에 따라, 도전층 상에 수천 Å(옹스트롬) 급의 두꺼운 두께의 추가적인 캡핑층 필요하다. 이렇게 되면, 두꺼워진 두께만큼 배선 설계가 불리하며, 패턴의 미세 공정 가능이 어려운 문제가 있다.
반면, 본 실시예에 따르면, 상기 제3 게이트 도전층은 상기 제1 게이트 도전층 또는 상기 제2 게이트 도전층과 컨택홀을 통해 직접 연결되지 않으며, 이에 따라, 상기 BOE 세정 용액을 이용한 세정이 필요한 공정 시에, 상기 제1 게이트 도전층 및 상기 제2 게이트 도전층이 상기 제2 절연층(130) 및 상기 제3 절연층(140)에 의해 전체가 커버되므로, 상기 제1 및 제2 게이트 도전층이 별도의 캡핑층을 필요로 하지 않거나, 매우 얇은 캡핑층만으로도 문제가 없다. 이에 따라 배선 저항을 줄이면서도, 공정 문제 상의 문제를 해결할 수 있으며, 제조 비용을 절감하는 간단한 구조로 상기 표시 장치를 구현할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 3은 도 2의 I-I'선 및 II-II' 선을 따라 절단한 단면도이다.
도 2 및 도 3을 참조하면, 상기 표시 장치는 영상이 표시 되는 표시 영역(DA) 및 상기 표시 영역(DA)을 둘러싸고, 비표시 영역인 주변 영역(PA)을 포함할 수 있다.
상기 표시 장치는 상기 표시 영역(DA) 내에 매트릭스 형태로 배치되는 복수의 화소들(PX)을 포함할 수 있다.
상기 표시 장치는 상기 주변 영역(PA) 내에 배치되고, 상기 복수의 화소들을 구동하기 위한 구동 신호들을 발생하는 구동 회로 및 이들을 상기 표시 영역(DA) 내로 전달하는 연결 배선들(SL)을 더 포함할 수 있다. 예를 들면, 상기 연결 배선들(SL)은 제1 연결 배선(SL1) 및 제2 연결 배선(SL2)을 포함할 수 있다.
밀봉 부재(CS)가 상기 표시 영역(DA)과 상기 주변 영역(PA) 사이에 배치될 수 있으며, 상기 밀봉 부재(CS)는 밀봉 기판(200)과 베이스 기판(100) 사이에 배치되어, 발광 구조물(180)이 형성된 상기 표시 영역(DA)을 밀봉할 수 있다. 상기 밀봉 부재(CS)는 소정의 열 에너지를 인가하여 용융되는 물질로 구성될 수 있다. 밀봉 부재(CS)는 광에 의하여 경화되는 물질을 포함할 수 있다. 예컨대, 상기 밀봉 부재(CS)는 글래스 프릿(glass frit)을 포함할 수 있다.
여기서, 상기 연결 배선(SL)은 상기 표시 영역(DA)과 상기 주변 영역(PA)의 경계를 통과하도록 배치되며, 상기 밀봉 부재(CS)와 중첩하도록 배치될 수 있다.
도 3을 다시 참조하면, 상기 표시 장치는 베이스 기판(100), 버퍼층(110), 액티브 층, 제1 절연층(120), 제1 게이트 도전층, 제2 절연층(130), 제2 게이트 도전층, 제3 절연층(140), 제3 게이트 도전층, 제4 절연층(150), 소스 드레인 도전층, 비아 절연층(160), 화소 정의막(PDL), 상기 발광 구조물(180), 상기 밀봉 부재(CS) 및 상기 밀봉 기판(200)을 포함할 수 있다.
상기 표시 장치의 각 구성들은 상기 제1 및 제2 연결 배선(SL1, SL2). 차폐 전극, 상기 밀봉 부재(CS), 상기 비아 절연층(160), 상기 화소 정의막(PDL), 상기 발광 구조물(180), 상기 밀봉 기판(200)을 제외하고, 도 1에 설명된 표시 장치의 각 구성들과 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 버퍼층(110)이 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 액티브 층이 상기 버퍼층(110) 상에 배치될 수 있다. 상기 액티브 층은 제1 액티브 패턴(ACTa) 및 제2 액티브 패턴(ACTb)을 포함할 수 있다. 상기 제1 절연층(120)이 상기 액티브 층이 배치된 상기 버퍼층(110) 상에 배치될 수 있다.
상기 제1 게이트 도전층이 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제1 게이트 도전층은 제1a 게이트 패턴(GAT1a) 및 상기 제1a 게이트 패턴(GAT1a)과 이격되는 제1b 게이트 패턴(GAT1b)을 포함할 수 있다. 상기 제1 게이트 도전층은 상기 제1 연결 배선(SL1)을 더 포함할 수 있다.
상기 제2 절연층(130)은 상기 제1 게이트 도전층이 배치된 상기 제1 절연층(120) 상에 배치될 수 있다.
상기 제2 게이트 도전층이 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 게이트 도전층은 제2a 게이트 패턴(GAT2a)을 포함할 수 있다. 상기 제2 게이트 도전층은 상기 제2 연결 배선(SL2)을 더 포함할 수 있다.
상기 제3 절연층(140)은 상기 제2 게이트 도전층이 배치된 상기 제2 절연층(130) 상에 배치될 수 있다.
상기 제3 게이트 도전층은 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제3 게이트 도전층은 제3a 게이트 패턴(GAT3a) 및 상기 제3a 게이트 패턴(GAT3a)과 이격되는 제3b 게이트 패턴(GAT3b)을 포함할 수 있다. 상기 제3 게이트 도전층은 상기 차폐 전극을 더 포함할 수 있다. 상기 차폐 전극은 제1 차폐 전극(SE1) 및 제2 차폐 전극(SE2)을 포함할 수 있다. 상기 제1 차폐 전극(SE1)은 상기 제1 연결 배선(SL1)과 중첩하게 배치될 수 있다. 상기 제2 차폐 전극(SE2)은 상기 제2 연결 배선(SL2)과 중첩하게 배치될 수 있다. 다른 실시예에 따르면, 상기 제1 및 제2 차폐 전극들(SE1, SE2)는 하나의 패턴으로 형성되어, 상기 제1 및 제2 연결 배선(SL1, SL2)를 동시에 중첩할 수도 있다. 상기 제1 차폐 전극(SE1) 및 상기 제2 차폐 전극(SE2)은 플로팅(floating) 되거나, 일정한 전압이 인가될 수 있다.
상기 제4 절연층(150)은 상기 제3 게이트 도전층이 배치된 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 소스 드레인 도전층은 상기 제4 절연층(150) 상에 배치될 수 있다. 상기 소스 드레인 도전층은 제1 SD 패턴(SDa), 제2 SD 패턴(SDb), 및 제3 SD 패턴(SDc)을 포함할 수 있다.
상기 비아 절연층(150)은 상기 소스 드레인 도전층 상에 배치될 수 있다. 상기 비아 절연층(150)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 비아 절연층(150)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다.
상기 발광 구조물(180)은 제1 전극(181), 발광층(182) 및 제2 전극(183)을 포함할 수 있다.
상기 제1 전극(181)은 상기 비아 절연층(150) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제1 전극(181)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 전극(181)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 화소 정의막(PDL)은 상기 제1 전극(181)이 배치된 상기 비아 절연층(150) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(PDL)을 식각하여 상기 제1 전극(181)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(PDL)의 개구에 의해 상기 표시 장치의 발광 영역과 비발광 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(PDL)의 개구가 위치하는 부분이 상기 발광 영역에 해당될 수 있으며, 상기 비발광 영역은 상기 화소 정의막(PDL)의 개구에 인접하는 부분에 해당될 수 있다.
상기 발광층(182)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 전극(181)상에 배치될 수 있다. 또한, 상기 발광층(182)은 상기 화소 정의막(PDL)의 상기 개구의 측벽 상으로 연장될 수 있다. 예시적인 실시예들에 있어서, 상기 발광층(182)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 다른 실시예에서, 상기 유기 발광층을 제외하고, 상기 정공 주입층, 상기 정공 수송층, 상기 전자 수송층 및 상기 전자 주입층 등은 복수의 화소들에 대응되도록 공통적으로 형성될 수 있다. 상기 발광층(182)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광층(182)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 발광 구조물들은 복수의 화소들에 대응되도록 공통적으로 형성되고, 상기 컬러 필터층에 의해 각각의 화소들이 구분될 수 있다.
상기 제2 전극(183)은 상기 화소 정의막(PDL) 및 상기 발광층(182) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제2 전극(183)은 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(183)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 밀봉 부재(CS)는 상기 제4 절연층(150) 상에 상기 제1 및 제2 연결 배선(SL1, SL2) 및 상기 제1 및 제2 차폐 전극(SE1, SE2)과 중첩하게 배치될 수 있다. 상기 밀봉 기판(200)과 상기 밀봉 부재(CS)는 상기 표시 영역(DA) 내에 배치되는 상기 발광 구조물(180)을 밀봉 시켜 외부의 습기 및 산소의 침투를 방지할 수 있다.
상기 밀봉 부재(CS)는 상기 밀봉 기판(200) 상에 형성된 후, 상기 베이스 기판(100)과 합착 후, 레이저 조사 등을 통해 경화되어 상기 발광 구조물(180)이 배치되는 상기 표시 영역(DA)을 밀봉할 수 있다. 이때, 상기 레이저는 상기 밀봉 기판(200)을 통해 상기 밀봉 부재(CS)에 조사되며, 이에 따라 몰리브덴을 포함하는 상기 차폐 전극이 상기 레이저가 상기 제1 및 제2 연결 배선(SL1, SL2)에 조사되는 것을 차단할 수 있다. 이에 따라 상기 레이저 조사에 의해, 알루미늄을 포함하는 상기 제1 및 제2 연결 배선(SL1, SL2)이 손상되는 문제를 예방할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 부분 확대 단면도이다.
도 1 및 4를 참조하면, 상기 표시 장치는 제1 게이트 도전층이 제1 메인 도전층과 제1 캡핑층으로 형성되고, 제2 게이트 도전층이 제2 메인 도전층과 제2 캡핑층으로 형성된 것을 제외하고 도 1의 표시 장치와 동일하다 따라서 반복되는 설명은 생략한다.
제1b 게이트 도전 패턴(GAT1b)은 제1 메인 도전층(M1) 및 상기 제1 메인 도전층(M1) 상에 배치되는 제1 캡핑층(C1)을 포함할 수 있다. 상기 제1 메인 도전층(M1)은 알루미늄 또는 알루미늄 합금 단일층으로 형성되고, 상기 제1 캡핑층(C1)은 티타늄(Ti)을 포함하고 100Å(옹스트롬) 이하의 두께를 가질 수 있다.
제2a 게이트 도전 패턴(GAT2a)은 제2 메인 도전층(M2) 및 상기 제2 메인 도전층(M2) 상에 배치되는 제2 캡핑층(C2)을 포함할 수 있다. 상기 제2 메인 도전층(M2)은 알루미늄 또는 알루미늄 합금 단일층으로 형성되고, 상기 제2 캡핑층(C2)은 티타늄(Ti)을 포함하고 100Å(옹스트롬) 이하의 두께를 가질 수 있다.
도 5a 내지 5e는 도 3의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 버퍼층(110)이 베이스 기판(100) 상에 형성될 수 있다. 액티브 층이 상기 버퍼층(110) 상에 형성될 수 있다. 상기 액티브 층은 제1 액티브 패턴(ACTa) 및 제2 액티브 패턴(ACTb)을 포함할 수 있다. 제1 절연층(120)이 상기 액티브 층이 배치된 상기 버퍼층(110) 상에 형성될 수 있다.
제1 게이트 도전층이 상기 제1 절연층(120) 상에 형성될 수 있다. 상기 제1 게이트 도전층은 제1a 게이트 패턴(GAT1a) 및 상기 제1a 게이트 패턴(GAT1a)과 이격되는 제1b 게이트 패턴(GAT1b)을 포함할 수 있다. 상기 제1 게이트 도전층은 상기 제1 연결 배선(SL1)을 더 포함할 수 있다.
이후, 상기 액티브 층의 일부에 불순물을 도핑하여 소스 영역 및 드레인 영역을 형성할 수 있다. 이후, 상기 액티브 층의 도펀트 활성화(dopant activation)를 위해 열처리 하여 상기 액티브 층을 활성화(activation)할 수 있다. (rapid thermal annealing: RTA)
제2 게이트 도전층이 상기 제1 게이트 도전층이 형성된 상기 제1 절연층(120) 상에 형성될 수 있다. 상기 제2 게이트 도전층은 제2a 게이트 패턴(GAT2a)을 포함할 수 있다. 상기 제2 게이트 도전층은 상기 제2 연결 배선(SL2)을 더 포함할 수 있다.
상기 제3 절연층(140)이 상기 제2 게이트 도전층이 배치된 상기 제2 절연층(130) 상에 형성될 수 있다.
도 5b를 참조하면, 상기 제3 절연층(140), 상기 제2 절연층(130) 및 상기 제1 절연층(120)을 관통하여 상기 제1 액티브 패턴(ACTa)을 노출하는 제1 컨택홀(CNT1)을 형성할 수 있다.
여기서, 상기 제1 컨택홀(CNT1)을 통한 전기적 연결을 향상시키기 위해, 상기 제1 컨택홀(CNT1)을 통해 노출되는 상기 제1 액티브 패턴(ACTa)의 상면을 세정할 수 있다. 예를 들면, 금속에 대한 식각력이 있는 BOE(Buffered Oxide Etchant) 세정 용액을 이용하여 습식 세정 공정을 실시할 수 있다. 상기 BOE 용액을 사용하는 세정 공정을 실시하여 상기 제1 컨택홀(CNT1) 하부 잔류물 및 노출된 상기 제1 액티브 패턴(ACTa)의 산화막을 제거할 수 있다.
이 때, 상기 제1 컨택홀(CNT1)을 형성하는 동안, 상기 제1 게이트 도전층 및 상기 제2 게이트 도전층은 상기 제2 절연층(130) 및 상기 제3 절연층(140)에 의해 전부 커버되어 있으므로, 상기 제1 및 제2 게이트 도전층이 상기 세정 용액에 식각될 염려가 없다. 즉, 상기 제1 및 제2 게이트 도전층이 알루미늄 등, 상기 BOE(Buffered Oxide Etchant) 세정 용액에 약한 물질로 형성되더라도, 공정 상에서 손상되는 문제를 예방할 수 있다.
도 5c를 참조하면, 제3 게이트 도전층이 상기 제1 컨택홀(CNT1)이 형성된 상기 제3 절연층(140) 상에 형성될 수 있다. 상기 제3 게이트 도전층은 제3a 게이트 패턴(GAT3a) 및 상기 제3a 게이트 패턴(GAT3a)과 이격되는 제3b 게이트 패턴(GAT3b)을 포함할 수 있다. 상기 제3 게이트 도전층은 상기 차폐 전극을 더 포함할 수 있다. 상기 차폐 전극은 제1 차폐 전극(SE1) 및 제2 차폐 전극(SE2)을 포함할 수 있다.
도 5d를 참조하면, 상기 제3 게이트 도전층이 형성된 상기 제3 절연층(140) 상에 제4 절연층(150)을 형성할 수 있다. 상기 제4 절연층(150)을 관통하는 제2 컨택홀(CNT2), 상기 제4 절연층(150) 및 상기 제3 절연층(140)을 관통하는 제3 컨택홀(CNT3), 상기 제4 절연층(150), 상기 제3 절연층(140) 및 상기 제2 절연층(130)을 관통하는 제4 컨택홀(CNT4)을 형성할 수 있다.
상기 제2 내지 제4 커택홀들(CNT2, CNT3, CNT4)은 상기 제3 게이트 도전층, 상기 제2 게이트 도전층 및 상기 제1 게이트 도전층을 노출 시키고, 상기 액티브 층을 노출시키지 않으므로, 상기 제2 내지 제4 컨택홀들(CNT2, CNT3, CNT4)은 금속에 대한 식각력이 없는 세정액을 이용하여 충분히 세정할 수 있다. 예를 들면, DI water 로 세정하는 정도로 충분히 세정할 수 있다. 따라서, 알루미늄 등으로 형성된 상기 제1 및 제2 게이트 도전층들이 손상되지 않을 수 있다.
다른 실시예에 따르면, 상기 제1 및 제2 게이트 도전층들은 알루미늄 등으로 형성된 메인 도전층 상에 티타늄 등을 포함하는 캡핑층을 포함할 수 있으며, 이경우 상기 캡핑층은 상기 제2 내지 제4 컨택홀들(CNT2, CNT3, CNT4)을 형성할 때의 에치 스토퍼 역할을 하면 충분하므로, 비교적 얇은 두께를 가질 수 있다.
도 5e를 참조하면, 소스 드레인 도전층이 상기 제4 절연층(150) 상에 형성될 수 있다. 상기 소스 드레인 도전층은 제1 SD 패턴(SDa), 제2 SD 패턴(SDb), 및 제3 SD 패턴(SDc)을 포함할 수 있다.
상기 비아 절연층(150)이 상기 소스 드레인 도전층 상에 형성될 수 있다. 제1 전극(181)이 상기 비아 절연층(150) 상에 형성될 수 있다. 화소 정의막(PDL)이 상기 제1 전극(181)이 배치된 상기 비아 절연층(150) 상에 형성될 수 있다. 발광층(182)이 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 전극(181)상에 형성될 수 있다. 제2 전극(183)이 상기 화소 정의막(PDL) 및 상기 발광층(182) 상에 형성될 수 있다.
도 5f를 참조하면, 밀봉 부재(CS)가 밀봉 기판(200) 상에 형성될 수 있다. 상기 밀봉 부재(CS)를 상기 베이스 기판(100)과 합착 후, 상기 밀봉 부재(CS)에 레이저(LASER)를 조사하여, 상기 밀봉 부재(CS)를 경화시킬 수 있다. 이에 따라, 발광 구조물(180)이 배치되는 표시 영역을 밀봉할 수 있다.
이때, 상기 레이저는 상기 밀봉 기판(200)을 통해 상기 밀봉 부재(CS)에 조사되며, 이에 따라, 몰리브덴 등을 포함하는 상기 차폐 전극이 상기 레이저가 상기 제1 및 제2 연결 배선(SL1, SL2)에 조사되는 것을 차단할 수 있다. 이에 따라 상기 레이저 조사에 의해, 알루미늄 등을 포함하는 상기 제1 및 제2 연결 배선(SL1, SL2)이 손상되는 문제를 예방할 수 있다.
이에 따라, 상기 표시 장치를 제조할 수 있다.
도 6은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 7a는 도 6의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 7b는 도 6의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 6 내지 도 7b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 상기 표시 장치(560)는 도 1의 표시 장치에 상응할 수 있다. 상기 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 11a에 도시된 바와 같이, 상기 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 11b에 도시된 바와 같이, 상기 전자 기기(500)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 상기 전자 기기(500)는 그에 한정되지 않는다. 예를 들어, 상기 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
상기 프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 상기 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 상기 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 상기 메모리 장치(520)는 상기 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 상기 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 상기 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 상기 파워 서플라이(550)는 상기 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
상기 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 표시 장치(560)는 상기 입출력 장치(540)에 포함될 수도 있다. 상술한 바와 같이, 상기 표시 장치(560)는 배선 저항을 줄여 표시 품질을 향상시키고, 제조 공정 상에 발생할 수 있는 문제들을 방지할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 다양한 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 베이스 기판 110: 버퍼층
120: 제1 절연층 130: 제2 절연층
140: 제3 절연층 150: 제4 절연층
180: 발광 구조물 200: 밀봉 기판

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되고 제1 액티브 패턴을 포함하는 액티브층;
    상기 액티브층 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되는 제1 게이트 도전층;
    상기 제1 게이트 도전층 상에 배치되는 제2 절연층; 및
    상기 제2 절연층 상에 배치되는 제3a 게이트 패턴을 포함하는 제3 게이트 도전층을 포함하고,
    상기 제3 게이트 도전층은 상기 제1 게이트 도전층과는 직접 연결되지 않는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 제3a 게이트 패턴은 상기 제2 절연층 및 상기 제1 절연층을 통해 형성되는 제1 컨택홀을 통해, 상기 제1 액티브 패턴과 직접 연결되는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제3 게이트 도전층 상에 배치되는 제4 절연층; 및
    상기 제4 절연층 상에 배치되고 제1 SD 패턴 및 제2 SD 패턴을 포함하는 소스 드레인 도전층을 더 포함하고,
    상기 제1 게이트 도전층은 제1a 게이트 패턴 및 제1b 게이트 패턴을 포함하고, 상기 제1a 게이트 패턴은 상기 제1 액티브 패턴과 중첩하고, 상기 제1b 게이트 패턴은 상기 제1a 게이트 패턴과 이격되고,
    상기 제1 SD 패턴은 상기 제4 절연층을 통해 형성되는 제2 컨택홀을 통해 상기 제3a 게이트 패턴과 직접 연결되고,
    상기 제2 SD 패턴은 상기 제4 절연층 및 상기 제2 절연층을 통해 형성되는 제3 컨택홀을 통해 상기 제1b 게이트 패턴과 직접 연결되는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제2 절연층 상에 배치되는 제2 게이트 도전층; 및
    상기 제2 게이트 도전층 상에 배치되고, 상기 제3 게이트 도전층 아래 배치되는 제3 절연층을 더 포함하고,
    상기 제3 게이트 도전층은 상기 제2 게이트 도전층과 직접 연결되지 않는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서,
    상기 제3a 게이트 패턴은 상기 제2 절연층 및 상기 제1 절연층을 통해 형성되는 제1 컨택홀을 통해, 상기 제1 액티브 패턴과 직접 연결되는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서,
    상기 액티브 층은 폴리 실리콘을 포함하는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 게이트 도전층은 알루미늄 또는 알루미늄 합금 단일층으로 형성된 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 게이트 도전층은 메인 도전층 및 상기 메인 도전층 상에 배치되는 캡핑층을 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 메인 도전층은 알루미늄 또는 알루미늄 합금 단일층으로 형성되고, 상기 캡핑층은 티타늄(Ti)을 포함하고 100Å(옹스트롬) 이하의 두께를 갖는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    영상을 표시 하는 표시 영역과 이를 둘러싸는 주변 영역 사이에 배치되는 밀봉 부재; 및
    상기 밀봉부재와 함께 상기 표시 영역 내의 구조물을 밀봉하는 밀봉 기판을 더 포함하고,
    상기 제1 게이트 도전층은 상기 밀봉 부재와 중첩하게 배치되는 제1 연결 배선을 더 포함하고,
    상기 제3 게이트 도전층은 상기 제1 연결 배선과 상기 밀봉 부재 사이에 배치되는 차폐 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 영상을 표시 하는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함하는 베이스 기판;
    상기 베이스 기판 상에 배치되는 액티브층;
    상기 액티브층 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되고 제1 연결 배선을 포함하는 제1 게이트 도전층;
    상기 제1 게이트 도전층 상에 배치되는 제2 절연층;
    상기 제2 절연층 상에 배치되고 상기 제1 연결 배선과 중첩하는 제1 차폐 전극을 포함하는 제3 게이트 도전층;
    상기 제3 게이트 도전층 상에 배치되는 제4 절연층;
    상기 제4 절연층 상에 배치되고, 상기 표시 영역과 상기 주변 영역 사이에 배치되고, 상기 제1 차폐 전극과 중첩하는 밀봉 부재; 및
    상기 밀봉부재와 함께 상기 표시 영역 내의 구조물을 밀봉하는 밀봉 기판을 포함하는 표시 장치.
  12. 베이스 기판 상에 제1 액티브 패턴을 포함하는 액티브 층을 형성하는 단계;
    상기 액티브 층 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 제1 게이트 도전층을 형성하는 단계;
    상기 제1 게이트 도전층 상에 제2 절연층을 형성하는 단계;
    상기 제2 절연층 및 상기 제1 절연층을 통해 상기 제1 액티브 패턴을 노출하는 제1 컨택홀을 형성하는 단계; 및
    상기 제2 절연층 상에 상기 제1 컨택홀을 통해 상기 제1 액티브 패턴과 직접 연결되는 제3a 게이트 패턴을 포함하는 제3 게이트 도전층을 형성하는 단계를 포함하고,
    상기 제1 컨택홀을 형성하는 단계에서 상기 제1 게이트 도전층은 상기 제2 절연층에 의해 전부 커버되어 있는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 제1 컨택홀을 형성하는 단계 후에, 상기 제3 게이트 도전층을 형성하기 전에,
    상기 제1 컨택홀을 통해 노출되는 상기 제1 액티브 패턴의 표면을 금속에 대한 식각력이 있는 세정 용액을 이용하여 세정하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 세정하는 단계에서는 BOE(Buffered Oxide Etchant) 세정 용액을 이용하여 습식 세정하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제12 항에 있어서,
    상기 제1 게이트 도전층을 형성한 후, 상기 제2 절연층을 형성하기 전에,
    상기 액티브 층의 일부에 불순물을 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계; 및
    상기 액티브 층의 도펀트 활성화(dopant activation)를 위해 열처리 하여 상기 액티브 층을 활성화(activation)하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제12 항에 있어서,
    상기 제1 게이트 도전층은 연결 배선을 포함하고,
    상기 제3 게이트 도전층은 상기 연결 배선과 중첩하는 차폐 전극을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    밀봉 기판 상에 밀봉 부재를 형성하는 단계;
    상기 밀봉 기판과 상기 제3 게이트 도전층이 형성된 상기 베이스 기판을 상기 밀봉 부재를 이용하여 합착하는 단계; 및
    상기 밀봉 기판을 통해 상기 밀봉 부재에 레이저를 조사하여 상기 밀봉 부재를 경화하는 단계를 더 포함하고,
    상기 차폐 전극은 상기 밀봉 부재와 상기 연결 배선 사이에 위치하여, 상기 레이저가 상기 연결 배선에 조사되는 것을 차단하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제12 항에 있어서,
    상기 제3 게이트 도전층을 형성하는 단계 전에
    상기 제2 절연층 상에 제2 게이트 도전층을 형성하는 단계; 및
    상기 제2 게이트 도전층 상에 제3 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제12 항에 있어서,
    상기 제1 게이트 도전층은 알루미늄 또는 알루미늄 합금 단일층으로 형성된 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제12 항에 있어서,
    상기 제3 게이트 도전층은 몰리브덴 또는 몰리브덴 합금을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020190019943A 2019-02-20 2019-02-20 표시 장치 및 이의 제조 방법 KR20200103905A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190019943A KR20200103905A (ko) 2019-02-20 2019-02-20 표시 장치 및 이의 제조 방법
CN202010083894.0A CN111599836A (zh) 2019-02-20 2020-02-10 显示装置及其制造方法
US16/787,985 US20200266216A1 (en) 2019-02-20 2020-02-11 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190019943A KR20200103905A (ko) 2019-02-20 2019-02-20 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200103905A true KR20200103905A (ko) 2020-09-03

Family

ID=72041035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190019943A KR20200103905A (ko) 2019-02-20 2019-02-20 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20200266216A1 (ko)
KR (1) KR20200103905A (ko)
CN (1) CN111599836A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114556579A (zh) 2020-09-10 2022-05-27 京东方科技集团股份有限公司 显示基板和显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP5485517B2 (ja) * 2008-03-17 2014-05-07 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR101048987B1 (ko) * 2009-12-10 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR20160122893A (ko) * 2015-04-14 2016-10-25 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR102467353B1 (ko) * 2015-11-27 2022-11-15 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
KR102615687B1 (ko) * 2016-11-15 2023-12-21 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20200266216A1 (en) 2020-08-20
CN111599836A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
KR102659331B1 (ko) 표시 장치 및 이의 제조 방법
KR20230128434A (ko) 유기발광 표시 장치
KR102555841B1 (ko) 표시 장치
US11594587B2 (en) Display device
KR102554830B1 (ko) 표시 장치 및 이의 제조 방법
CN111244136B (zh) 显示装置及其制造方法
KR102633093B1 (ko) 표시 장치 및 이의 제조 방법
US12062667B2 (en) Display device
US11844238B2 (en) Display device
KR102687808B1 (ko) 표시 장치
US12089462B2 (en) Display apparatus including multi-height dam over power supply wires
KR20200083700A (ko) 표시 장치 및 이의 제조 방법
KR20200103905A (ko) 표시 장치 및 이의 제조 방법
US20230006013A1 (en) Display device
US11489027B2 (en) Display apparatus and method of manufacturing the same
KR20210055128A (ko) 표시 장치 및 이의 제조 방법
KR20200034889A (ko) 표시 장치 및 이의 제조 방법
KR102606687B1 (ko) 표시 장치 및 이의 제조 방법
KR20200116568A (ko) 표시 장치
US20240105738A1 (en) Display device and method of manufacturing the same
KR102029169B1 (ko) 디스플레이 장치와 이의 제조방법
KR20220070082A (ko) 표시 장치
KR20210022802A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal