KR102659331B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102659331B1
KR102659331B1 KR1020190179168A KR20190179168A KR102659331B1 KR 102659331 B1 KR102659331 B1 KR 102659331B1 KR 1020190179168 A KR1020190179168 A KR 1020190179168A KR 20190179168 A KR20190179168 A KR 20190179168A KR 102659331 B1 KR102659331 B1 KR 102659331B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
electrode
disposed
power wiring
Prior art date
Application number
KR1020190179168A
Other languages
English (en)
Other versions
KR20210086869A (ko
Inventor
조현민
강태욱
최상건
최신일
오윤정
차명근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190179168A priority Critical patent/KR102659331B1/ko
Priority to US17/079,278 priority patent/US11563074B2/en
Priority to CN202011594701.4A priority patent/CN113130593A/zh
Publication of KR20210086869A publication Critical patent/KR20210086869A/ko
Priority to US18/158,320 priority patent/US12058907B2/en
Application granted granted Critical
Publication of KR102659331B1 publication Critical patent/KR102659331B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되는 박막 트랜지스터 및 전원 배선, 상기 베이스 기판 상에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층 및 공통층, 상기 공통층 상에 배치되는 제2 전극을 포함한다. 상기 전원 배선은 제1 도전층, 상기 제1 도전층 상에 배치되는 제2 도전층, 및 상기 제2 도전층 상에 배치되는 제3 도전층을 포함한다. 상기 제3 도전층은 상기 제2 도전층의 측면에 대해 돌출되어 언더컷을 형성한다. 상기 제2 전극이 상기 제2 도전층의 상기 측면에 접촉한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 표시 품질이 향상된 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 유기 발광 표시 장치는 애노드 전극인 제1 전극, 캐소드 전극인 제2 전극 및 이들 사이의 발광층을 포함할 수 있다. 이때, 상기 유기 발광 표시 장치가 대형화 됨에 따라, 상기 제2 전극의 IR Drop으로 인해, 표시 품질이 떨어지는 문제가 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 캐소드 전극의 IR Drop을 방지하여 표시 품질을 향상시키면서도 제조 비용을 절감한 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되는 박막 트랜지스터 및 전원 배선, 상기 베이스 기판 상에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층 및 공통층, 상기 공통층 상에 배치되는 제2 전극을 포함한다. 상기 전원 배선은 제1 도전층, 상기 제1 도전층 상에 배치되는 제2 도전층, 및 상기 제2 도전층 상에 배치되는 제3 도전층을 포함한다. 상기 전원 배선의 측면 상에서 상기 제3 도전층은 상기 제2 도전층에 대해 상대적으로 돌출된다. 상기 제2 전극이 상기 제2 도전층의 상기 측면에 접촉한다.
본 발명의 일 실시예에 있어서, 상기 공통층은 상기 제2 도전층의 상기 측면에 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 배선의 상기 제3 도전층 상에 상기 공통층과 동일한 물질을 포함하는 제1 커버부가 배치될 수 있다. 상기 제3 도전층 상의 상기 제1 커버부 상에 상기 제2 전극과 동일한 물질을 포함하는 제2 커버부가 배치될 수 있다. 상기 제3 도전층 상의 상기 제2 커버부는 상기 제2 도전층의 상기 측면과 연결되는 상기 제2 전극과 이격될 수 있다.
본 발명의 일 실시예에 있어서, 상기 공통층은 상기 제1 전극과 상기 발광층 사이에 배치되는 정공 주입층 및 정공 수송층과, 상기 발광층과 상기 제2 전극 사이에 배치되는 전자 수송층 및 전자 주입층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 베이스 기판과 상기 박막 트랜지스터 사이에 배치되는 하부 차폐 전극을 더 포함할 수 있다. 상기 하부 차폐 전극과 상기 전원 배선은 동일한 층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터는 게이트 전극을 포함할 수 있다. 상기 전원 배선은 상기 게이트 전극과 동일한 층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 배선은 영상이 표시되는 표시 영역에서 제1 방향으로 연장되어, 상기 표시 영역에 인접하는 비표시 영역인 주변 영역까지 연장될 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 배선의 상기 제2 도전층의 상기 측면은 제1 측면 및 상기 제1 측면과 반대방향에 배치되는 제2 측면을 포함할 수 있다. 상기 제1 측면과 상기 제2 측면을 지나는 일 단면상에서, 상기 제1 측면 상에서 상기 제2 도전층과 상기 제2 전극이 접하는 길이는 상기 제2 측면 상에서 상기 제2 측면과 상기 제2 전극이 접하는 길이 보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 배선은 상기 제1 방향과 수직한 제2 방향을 따라 돌출되는 컨택부를 포함할 수 있다. 상기 컨택부에서, 상기 제2 전극이 상기 제2 도전층의 상기 측면에 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 컨택부는 평면 상에서 반원 형태일 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 배선의 상기 제2 도전층은 알루미늄 또는 구리를 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 공통층, 상기 공통층 상에 배치되는 제2 전극, 및 상기 베이스 기판 상에 배치되는 전원 배선을 포함한다. 상기 전원 배선의 종단면 상에서, 상기 전원 배선의 측면에 함몰부가 형성되고, 상기 제2 전극이 상기 전원 배선의 상기 함몰부 내에서 상기 전원 배선의 측면과 접촉한다.
본 발명의 일 실시예에 있어서, 상기 공통층은 상기 전원 배선의 상기 측면에 접촉한다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 베이스 기판 상에 제1 도전층, 제2 도전층 및 제3 도전층을 차례로 형성하는 단계, 상기 제3 도전층, 상기 제2 도전층 및 상기 제1 도전층을 패터닝 하여, 전원 배선을 형성하는 단계, 상기 전원 배선이 형성된 상기 베이스 기판 상에 비아 절연층을 형성하는 단계, 상기 비아 절연층 상에 제1 전극을 형성하는 단계, 상기 제1 전극이 형성된 상기 베이스 기판 상에 공통층을 형성하는 단계, 상기 공통층 상에 제2 전극을 형성하는 단계를 포함한다상기 전원 배선의 측면 상에서, 상기 제3 도전층은 상기 제2 도전층에 대해 상대적으로 돌출된다. 상기 제2 전극을 형성하는 단계에서, 상기 제2 전극이 상기 제2 도전층의 측면에 접촉한다.
본 발명의 일 실시예에 있어서, 상기 제1 도전층은 티타늄을 포함할 수 있다. 상기 제2 도전층은 알루미늄을 포함할 수 있다. 상기 제3 도전층은 티타늄을 포함할 수 있다. 상기 전원 배선을 형성하는 단계에서, 상기 제1 내지 제3 도전층들은 건식 식각을 통해 패터닝되며, 언더컷을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 도전층은 티타늄을 포함할 수 있다. 상기 제2 도전층은 알루미늄을 포함할 수 있다. 상기 제3 도전층은 티타늄을 포함할 수 있다. 상기 제1 전극을 형성하는 단계에서, 상기 제1 전극은 습식 식각을 통해 패터닝 되며, 상기 제2 도전층의 일부가 식각되어, 상기 제3 도전층과 상기 제2 도전층의 측면에 언더컷이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 도전층은 티타늄을 포함할 수 있다. 상기 제2 도전층은 구리를 포함할 수 있다. 상기 제3 도전층은 티타늄을 포함할 수 있다. 상기 전원 배선을 형성하는 단계에서, 상기 제1 내지 제3 도전층들은 습식 식각을 통해 패터닝되며, 상기 제3 도전층과 상기 제2 도전층의 측면에 언더컷을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전극을 형성하는 단계에서, 상기 제2 전극은 상기 베이스 기판에 대해 수직한 방향에 대해 미리 정해진 각도로 경사진 방향으로 도전성 물질을 증착하여 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 공통층은 상기 제2 도전층의 상기 측면에 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 공통층은 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층을 포함할 수 있다. 상기 제조 방법은 상기 공통층의 상기 전자 수송층을 형성하기 전에, 상기 제1 전극과 중첩하게 상기 전자 수송층 상에 발광층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되는 박막 트랜지스터 및 전원 배선, 상기 베이스 기판 상에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층 및 공통층, 상기 공통층 상에 배치되는 제2 전극을 포함한다. 상기 전원 배선은 제1 도전층, 상기 제1 도전층 상에 배치되는 제2 도전층, 및 상기 제2 도전층 상에 배치되는 제3 도전층을 포함한다. 상기 제3 도전층은 상기 제2 도전층의 측면에 대해 돌출되어 언더컷을 형성한다. 상기 제2 전극이 상기 제2 도전층의 상기 측면에 접촉한다. 이에 따라, 상기 표시 장치는 별도의 레이저 드릴링 공정이나 별도의 마스크를 이용한 포토 공정 없이도, 상기 보조 배선인 상기 전원 배선을 상기 제2 전극에 연결할 수 있으므로, IR Drop을 방지하면서도, 제조 원가가 절감되고, 단순한 구조를 갖는 표시 장치를 제공할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치의 표시 영역에서의 단면도이다.
도 3은 도 2의 표시 장치의 A 부분의 확대도이다.
도 4는 도 3의 표시 장치의 발광 구조물의 적층 구조를 상세히 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에서의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에서의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 전원 배선을 상세히 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에서의 전원 배선을 나타낸 평면도이다.
도 9는 도 8의 I-I'선을 따라 절단한 단면도이다.
도 10a, 10b, 11a, 11b, 12a, 12b, 13a, 13b, 14a, 14b, 15a 및 15b는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 16은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 17a는 도 16의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 17b는 도 16의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 상기 표시 장치는 표시 영역(DA) 및 주변 영역(PA)을 포함한다.
상기 표시 영역(DA)에는 영상을 표시 하기 위한 복수의 화소(PX)들이 배치될 수 있다. 상기 화소(PX)들은 제1 방향(D1) 및 상기 제1 방향(D1)에 수직한 제2 방향(D2)을 따라 매트릭스 형태로 배열될 수 있다. 상기 각각의 화소(PX)는 박막 트랜지스터 및 발광 구조물을 포함할 수 있다. 상기 발광 구조물은 상기 박막 트랜지스터에 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 제2 전극을 포함할 수 있다.
상기 표시 장치는 상기 화소(PX)들에 전기적으로 연결되어 스캔 신호를 인가하는 복수의 스캔 라인(SL)들 및 데이터 신호를 인가하는 복수의 데이터 라인(DL)들을 포함할 수 있다.
상기 표시 장치는 복수의 전원 배선(VL)을 더 포함할 수 있다. 상기 전원 배선(VL)은 상기 제1 방향(D1)을 따라 연장되며, 상기 표시 영역(DA) 내에 배치될 수 있다. 도면상에서는 하나의 전원 배선(VL) 만 도시되었으나, 복수의 전원 배선들이 상기 제2 방향으로 배열되고, 각각의 전원 배선들이 상기 제1 방향으로 연장될 수 있으나, 이에 한정되지 않는다.
여기서, 상기 화소(PX)를 구동하기 위해, 상기 화소(PX)에는 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS) 및 초기화 전압(VINT) 등이 인가될 수 있다. 이때, 상기 제2 전원 전압(ELVSS)은 상기 전원 배선(VL)에 인가될 수 있다.
상기 주변 영역(PA)은 상기 표시 영역(DA)에 인접하여, 상기 표시 영역(DA)을 둘러싸며, 영상이 표시되지 않는 비표시 영역일 수 있다. 상기 주변 영역(PA)에는 상기 표시 장치를 구동하기 위한 구동 회로 또는 상기 표시 장치를 검사하기 위한 검사 회로 등이 배치될 수 있다. 예를들면, 상기 전원 배선(VL)은 영상이 표시되는 상기 표시 영역(DA)에서 상기 제1 방향(D1)으로 연장되어, 상기 표시 영역(DA)에 인접하는 비표시 영역인 상기 주변 영역(PA)까지 연장되어, 상기 주변 영역(PA)에 형성되는 테스트 패드(미도시)와 연결될 수 있다.
일반적으로, 텔레비전 등의 대형 유기 발광 표시 장치가 전면 발광 구조를 갖는 경우, 캐소드 전극인 제2 전극의 IR Drop으로 인해, 표시 품질이 떨어지는 문제가 있으며, 이를 방지하기 위해, 보조 배선을 형성할 수 있다. 이때, 상기 보조 배선과 상기 캐소드 전극의 전기적 연결을 위해, 별도의 레이저 드릴링 공정 또는 별도의 마스크를 이용한 컨택홀 형성 공정 등이 추가적으로 필요로 하는 문제가 있다.
본 실시예에 따르면, 별도의 레이저 드릴링 공정이나 별도의 마스크를 이용한 포토 공정 없이도, 상기 보조 배선인 상기 전원 배선(VL)을 상기 제2 전극에 연결할 수 있으므로, IR Drop을 방지하면서도, 제조 원가가 절감되고, 단순한 구조를 갖는 표시 장치를 제공할 수 있다.
도 2는 도 1의 표시 장치의 표시 영역에서의 단면도이다. 도 3은 도 2의 표시 장치의 A 부분의 확대도이다. 도 4는 도 3의 표시 장치의 발광 구조물의 적층 구조를 상세히 나타낸 단면도이다.
도 1 내지 4를 참조하면, 상기 표시 장치는 베이스 기판(100), 하부 차폐 전극(BML), 제1 절연층(110), 액티브 패턴(ACT), 게이트 절연층(120), 게이트 전극(GE), 층간 절연층(130), 소스 전극(SE), 드레인 전극(DE), 전원 배선(VL), 비아 절연층(140), 화소 정의막(PDL), 발광 구조물(180), 공통층(CL) 및 박막 봉지층(TFE)을 포함할 수 있다. 상기 발광 구조물(180)은 제1 전극(181), 발광층(EL) 및 제2 전극(183)을 포함할 수 있다.
상기 베이스 기판(100)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 상기 베이스 기판(100)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 상기 베이스 기판(100)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 상기 베이스 기판(100)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다.
상기 하부 차폐 전극(BML)은 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 하부 차폐 전극(BML) 은 상기 액티브 패턴(ACT)과 중첩하게 배치되어, 박막 트랜지스터(TFT)를 이루는 상기 액티브 패턴(ACT)의 전기적 특성이 저하되는 것을 방지하는 보호층으로서 작용할 수 있다. 구체적으로, 상기 하부 차폐 전극(BML)은 상기 기판(100)의 하부에서 조사되는 레이저가 상기 박막 트랜지스터(TFT)의 상기 액티브 패턴(ACT)에 유입되어 상기 박막 트랜지스터(TFT)의 문턱 전압이 변동되는 것을 최소화할 수 있다. 하부 차폐 전극(BML)은 광 투과율이 낮은 금속으로 이루어질 수 있다.
상기 제1 절연층(110)은 상기 하부 차폐 전극(BML)이 배치된 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 제1 절연층(110)은 상기 베이ㅡ 기판(100)으로부터 금속 원자들이나 불순물들이 상기 액티브 패턴(ACT)으로 확산되는 현상을 방지할 수 있으며, 상기 액티브 패턴(ACT)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 패턴(ACT)을 수득하게 할 수 있다.
박막 트랜지스터(TFT)의 상기 액티브 패턴(ACT)이 상기 버퍼층(110) 상에 배치될 수 있다. 상기 액티브 패턴(ACT)은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 상기 액티브 패턴(ACT)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 상기 액티브 패턴(ACT)은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다.
상기 게이트 절연층(120)은 상기 액티브 패턴(ACT)의 상기 채널 영역 상에 배치될 수 있다. 상기 게이트 절연층(120)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다. 상기 게이트 절연층(120)은 복수의 층으로 형성될 수 있다.
상기 제1 절연층(120) 상에 상기 박막 트랜지스터(TFT)의 상기 게이트 전극(GE)이 배치될 수 있다. 상기 게이트 전극(GE)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 층간 절연층(130), 상기 게이트 전극(GE)이 배치된 상기 액티브패턴(ACT) 및 상기 제1 절연층(110) 상에 배치될 수 있다. 예를 들면, 상기 층간 절연층(130)은 상기 제1 절연층(110) 상에서 상기 액티브 패턴(ACT) 및 상기 게이트 전극(GE)을 충분히 덮을 수 있으며, 상기 액티브 패턴(ACT) 및 상기 게이트 전극(GE)를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 상기 층간 절연층(130)은 상기 제1 절연층(110) 상에서 상기 액티브 패턴(ACT) 및 상기 게이트 전극(GE)을 덮으며, 상기 액티브 패턴(ACT) 및 상기 게이트 전극(GE)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 상기 층간 절연층(130)은 복수의 층으로 형성될 수 있다.
상기 층간 절연층(130) 상에 상기 박막 트랜지스터(TFT)의 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 전원 배선(VL)이 배치될 수 있다. 상기 소스 전극(SE)은 상기 층간 절연층(130)을 통해 형성되는 컨택홀을 통해 상기 액티브 패턴(ACT)의 상기 소스 영역에 전기적으로 연결될 수 있다. 상기 드레인 전극(DE)은 상기 층간 절연층(130)을 통해 형성되는 컨택홀을 통해 상기 액티브 패턴(ACT)의 상기 드레인 영역에 전기적으로 연결될 수 있다. 상기 드레인 전극(DE)은 상기 층간 절연층(130) 및 상기 제1 절연층(130)을 통해 형성되는 컨택홀을 통해 상기 하부 차폐 전극(BML)과 전기적으로 연결될 수 있다.
상기 소스 전극(SE), 상기 드레인 전극(DE) 및 전원 배선(VL)은 동일한 층으로부터 형성될 수 있다. 상기 전원 배선(VL)은 제1 도전층(VL1), 상기 제1 도전층(VL1) 상에 배치되는 제2 도전층(VL2), 및 상기 제2 도전층(VL2) 상에 배치되는 제3 도전층(VL3)을 포함할 수 있다.
이때, 상기 제3 도전층(VL3)은 상기 제2 도전층(VL2)의 측면에 대해 돌출되어 언더컷(under-cut)을 형성할 수 있다. (도 3 참조) 즉, 상기 전원 배선(VL)의 폭 방향의 단면 상에서, 상기 제2 도전층(VL2)의 폭은 상기 제3 도전층(VL3)의 폭 및 상기 제1 도전층(VL1)의 폭 보다 작을 수 있다. 즉, 상기 전원 배선(VL)의 측면 상에서 상기 제3 도전층(VL3)은 상기 제2 도전층(VL2)에 대해 상대적으로 돌출되고, 이에 따라 상기 전원 배선(VL)의 상기 측면에는 함몰부(RS)가 형성될 수 있다. 상기 언더컷은 상기 제3 도전층(VL3), 상기 제2 도전층(VL2) 및 상기 제1 도전층(VL1)을 일괄 식각하여 패터닝 하는 과정 또는 상기 제2 도전층(VL2)의 측면만 별도로 식각하는 과정을 통해 형성할 수 있으며, 상기 제2 도전층(VL2)과 상기 제1 및 제3 도전층들(VL1, VL2)이 서로 다른 물질을 포함하는 것을 이용할 수 있다.
예를 들면, 상기 제1 도전층(VL1)은 티타늄을 포함할 수 있다. 상기 제2 도전층(VL2)은 알루미늄을 포함할 수 있다. 상기 제3 도전층(VL3)은 티타늄을 포함할 수 있다. 다른 실시예에 따르면, 상기 제1 도전층(VL1)은 티타늄을 포함할 수 있다. 상기 제2 도전층(VL2)은 구리를 포함할 수 있다. 상기 제3 도전층(VL3)은 티타늄을 포함할 수 있다.
상기 비아 절연층(140)은 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 전원 배선(VL)이 배치된 상기 층간 절연층(130) 상에 배치될 수 있다. 상기 비아 절연층(140)은 상기 전원 배선(VL)이 상기 제2 전극(183)과 전기적으로 연결되기 위해, 상기 전원 배선(VL)을 노출하는 개구를 형성할 수 있다.
상기 제1 전극(181)이 상기 비아 절연층(140) 상에 배치될 수 있다. 상기 제1 전극(181)은 상기 비아 절연층(140)을 통해 형성되는 컨택홀을 통해, 상기 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다.
상기 표시 장치의 발광 방식에 따라, 상기 제1 전극(181)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 전극(181)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 전극(181)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 화소 정의막(PDL)은 상기 제1 전극(181)이 배치된 상기 제6 절연층(170) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(PDL)을 식각하여 상기 제1 전극(181)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(PDL)의 개구에 의해 상기 표시 장치의 발광 영역과 비발광 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(PDL)의 개구가 위치하는 부분이 상기 발광 영역에 해당될 수 있으며, 상기 비발광 영역은 상기 화소 정의막(PDL)의 개구에 인접하는 부분에 해당될 수 있다.
상기 공통층(CL) 및 상기 발광층(EL)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 전극(181)상에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 공통층(CL)은 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 상기 발광층(EL)을 제외하고, 상기 정공 주입층(HIL), 상기 정공 수송층(HTL), 상기 전자 수송층(ETL), 상기 전자 주입층(EIL) 은 복수의 화소들에 대응되도록 공통적으로 형성될 수 있다. 상기 공통층(CL)은 상기 전원 배선(VL)의 상기 제2 도전층(VL2)의 상기 측면에 접촉할 수 있다. 한편, 상기 제3 도전층(VL3) 상에는 상기 공통층(CL)과 동일한 물질을 포함하는 제1 커버부(CLa)가 배치될 수 있다.
상기 발광층(EL)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광층(EL)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 발광 구조물들은 복수의 화소들에 대응되도록 공통적으로 형성되고, 상기 컬러 필터층에 의해 각각의 화소들이 구분될 수 있다.
상기 제2 전극(183)은 상기 화소 정의막(PDL), 상기 발광층(EL) 및 상기 공통층(CL) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제2 전극(183)은 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(183)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(183)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 제2 전극(183)은 상기 전원 배선(VL)의 상기 제2 도전층(VL2)의 상기 측면에 접촉할 수 있다. 한편, 상기 제3 도전층(VL3) 상의 상기 제1 커버부(CLa) 상에는 상기 제2 전극(183)과 동일한 물질을 포함하는 제2 커버부(183a)가 배치될 수 있다. 상기 제3 도전층(VL3) 상의 상기 제2 커버부(183a))는 상기 제2 도전층(VL2)의 상기 측면과 연결되는 상기 제2 전극(183)과 이격될 수 있다.
상기 박막 봉지층(TFE)은 상기 제2 전극(183) 상에 배치될 수 있다. 상기 박막 봉지층(TFE)은 외부의 습기 및 산소의 침투를 방지할 수 있다. 상기 박막 봉지층(TFE)은 적어도 하나의 유기층과 적어도 하나의 무기층을 구비할 수 있다. 적어도 하나의 유기층과 적어도 하나의 무기층은 서로 교번적으로 적층될 수 있다. 예를 들면, 상기 박막 봉지층(TFE)은 제1 무기층제2 무기층 및 상기 제1 무기층과 상기 제2 무기층 사이의 유기층을 포함할 수 있으나, 이에 제한되지 않는다. 다른 실시예에 있어서, 상기 박막 봉지층 대신 외기 및 수분이 상기 표시 장치 내부로 침투하는 것을 차단하기 위한 밀봉기판이 제공될 수 있다.
일반적으로 서로 도전층들 간의 컨택을 위해서는 레이저 드릴링을 이용한 컨택홀의 형성 또는, 별도의 마스크를 이용한 컨택홀의 형성 공정이 필요하다.
본 실시예에 따르면, 별도의 레이저 드릴링 공정이나 별도의 마스크를 이용한 포토 공정 없이도, 상기 전원 배선(VL)을 상기 제2 전극(183)에 연결할 수 있으므로, IR Drop을 방지하면서도, 제조 원가가 절감되고, 단순한 구조를 갖는 표시 장치를 제공할 수 있다.
특히, 상기 공통층(CL)을 형성할 때와 상기 제2 전극(183)을 형성할때, 상기 제3 도전층(VL3)의 끝단에서부터 상기 제2 도전층(VL2)의 상기 측면 방향으로의 증착 물질이 제공되는 입사각의 조건을 적절히 조절하면, 상기 제2 전극(183)이 상기 제2 도전층(VL2)의 상기 측면 상에서 상기 공통층(CL)보다 더 높은 위치까지 형성될 수 있으며, 이를 통해, 상기 제2 전극(183)과 상기 전원 배선(VL)이 서로 전기적으로 연결될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에서의 단면도이다.
도 5를 참조하면, 상기 표시 장치는 전원 배선(VL)이 게이트 전극(GE)과 동일한 층에 형성되는 것을 제외하고, 상기 도 1 내지 4의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 표시 장치는 베이스 기판(100), 하부 차폐 전극(BML), 제1 절연층(110), 액티브 패턴(ACT), 게이트 절연층(120), 게이트 전극(GE), 층간 절연층(130), 소스 전극(SE), 드레인 전극(DE), 전원 배선(VL), 비아 절연층(140), 화소 정의막(PDL), 발광 구조물(180), 공통층(CL) 및 박막 봉지층(TFE)을 포함할 수 있다. 상기 발광 구조물(180)은 제1 전극(181), 발광층(EL) 및 제2 전극(183)을 포함할 수 있다.
상기 층간 절연층(130) 및 상기 비아 절연층(140)은 상기 전원 배선(VL)이 상기 제2 전극(183)과 전기적으로 연결되기 위해, 상기 전원 배선(VL)을 노출하는 개구를 형성할 수 있다.
상기 전원 배선(VL)은 제1 도전층, 제2 도전층 및 제3 도전층을 포함할 수 있다. (도 4 참조) 상기 제2 전극(183)은 상기 전원 배선(VL)의 상기 제2 도전층의 측면에 접촉할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에서의 단면도이다.
도 6을 참조하면, 상기 표시 장치는 전원 배선(VL)이 하부 차폐 전극(BML)과 동일한 층에 형성되는 것을 제외하고, 상기 도 1 내지 4의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 표시 장치는 베이스 기판(100), 하부 차폐 전극(BML), 제1 절연층(110), 액티브 패턴(ACT), 게이트 절연층(120), 게이트 전극(GE), 층간 절연층(130), 소스 전극(SE), 드레인 전극(DE), 전원 배선(VL), 비아 절연층(140), 화소 정의막(PDL), 발광 구조물(180), 공통층(CL) 및 박막 봉지층(TFE)을 포함할 수 있다. 상기 발광 구조물(180)은 제1 전극(181), 발광층(EL) 및 제2 전극(183)을 포함할 수 있다.
상기 제1 절연층(110), 상기 층간 절연층(130) 및 상기 비아 절연층(140)은 상기 전원 배선(VL)이 상기 제2 전극(183)과 전기적으로 연결되기 위해, 상기 전원 배선(VL)을 노출하는 개구를 형성할 수 있다.
상기 전원 배선(VL)은 제1 도전층, 제2 도전층 및 제3 도전층을 포함할 수 있다. (도 4 참조) 상기 제2 전극(183)은 상기 전원 배선(VL)의 상기 제2 도전층의 측면에 접촉할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 전원 배선을 상세히 나타낸 단면도이다.
도 7을 참조하면, 상기 표시 장치는 제2 전극(183)이 전원 배선(VL)의 제2 도전층(VL2)의 제1 측면 및 제2 측면에 접하는 형상을 제외하고, 상기 도 1 내지 4의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 표시 장치는 베이스 기판(100), 하부 차폐 전극(BML), 제1 절연층(110), 액티브 패턴(ACT), 게이트 절연층(120), 게이트 전극(GE), 층간 절연층(130), 소스 전극(SE), 드레인 전극(DE), 전원 배선(VL), 비아 절연층(140), 화소 정의막(PDL), 발광 구조물(180), 공통층(CL), 제1 커버부(CLa), 제2 커버부(183a) 및 박막 봉지층(TFE)을 포함할 수 있다. 상기 발광 구조물(180)은 제1 전극(181), 발광층(EL) 및 제2 전극(183)을 포함할 수 있다.
상기 전원 배선(VL)은 제1 도전층(VL1), 제2 도전층(VL2) 및 제3 도전층(VL3)을 포함할 수 있다. 상기 전원 배선(VL)의 상기 제2 도전층(VL2)의 상기 측면은 제1 측면 및 상기 제1 측면(도면 상에서 우측)과 반대방향에 배치되는 제2 측면(도면 상에서 좌측)을 포함할 수 있다. 상기 제1 측면과 상기 제2 측면 에는 언더컷에 의한 함몰부(RS)가 각각 형성될 수 있다.
상기 제1 측면과 상기 제2 측면을 지나는 일 단면상에서, 상기 제1 측면 상에서 상기 제2 도전층(VL2)과 상기 제2 전극(183)이 접하는 길이(w1)는 상기 제2 측면 상에서 상기 제2 측면과 상기 제2 전극(183)이 접하는 길이(w2) 보다 클 수 있다.
이는, 상기 제2 전극(183)을 형성할때, 증착 물질이 제공되는 방향을 상기 베이스 기판(100)에 수직한 방향에 대해 미리 정해진 각도로 경사진 방향을 따라 제공함으로써 이루어질 수 있다. (도면 상의 화살표 참조)
이에 따라, 상기 제1 측면 상에서, 상기 제2 전극(183)과 상기 전원 배선(VL)이 서로 전기적으로 연결되기 위한 접촉 면적을 확보할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에서의 전원 배선을 나타낸 평면도이다. 도 9는 도 8의 I-I'선을 따라 절단한 단면도이다.
도 8 및 9를 참조하면, 상기 표시 장치는 전원 배선이 컨택부를 포함하는 것을 제외하고, 도 1 내지 4의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 표시 장치는 베이스 기판(100), 하부 차폐 전극(BML), 제1 절연층(110), 액티브 패턴(ACT), 게이트 절연층(120), 게이트 전극(GE), 층간 절연층(130), 소스 전극(SE), 드레인 전극(DE), 전원 배선(VL), 비아 절연층(140), 화소 정의막(PDL), 발광 구조물(180), 공통층(CL), 제1 커버부(CLa), 제2 커버부(183a) 및 박막 봉지층(TFE)을 포함할 수 있다. 상기 발광 구조물(180)은 제1 전극(181), 발광층(EL) 및 제2 전극(183)을 포함할 수 있다.
상기 전원 배선(VL)은 제1 도전층(VL1), 제2 도전층(VL2) 및 제3 도전층(VL3)을 포함할 수 있다.
상기 전원 배선(VL)은 제1 방향(D1)으로 연장될 수 있다. 상기 전원 배선(VL)은 상기 제1 방향(D1)과 수직한 제2 방향(D2)을 따라 돌출되는 컨택부(VLC)를 포함할 수 있다. 즉, 상기 컨택부(VLC)는 평면 상에서 반원 형태를 가질 수 있으며, 상기 제2 방향(D2)을 따라 양측 방향에 형성되어 전체적으로 원형을 이룰 수 있다. 또한, 상기 컨택부(VLC)는 상기 반원 형태를 갖도록 상기 전원 배선(VL)의 일측에만 형성될 수도 있을 것이다.
상기 컨택부(VLC)에서, 상기 제2 전극(183)이 상기 제2 도전층(VL2)의 측면에 접촉할 수 있다. 상기 컨택부(VLC) 평면에서 볼 때, 원형일 수 있다. 이에 따라, 상기 제2 전극(183)이 상기 제2 도전층(VL2)에 접촉할 수 있는 면적을 충분히 확보할 수 있다.
도 10a, 10b, 11a, 11b, 12a, 12b, 13a, 13b, 14a, 14b, 15a 및 15b는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
상기 제조 방법은 베이스 기판 상에 제1 도전층, 제2 도전층 및 제3 도전층을 차례로 형성하는 단계, 상기 제3 도전층, 상기 제2 도전층 및 상기 제1 도전층을 패터닝 하여, 전원 배선을 형성하는 단계, 상기 전원 배선이 형성된 상기 베이스 기판 상에 비아 절연층을 형성하는 단계, 상기 비아 절연층 상에 제1 전극을 형성하는 단계, 상기 제1 전극이 형성된 상기 베이스 기판 상에 공통층을 형성하는 단계, 상기 공통층 상에 제2 전극을 형성하는 단계를 포함할 수 있다. 상기 전원 배선의 상기 제3 도전층은 상기 제2 도전층의 측면에 대해 돌출되어 언더컷이 형성될 수 있다. 상기 제2 전극을 형성하는 단계에서, 상기 제2 전극이 상기 제2 도전층의 상기 측면에 접촉할 수 있다.
도 10a 및 10b를 참조하면, 베이스 기판(100) 상에 하부 차폐 전극(BML), 제1 절연층(110), 액티브 패턴(ACT), 게이트 절연층(120), 게이트 전극(GE) 및 층간 절연층(130)을 형성할 수 있다.
상기 층간 절연층(130) 상에 원시 도전층(CON)을 형성할 수 있다.
상기 도전층(CON)은 제1 원시 도전층(CON1), 상기 제1 원시 도전층(CON1) 상에 배치되는 제2 원시 도전층(CON2) 및 상기 제2 원시 도전층(OCN3) 상에 배치되는 제3 원시 도전층(CON3)을 포함할 수 있다.
도 11a 및 11b를 참조하면, 상기 원시 도전층(CON)을 패터닝하여, 소스 전극(SE), 드레인 전극(DE) 및 전원 배선(VL)을 형성할 수 있다. 상기 전원 배선(VL)은 상기 제1 원시 도전층(CON1)으로부터 형성된 제1 도전층(VL1), 상기 제2 원시 도전층(CON2)으로부터 형성된 제2 도전층(VL2), 및 상기 제3 원시 도전층(CON3)으로부터 형성된 제3 도전층(VL3)을 포함할 수 있다.
여기서, 상기 제1 도전층(VL1)은 티타늄을 포함하고, 상기 제2 도전층(VL2)은 알루미늄을 포함하고, 상기 제3 도전층(VL3)은 티타늄을 포함하는 경우, 상기 전원 배선을 형성하는 단계에서, 상기 제1 내지 제3 도전층들(VL1, VL2, VL3)은 건식 식각을 통해 패터닝되며, 상기 언더컷을 형성할 수 있다. 이에 따라, 상기 전원 배선(VL)의 측면 상에는 함몰부(RS)가 형성될 수 있다.
한편, 다른 실시예에 따르면, 상기 제1 도전층(VL1)은 티타늄을 포함하고, 상기 제2 도전층(VL2)은 구리를 포함하고, 상기 제3 도전층(VL3)은 티타늄을 포함하는 경우, 상기 전원 배선을 형성하는 단계에서, 상기 제1 내지 제3 도전층들은 습식 식각을 통해 패터닝되며, 상기 제2 도전층(VL2)의 선택적인 식각에 의해, 상기 언더컷을 형성할 수도 있을 것이다.
또다른 실시예에 따르면, 상기 제1 도전층(VL1)은 티타늄을 포함하고, 상기 제2 도전층(VL2)은 알루미늄을 포함하고, 상기 제3 도전층(VL3)은 티타늄을 포함하는 경우, 후술하는 상기 제1 전극을 형성하는 단계에서, 상기 제1 전극은 습식 식각을 통해 패터닝 되며, 상기 제2 도전층의 선택적인 식각에 의해, 상기 언더컷을 형성할 수도 있을 것이다.
도 12a 및 12b를 참조하면, 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 전원 배선(VL)이 형성된 상기 층간 절연층(130) 상에 상기 전원 배선(VL)을 노출하는 개구를 갖는 비아 절연층(140)을 형성할 수 있다. 상기 비아 절연층(140) 상에 제1 전극(181)을 형성할 수 있다. 상기 제1 전극(181)이 형성된 상기 비아 절연층(140) 상에 화소 정의막(PDL)을 형성할 수 있다.
도 13a 및 13b를 참조하면, 상기 화소 정의막(PDL)이 형성된 상기 베이스 기판 상에 공통층(CL) 및 발광층(EL)을 형성할 수 있다.
상기 공통층(CL)은 상기 베이스 기판(100)에 대해 전체적으로 형성될 수 있다. 상기 공통층(CL)은 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 포함하는 다층 구조를 가질 수 있다.
상기 공통층(CL)은 상기 베이스 기판(100)에 대해 전체적으로 형성되므로, 상기 전원 배선(VL)의 상기 제3 도전층(VL3)의 상면 상에 형성될 수 있다. (제1 커버부(CLa)) 상기 전원 배선(VL)의 상기 제3 도전층(VL3)과 상기 제2 도전층(VL2)사이에는 상기 언더컷이 형성되므로, 상기 제2 도전층(CL)의 측면의 일부는 상기 제1 커버부(CLa) 및 상기 공통층(CL)에 의해 커버되지 않고 노출 될 수 있다. (OP 참조)
상기 공통층(CL)의 상기 전자 수송층을 형성하기 전에, 상기 제1 전극(181)과 중첩하게 상기 전자 수송층 상에 상기 발광층(EL)을 형성할 수 있다.
도 14a 및 14b를 참조하면, 상기 공통층(CL) 상에 제2 전극(183)을 형성할 수 있다. 상기 제2 전극(183)은 상기 베이스 기판(100)에 대해 전체적으로 형성될 수 있다. 즉, 오픈 마스크(open mask)를 이용하여, 상기 제2 전극(183)을 형성할 수 있다.
이때, 상기 제2 전극(183)은 상기 전원 배선(VL)의 상기 제2 도전층(VL2)의 상기 측면에 접하도록 형성될 수 있다. 상기 제2 전극(183)의 형성 시, 상기 전원 배선(VL)의 상기 제3 도전층(VL3)과 상기 제2 도전층(VL2)사이에는 상기 언더컷에도 증착 물질이 증착될 수 있도록, 스텝 커버리지(step coverage) 가 우수한 공정을 통해 상기 제2 전극(183)을 형성할 수 있다. 이때, 상기 제1 커버부(CLa) 상에는 제2 커버부(183a)가 형성될 수 있다.
예를 들면, 상기 제2 전극(183)은 일반적인 증착 공정뿐만 아니라, (Thermal) 원자층 증착 공정(atomic layer deposition; ALD) 등이 사용될 수도 있을 것이다.
도 15a 및 15b를 참조하면, 상기 제2 전극(183) 상에 박막 봉지층(TFE)을 형성하여, 상기 표시 장치를 제조할 수 있다. 본 실시예에 있어서, 상기 표시 장치의 각 구성들은 알려진 다양한 공정들을 통해 형성될 수 있을 것이다.
도 16은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 17a는 도 16의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 17b는 도 16의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 16 내지 도 17b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 상기 표시 장치(560)는 도 1의 표시 장치에 상응할 수 있다. 상기 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 17a에 도시된 바와 같이, 상기 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 17b에 도시된 바와 같이, 상기 전자 기기(500)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 상기 전자 기기(500)는 그에 한정되지 않는다. 예를 들어, 상기 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
상기 프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 상기 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 상기 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 상기 메모리 장치(520)는 상기 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 상기 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 상기 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 상기 파워 서플라이(550)는 상기 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
상기 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 표시 장치(560)는 상기 입출력 장치(540)에 포함될 수도 있다. 상술한 바와 같이, 상기 표시 장치(560)는 베이스 기판, 상기 베이스 기판 상에 배치되는 박막 트랜지스터 및 전원 배선, 상기 베이스 기판 상에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층 및 공통층, 상기 공통층 상에 배치되는 제2 전극을 포함한다. 상기 전원 배선은 제1 도전층, 상기 제1 도전층 상에 배치되는 제2 도전층, 및 상기 제2 도전층 상에 배치되는 제3 도전층을 포함한다. 상기 제3 도전층은 상기 제2 도전층의 측면에 대해 돌출되어 언더컷을 형성한다. 상기 제2 전극이 상기 제2 도전층의 상기 측면에 접촉한다. 이에 따라, 상기 표시 장치(560)는 별도의 레이저 드릴링 공정이나 별도의 마스크를 이용한 포토 공정 없이도, 상기 보조 배선인 상기 전원 배선을 상기 제2 전극에 연결할 수 있으므로, IR Drop을 방지하면서도, 제조 원가가 절감되고, 단순한 구조를 갖는 표시 장치를 제공할 수 있다.
다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 다양한 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등 및 이를 제조하는데에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 베이스 기판 110: 제1 절연층
BML: 하부 차폐 전극 ACT: 액티브 패턴
GE: 게이트 전극 SE: 소스 전극
DE: 드레인 전극 TFT: 박막 트랜지스터
VL: 전원 배선 VL1: 제1 도전층
VL2: 제2 도전층 VL3: 제3 도전층
120: 게이트 절연층 130: 층간 절연층
140: 비아 절연층 PDL: 화소 정의막
181: 제1 전극 EL: 발광층
CL: 공통층 183: 제2 전극
TFE: 박막 봉지층

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되는 박막 트랜지스터 및 전원 배선;
    상기 베이스 기판 상에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극;
    상기 제1 전극 상에 배치되는 발광층 및 공통층;
    상기 공통층 상에 배치되는 제2 전극을 포함하고,
    상기 전원 배선은
    제1 도전층;
    상기 제1 도전층 상에 배치되는 제2 도전층; 및
    상기 제2 도전층 상에 배치되는 제3 도전층을 포함하고,
    상기 전원 배선의 측면 상에서 상기 제3 도전층은 상기 제2 도전층에 대해 상대적으로 돌출되고,
    상기 제2 전극이 상기 제2 도전층의 측면에 접촉하는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서,
    상기 공통층은 상기 제2 도전층의 상기 측면에 접촉하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 전원 배선의 상기 제3 도전층 상에 상기 공통층과 동일한 물질을 포함하는 제1 커버부가 배치되고,
    상기 제3 도전층 상의 상기 제1 커버부 상에 상기 제2 전극과 동일한 물질을 포함하는 제2 커버부가 배치되며,
    상기 제3 도전층 상의 상기 제2 커버부는 상기 제2 도전층의 상기 측면과 연결되는 상기 제2 전극과 이격되는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 공통층은 상기 제1 전극과 상기 발광층 사이에 배치되는 정공 주입층 및 정공 수송층과, 상기 발광층과 상기 제2 전극 사이에 배치되는 전자 수송층 및 전자 주입층을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서,
    상기 베이스 기판과 상기 박막 트랜지스터 사이에 배치되는 하부 차폐 전극을 더 포함하고,
    상기 하부 차폐 전극과 상기 전원 배선은 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서,
    상기 박막 트랜지스터는 게이트 전극을 포함하고,
    상기 전원 배선은 상기 게이트 전극과 동일한 층에 배치된 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 전원 배선은 영상이 표시되는 표시 영역에서 제1 방향으로 연장되어, 상기 표시 영역에 인접하는 비표시 영역인 주변 영역까지 연장되는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 전원 배선의 상기 제2 도전층의 상기 측면은 제1 측면 및 상기 제1 측면과 반대방향에 배치되는 제2 측면을 포함하고,
    상기 제1 측면과 상기 제2 측면을 지나는 일 단면상에서,
    상기 제1 측면 상에서 상기 제2 도전층과 상기 제2 전극이 접하는 길이는 상기 제2 측면 상에서 상기 제2 측면과 상기 제2 전극이 접하는 길이 보다 큰 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서,
    상기 전원 배선은 제1 방향으로 연장되고,
    상기 전원 배선은 상기 제1 방향과 수직한 제2 방향을 따라 돌출되는 컨택부를 포함하고,
    상기 컨택부에서, 상기 제2 전극이 상기 제2 도전층의 상기 측면에 접촉하는 것을 특징으로 하는 표시 장치.
  10. 제9 항에 있어서,
    상기 컨택부는 평면 상에서 반원 형태인 것을 특징으로 하는 표시 장치.
  11. 제1 항에 있어서,
    상기 전원 배선의 상기 제2 도전층은 알루미늄 또는 구리를 포함하는 것을 특징으로 하는 표시 장치.
  12. 베이스 기판;
    상기 베이스 기판 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되는 공통층;
    상기 공통층 상에 배치되는 제2 전극; 및
    상기 베이스 기판 상에 배치되는 전원 배선을 포함하고,
    상기 전원 배선의 종단면 상에서, 상기 전원 배선의 측면에 함몰부가 형성되고,
    상기 제2 전극이 상기 전원 배선의 상기 함몰부 내에서 상기 전원 배선의 측면과 접촉하는 것을 특징으로 하는 표시 장치.
  13. 제12 항에 있어서,
    상기 공통층은 상기 전원 배선의 상기 측면에 접촉하는 것을 특징으로 하는 표시 장치.
  14. 베이스 기판 상에 제1 도전층, 제2 도전층 및 제3 도전층을 차례로 형성하는 단계;
    상기 제3 도전층, 상기 제2 도전층 및 상기 제1 도전층을 패터닝 하여, 전원 배선을 형성하는 단계;
    상기 전원 배선이 형성된 상기 베이스 기판 상에 비아 절연층을 형성하는 단계;
    상기 비아 절연층 상에 제1 전극을 형성하는 단계;
    상기 제1 전극이 형성된 상기 베이스 기판 상에 공통층을 형성하는 단계;
    상기 공통층 상에 제2 전극을 형성하는 단계를 포함하고,
    상기 전원 배선의 측면 상에서, 상기 제3 도전층은 상기 제2 도전층에 대해 상대적으로 돌출되고,
    상기 제2 전극을 형성하는 단계에서,
    상기 제2 전극이 상기 제2 도전층의 측면에 접촉하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 도전층은 티타늄을 포함하고,
    상기 제2 도전층은 알루미늄을 포함하고,
    상기 제3 도전층은 티타늄을 포함하고,
    상기 전원 배선을 형성하는 단계에서,
    상기 제1 내지 제3 도전층들은 건식 식각을 통해 패터닝되며, 언더컷을 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제14 항에 있어서,
    상기 제1 도전층은 티타늄을 포함하고,
    상기 제2 도전층은 알루미늄을 포함하고,
    상기 제3 도전층은 티타늄을 포함하고,
    상기 제1 전극을 형성하는 단계에서,
    상기 제1 전극은 습식 식각을 통해 패터닝 되며, 상기 제2 도전층의 일부가 식각되어, 상기 제3 도전층과 상기 제2 도전층의 측면에 언더컷이 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 제1 도전층은 티타늄을 포함하고,
    상기 제2 도전층은 구리를 포함하고,
    상기 제3 도전층은 티타늄을 포함하고,
    상기 전원 배선을 형성하는 단계에서,
    상기 제1 내지 제3 도전층들은 습식 식각을 통해 패터닝되며, 상기 제3 도전층과 상기 제2 도전층의 측면에 언더컷을 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제14 항에 있어서,
    상기 제2 전극을 형성하는 단계에서,
    상기 제2 전극은 상기 베이스 기판에 대해 수직한 방향에 대해 미리 정해진 각도로 경사진 방향으로 도전성 물질을 증착하여 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제14 항에 있어서,
    상기 공통층은 상기 제2 도전층의 상기 측면에 접촉하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제14 항에 있어서,
    상기 공통층은 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층을 포함하고,
    상기 공통층의 상기 전자 수송층을 형성하기 전에, 상기 제1 전극과 중첩하게 상기 전자 수송층 상에 발광층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020190179168A 2019-12-31 2019-12-31 표시 장치 및 이의 제조 방법 KR102659331B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190179168A KR102659331B1 (ko) 2019-12-31 2019-12-31 표시 장치 및 이의 제조 방법
US17/079,278 US11563074B2 (en) 2019-12-31 2020-10-23 Display apparatus including power supply wire that contacts second electrode and method of manufacturing the same
CN202011594701.4A CN113130593A (zh) 2019-12-31 2020-12-29 显示装置及制造显示装置的方法
US18/158,320 US12058907B2 (en) 2019-12-31 2023-01-23 Method of manufacturing display apparatus having second electrode that contacts second conductive layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190179168A KR102659331B1 (ko) 2019-12-31 2019-12-31 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210086869A KR20210086869A (ko) 2021-07-09
KR102659331B1 true KR102659331B1 (ko) 2024-04-22

Family

ID=76547288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190179168A KR102659331B1 (ko) 2019-12-31 2019-12-31 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US11563074B2 (ko)
KR (1) KR102659331B1 (ko)
CN (1) CN113130593A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063034A (ko) * 2020-11-09 2022-05-17 엘지디스플레이 주식회사 발광 표시 장치
CN113658994B (zh) * 2021-09-10 2023-01-10 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN113871430A (zh) * 2021-09-17 2021-12-31 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制造方法、显示终端
KR20230063993A (ko) * 2021-11-01 2023-05-10 삼성디스플레이 주식회사 표시 장치
CN114141826B (zh) * 2021-11-16 2023-08-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN114141852B (zh) * 2021-11-30 2023-05-05 深圳市华星光电半导体显示技术有限公司 柔性显示面板及柔性显示装置
KR20230170166A (ko) * 2022-06-09 2023-12-19 삼성디스플레이 주식회사 표시 장치와 이의 제조 방법
US20240121987A1 (en) * 2022-10-06 2024-04-11 Samsung Display Co., Ltd. Display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170287994A1 (en) 2016-03-29 2017-10-05 Samsung Display Co., Ltd. Organic light-emitting display device
US20180145119A1 (en) 2016-03-25 2018-05-24 Samsung Display Co., Ltd. Organic light emitting display device including a tandem structure and method of manufacturing the organic light emitting display device including the tandem structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590259B1 (ko) 2004-04-07 2006-06-19 삼성에스디아이 주식회사 보조 전극을 사용하여 상부 전극 전압 강하를 방지하는전면 발광 유기 전계 발광 표시 장치 및 그의 제조 방법
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR102374833B1 (ko) 2014-11-25 2022-03-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102320938B1 (ko) 2017-03-20 2021-11-03 삼성디스플레이 주식회사 표시 장치
JP6912080B2 (ja) * 2017-06-09 2021-07-28 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル
KR102631731B1 (ko) * 2018-07-31 2024-01-30 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
CN110690365A (zh) * 2019-11-08 2020-01-14 京东方科技集团股份有限公司 显示基板及其显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180145119A1 (en) 2016-03-25 2018-05-24 Samsung Display Co., Ltd. Organic light emitting display device including a tandem structure and method of manufacturing the organic light emitting display device including the tandem structure
US20170287994A1 (en) 2016-03-29 2017-10-05 Samsung Display Co., Ltd. Organic light-emitting display device

Also Published As

Publication number Publication date
US20210202655A1 (en) 2021-07-01
US20230165089A1 (en) 2023-05-25
KR20210086869A (ko) 2021-07-09
US12058907B2 (en) 2024-08-06
US11563074B2 (en) 2023-01-24
CN113130593A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
KR102659331B1 (ko) 표시 장치 및 이의 제조 방법
KR20230128434A (ko) 유기발광 표시 장치
KR102555841B1 (ko) 표시 장치
KR102568920B1 (ko) 표시 장치
KR102633093B1 (ko) 표시 장치 및 이의 제조 방법
KR20200115925A (ko) 표시 장치
KR20200064207A (ko) 표시 장치 및 이의 제조 방법
KR102687808B1 (ko) 표시 장치
KR20200029678A (ko) 표시 장치
KR20210060715A (ko) 표시 장치 및 이의 제조 방법
KR20210057877A (ko) 표시 장치 및 이의 제조 방법
KR20200083700A (ko) 표시 장치 및 이의 제조 방법
KR20210043802A (ko) 표시 장치 및 이의 제조 방법
KR102708663B1 (ko) 표시 장치 및 이의 제조 방법
KR20200103905A (ko) 표시 장치 및 이의 제조 방법
KR20200084964A (ko) 표시 장치 및 이의 제조 방법
KR102606687B1 (ko) 표시 장치 및 이의 제조 방법
KR20200116568A (ko) 표시 장치
KR20200034889A (ko) 표시 장치 및 이의 제조 방법
US20240105738A1 (en) Display device and method of manufacturing the same
KR20200047832A (ko) 표시 장치 및 이의 제조 방법
KR20210022802A (ko) 표시 장치
KR20240024408A (ko) 표시 장치 및 이의 제조 방법
KR20240029602A (ko) 표시 장치 및 이의 제조 방법
KR20240123873A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant