KR20210043802A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210043802A
KR20210043802A KR1020190126435A KR20190126435A KR20210043802A KR 20210043802 A KR20210043802 A KR 20210043802A KR 1020190126435 A KR1020190126435 A KR 1020190126435A KR 20190126435 A KR20190126435 A KR 20190126435A KR 20210043802 A KR20210043802 A KR 20210043802A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
organic insulating
conductive pattern
thickness
Prior art date
Application number
KR1020190126435A
Other languages
English (en)
Inventor
박영옥
강병훈
김승
성수진
심규인
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190126435A priority Critical patent/KR20210043802A/ko
Priority to US16/922,663 priority patent/US20210111372A1/en
Publication of KR20210043802A publication Critical patent/KR20210043802A/ko
Priority to US18/054,135 priority patent/US20230089913A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/0008—
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치된 유기 절연층, 및 상기 유기 절연층 상에 배치된 도전 패턴을 포함한다. 상기 도전 패턴은 제1 금속을 포함하고 제1 두께의 제1 층을 포함한다. 상기 유기 절연층의 상기 제1 층과 접하는 최상부에는 상기 제1 금속의 산화물을 포함하고 상기 제1 두께보다 작은 제2 두께를 갖는 확산층이 형성된다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 표시 품질이 향상된 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 표시 장치는 복수의 도전층과 절연층들을 포함하는데, 각각의 공정 조건등에 의해 그 품질에 있어서 차이가 발생할 수 있다. 이에 따라, 보다 우수한 품질의 도전층과 절연층들을 형성하기 위한 다양한 노력이 있어왔다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질이 향상되고, 유기 절연층 상의 도전 패턴의 불량 발생을 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치된 유기 절연층, 및 상기 유기 절연층 상에 배치된 도전 패턴을 포함한다. 상기 도전 패턴은 제1 금속을 포함하는 제1 두께의 제1 층을 포함한다. 상기 유기 절연층의 상기 제1 층과 접하는 최상부에는 상기 제1 금속의 산화물을 포함하고 상기 제1 두께보다 작은 제2 두께를 갖는 확산층이 형성된다.
본 발명의 일 실시예에 있어서, 상기 제2 두께는 상기 제1 두께의 40% 이하일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 금속은 티타늄을 포함하고, 상기 확산층은 티타늄, 산소 및 플루오린을 포함할 수 있다. 상기 유기 절연층은 폴리이미드계 수지를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 두께는 41nm 내지 45nm이고, 상기 제2 두께는 15nm 이하일 수 있다.
본 발명의 일 실시예에 있어서, 상기 도전 패턴은 상기 제1 층, 상기 제1 층 상의 제2 층, 상기 제2 층 상의 제3 층을 포함하고, 상기 제1 층 및 제3 층은 티타늄을 포함하고, 상기 제2 층은 알루미늄을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 베이스 기판과 상기 유기 절연층 사이에 배치되는 제1 도전 패턴을 더 포함할 수 있다. 상기 제1 도전 패턴과 상기 도전 패턴은 적어도 일부가 서로 중첩하게 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 도전 패턴은 제1 데이터 라인을 포함할 수 있다. 상기 도전 패턴은 상기 제1 데이터 라인과 적어도 일부가 중첩하는 제2 데이터 라인을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 베이스 기판 상에 배치되는 박막 트랜지스터, 상기 박막 트랜지스터를 커버하고, 상기 유기 절연층과 상기 베이스 기판 사이에 배치되는 절연층, 상기 도전 패턴 상에 배치되는 제2 유기 절연층, 및 상기 제2 유기 절연층 상에 배치되는 발광 구조물을 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 베이스 기판 상에 유기 절연층을 형성하는 단계, 상기 유기 절연층의 상면을 가열하는 단계, 상기 유기 절연층 상에 제1 두께를 갖고 제1 금속을 포함하는 제1 층을 포함하는 도전층을 형성하는 단계, 및 상기 도전층을 패터닝하여 도전 패턴을 형성하는 단계를 포함한다. 상기 유기 절연층의 상기 제1 층과 접하는 최상부에는 상기 제1 금속의 산화물을 포함하고 상기 제1 두께보다 작은 제2 두께를 갖는 확산층이 형성된다.
본 발명의 일 실시예에 있어서, 상기 도전층을 형성하는 단계에서, 상기 제1 층은 스퍼터링 방법을 통해 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 가열하는 단계 전에, 상기 유기 절연층의 상면을 세정액을 이용하여 세정하는 세정 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 가열하는 단계에서, 상기 유기 절연층의 상면은 60도 이상 150도 이하의 온도에서 16초 이상의 시간 동안 열처리 될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 유기 절연층을 형성하는 단계 전에, 상기 베이스 기판 상에 제1 도전 패턴을 형성하는 단계를 더 포함할 수 있다. 상기 제1 도전 패턴과 상기 도전 패턴은 적어도 일부가 서로 중첩하게 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 도전 패턴 상에 제2 유기 절연층을 형성하는 단계, 및 상기 제2 유기 절연층 상에 발광 구조물을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 도전 패턴은 상기 제1 층, 상기 제1 층 상에 형성되는 제2 층 및 상기 제2 층 상에 형성되는 제3 층을 포함할 수 있다. 상기 제1 층 및 제3 층은 티타늄을 포함하고, 상기 제2 층은 알루미늄을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 금속은 티타늄을 포함하고, 상기 확산층은 티타늄, 산소 및 플루오린을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 유기 절연층은 폴리이미드계 수지를 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 베이스 기판 상에 유기 절연층을 형성하는 단계, 상기 유기 절연층 상에 제1 두께를 갖고 제1 금속을 포함하는 제1 층을 포함하는 도전층을 스퍼터링 방법을 이용하여 형성하는 단계, 및 상기 도전층을 패터닝하여 도전 패턴을 형성하는 단계를 포함한다. 상기 유기 절연층의 상기 제1 층과 접하는 최상부에는 상기 제1 금속의 산화물을 포함하고 상기 제1 두께보다 작은 제2 두께를 갖는 확산층이 형성된다.
본 발명의 일 실시예에 있어서, 상기 스퍼터링 방법은 40kW 이하의 전력의 플라즈마를 이용할 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치된 유기 절연층, 및 상기 유기 절연층 상에 배치된 도전 패턴을 포함하고, 상기 도전 패턴은 제1 금속을 포함하고 제1 두께의 제1 층을 포함하고, 상기 유기 절연층의 상기 제1 층과 접하는 최상부에는 상기 제1 금속의 산화물을 포함하고 상기 제1 두께보다 작은 제2 두께를 갖는 확산층이 형성된다. 이에 따라, 유기 절연층 상의 도전 패턴의 불량 발생을 방지할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 등가 회로도이다.
도 3은 도 1 및 2의 표시 장치의 단면도이다.
도 4는 도 3의 'A'부분의 확대도이다.
도 5a 내지 5i는 도 3의 표시 장치를 제조 방법을 설명하기 위한 단면도들 및 A'부분의 확대도들이다.
도 6b는 본 발명의 일 실시예에 따른 효과를 설명하기 위한 단면도이다.
도 6b는 비교예 따른 표시 장치의 불량 발생을 설명하기 위한 단면도이다.
도 7a는 비교예에 따른 표시 장치의 확산층의 단면의 현미경 사진이다.
도 7b는 본 발명의 일 실시예에 따른 표시 장치의 확산층의 단면의 현미경 사진이다.
도 7c는 본 발명의 다른 실시예에 따른 표시 장치의 확산층의 단면의 현미경 사진이다.
도 8a 내지 8d는 다양한 조건에서의 본 발명의 실시예들에 따른 표시 장치의 확산층의 단면의 현미경 사진들이다.
도 9a 및 9b는 다양한 조건에서의 본 발명의 다른 실시예들에 따른 표시 장치의 확산층의 단면의 현미경 사진들이다.
도 10a 및 10b는 다양한 조건에서의 비교예에 따른 표시 장치의 확산층의 단면의 현미경 사진들이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 14a는 도 13의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 14b는 도 13의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(10), 스캔 구동부(20), 데이터 구동부(30), 발광 제어 구동부(40), 및 제어부(50)를 포함할 수 있다.
상기 표시 패널(10)은 영상을 표시하기 위한 복수의 화소(PX)들을 포함할 수 있다. 예를 들어, 상기 표시 패널(10)은 스캔 라인들(SL1 내지 SLn) 및 데이터 라인들(DL1 내지 DLm)의 교차부마다 위치되는 복수의 화소(PX)들을 포함할 수 있다 (단, n, m은 1보다 큰 정수). 상기 화소(PX)의 구조에 대해서는 도 4를 참조하여 자세히 설명하기로 한다.
상기 스캔 구동부(20)는 제1 제어 신호(CTL1)에 기초하여 상기 스캔 라인들(SL1 내지 SLn)을 통해 제1 스캔 신호를 상기 화소(PX)들에 순차적으로 제공하고, 반전 스캔 라인들(/SL1 내지 /SLn)을 통해 제2 스캔 신호를 상기 화소(PX)들에 순차적으로 제공할 수 있다. 예를 들어, 상기 제2 스캔 신호는 상기 제1 스캔 신호의 반전된 신호일 수 있다.
상기 데이터 구동부(30)는 제2 제어 신호(CTL2)에 기초하여 상기 데이터 라인들(DL1 내지 DLm)을 통해 데이터 신호를 상기 화소(PX)들에 제공할 수 있다.
이때 데이터 라인들은 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)을 포함할 수 있다. 상기 화소(PX)들은 같은 열(column)에 배치되는 제1 화소(PX1) 및 제2 화소(PX2)를 포함할 수 있다. 상기 제1 데이터 라인(DL1)은 상기 제1 화소(PX1)에 전기적으로 연결되고, 상기 제2 데이터 라인(DL2)은 상기 제2 회소(PX2)에 전기적으로 연결될 수 있다. 이를 통해, 2개 행(raw)의 화소(PX)들을 동시에 충전할 수 있다.
이에 따라, 120Hz 고속 구동의 경우, 스캔 로드(Scan load)가 증가하여 SOT(Scan On Time)가 감소되고, 보상시간 부족해 지는 문제를 해결할 수 있다.
상기 발광 제어 구동부(40)는 제3 제어 신호(CTL3)에 기초하여 발광 제어 라인들(EM1 내지 EMn)을 통해 발광 제어 신호를 상기 화소(PX)들에 순차적으로 제공할 수 있다.
상기 제어부(50)는 상기 스캔 구동부(20), 상기 데이터 구동부(30), 및 상기 발광 제어 구동부(40)를 제어할 수 있다. 상기 제어부(50)는 상기 스캔 구동부(20), 상기 데이터 구동부(30), 및 상기 발광 제어 구동부(40)를 제어하기 위해 상기 제어 신호들(CTL1 내지 CTL3)을 생성할 수 있다. 상기 스캔 구동부(20)를 제어하기 위한 상기 제1 제어 신호(CTL1)는 스캔 개시 신호, 스캔 클럭 신호, 등을 포함할 수 있다. 상기 데이터 구동부(30)를 제어하기 위한 상기 제2 제어 신호(CTL2)는 영상 데이터, 수평 개시 신호, 등을 포함할 수 있다. 상기 발광 제어 구동부(40)를 제어하기 위한 상기 제3 제어 신호(CTL3)는 발광 제어 개시 신호, 발광 제어 클럭 신호, 등을 포함할 수 있다.
이 밖에도, 상기 표시 장치는 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 및 초기화 전압(VINT)를 상기 표시 패널(10)에 공급하는 전원 공급부(도시되지 않음) 등을 더 포함할 수 있다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 등가 회로도이다.
도 2를 참조하면, 상기 화소(PX)는 제1 내지 제7 트랜지스터들(T1 내지 T7), 스토리지 커패시터(CST), 및 유기 발광 다이오드(OLED)를 포함할 수 있다. 상기 화소(PX)은 제i(단, i는 1과 n 사이의 정수) 화소행 및 제j(단, j는 1과 m 사이의 정수) 화소열에 위치할 수 있다.
상기 제1 트랜지스터(T1)는 데이터 신호에 상응하는 구동 전류를 유기 발광 다이오드(OLED)에 제공하는 구동 트랜지스터일 수 있다. 상기 제1 트랜지스터(T1)는 제1 노드(N1)에 연결된 게이트 전극, 제2 노드(N2)에 연결된 제1 전극, 및 제3 노드(N3)에 연결된 제2 전극을 포함할 수 있다.
상기 제2 트랜지스터(T2)는 제1 스캔 신호(GS1)에 응답하여 상기 데이터 신호를 상기 제1 트랜지스터(T1)에 제공할 수 있다. 일 실시예에서, 상기 제2 트랜지스터(T2)는 제i 스캔 라인(SLi)으로부터 제1 스캔 신호(GS1)를 수신하는 게이트 전극, 제j 데이터 라인(DLj)으로부터 상기 데이터 신호를 수신하는 제1 전극, 및 상기 제1 트랜지스터(T1)의 제1 전극(즉, 제2 노드(N2))에 연결된 제2 전극을 포함할 수 있다.
상기 제3 트랜지스터(T3)는 상기 제2 스캔 신호(GS2)에 응답하여 상기 제1 트랜지스터(T1)의 상기 제2 전극과 상기 제1 트랜지스터(T1)의 상기 게이트 전극을 연결할 수 있다. 일 실시예에서, 상기 제3 트랜지스터(T3)는 제i 반전 스캔 라인(/SLi)로부터 상기 제2 스캔 신호(GS2)를 수신하는 게이트 전극, 상기 제1 트랜지스터(T1)의 상기 제2 전극(즉, 제3 노드(N3))에 연결된 제1 전극, 및 상기 제1 트랜지스터(T1)의 게이트 전극(즉, 제1 노드(N1))에 연결된 제2 전극을 포함할 수 있다.
상기 제4 트랜지스터(T4)는 제3 스캔 신호(GS3)에 응답하여 초기화 전압(VINT)을 상기 제1 트랜지스터(T1)의 상기 게이트 전극에 인가할 수 있다. 일 실시예에서, 상기 제4 트랜지스터(T4)는 제(i-1) 반전 스캔 라인(/SL(i-1))으로부터 제3 스캔 신호(GS3)를 수신하는 게이트 전극, 초기화 전압(VINT)에 연결된 제1 전극, 및 상기 제1 트랜지스터(T1)의 상기 게이트 전극(즉, 제1 노드(N1))에 연결된 제2 전극을 포함할 수 있다.
상기 제5 트랜지스터(T5)는 상기 발광 제어 신호에 응답하여 제1 전원 전압(ELVDD)을 상기 제1 트랜지스터(T1)의 상기 제1 전극에 인가할 수 있다. 일 실시예에서, 상기 제5 트랜지스터(T5)는 제i 발광 제어 라인(EMi)으로부터 발광 제어 신호를 수신하는 게이트 전극, 상기 제1 전원 전압(ELVDD)에 연결된 제1 전극, 및 상기 제1 트랜지스터(T1)의 상기 제1 전극(즉, 제2 노드(N2))에 연결된 제2 전극을 포함할 수 있다.
상기 제6 트랜지스터(T6)은 상기 발광 제어 신호에 응답하여 상기 제1 트랜지스터(T1)의 상기 제2 전극을 유기 발광 다이오드(OLED)의 제1 전극에 연결할 수 있다. 일 실시예에서, 상기 제6 트랜지스터(T6)은 제i 발광 제어 라인(EMi)으로부터 발광 제어 신호를 수신하는 게이트 전극, 상기 제1 트랜지스터(T1)의 상기 제2 전극(즉, 제2 노드(N2))에 연결된 제1 전극, 및 상기 유기 발광 다이오드(OLED)의 제1 전극(즉, 제4 노드(N4))에 연결된 제2 전극을 포함할 수 있다.
상기 제7 트랜지스터(T7)은 제4 스캔 신호(GS4)에 응답하여 초기화 전압(VINT)를 상기 유기 발광 다이오드(OLED)의 상기 제1 전극에 인가할 수 있다. 일 실시예에서, 상기 제7 트랜지스터(T7)는 상기 제(i-1) 반전 스캔 라인(/SL(i-1))으로부터 제4 스캔 신호(GS4)를 수신하는 게이트 전극, 상기 초기화 전압(VINT)에 연결된 제1 전극, 및 상기 유기 발광 다이오드(OLED)의 상기 제1 전극(즉, 제4 노드(N4))에 연결된 제2 전극을 포함할 수 있다.
여기서, 상기 제1 트랜지스터(T1), 상기 제2 트랜지스터(T2), 상기 제5 트랜지스터(T5) 및 상기 제6 트랜지스터(T6)는 각각 폴리 실리콘(poly-Si) 박막 트랜지스터로, P형 트랜지스터일 수 있다. 상기 제3 트랜지스터(T3), 상기 제4 트랜지스터(T4) 및 상기 제7 트랜지스터(T7)는 각각 산화물 박막 트랜지스터로, N형 트랜지스터일 수 있다.
상기 스토리지 커패시터(CST)는 상기 제1 전원 전압(ELVDD)에 연결된 제1 전극 및 상기 제1 트랜지스터(T1)의 상기 게이트 전극(즉, 제1 노드(N1))에 연결된 제2 전극을 포함할 수 있다.
도 3은 도 1 및 2의 표시 장치의 단면도이다.
도 3을 참조하면, 상기 표시 장치는 베이스 기판(100), 버퍼층(110), 액티브 패턴(ACT), 제1 절연층(120), 제1 게이트 도전 패턴, 제2 절연층(130), 제2 게이트 도전 패턴, 제3 절연층(140), 제1 소스 드레인 도전 패턴, 제1 유기 절연층(VIA1), 제2 소스 드레인 도전 패턴, 제2 유기 절연층(VIA2), 화소 정의막(PDL), 발광 구조물(180) 및 박막 봉지층(TFE)을 포함할 수 있다.
상기 베이스 기판(100)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 상기 베이스 기판(100)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 상기 베이스 기판(100)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 상기 베이스 기판(100)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다.
상기 버퍼층(110)은 상기 베이스 기판(100) 상에 전체적으로 배치될 수 있다. 상기 버퍼층(110)은 상기 베이스 기판(100)으로부터 금속 원자들이나 불순물들이 상기 액티브 패턴(ACT)으로 확산되는 현상을 방지할 수 있으며, 상기 액티브 패턴(ACT)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 패턴(ACT)을 수득하게 할 수 있다. 또한, 상기 버퍼층은 상기 베이스 기판(100)의 표면이 균일하지 않을 경우, 상기 베이스 기판(100)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다.
상기 액티브 패턴(ACT)은 상기 버퍼층(110) 상에 배치될 수 있다. 상기 액티브 패턴(ACT)은 폴리 실리콘(Poly Crystal Silicon)을 포함할 수 있다. 상기 액티브 패턴(ACT)은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다. 상기 폴리 실리콘은 비정질 실리콘을 먼저 증착한 후 이를 결정화함으로써 형성될 수 있다. 다른 실시예에 따르면, 상기 액티브 패턴(ACT)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함하는 반도체 산화물층일 수 있다.
상기 제1 절연층(120)이 상기 액티브 패턴(ACT)이 배치된 상기 버퍼층(110) 상에 배치될 수 있다. 상기 제1 절연층(120)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 제1 게이트 도전 패턴이 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제1 게이트 도전 패턴은 게이트 전극(GE)을 포함할 수 있다. 상기 제1 게이트 패턴은 상기 표시 장치를 구동하기 위한 게이트 라인 등의 신호 배선을 더 포함할 수 있다. 상기 제1 게이트 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제2 절연층(130)이 상기 제1 게이트 도전 패턴이 배치된 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제2 절연층(130)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 제2 게이트 도전 패턴이 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 게이트 도전 패턴은 스토리지 전극(STE) 및 신호 배선을 포함할 수 있다. 상기 스토리지 전극(STE)은 상기 게이트 전극(GE)과 중첩하여 스토리지 커패시터를 형성할 수 있다. 상기 제2 게이트 도전 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제3 절연층(140)은 상기 제2 게이트 도전 패턴이 배치된 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제3 절연층(140)은 상기 제2 절연층(130) 상에서 상기 제2 게이트 도전 패턴을 충분히 덮을 수 있으며, 상기 제2 게이트 도전 패턴의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 상기 제3 절연층(140)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 제1 소스 드레인 도전 패턴이 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제1 소스 드레인 도전 패턴은 소스 전극(SE), 드레인 전극(DE) 및 제1 데이터 라인(DL1)을 포함할 수 있다. 상기 제1 소스 드레인 도전 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 상기 제1 소스 드레인 도전 패턴은 복수의 층으로 형성될 수 있다. 예를 들면, 상기 제1 소스 드레인 도전 패턴은 티타늄(Ti) 층 및 상기 티타늄 층 상의 몰리브데늄(Mo) 층을 포함할 수 있다(Ti/Mo 구조). 또는, 상기 제1 소스 드레인 도전 패턴은 티타늄(Ti) 층, 상기 티타늄층 상의 알루미늄(Al) 층 및 상기 알루미늄 층 상의 티타늄(Ti) 층을 포함할 수 있다(Ti/Al/Ti 구조).
상기 액티브 패턴(ACT), 상기 게이트 전극(GE), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 박막 트랜지스터(TFT)에 포함될 수 있다.
한편, 본 실시예에 있어서, 상기 박막 트랜지스터(TFT)는 탑 게이트 구조를 가지나, 바텀 게이트 구조를 가질 수도 있다.
상기 제1 유기 절연층(VIA1)은 상기 제1 소스 드레인 도전 패턴이 배치된 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제1 유기 절연층(VIA1)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제1 유기 절연층(VIA1)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다.
상기 제2 소스 드레인 도전 패턴이 상기 제1 유기 절연층(VIA1) 상에 배치될 수 있다. 상기 제2 소스 드레인 도전 패턴은 컨택 패드(CP) 및 제2 데이터 라인(DL2)을 포함할 수 있다. 상기 제2 데이터 라인(DL2)은 상기 제1 데이터 라인(DL1)과 적어도 일부가 중첩할 수 있다. 상기 제2 소스 드레인 도전 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 상기 제2 소스 드레인 도전 패턴은 복수의 층으로 형성될 수 있다. 예를 들면, 상기 제2 소스 드레인 도전 패턴은 티타늄(Ti) 층 및 상기 티타늄 층 상의 몰리브데늄(Mo) 층을 포함할 수 있다(Ti/Mo 구조). 또는, 상기 제2 소스 드레인 도전 패턴은 티타늄(Ti) 층, 상기 티타늄층 상의 알루미늄(Al) 층 및 상기 알루미늄 층 상의 티타늄(Ti) 층을 포함할 수 있다(Ti/Al/Ti 구조).
상기 제2 유기 절연층(VIA2)은 상기 제2 소스 드레인 도전 패턴이 배치된 상기 제1 유기 절연층(VIA1) 상에 배치될 수 있다. 상기 제2 유기 절연층(VIA2)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제2 유기 절연층(VIA2)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다.
상기 발광 구조물(180)은 제1 전극(181), 발광층(182) 및 제2 전극(183)을 포함할 수 있다.
상기 제1 전극(181)은 상기 제2 유기 절연층(VIA2) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제1 전극(181)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 전극(181)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 화소 정의막(PDL)은 상기 제1 전극(181)이 배치된 상기 제2 유기 절연층(VIA2) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(PDL)을 식각하여 상기 제1 전극(181)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(PDL)의 개구에 의해 상기 표시 장치의 발광 영역과 비발광 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(PDL)의 개구가 위치하는 부분이 상기 발광 영역에 해당될 수 있으며, 상기 비발광 영역은 상기 화소 정의막(PDL)의 개구에 인접하는 부분에 해당될 수 있다.
상기 발광층(182)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 전극(181)상에 배치될 수 있다. 또한, 상기 발광층(182)은 상기 화소 정의막(PDL)의 상기 개구의 측벽 상으로 연장될 수 있다. 예시적인 실시예들에 있어서, 상기 발광층(182)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 다른 실시예에서, 상기 유기 발광층을 제외하고, 상기 정공 주입층, 상기 정공 수송층, 상기 전자 수송층 및 상기 전자 주입층 등은 복수의 화소들에 대응되도록 공통적으로 형성될 수 있다. 상기 발광층(182)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광층(182)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 발광 구조물들은 복수의 화소들에 대응되도록 공통적으로 형성되고, 상기 컬러 필터층에 의해 각각의 화소들이 구분될 수 있다.
상기 제2 전극(183)은 상기 화소 정의막(PDL) 및 상기 발광층(182) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제2 전극(183)은 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(183)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 박막 봉지층(TFE)이 상기 제2 전극(183) 상에 배치될 수 있다. 상기 박막 봉지층(TFE)은 외부의 습기 및 산소의 침투를 방지할 수 있다. 상기 박막 봉지층(TFE)은 적어도 하나의 유기층과 적어도 하나의 무기층을 구비할 수 있다. 적어도 하나의 유기층과 적어도 하나의 무기층은 서로 교번적으로 적층될 수 있다. 예를 들면, 상기 박막 봉지층(TFE)은 두 개의 무기층과 이들 사이의 한개의 유기층을 포함할 수 있으나, 이에 제한되지 않는다. 다른 실시예에 있어서, 상기 박막 봉지층 대신 외기 및 수분이 상기 표시 장치 내부로 침투하는 것을 차단하기 위한 밀봉기판이 제공될 수 있다.
도 4는 도 3의 'A'부분의 확대도이다.
도 3 및 4를 참조하면, 상기 제1 소스 드레인 도전 패턴은 복수의 층으로 형성될 수 있다. 예를 들면, 상기 제1 소스 드레인 도전 패턴은 티타늄을 포함하는 제1 층(210), 상기 제1 층(210) 상에 배치되고 알루미늄을 포함하는 제2 층(220) 및 상기 제2 층(220) 상에 배치되고 티타늄을 포함하는 제3 층(230)을 포함할 수 있다.
상기 제2 소스 드레인 도전 패턴은 제1 층(310), 제2 층(320) 및 제3 층(330)을 포함할 수 있다.
상기 제1 층(310)은 제1 금속을 포함하고 제1 두께(t1)를 가질 수 있다. 상기 제1 금속은 티타늄을 포함할 수 있다.
상기 제2 층(320)은 상기 제1 층(310) 상에 배치될 수 있다. 상기 제2 층(320)은 알루미늄을 포함할 수 있다.
상기 제3 층(330)은 상기 제2 층(320) 상에 배치될 수 있다. 상기 제3 층(330)은 티타늄을 포함할 수 있다.
이때, 상기 제1 유기 절연층(VIA1)의 상기 제1 층(310)과 접하는 최상부에는 상기 제1 금속의 산화물을 포함하고 상기 제1 두께(t1)보다 작은 제2 두께(t2)를 갖는 확산층(DFL)을 포함할 수 있다. 예를 들면, 상기 확산층(DFL)은 티타늄, 산소 및 플루오린을 포함할 수 있다.
여기서, 상기 제2 두께(t2)는 상기 제1 두께(t1)의 40% 이하일 수 있다. 상기 확산층(DFL)이 너무 두껍게 형성되는 경우, 상기 제1 층(310)을 포함하는 상기 제2 소스 드레인 도전 패턴이 식각 공정을 통해 패터닝 되는 과정에서 제거되어야 할 상기 제1 층(310)의 일부가 상기 확산층(DFL)과의 강한 결합에 의해, 제거되지 않고 남아 잔사(residue) 패턴을 형성하여 불량을 유발할 수 있다. 따라서, 상기 확산층(DFL)의 형성은 최소화 되는 것이 바람직하며, 상기 확산층(DFL)의 상기 제2 두께(t2)는 상기 제1 두께(t1)의 40% 이하로 형성됨이 바람직하다.
도 5a 내지 5i는 도 3의 표시 장치를 제조 방법을 설명하기 위한 단면도들 및 A'부분의 확대도들이다.
도 5a를 참조하면, 베이스 기판(100) 상에 버퍼층(110)을 형성할 수 있다. 상기 버퍼층(110) 상에 박막 트랜지스터(TFT)의 액티브 패턴(ACT)을 형성할 수 있다. 상기 액티브 패턴(ACT)이 형성된 상기 버퍼층(110) 상에 제1 절연층(120)을 형성할 수 있다. 상기 제1 절연층(120) 상에 상기 박막 트랜지스터(TFT)의 게이트 전극(GE)을 포함하는 제1 게이트 도전 패턴을 형성할 수 있다. 상기 제1 게이트 도전 패턴이 형성된 상기 제1 절연층(120) 상에 제2 절연층(130)을 형성할 수 있다. 상기 제2 절연층(130) 상에 스토리지 전극(STE)을 포함하는 제2 게이트 도전 패턴을 형성할 수 있다. 상기 제2 게이트 도전 패턴이 형성된 상기 제2 절연층(130) 상에 제3 절연층(140)을 형성할 수 있다.
상기 제3 절연층(140) 상에 상기 박막 트랜지스터(TFT)의 소스 전극(SE) 및 드레인 전극(DE)과 제1 데이터 라인(DL1)을 포함하는 제1 소스 드레인 도전 패턴을 형성할 수 있다. 상기 제1 소스 드레인 도전 패턴은 복수의 층으로 형성될 수 있으며, 예를 들면, 티타늄을 포함하는 제1 층, 상기 제1 층 상에 배치되고 알루미늄을 포함하는 제2 층, 및 상기 제2 층 상에 배치되고 티타늄을 포함하는 제3층을 포함할 수 있다.
도 5b를 참조하면, 상기 제1 소스 드레인 도전 패턴이 형성된 상기 제3 절연층(140) 상에 제1 유기 절연층(VIA1)이 형성될 수 있다. 상기 제1 유기 절연층(VIA1)은 폴리이미드계 수지를 포함할 수 있다. 상기 제1 유기 절연층(VIA1)을 형성한 후 상기 제1 유기 절연층(VIA1)의 상면을 세정액을 이용하여 세정할 수 있다. 예를 들면, 탈이온수(de-ionized water, DI water) 등을 이용하여 상기 제1 유기 절연층(VIA1)의 상면을 세정할 수 있다.
도 5c를 참조하면, 상기 제1 유기 절연층(VIA1)의 상면에 열을 가하여, 상기 제1 유기 절연층(VIA1)의 상면을 열처리 할 수 있다. 이때, 상기 제1 유기 절연층(VIA1)의 상면은 60도 이상 150도 이하의 온도에서 16초 이상의 시간 동안 열처리 될 수 있다. 이를 통해, 상기 표시 장치의 특성을 저하시키지 않으면서, 상기 제1 유기 절연층(VIA1)의 상면 상에 남아있는 세정액등의 이물질을 제거할 수 있다.
도 5d 및 5e를 참조하면, 상기 제1 유기 절연층(VIA1) 상에 제1 층(310)을 형성할 수 있다. 상기 제1 층(310)은 제1 두께(t1)를 갖고 제1 금속을 포함할 수 있다. 상기 제1 금속은 티타늄을 포함할 수 있다. 상기 제1 층(310)은 스퍼터링 방법을 통해 형성될 수 있다. 이때, 상기 제1 층(310)의 상기 제1 금속이 상기 제1 유기 절연층(VIA1)의 내부로 확산될 수 있으며, 이에 따라, 상기 제1 유기 절연층(VIA1)의 상기 제1 층(310)과 접하는 최상부에는 상기 제1 금속의 산화물을 포함하고 상기 제1 두께보다 작은 제2 두께(t2)를 갖는 확산층(DFL)이 형성될 수 있다. 상기 확산층(DFL)은 상기 제1 금속, 산소 및 플로우린을 포함할 수 있다. 예를 들면, 상기 제1 금속이 티타늄을 포함하는 경우, 상기 확산층(DFL)은 티타늄, 산소 및 플루오린을 포함하는 화합물(TiOxFy)를 포함할 수 있다.
상기 제2 두께(t2)는 상기 제1 두께(t1)의 40% 이하일 수 있다. 예를 들면, 상기 제2 두께(t2)는 상기 제1 두께(t1)의 26% 내지 28%일 수 있다. 일 실시예에 있어서, 상기 제1 두께(t1)는 약 41 내지 45nm(나노미터)이고, 상기 제2 두께(t2)는 15nm이하 일 수 있다. 예를 들면, 상기 제2 두께는 12nm 일 수 있다.
도 5f 및 5g를 참조하면, 상기 제1 층(310) 상에 제2 층(320) 및 제3층(330)을 차례로 형성할 수 있다. 상기 제2층(320) 및 상기 제3 층(330)은 상기 제1 층(310)을 형성하는 공정으로부터 연속적으로 형성될 수 있으며, 스퍼터링 방법을 통해 형성될 수 있다. 상기 제2층(320)은 알루미늄을 포함할 수 있다. 상기 제3 층(330)은 티타늄을 포함할 수 있다.
도 5h를 참조하면, 상기 제1 내지 제3층(310, 320, 330)을 패터닝하여 제2 데이터 라인(DL2) 및 컨택 패드(CP)를 포함하는 제2 소스 드레인 도전 패턴을 형성할 수 있다. 예를 들면, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여, 상기 제2 소스 드레인 도전 패턴을 형성할 수 있다.
이때, 상기 확산층(DFL)의 상기 제2 두께(t2)는 상기 제1 층(310)의 제1 두께(t1)의 40% 이하로 얇으므로, 패터닝 되는 과정에서 제거되어야 할 상기 제1 층(310)의 일부가 상기 확산층(DFL)의 영향으로 제거되지 않고 남아 잔사(residue) 패턴을 형성하여 불량을 유발하는 문제가 해결될 수 있다.
도 5i를 참조하면, 상기 제2 소스 드레인 도전 패턴 상에 제2 유기 절연층(VIA2)이 형성될 수 있다. 상기 제2 유기 절연층(VIA2) 상에 발광 구조물(180)의 제1 전극(181)이 형성될 수 있다. 상기 제1 전극(181)이 형성된 상기 제2 유기 절연층(VIA2) 상에 화소 정의막(PDL)이 형성될 수 있다. 상기 제1 전극(181) 상에 상기 발광 구조물(180)의 발광층(182) 및 제2 전극(183)이 형성될 수 있다. 상기 발광 구조물(180) 상에 박막 봉지층(TFE)이 형성될 수 있다. 이에 따라 상기 표시 장치가 제조 될 수 있다.
도 6b는 본 발명의 일 실시예에 따른 효과를 설명하기 위한 단면도이다. 도 6b는 비교예 따른 표시 장치의 불량 발생을 설명하기 위한 단면도이다.
도 6a를 참조하면, 상기 확산층(DFL)은 상기 제2 소스 드레인 도전 패턴의 상기 제1 층(310)의 상기 제1 두께(t1) 보다 작은 제2 두께(t2)를 가지므로, 상기 제1 층(310)이 식각되는데 있어서 인접하는 패턴(ADJ) 사이에 잔사 패턴을 형성하지 않아 불량 발생이 억제될 수 있다.
반면, 도 6b를 참조하면, 상기 비교예에 따르면, 상기 제1 유기 절연층(VIA1)을 형성한 후, 상기 제1 유기 절연층(VIA1)의 상면을 가열하는 단계를 거치지 않아, 상기 확산층(DFL)이 상기 제2 두께(t2) 보다 큰 제3 두께(t3)로 형성되었으며, 이에 따라, 상기 제1 층(310)이 식각되는데 있어서 인접하는 패턴(ADJ) 사이에 잔사 패턴(RD)을 형성하여 불량이 발생되었다.
이는 상기 확산층(DFL)의 티타늄 산화물(TiOx) 성분이 폴리미이드계수지와 티타늄(Ti) 보다 강하게 결합되어, 식각 공정시 잔사 패턴을 형성하는데 기여하는 것으로 확인되었다.
도 7a는 비교예에 따른 표시 장치의 확산층의 단면의 현미경 사진이다. 도 7b는 본 발명의 일 실시예에 따른 표시 장치의 확산층의 단면의 현미경 사진이다. 도 7c는 본 발명의 다른 실시예에 따른 표시 장치의 확산층의 단면의 현미경 사진이다.
도 7a를 참조하면, 열처리 공정을 진행하지 않은 비교예에 따르면, 유기 절연층(VIA)과 티타늄층(Ti) 사이에 상기 유기 절연층(VIA) 최상부에 형성된 확산층인 TiOxFy 성분의 층이 비교적 두껍게 형성된 것을 확인할 수 있다.
도 7b를 참조하면, 열처리 공정을 진행한 본 발명의 실시예에 따르면, 상기 비교예 대비, 확산층인 TiOxFy 성분의 층이 비교적 얇게 형성된 것을 확인할 수 있다.
도 7c를 참조하면, 본 발명의 다른 실시예인 저전력 스퍼터링 공정을 진행한 경우, 상기 비교예 대비, 확산층인 TiOxFy 성분의 층이 비교적 얇게 형성된 것을 확인할 수 있다. (도 12에 대한 설명 참조)
도 8a 내지 8d는 다양한 조건에서의 본 발명의 실시예들에 따른 표시 장치의 확산층의 단면의 현미경 사진들이다.
도 8a 및 8b는 서로 다른 조건에서, 상기 열처리 공정을 80도 16초 진행한 경우를 나타낸다. 도 8a에 따르면, 제1 층의 제1 두께는 36.23nm(나노미터)이고, 확산층의 제2 두께는 38.02nm 로 형성되었다. 도 8b에 따르면, 제1 층의 제1 두께는 37.49nm이고, 확산층의 제2 두께는 27.14nm 로 형성되었다.
도 8c 및 8d는 서로 다른 조건에서, 상기 열처리 공정을 80도 32초 진행한 경우를 나타낸다. 도 8c에 따르면, 제1 층의 제1 두께는 43.80nm이고, 확산층의 제2 두께는 9.83nm 로 형성되었다. 도 8d에 따르면, 제1 층의 제1 두께는 42.24nm이고, 확산층의 제2 두께는 11.42nm 로 형성되었다.
이에 따라, 상기 열처리 공정은 60도 이상 150도 이하의 온도에서 16초 이상의 시간 동안 열처리되는 것이 바람직함을 확인하였다. 예를 들면, 상기 열처리 공정은 80도 에서 16초 이상 45초 이하 진행될 수 있다.
도 9a 및 9b는 다양한 조건에서의 본 발명의 다른 실시예들에 따른 표시 장치의 확산층의 단면의 현미경 사진들이다.
도 9a 및 9b는 서로 다른 조건에서, 상기 제1 층을 저전력 스퍼터링 방법을 이용하여 형성한 경우를 나타낸다. 상기 스퍼터링 방법은 30kW의 전력의 플라즈마를 이용하였다. (도 12에 대한 설명 참조)
도 9a 에 따르면, 제1 층의 제1 두께는 44.04nm이고, 확산층의 제2 두께는 17.26nm 로 형성되었다.
도 9b 에 따르면, 제1 층의 제1 두께는 41.68nm이고, 확산층의 제2 두께는 9.75nm 로 형성되었다.
도 10a 및 10b는 다양한 조건에서의 비교예에 따른 표시 장치의 확산층의 단면의 현미경 사진들이다.
도 9a 및 9b는 서로 다른 조건에서, 상기 제1 층을 일반적인 전력의 스퍼터링 방법을 이용하여 형성한 경우를 나타낸다. 상기 스퍼터링 방법은 80kW의 전력의 플라즈마를 이용하였다.
도 10a 에 따르면, 제1 층의 제1 두께는 31.12nm이고, 확산층의 제2 두께는 25.56nm 로 형성되었다.
도 9b 에 따르면, 제1 층의 제1 두께는 31.72nm이고, 확산층의 제2 두께는 29.31nm 로 형성되었다.
이에 따라, 상기 스퍼터링 방법은 40kW 이하의 전력의 플라즈마를 이용하는 것이 바람직함을 확인하였다. 예를 들면, 상기 스퍼터링 방법은 30kW의 전력의 플라즈마를 이용할 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 11을 참조하면, 상기 제조 방법은 베이스 기판 상에 박막 트랜지스터를 형성하는 단계(S100), 상기 박막 트랜지스터 상에 절연층을 형성하는 단계(S200), 상기 절연층 상에 제1 소스 드레인 패턴을 형성하는 단계(S300), 상기 제1 소스 드레인 패턴 상에 유기 절연층을 형성하는 단계(S400), 상기 유기 절연층의 상면을 가열하는 단계(S500), 상기 유기 절연층 상에 도전층을 형성하는 단계(S600) 및 상기 도전층을 패터닝하는 단계(S700)를 포함할 수 있다. 상기 제조 방법은 상기 가열하는 단계 전에, 상기 유기 절연층의 상면을 세정액을 이용하여 세정하는 세정 단계를 더 포함할 수 있다.
한편, 상기 제조 방법의 구체적인 내용은 도 5a 내지 5i에서 설명한 제조 방법과 실질적으로 동일하므로, 자세한 설명은 생략한다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 12를 참조하면, 상기 제조 방법은 베이스 기판 상에 박막 트랜지스터를 형성하는 단계(S100), 상기 박막 트랜지스터 상에 절연층을 형성하는 단계(S200), 상기 절연층 상에 제1 소스 드레인 패턴을 형성하는 단계(S300), 상기 제1 소스 드레인 패턴 상에 유기 절연층을 형성하는 단계(S400), 상기 유기 절연층 상에 저전력 스퍼터링을 이용하여 도전층을 형성하는 단계(S650), 상기 도전층을 패터닝하는 단계(S700)를 포함할 수 있다.
상기 유기 절연층 상에 저전력 스퍼터링을 이용하여 도전층을 형성하는 단계(S650)에서는, 상기 유기 절연층 상에 제1 두께를 갖고 제1 금속을 포함하는 제1 층을 포함하는 도전층 스퍼터링 방법을 이용하여 형성할 수 있다. 이때, 상기 스퍼터링 방법은 40kW 이하의 전력의 플라즈마를 이용할 수 있다.
한편, 상기 제조 방법은 유기 절연층의 상면을 가열하는 단계 대신 저전력 스퍼터링 방법을 이용하여 제1 층을 형성하는 것을 제외하고, 도 12에 설명된 제조 방법과 실질적으로 동일하므로, 자세한 설명은 생략한다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 14a는 도 13의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 14b는 도 13의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 13 내지 도 14b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 상기 표시 장치(560)는 도 1의 표시 장치에 상응할 수 있다. 상기 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 11a에 도시된 바와 같이, 상기 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 11b에 도시된 바와 같이, 상기 전자 기기(500)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 상기 전자 기기(500)는 그에 한정되지 않는다. 예를 들어, 상기 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
상기 프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 상기 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 상기 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 상기 메모리 장치(520)는 상기 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 상기 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 상기 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 상기 파워 서플라이(550)는 상기 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
상기 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 표시 장치(560)는 상기 입출력 장치(540)에 포함될 수도 있다. 상술한 바와 같이, 상기 표시 장치(560)는 베이스 기판, 상기 베이스 기판 상에 배치된 유기 절연층, 및 상기 유기 절연층 상에 배치된 도전 패턴을 포함하고, 상기 도전 패턴은 제1 금속을 포함하고 제1 두께의 제1 층을 포함하고, 상기 유기 절연층의 상기 제1 층과 접하는 최상부에는 상기 제1 금속의 산화물을 포함하고 상기 제1 두께보다 작은 제2 두께를 갖는 확산층이 형성된다. 이에 따라, 유기 절연층 상의 도전 패턴의 불량 발생을 방지할 수 있다.
다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 다양한 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 베이스 기판 110: 버퍼층
TFT: 박막 트랜지스터 120: 제1 절연층
130: 제2 절연층 140: 제3 절연층
DLF: 확산층 VIA1: 제1 유기 절연층
VIA2: 제2 유기 절연층
DL1, DL2: 제1 및 제2 데이터 라인

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치된 유기 절연층; 및
    상기 유기 절연층 상에 배치된 도전 패턴을 포함하고,
    상기 도전 패턴은 제1 금속을 포함하는 제1 두께의 제1 층을 포함하고,
    상기 유기 절연층의 상기 제1 층과 접하는 최상부에는 상기 제1 금속의 산화물을 포함하고 상기 제1 두께보다 작은 제2 두께를 갖는 확산층이 형성된 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 두께는 상기 제1 두께의 40% 이하인 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 금속은 티타늄을 포함하고, 상기 확산층은 티타늄, 산소 및 플루오린을 포함하고,
    상기 유기 절연층은 폴리이미드계 수지를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 두께는 41nm 내지 45nm이고, 상기 제2 두께는 15nm 이하인 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서,
    상기 도전 패턴은 상기 제1 층, 상기 제1 층 상의 제2 층, 상기 제2 층 상의 제3 층을 포함하고, 상기 제1 층 및 제3 층은 티타늄을 포함하고, 상기 제2 층은 알루미늄을 포함하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서,
    상기 베이스 기판과 상기 유기 절연층 사이에 배치되는 제1 도전 패턴을 더 포함하고,
    상기 제1 도전 패턴과 상기 도전 패턴은 적어도 일부가 서로 중첩하게 배치되는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 도전 패턴은 제1 데이터 라인을 포함하고,
    상기 도전 패턴은 상기 제1 데이터 라인과 적어도 일부가 중첩하는 제2 데이터 라인을 포함하는 것을 특징으로 하는 표시 장치.
  8. 제6 항에 있어서,
    상기 베이스 기판 상에 배치되는 박막 트랜지스터;
    상기 박막 트랜지스터를 커버하고, 상기 유기 절연층과 상기 베이스 기판 사이에 배치되는 절연층;
    상기 도전 패턴 상에 배치되는 제2 유기 절연층; 및
    상기 제2 유기 절연층 상에 배치되는 발광 구조물을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 베이스 기판 상에 유기 절연층을 형성하는 단계;
    상기 유기 절연층의 상면을 가열하는 단계;
    상기 유기 절연층 상에 제1 두께를 갖고 제1 금속을 포함하는 제1 층을 포함하는 도전층을 형성하는 단계; 및
    상기 도전층을 패터닝하여 도전 패턴을 형성하는 단계를 포함하고,
    상기 유기 절연층의 상기 제1 층과 접하는 최상부에는 상기 제1 금속의 산화물을 포함하고 상기 제1 두께보다 작은 제2 두께를 갖는 확산층이 형성된 것을 특징으로 하는 표시 장치의 제조 방법.
  10. 제9 항에 있어서,
    상기 도전층을 형성하는 단계에서,
    상기 제1 층은 스퍼터링 방법을 통해 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  11. 제9 항에 있어서,
    상기 가열하는 단계 전에, 상기 유기 절연층의 상면을 세정액을 이용하여 세정하는 세정 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 가열하는 단계에서,
    상기 유기 절연층의 상면은 60도 이상 150도 이하의 온도에서 16초 이상의 시간 동안 열처리 되는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제9 항에 있어서,
    상기 유기 절연층을 형성하는 단계 전에,
    상기 베이스 기판 상에 제1 도전 패턴을 형성하는 단계를 더 포함하고,
    상기 제1 도전 패턴과 상기 도전 패턴은 적어도 일부가 서로 중첩하게 배치되는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제9 항에 있어서,
    상기 도전 패턴 상에 제2 유기 절연층을 형성하는 단계; 및
    상기 제2 유기 절연층 상에 발광 구조물을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제9 항에 있어서,
    상기 도전 패턴은 상기 제1 층, 상기 제1 층 상에 형성되는 제2 층 및 상기 제2 층 상에 형성되는 제3 층을 포함하고,
    상기 제1 층 및 제3 층은 티타늄을 포함하고, 상기 제2 층은 알루미늄을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제9 항에 있어서,
    상기 제2 두께는 상기 제1 두께의 40% 이하인 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제9 항에 있어서,
    상기 제1 금속은 티타늄을 포함하고, 상기 확산층은 티타늄, 산소 및 플루오린을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제9 항에 있어서,
    상기 유기 절연층은 폴리이미드계 수지를 포함하는 것을 특징으로하는 표시 장치의 제조 방법.
  19. 베이스 기판 상에 유기 절연층을 형성하는 단계;
    상기 유기 절연층 상에 제1 두께를 갖고 제1 금속을 포함하는 제1 층을 포함하는 도전층을 스퍼터링 방법을 이용하여 형성하는 단계; 및
    상기 도전층을 패터닝하여 도전 패턴을 형성하는 단계를 포함하고,
    상기 유기 절연층의 상기 제1 층과 접하는 최상부에는 상기 제1 금속의 산화물을 포함하고 상기 제1 두께보다 작은 제2 두께를 갖는 확산층이 형성된 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제 19항에 있어서,
    상기 스퍼터링 방법은 40kW 이하의 전력의 플라즈마를 이용하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020190126435A 2019-10-11 2019-10-11 표시 장치 및 이의 제조 방법 KR20210043802A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190126435A KR20210043802A (ko) 2019-10-11 2019-10-11 표시 장치 및 이의 제조 방법
US16/922,663 US20210111372A1 (en) 2019-10-11 2020-07-07 Display apparatus and method of manufacturing the same
US18/054,135 US20230089913A1 (en) 2019-10-11 2022-11-09 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190126435A KR20210043802A (ko) 2019-10-11 2019-10-11 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210043802A true KR20210043802A (ko) 2021-04-22

Family

ID=75384123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190126435A KR20210043802A (ko) 2019-10-11 2019-10-11 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US20210111372A1 (ko)
KR (1) KR20210043802A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11939225B2 (en) * 2018-11-01 2024-03-26 ExxonMobil Technology and Engineering Company Highly siliceous form of zeolite RHO
CN113138501A (zh) * 2020-01-19 2021-07-20 松下液晶显示器株式会社 液晶显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102491875B1 (ko) * 2015-11-26 2023-01-27 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20210111372A1 (en) 2021-04-15
US20230089913A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US11694619B2 (en) Display apparatus having a notch
KR20230128434A (ko) 유기발광 표시 장치
KR102659331B1 (ko) 표시 장치 및 이의 제조 방법
KR102555841B1 (ko) 표시 장치
US20230089913A1 (en) Display apparatus and method of manufacturing the same
US11910681B2 (en) Display apparatus
KR20200064207A (ko) 표시 장치 및 이의 제조 방법
US20230141982A1 (en) Display apparatus
KR102484382B1 (ko) 유기 발광 표시 장치
KR20210025738A (ko) 표시 장치 및 이의 제조 방법
US20240122017A1 (en) Display apparatus and method of manufacturing the same
US20230232686A1 (en) Display apparatus
KR20210060715A (ko) 표시 장치 및 이의 제조 방법
KR20200034889A (ko) 표시 장치 및 이의 제조 방법
KR20200103905A (ko) 표시 장치 및 이의 제조 방법
KR20200053716A (ko) 표시 장치
KR20210022802A (ko) 표시 장치
KR20210055128A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination