KR102491875B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102491875B1
KR102491875B1 KR1020150166414A KR20150166414A KR102491875B1 KR 102491875 B1 KR102491875 B1 KR 102491875B1 KR 1020150166414 A KR1020150166414 A KR 1020150166414A KR 20150166414 A KR20150166414 A KR 20150166414A KR 102491875 B1 KR102491875 B1 KR 102491875B1
Authority
KR
South Korea
Prior art keywords
corner portion
substrate
disposed
corner
display device
Prior art date
Application number
KR1020150166414A
Other languages
English (en)
Other versions
KR20170061773A (ko
Inventor
조민준
고재경
나은재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150166414A priority Critical patent/KR102491875B1/ko
Priority to US15/220,113 priority patent/US10276824B2/en
Publication of KR20170061773A publication Critical patent/KR20170061773A/ko
Priority to US16/364,069 priority patent/US10622583B2/en
Application granted granted Critical
Publication of KR102491875B1 publication Critical patent/KR102491875B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • H01L51/5246
    • H01L27/3258
    • H01L51/5237
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8423Metallic sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/868Arrangements for polarized light emission
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • H01L2227/32

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

디스플레이 장치를 제공한다. 본 디스플레이 장치는, 표시 영역 및 주변 영역을 포함하는 제1 기판, 제1 기판과 대면하는 제2 기판, 제1 기판과 제2 기판 사이에 배치되며 제1 기판과 제2 기판을 접합시키는 밀봉 부재 및 제1 기판과 밀봉 부재 사이에 배치되며 코너부의 적어도 일부 영역은 비코너부의 연장선보다 외부로 돌출된 밀봉 보조부를 포함한다.

Description

디스플레이 장치{DISPLAY APPARATUS}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
표시 장치는 이미지 또는 영상과 같은 시각 정보를 사용자에게 제공하기 위하여 사용되는 장치이다. 이러한 표시 장치는 이미지 또는 영상과 같은 시각 정보를 표현하기 위하여 다양한 형태로 제작되고 있다.
특히, 유기 발광 표시 장치는 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광형 표시로 낮은 전압에서 구동이 가능하고, 박형화가 용이하며 광시야각, 빠른 응답속도 등 액정표지 장치에 있어서 문제점으로 지적된 결점을 해결할 수 있는 차세대 표시로 주목받고 있다.
이러한 유기 발광 표시 장치의 경우 하부 기판과 상부 기판을 접합할 시 밀봉 부재를 이용할 수 있다. 이러한 밀봉 부재가 위치하는 영역은 표시가 이루어지지 않는 데드 스페이스(dead space)가 된다. 데드 스페이스를 줄이기 위해 밀봉 부재의 컷 마진(cut margin)을 줄이기도 한다.
본 발명의 일 실시예는 데드 스페이스를 줄이면서 밀봉 부재의 박리를 줄일 수 있는 유기 발광 표시 장치를 제공한다.
본 발명의 일 실시예는 밀봉 부재의 접합력을 향상시키는 유기 발광 표시 장치를 제공한다.
본 발명의 일 실시예에 따른 디스플레이 장치는, 표시 영역 및 주변 영역을 포함하는 제1 기판; 상기 제1 기판과 대면하는 제2 기판; 상기 제1 기판과 상기 제2 기판 사이에 배치되며, 상기 제1 기판과 상기 제2 기판을 접합시키는 밀봉 부재; 및 상기 제1 기판과 상기 밀봉 부재 사이에 배치되며, 코너부의 적어도 일부 영역은 비코너부의 연장선보다 외부로 돌출된 밀봉 보조부;를 포함한다.
그리고, 상기 코너부의 폭은 상기 비코너부의 폭보다 클 수 있다.
또한, 상기 코너부의 외측선은, 상기 코너부의 정점으로 갈수록 외부로 돌출된 영역을 포함할 수 있다.
그리고, 상기 코너부의 내측선은, 상기 비코너부의 내측선의 연장선과 동일한 영역을 포함할 수 있다.
또한, 상기 코너부는, 상기 코너부의 중심축을 기준으로 대칭될 수 있다.
그리고, 상기 코너부와 상기 비코너부는 금속을 포함할 수 있다.
또한, 상기 코너부는 상기 비코너부와 연결될 수 있다.
그리고, 상기 코너부와 상기 비코너부는 동일한 층상에 배치될 수 있다.
또한, 상기 코너부는, 상기 비코너부와 연결된 제1 코너부; 및 상기 제1 코너부와 이격 배치된 제2 코너부;를 포함할 수 있다.
그리고, 상기 제2 코너부는 상기 비코너부의 연장선으로부터 외부에 배치될 수 있다.
또한, 상기 제1 코너부는, 상기 제2 코너부와 단차질 수 있다.
그리고, 상기 제1 코너부는 상기 제2 코너부에 비해 상기 제1 기판에 더 인접하게 배치될 수 있다.
또한, 상기 제1 코너부는 상기 표시 영역에 배치되는 제1 트랜지스터의 게이트 전극과 동일한 물질을 포함하고, 상기 제2 코너부는 상기 표시 영역에 배치되는 제2 트랜지스터의 게이트 전극과 동일한 물질을 포함할 수 있다.
그리고, 상기 밀봉 보조부는 복수 개의 홀을 포함할 수 있다.
또한, 상기 밀봉 보조부와 상기 밀봉 부재 사이에 배치되는 절연층;을 더 포함할 수 있다.
그리고, 상기 밀봉 부재는 상기 제1 기판과 상기 제2 기판을 접합시키는 유효 밀봉 면적을 포함하고, 상기 코너부와 중첩되는 유효 밀봉 면적은 상기 비코너부와 중첩되는 유효 밀봉 면적보다 넓을 수 있다.
그리고, 상기 밀봉 부재의 최소 폭은 700㎛ 이상일 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 코너에서의 접합 성능이 디스플레이 장치를 제공한다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 구성도이다.
도 2는 도 1의 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 3은 본 발명의 도 1에 도시된 디스플레이 장치의 일부를 확대 도시한 단면도이다.
도 4는 도 1에 도시된 디스플레이 장치의 밀봉 부재의 제1 영역과 밀봉 보조부의 비코너부의 관계를 확대한 평면도이다.
도 5는 도 1에 도시된 밀봉 부재의 제3 영역과 밀봉 보조부의 코너부의 관계를 확대한 평면도이다.
도 7은 도 6의 제1 및 제2 코너부의 다른 층에 배치된 디스플레이 장치의 단면도이다.
도 8은 다른 실시예에 따른 밀봉 보조부를 포함한 평면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 배치된 경우도 포함한다.
일 실시예에 있어서, 상기 디스플레이 장치(100)는 유기 발광 디스플레이 장치(organic light emitting display device, OLED)를 예를 들어 설명하나, 소정의 전원이 인가되어서 화상을 구현하는 디스플레이 장치, 예컨대, 액정 디스플레이 장치(liquid crystal display device, LCD)나, 전계 방출 디스플레이 장치(field emission display device, FED)나, 전자 종이 디스플레이 장치(electronic paper display device, EPD) 등 어느 하나의 디스플레이 장치에 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(100)를 개략적으로 도시한 구성도이고, 도 2는 도 1의 디스플레이 장치(100)를 개략적으로 도시한 평면도이다.
도 1 및 도 2를 참조하면, 디스플레이 장치(100)는 표시 영역(40)을 포함하는 제1 기판(10), 제1 기판(10)과 대면하는 제2 기판(20), 표시 영역(40)을 감싸며 제1 기판(10)과 제2 기판(20)을 접합시키는 밀봉 부재(30)를 포함한다.
제1 기판(10)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 기판(10)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재로 형성할 수도 있다. 유연성이 있는 플렉서블한 기판일 수도 있다. 상기 플렉서블한 기판은 글래스 기판에 비하여 비중이 작아 가볍고, 잘 깨어지지 않으며, 휘어질 수 있는 특성을 가진 소재, 예컨대, 플렉서블 플라스틱 필름과 같은 고분자 소재로 제조하는 것이 바람직하다.
제1 기판(10)의 표시 영역(40)은 기판(10) 상에 구동용 박막트랜지스터인 트랜지스터(TA, TB), 캐패시터(Cst), 및 유기 발광소자(OELD) 등을 포함할 수 있다. 표시 영역(40)에 대한 구체적인 설명은 후술하기로 한다.
제2 기판(20)은 제1 기판(10)에 대응하는 것으로, 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 도면에는 도시되어 있지 않지만, 제2 기판(20) 상에는 다양한 기능을 하는 기능막을 배치할 수 있다. 예컨대, 상기한 기능막은 편광판이나, 터치 스크린(touch screen)이나, 커버 윈도우(cover window)중 적어도 어느 하나를 포함할 수 있다.
터치 스크린은 상기 제2 기판(20) 상에 직접적으로 터치 스크린 패턴이 배치된 구조, 이를테면, 온-셀 터치 스크린 패널(on-cell touch screen panel)일 수 있다. 편광판은 외광이 표시 영역(40)으로부터 반사되어 나오는 것을 방지한다. 커버 윈도우는 디스플레이 장치를 보호할 수 있다.
제1 기판(10)과 제2 기판(20)은 밀봉 부재(30)를 통해 접합될 수 있다. 밀봉 부재(30)은 표시 영역(40)의 일부와 접하게 배치되면서 표시 영역(40)을 외부로부터 밀폐시킬 수 있다. 그리하여, 밀봉 부재(30)은 표시 영역(40)을 외부로부터 보호한다. 제1 기판(10), 제2 기판(20), 및 밀봉 부재(30)에 의하여 밀폐된 내부 공간(S)에는 흡습제나 충진재 등이 배치될 수 있다.
밀봉 부재(30)의 일부가 표시 영역(40)의 일부와 접함으로써 밀봉 부재(30)에 의한 데드 스페이스를 줄일 수 있다. 또한, 밀봉 부재(30)의 일부와 표시 영역(40)의 일부와 접하면서 데드 스페이스를 줄이면서 표시 영역(40)의 면적은 유지할 수 있다. 그러나, 이에 한정되지 않는다. 밀봉 부재(30)는 표시 영역(40)과 접하지 않을 수도 있다.
밀봉 부재(30)는 데드 스페이스이긴 하지만, 표시 영역(40)을 외부로부터 보호하기 때문에 일정 폭 이상을 가질 수 있다. 예를 들어, 밀봉 부재(30)의 최소 폭은 700㎛이상일 수 있다.
제2 기판(20)에 의하여 커버되지 않은 제1 기판(10)의 일 가장자리에는 패드부(50)가 실장될 수 있다. 패드부(50)와 표시 영역(40)을 연결하는 금속 배선이 제1 기판(10)과 밀봉 부재(30) 사이에는 배치될 수 있다.
한편, 밀봉 부재(30)는 소정의 열 에너지를 인가하여 용융되는 물질로 구성될 수 있다. 밀봉 부재(30)는 광에 의하여 경화되는 물질일 수 있다. 예컨대, 상기 밀봉 부재(30)는 글래스 프릿(glass frit)을 포함한다.
예를 들어, 제1 기판(10)과 제2 기판(20)을 얼라인한 후, 제2 기판(20)을 통해 UV광이나 레이저광 등의 광을 조사할 수 있다. 광의 조사에 의해 밀봉 부재(30)는 용융되고, 이때 제1 기판(10)과 제2 기판(20)은 합착할 수 있다.
한편, 밀봉 부재(30)는 일반적으로 사각형 형상이고, x축 방향으로 배열된 제1 영역(32)과 y축 방향으로 배열된 제2 영역(34)을 포함할 수 있다. 그리고, 제1 영역(32)과 제2 영역(34)이 만나는 제3 영역(36)을 포함할 수 있다. 제3 영역(36)은 사각형 형상의 모서리를 포함한 영역에 대응할 수 있다.
제1 기판(10)과 제2 기판(20)의 접합을 강화시키기 위해 제3 영역(36)의 폭은 제1 및 제2 영역(34)의 폭보다 크게 할 수 있다. 왜냐하면 제3 영역(36)은 곡선형이기 때문에 제1 및 제2 기판(20)의 커팅시 단면이 깨지거나 박리 현상이 발생할 확률이 높기 때문이다. 예를 들어, 제1 및 제2 영역(34)의 폭은 일정할 수 있으며, 제3 영역(36)의 폭은 제1 영역(32)과 만나는 단의 폭은 제1 영역(32)의 폭과 같다가 제3 영역(36)의 정점으로 갈수록 폭이 점진적으로 증가한 후 상기한 정점에서 제2 영역(34)으로 갈수록 점진적으로 작아져서 제2 영역(34)의 만나는 타단에서의 폭은 제2 영역(34)의 폭과 같을 수 있다.
제3 영역(36)의 폭을 제1 및 제2 영역(32, 34)의 폭보다 크게 한다 하더라도 제3 영역(36) 중 레이저에 의해 노광된 영역만이 제1 및 제2 기판(10, 20)을 접합시킬 수 있다. 상기와 같이 밀봉 부재(30) 중 레이저에 의해 노광된 영역을 유효 밀봉 영역이라고 칭할 수 있다. 일반적으로, 레이저는 사각형 괘적을 따라 이동하기 때문에 제1 영역(32) 및 제2 영역(34)을 지나는 레이저의 폭과 밀봉 부재(30)의 제3 영역(36)을 지나는 레이저의 폭은 같을 수 있다. 그리하여, 실질적으로 제3 영역(36)의 접합 성능이 제1 및 제2 영역(32, 34)의 접합 성능보다 떨어질 가능성이 있다.
일 실시예에 따른 디스플레이 장치는 제1 기판(10)과 밀봉 부재(30) 사이에 배치되며, 폭이 균일하지 않는 밀봉 보조부(60)를 포함할 수 있다.
도 3은 본 발명의 도 1에 도시된 디스플레이 장치(100)의 일부를 확대 도시한 단면도이다. 도 4는 도 1에 도시된 디스플레이 장치의 밀봉 부재(30)의 제1 영역(32)과 밀봉 보조부(60)의 비코너부(62)의 관계를 확대한 평면도이고, 도 5는 도 1에 도시된 밀봉 부재(30)의 제3 영역(36)과 밀봉 보조부(60)의 코너부(64)와의 관계를 확대한 평면도이다.
제1 기판(10)은 액티브 영역(active area, AA)과, 상기 액티브 영역(AA)의 바깥쪽으로 연장된 회로 영역(circuit area, CA)과, 상기 회로 영역(CA)의 바깥쪽으로 연장된 접합 영역(cell seal area, CSA)을 포함한다. 상기한 액티브 영역(AA)과, 회로 영역(CA)은 표시부가 되고, 그 이외의 영역을 주변 영역이라고 할 수 있다.
상기 액티브 영역(AA)은 화상을 표시하는 영역을 포함하며, 상기 회로 영역(CA)은 액티브 영역(AA)의 소자와 전기적으로 신호를 전달하는 회로 패턴이 배치된 영역을 포함하며, 접합 영역(CSA)은 제1 기판(10)과 제2 기판(20)을 접합하는 영역을 포함한다.
상기 제1 기판(10) 상에는 버퍼막(203)이 배치될 수 있다. 상기 버퍼막(203)은 상기 제1 기판(10)의 표면을 평활하게 하고, 수분이나, 외기의 침투를 방지하는 역할을 한다. 상기 버퍼막(203)은 실리콘 옥사이드와 같은 무기막이나, 폴리이미드와 같은 유기막이나, 무기막 및 유기막이 적층된 구조일 수 있다.
상기 액티브 영역(AA) 및 회로 영역(CA)에는 적어도 하나의 박막 트랜지스터(TFT)가 각각 배치될 수 있다. 상기 각 영역에는 박막 트랜지스터(TFT)는 복수로 구성될 수 있다. 본 실시예에 있어서, 서로 다른 종류의 박막 트랜지스터(TFT)가 각각 액티브 영역(AA) 및 회로 영역(CA)에 배치된 경우를 예로 들어 설명하도록 하나, 이는 예시적인 것일 뿐, 이에 한정되지 않는다.
액티브 영역(AA)에 배치된 제 1 박막 트랜지스터(TFT1)는 제 1 반도체 활성층(204), 제 1 게이트 전극(205), 제 1 소스 전극(206), 및 제 1 드레인 전극(207)을 포함한다. 상기 제 1 게이트 전극(205)과, 제 1 반도체 활성층(204) 사이에는 이들 간의 절연을 위한 제 1 게이트 절연막(208) 및 제 2 게이트 절연막(209)이 개재되어 있다.
회로 영역(CA)에 배치된 제 2 박막 트랜지스터(TFT2)는 제 2 반도체 활성층(210), 제 2 게이트 전극(211), 제 2 소스 전극(212), 및 제 2 드레인 전극(213)을 포함한다. 상기 제 2 반도체 활성층(210)과 제 2 게이트 전극(211) 사이에는 이들 간의 절연을 위한 제 1 게이트 절연막(208)이 개재되어 있다.
제 1 박막 트랜지스터(TFT1)와 제 2 박막 트랜지스터(TFT2)와 비교할 때, 상기 제 1 박막 트랜지스터(TFT1)는 반도체 활성층과 게이트 전극 사이에 제 2 게이트 절연막(209)이 더 포함되어 있다. 즉, 제 1 박막 트랜지스터(TFT1)는 제 2 박막 트랜지스터(TFT2)보다 두꺼운 게이트 절연막을 가지고 있다. 두꺼운 게이트 절연막을 가지고 있는 경우, 게이트 전극에 인가되는 게이트 전압의 구동 범위가 더 넓어질 수 있다.
제 1 박막 트랜지스터(TFT1)는 유기 발광 소자(OLED)를 구동하는 구동 박막 트랜지스터일 수 있다. 구동 박막 트랜지스터의 구동 범위가 넓어진다는 것은 유기 발광 소자(OLED)로부터 발광되는 빛이 보다 풍부한 계조를 가질 수 있도록 제어할 수 있다는 것을 의미한다.
상기 제 1 게이트 전극(205)과, 제 2 게이트 전극(211)은 동일한 층에 배치되지 않는다. 따라서, 제 1 박막 트랜지스터(TFT1)와, 제 2 박막 트랜지스터(TFT2)를 인접하게 배치하여도, 간섭이 발생하지 않기 때문에 동일한 면적에 보다 많은 소자를 배치할 수 있다.
상기 제 1 반도체 활성층(204) 및 제 2 반도체 활성층(210)은 버퍼막(203) 상에 배치될 수 있다. 상기 제 1 반도체 활성층(204) 및 제 2 반도체 활성층(210)은 비정질 실리콘(amorphous silicon) 또는 폴리 실리콘(poly silicon)과 같은 무기 반도체나, 유기 반도체가 사용될 수 있다.
일 실시예에 있어서, 상기 제 1 반도체 활성층(204) 및 제 2 반도체 활성층(210)는 산화물 반도체로 형성될 수 있다. 예컨대, 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 카드뮴(Cd), 게르마늄(Ge), 하프늄(Hf)과 같은 4, 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함한다.
제 1 게이트 절연막(208)은 버퍼막(203) 상에 배치되며, 상기 제 1 반도체 활성층(204) 및 제 2 반도체 활성층(210)을 커버한다.
제 2 게이트 전극(211)은 제 1 게이트 절연막(208) 상에 배치되며, 제 2 반도체 활성층(210)의 일 부분과 중첩될 수 있다.
제 2 게이트 절연막(209)은 상기 제 2 게이트 전극(211)을 커버한다.
상기 제 1 게이트 전극(205)은 제 2 게이트 절연막(209) 상에 배치되며, 제 1 반도체 활성층(204)의 일 부분과 중첩될 수 있다.
상기 제 1 게이트 전극(205) 및 제 2 게이트 전극(211)은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Cr 등의 단일막, 또는, 다층막을 포함하거나, Al:Nd, Mo:W와 같은 합금을 포함한다.
상기 제 1 게이트 절연막(208) 및 제 2 게이트 절연막(209)은 실리콘 산화물이나, 실리콘 질화물이나, 금속 산화물과 같은 무기막을 포함한다. 상기 제 1 게이트 절연막(208) 및 제 2 게이트 절연막(209)은 단일층, 또는 복층으로 구성될 수 있다.
상기 제 1 게이트 전극(205)을 커버하도록 층간 절연막(214)이 배치된다. 상기 층간 절연막(214)은 실리콘 산화물, 또는, 실리콘 질화물 등과 같은 무기막으로 형성될 수 있다. 일 실시예에 있어서, 상기 층간 절연막(214)은 폴리이미드와 같은 유기막으로 형성할 수 있다.
상기 층간 절연막(214) 상에는 제 1 소스 전극(206)과, 제 1 드레인 전극(207)이 배치되며, 이들은 콘택 홀을 통하여 제 1 반도체 활성층(204)과 콘택된다. 또한, 상기 층간 절연막(214) 상에는 제 2 소스 전극(212)과, 제 2 드레인 전극(213)이 배치되며, 이들은 콘택 홀을 통하여 제 2 반도체 활성층(210)과 콘택된다.
제 1 소스 전극(206), 제 2 소스 전극(212), 제 1 드레인 전극(207), 및 제 2 드레인 전극(213)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 전도성 물질 등을 포함한다.
상기와 같은 박막 트랜지스터(TFT)의 구조는 반드시 이에 한정되는 것은 아니며, 다양한 형태의 박막 트랜지스터(TFT)의 구조가 적용 가능하다. 예를 들면, 상기 박막 트랜지스터(TFT)는 탑 게이트(top gate) 구조로 구성된 것이나, 제 1 게이트 전극(205)이 제 1 반도체 활성층(204) 하부에 배치된 바텀 게이트(bottom gate) 구조로 구성될 수 있다.
회로 영역(CA)에는 커패시터(215)가 배치될 수 있다. 상기 액티브 영역(AA)에도 복수의 커패시터가 배치될 수 있음은 물론이다.
상기 커패시터(215)는 제 1 커패시터 전극(216), 제 2 커패시터 전극(217), 및, 이들 사이에 개재되는 제 2 게이트 절연막(209)을 포함한다. 상기 제 1 커패시터 전극(216)은 제 2 게이트 전극(211)과 동일한 물질로 형성될 수 있으며, 상기 제 2 커패시터 전극(217)은 제 1 게이트 전극(205)과 동일한 물질로 형성될 수 있다.
평탄화막(218)은 상기 박막 트랜지스터(TFT1, TFT2), 및 커패시터(215)를 커버한다. 상기 평탄화막(218)은 상기 층간 절연막(214) 상에 배치된다. 상기 평탄화막(218)은 그 위에 배치될 유기 발광 소자(OLED)의 발광 효율을 높이기 위하여 박막의 단차를 없애고, 평탄화시키는 역할을 한다. 일 실시예에 있어서, 상기 평탄화막(218)은 제 1 드레인 전극(207)의 일부를 노출시키는 홀을 가질 수 있다.
상기 평탄화막(218)은 절연체로 형성될 수 있다. 예컨대, 상기 평탄화막(218)은 무기물, 유기물, 또는 유기/무기 복합물로 단층 또는 복수층의 구조로 구성될 수 있으며, 다양한 증착 방법에 의하여 형성될 수 있다.
상기 평탄화막(218)은 아크릴계 수지(polyacrlates resin), 에폭시 수지(epoxy resin), 벤조사이클로부(benzocyclobutene, BCB) 등과 같은 유기물, 또는, 실리콘 질화물(SiNx) 등과 같은 무기물로 형성될 수 있다.
상기 평탄화막(218)과, 층간 절연막(214)중 어느 하나는 생략할 수 있다.
유기 발광 소자(OLED)는 상기 평탄화막(218) 상에 배치된다. 상기 유기 발광 소자(OLED)는 제 1 전극(219), 유기 발광층을 포함하는 중간층(220), 및 제 2 전극(221)을 포함한다.
픽셀 정의막(222)은 상기 평탄화막(218) 및 상기 제 1 전극(219)의 일부를 커버하며, 픽셀 영역(pixel Area, PA)과 비픽셀 영역(non-pixel area, NPA)을 정의한다.
상기 픽셀 정의막(222)은 유기물이나, 무기물로 형성하게 된다. 이를테면, 상기 픽셀 정의막(222)은 폴리이미드, 폴리아마이드, 벤조사이클로부텐, 아크릴 수지, 페놀 수지 등과 같은 유기물이나, SiNx와 같은 무기물로 형성할 수 있다. 상기 픽셀 정의막(222)은 단일막, 또는, 다중막으로 구성될 수 있다.
유기 발광 소자(OLED)의 제 1 전극(219)과, 제 2 전극(221)에서 주입되는 정공과 전자는 중간층(220)의 유기 발광층에서 결합하면서 빛이 발생할 수 있다.
상기 중간층(220)은 유기 발광층을 구비할 수 있다. 선택적인 다른 예로서, 상기 중간층(220)은 유기 발광층(emissive layer)을 구비하고, 그 외에 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transport layer, HTL), 전자 수송층(electron transport layer, ETL), 전자 주입층(electron injection layer, EIL)중 적어도 어느 하나를 더 구비할 수 있다. 본 실시예에서는 이에 한정되지 않고, 상기 중간층(220)이 유기 발광층을 구비하고, 기타 다양한 기능층을 더 구비할 수 있다.
상기 제 2 전극(221)은 상기 중간층(220) 상에 배치될 수 있다. 상기 제 2 전극(221)은 제 1 전극(219)과 전계를 형성하여, 상기 중간층(220)에서 빛이 방출될 수 있게 한다. 제 1 전극(219)은 픽셀마다 패터닝될 수 있으며, 제 2 전극(221)은 모든 픽셀에 걸쳐 공통된 전압이 인가되도록 구성될 수 있다.
제 1 전극(219) 및 제 2 전극(221)은 투명 전극 또는 반사형 전극을 구비할 수 있다.
제 1 전극(219)은 애노드로 기능하는 것으로서, 다양한 도전성 소재로 형성될 수 있다. 상기 제 1 전극(219)은 투명 전극이나, 반사형 전극으로 형성될 수 있다.
이를테면, 상기 제 1 전극(219)이 투명 전극으로 사용시, 상기 제 1 전극(219)은 ITO, IZO, ZnO, In2O3 등의 투명 도전막을 포함한다. 상기 제 1 전극(219)이 반사형 전극으로 사용시, 상기 제 1 전극(219)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성하고, 이후, 상기 반사막의 상부에 ITO, IZO, ZnO, In2O3 등의 투명 도전막을 배치할 수 있다.
상기 제 2 전극(221)은 캐소드로 기능할 수 있다. 상기 제 2 전극(221)은 제 1 전극(219)과 마찬가지로 투명 전극, 또는, 반사형 전극으로 형성될 수 있다.
예컨대, 상기 제 2 전극(221)이 투명 전극으로 사용시, 일 함수가 작은 금속, 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물이 중간층(220) 상에 증착되고, 이후, 상기 금속 및 이들의 화합물 위에 ITO, IZO, ZnO, In2O3 등의 투명 도전막이 더 배치할 수 있다. 상기 제 2 전극(221)이 반사형 전극으로 사용시, Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물로 형성할 수 있다.
상기 제 1 전극(219)은 애노드로, 상기 제 2 전극(221)은 캐소드로 기능할 수 있으나, 이에 한정되지 않는다. 예를 들면, 제 1 전극(219)이 캐소드로, 제 2 전극(221)이 애노드로 기능할 수 있다.
각 유기 발광 소자(OLED)마다 하나의 픽셀을 포함할 수 있으며, 각 픽셀별로 적색, 녹색, 청색 또는 백색의 색을 구현할 수 있다. 그러나, 본 개시는 이에 한정되지 않는다. 상기 중간층(220)은 픽셀의 위치에 관계없이 제 1 전극(219) 전체에 공통으로 배치될 수 있다. 이때, 유기 발광층은 예를 들어 적색, 녹색, 및 청색의 빛을 방출하는 발광 물질을 포함하는 층이 수직으로 적층되거나, 적색, 녹색, 및 청색의 빛을 방출하는 발광 물질이 혼합되어 형성될 수 있다. 백색광을 방출할 수 있다면, 다른 색의 조합이 가능함은 물론이다. 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나, 컬러 필터를 더 구비할 수 있다.
보호층(미도시)은 제 2 전극(221) 상에 배치될 수 있다. 보호층은 유기 발광 소자(OLED)를 커버한다. 보호층(미도시)은 무기 절연막 및/또는 유기 절연막을 사용할 수 있다.
스페이서(234)는 비픽셀 영역(NPA)에 배치될 수 있다. 상기 스페이서(234)는 상기 제1 기판(10)과 제2 기판(20) 사이에 배치된다. 상기 스페이서(234)는 외부 충격에 의하여 표시 특성이 저하되지 않기 위하여 설치될 수 있다.
상기 제1 기판(10) 상에는 제2 기판(20)이 결합된다. 상기 제2 기판(20)은 외부의 수분이나 산소 등으로부터 유기 발광 소자(OLED) 및 다른 박막을 보호하는 역할을 한다.
상기 제2 기판(20)은 강성을 가지는 글래스 기판이나, 폴리머 기판이나, 유연성을 가지는 필름일 수 있다. 상기 제2 기판(20)은 유기막과 무기막이 교대로 적층된 구조일 수 있다.
상기 제2 기판(20) 상에는 터치 스크린의 역할을 할 수 있도록 복수의 터치 전극(235)이 배치될 수 있다. 이외에, 상기 제2 기판(20) 상에는 편광 필름, 컬러 필터, 커버 윈도우와 같은 기능막이 더 배치될 수 있다.
상기 회로 영역(CA)에는 다양한 회로 패턴이 배치될 수 있다. 예컨대, 전원 공급 패턴, 정전기 방지 패턴 및 기타 다양한 회로 패턴이 배치될 수 있다.
상기 회로 영역(CA)에는 회로 배선(223)이 배치된다. 상기 회로 배선(223)은 평탄화막(218) 상에 배치될 수 있다. 상기 회로 배선(223)은 상기 제 1 전극(219)과 동일한 소재로 형성될 수 있다. 상기 회로 배선(223)은 액티브 영역(AA)의 소자, 예컨대, 제 2 전극(221)에 전기적으로 연결된 배선일 수 있다.
상기 회로 배선(223)은 전원 배선(224)과 연결된다. 상기 전원 배선(224)은 층간 절연막(214) 상에 배치될 수 있다. 상기 전원 배선(224)은 제 1 소스 전극(206), 제 2 소스 전극(212), 제 1 드레인 전극(207), 및 제 2 드레인 전극(213)과 동일한 소재로 형성될 수 있다. 상기 전원 배선(224)은 외부로부터 전원이 인가되는 배선일 수 있다. 일 실시예에 있어서, 상기 전원 배선(224)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)으로 된 삼층 구조일 수 있다. 전원 배선(224)는 도전성 물질로 형성되기 때문에 도전층이라도 할 수 있다.
상기 회로 배선(223)과 전원 배선(224)은 서로 다른 층에 배치될 수 있다.
예컨대, 상기 회로 배선(223)은 평탄화막(218) 상에 배치될 수 있다. 상기 회로 배선(223)은 상기 제 1 전극(223)과 동일한 공정에서 동일한 물질로 형성될 수 있다. 상기 전원 배선(224)은 층간 절연막(214) 상에 배치될 수 있다. 상기 전원 배선(224)은 제 1 소스 전극(206), 제 2 소스 전극(212), 제 1 드레인 전극(207), 및 제 2 드레인 전극(213)과 동일한 공정에서 동일한 물질로 형성될 수 있다.
상기 회로 배선(223)의 일단은 상기 전원 배선(224) 상에 접촉된다. 일 실시예에 있어서, 상기 회로 배선(223)의 적어도 일부는 상기 전원 배선(224)에 중첩될 수 있다.
상기 접합 영역(CSA)에는 밀봉 부재(30)가 배치된다. 상기 밀봉 부재(30)는 상기 제1 기판(10)과 제2 기판(20) 사이에 배치된다. 상기 밀봉 부재(30)의 일부 영역은 회로 영역(CA)과 접하면서 회로 영역(CA)의 둘레를 따라 배치될 수 있다. 예를 들어, 밀봉 부재(30)의 일부 영역은 전원 배선(224)과 접할 수 있다.
상기 밀봉 부재(30)는 글래스 프릿(glass frit)을 포함한다. 글래스 프릿은 글래스 분말에 산화물 분말을 포함한다. 산화물 분말이 포함된 글래스 프릿에 유기물을 첨가하여 젤 상태의 페이스트를 제조하고, 대략 300? 내지 500?의 온도 범위에서 소성한다. 글래스 프릿을 소성하면, 유기물은 대기 중으로 소멸되고, 젤 상태의 페이스트는 경화되어서 고체 상태의 프릿으로 존재할 수 있다.
밀봉 부재(30)의 하부에는 밀봉 보조부(60)와 밀봉 보조부(60)를 덮는 절연층(230, 231)이 배치될 수 있다. 상기한 밀봉 보조부(60)는 제1 기판(10)의 주변 영역(CSA)상에 배치되며, 복수 개의 제1 홀(H1)을 포함할 수 있으며, 절연층(230, 231)은 밀봉 보조부(60)를 덮으면서 제1 홀(H1)의 일부 영역과 중첩되는 제2 홀(H2)을 포함할 수 있다. 밀봉 보조부(60)는 레이저의 열을 흡수하거나, 레이저를 반사시켜서 밀봉 부재(30)에 열을 전달하는 역할을 한다. 밀봉 보조부(60)는 제1 게이트 절연막(208)상에 배치될 수 있다. 밀봉 보조부(60)는 표시 영역에 배치되는 제2 트랜지스터의 제2 게이트 전극(211)과 동일한 물질을 포함할 수 있다. 예를 들어, 밀봉 보조부(60)는 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Cr 등을 포함하는 단일막, 또는 다층막일 수 있다. 밀봉 보조부(60)는 는 Al:Nd, Mo:W와 같은 합금일 수 있다.
밀봉 보조부(60)는 복수 개의 제1 홀(H1)을 포함할 수 있다. 복수 개의 제1 홀(H1)은 2차원으로 배열될 수 있다. 복수 개의 제1 홀(H1)은 서로 크기가 동일할 수도 있으며, 적어도 두 개는 다를 수 도 있다. 제1 홀(H1)의 크기는 약 3㎛ 이상일 수 있으며, 제1 홀(H1)들간의 거리는 약 2.5㎛ 이상일 수 있다.
그리고, 밀봉 부재(30)의 하부에는 밀봉 보조부(60)를 덮는 제1 및 제2 절연층(230, 231)이 배치될 수 있다. 그리고, 제1 및 제2 절연층(230, 231)은 복수 개의 제2 홀(H2)을 갖을 수 있다.
제2 홀(H2)은 2차원으로 배열될 수 있다. 복수 개의 제2 홀(H2)은 서로 크기가 동일할 수도 있으며, 적어도 두 개는 다를 수 도 있다. 복수 개의 제2 홀(H2) 중 적어도 두 개가 크기가 다르다 하더라도, 제2 홀(H2)의 크기는 제1 홀(H1)의 크기보다 작을 수 있으며, 제2 홀(H2)은 제1 홀(H1)의 일부 영역과 중첩될 수 있다. 상기한 제2 홀(H2)에는 밀봉 부재(30)가 채워질 수 있다.
제1 절연층(230)과 제2 절연층(231)은 동일한 물질로 형성될 수도 있고, 서로 다른 물질로 형성될 수 있다. 예를 들어, 제1 절연층(230)은 제 2 게이트 절연막(209)과 동일한 물질로 형성될 수 있으며, 제2 게이트 절연막(209)과 동일한 층에 배치될 수 있다. 또는, 제 2 절연층(231)은 층간 절연막(214)과 동일한 물질로 형성될 수 있으며, 층간 절연막(214)과 동일한 층에 배치될 수도 있다.
앞서 기술한 제1 및 제2 홀(H1, H2)의 단면 형상은 사각형일 수 있다. 그러나, 이에 한정되지 않는다. 제1 및 제2 홀(H1, H2)의 단면 형상은 사각형 이외의 다각형, 원형, 타원형 등이 될 수도 있다. 또한, 대응하는 홀들의 단면 형상은 동일할 수도 있으나, 이에 한정되지 않는다.
제1 및 제2 절연층(230, 231)은 밀봉 보조부(60)를 덮고 있기 때문에 밀봉 보조부(60)가 레이저에 의하여 급격한 온도 상승에 따른 힐록(hillock) 현상 및 기포 발생을 방지할 수 있다. 그리고, 제1 및 제2 절연층(230, 231) 각각은 제2 홀(H2)을 갖고 있고, 상기한 제2 홀(H2)은 밀봉 부재(30)가 채워져 있기 때문에 밀봉 부재(30)와 제1 및 제2 절연층(230, 231)간의 접합 강도가 향상될 수 있다.
밀봉 부재(30) 하부에 배치된 밀봉 보조부(60)는 유효 접합 면적의 확대를 통한 기구 강도 개선에 필요한 구조이다. 유효 접합 면적을 확대시키기 위해 밀봉 보조부(60)와 밀봉 부재(30)의 중첩되는 영역을 최대화하는 것이 바람직하다. 특히, 밀봉 부재(30)의 제3 영역(36)은 제1 및 제2 영역(32, 34)보다 폭이 넓다. 하지만, 제1 및 제2 영역(32, 34)을 노광시키는 레이저의 폭은 제3 영역(36)을 노광시키는 레이저의 폭과 동일한 것이 일반적이기 때문에 상대적으로 제3 영역(36)이 제1 및 제2 영역(32, 34)보다 접합이 잘 안될 수 있다. 이에 따라 디스플레이 장치를 커팅하는 과정에서 제3 영역(36)에서의 깨짐 또는 박리 현상이 발생할 수 있다.
일 실시예에 따른 밀봉 보조부(60)는 제3 영역(36)과 중첩되는 영역의 폭을 제1 및 제2 영역(34)과 중첩되는 영역의 폭보다 크게 할 수 있다. 도 4 및 도 5에 도시된 바와 같이, 일 실시예에 따른 밀봉 보조부(60)는 밀봉 부재(30)의 제1 내지 제3 영역(32, 3436) 중 어느 영역과 중첩되는지 여부에 따라 비코너부(62)와 코너부(64)로 구분될 수 있다. 도 4에 도시된 바와 같이, 비코너부(62)는 밀봉 부재(30)의 제2 영역(34)과 중첩되는 영역이고, 도 5에 도시된 바와 같이, 코너부(64)는 밀봉 부재(30)의 곡선부와 중첩되는 영역일 수 있다. 도 4에서 코너부(64)로서 밀봉 부재(30)의 제2 영역(34)과 중첩되는 영역이 도시되어 있으나, 이에 한정되지 않는다. 제2 영역(34)과 중첩되는 밀봉 보조부(60)도 동일하게 적용될 수 있음은 물론이다.
밀봉 부재(30)의 제1 내지 제3 영역(32, 34, 36)이 하나로 연결된 것과 마찬가지로 코너부(64)와 비코너부(62)도 연결될 수 있다. 비코너부(62)와 코너부(64)는 동일한 층상에 배치될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 비코너부(62)와 코너부(64)는 제 1 게이트 절연막(208)상에 배치될 수 있다. 그러나, 이에 한정되지 않는다. 밀봉 보조부(60)는 제1 절연층(230)상에 배치될 수 있음은 물론이고, 비코너부(62)와 코너부(64)가 다른 층상에 배치될 수도 있음도 물론이다.
비코너부(62)의 폭은 일정한 반면, 코너부(64)의 폭은 균일하지 않을 수 있다. 코너부(64)의 폭이 균일하지 않다 하더라도 코너부(64)의 폭은 비코너부(62)의 폭보다 클 수 있다. 예를 들어, 코너부(64)의 적어도 일부 영역은 비코너부(62)의 연장선보다 외부로 돌출될 수 있다.
구체적으로, 코너부(64)의 외측선(OL2)은 코너부(64)의 정점(P2)으로 갈수록 외부로 돌출된 영역을 포함할 수 있으며, 코너부(64)의 외측선(OL2)은 밀봉 부재(30)의 외측선 과 나란한 영역을 포함할 수 있다. 또한, 코너부(64)의 내측선(IL2)은 비코너부(62)의 내측선(IL1)의 연장선(EL)과 동일한 영역을 포함할 수 있다. 뿐만 아니라, 코너부(64)는 코너부(64)의 중심축(X)을 기준으로 대칭일 수도 있다.
상기와 같이 코너부(64)의 폭이 비코너부(62)의 폭보다 크기 때문에 코너부(64)를 노광시키는 레이저와 비코너부(62)를 노광시키는 레이저의 폭이 동일하다 하더라도, 코너부(64)는 레이저에 의해 온도가 상승하여 코너부(64)상에 배치된 밀봉 부재(30)도 노광시킬 수 있다. 그리하여 코너부(64)와 중첩되어 있는 밀봉 부재(30)의 유효 접합 면적이 비코너부(62)와 중첩되어 있는 밀봉 부재(30)의 유효 접합 면적보다 커지게 된다.
도 6은 다른 실시예에 따른 코너부(64)와 밀봉 부재(30)의 관계를 설명하는 평면도이다. 도 6에 도시된 바와 같이, 코너부(64)는 비코너부(62)와 연결되는 제1 코너부(64a) 및 제1 코너부(64a)와 이격 배치되는 제2 코너부(64b)를 포함할 수 있다. 제2 코너부(64b)는 비코너부(62)의 연장선으로부터 외부에 배치될 수 있다. 그리하여, 실질적으로 코너부(64)의 단면 크기는 비코너부(62)의 단면 크기보다 크게 될 수 있다. 제2 코너부(64b)가 제1 코너부(64a)와 이격됨으로써 외부에서 인가되는 정전기력이 디스플레이 장치의 내부로 유입되는 것을 방지할 수 있다. 제1 코너부(64a)와 제2 코너부(64b)는 동일한 층상에 배치될 수도 있고, 서로 다른 층상에 배치될 수도 있다.
도 7은 도 6의 제1 및 제2 코너부(64a, 64b)의 다른 층에 배치된 디스플레이 장치의 단면도이다. 도 7를 참조하면, 제1 코너부(64a)는 제2 코너부(64b)와 단차지게 배치될 수 있다. 예를 들어, 제1 코너부(64a)는 제2 코너부(64b)에 비해 제1 기판(10)에 더 인접하게 배치될 수 있다. 제1 코너부(64a)는 표시 영역(40)에 배치되는 제2 트랜지스터(TFT2)의 제2 게이트 전극(211)과 동일한 물질을 포함하며, 제2 트랜지스터(TFT2)의 제2 게이트 전극(211)과 동일한 층에 배치될 수 있다. 제2 코너부(64b)는 표시 영역(40)에 배치되는 제1 트랜지스터(TFT1)의 제1 게이트 전극(205)과 동일한 물질을 포함하며, 제1 트랜지스터(TFT1)의 제1 게이트 전극(205)과 동일한 층에 배치될 수 있다.
도 8은 다른 실시예에 따른 밀봉 보조부를 포함한 평면도이다. 도 5와 도 8를 비교하면 도 8의 밀봉 보조부(60)는 개구를 포함하지 않을 수 도 있다. 즉, 밀봉 보조부(60)는 제1 기판(10)과 밀봉 부재(30) 사이에 배치되며, 폭이 균일하지 금속층으로 형성될 수 있다. 도 6의 비코너부도 개구를 포함하지 않을 수 있음도 물론이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 디스플레이 장치 10: 제1 기판
20: 제2 기판 30: 밀봉 부재
31: 제1 밀봉 영역 32: 제2 밀봉 영역
40: 표시부 222: 화소 정의막
224: 전원 배선 60: 밀봉 보조부
62: 비코너부 64: 코너부
H1: 제1 홀 H2: 제2 홀

Claims (17)

  1. 표시 영역 및 주변 영역을 포함하는 제1 기판;
    상기 제1 기판과 대면하는 제2 기판;
    상기 제1 기판과 상기 제2 기판 사이에 배치되며, 상기 제1 기판과 상기 제2 기판을 접합시키는 밀봉 부재; 및
    상기 제1 기판과 상기 밀봉 부재 사이에 배치되며, 코너부의 적어도 일부 영역은 비코너부의 연장선보다 외부로 돌출된 밀봉 보조부;를 포함하며,
    상기 밀봉 보조부는 금속성 물질을 포함하고,
    상기 밀봉 부재의 외측에지와 상기 밀봉 보조부의 상기 코너부의 외측에지 사이의 제1방향으로의 제1거리는 상기 밀봉 부재의 외측에지와 상기 밀봉 부조부의 상기 비코너부의 외측에지 사이의 상기 제1방향으로의 제2거리 보다 작은 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 코너부의 폭은 상기 비코너부의 폭보다 큰 디스플레이 장치.
  3. 제 1항에 있어서,
    상기 코너부의 외측선은,
    상기 코너부의 정점으로 갈수록 외부로 돌출된 영역을 포함하는 디스플레이 장치.
  4. 제 1항에 있어서,
    상기 코너부의 내측선은,
    상기 비코너부의 내측선의 연장선과 동일한 영역을 포함하는 디스플레이 장치.
  5. 제 1항에 있어서,
    상기 코너부는,
    상기 코너부의 중심축을 기준으로 대칭되는 디스플레이 장치.
  6. 삭제
  7. 제 1항에 있어서,
    상기 코너부는 상기 비코너부와 연결된 디스플레이 장치.
  8. 제 1항에 있어서,
    상기 코너부와 상기 비코너부는 동일한 층상에 배치된 디스플레이 장치.
  9. 제 1항에 있어서,
    상기 코너부는,
    상기 비코너부와 연결된 제1 코너부; 및
    상기 제1 코너부와 이격 배치된 제2 코너부;를 포함하는 디스플레이 장치.
  10. 제 9항에 있어서,
    상기 제2 코너부는 상기 비코너부의 연장선으로부터 외부에 배치되는 디스플레이 장치.
  11. 제 9항에 있어서,
    상기 제1 코너부는,
    상기 제2 코너부와 단차진 디스플레이 장치.
  12. 제 9항에 있어서,
    상기 제1 코너부는 상기 제2 코너부에 비해 상기 제1 기판에 더 인접하게 배치되는 디스플레이 장치.
  13. 제 9항에 있어서,
    상기 제1 코너부는 상기 표시 영역에 배치되는 제1 트랜지스터의 게이트 전극과 동일한 물질을 포함하고,
    상기 제2 코너부는 상기 표시 영역에 배치되는 제2 트랜지스터의 게이트 전극과 동일한 물질을 포함하는 디스플레이 장치.
  14. 제 1항에 있어서,
    상기 밀봉 보조부는 복수 개의 홀을 포함하는 디스플레이 장치.
  15. 제 1항에 있어서,
    상기 밀봉 보조부와 상기 밀봉 부재 사이에 배치되는 절연층;을 더 포함하는 디스플레이 장치.
  16. 제 1항에 있어서,
    상기 밀봉 부재는
    상기 제1 기판과 상기 제2 기판을 접합시키는 유효 밀봉 면적을 포함하고,
    상기 코너부와 중첩되는 유효 밀봉 면적은 상기 비코너부와 중첩되는 유효 밀봉 면적보다 넓은 디스플레이 장치.
  17. 제 1항에 있어서,
    상기 밀봉 부재의 최소 폭은 700㎛ 이상인인 디스플레이 장치.
KR1020150166414A 2015-11-26 2015-11-26 디스플레이 장치 KR102491875B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150166414A KR102491875B1 (ko) 2015-11-26 2015-11-26 디스플레이 장치
US15/220,113 US10276824B2 (en) 2015-11-26 2016-07-26 Display apparatus having improved bonding performance
US16/364,069 US10622583B2 (en) 2015-11-26 2019-03-25 Display apparatus with improved bonding performance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150166414A KR102491875B1 (ko) 2015-11-26 2015-11-26 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170061773A KR20170061773A (ko) 2017-06-07
KR102491875B1 true KR102491875B1 (ko) 2023-01-27

Family

ID=58777309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150166414A KR102491875B1 (ko) 2015-11-26 2015-11-26 디스플레이 장치

Country Status (2)

Country Link
US (2) US10276824B2 (ko)
KR (1) KR102491875B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102316563B1 (ko) * 2017-05-22 2021-10-25 엘지디스플레이 주식회사 금속으로 형성된 상부 기판을 포함하는 유기 발광 표시 장치 및 이의 제조 방법
KR102426268B1 (ko) * 2017-09-15 2022-07-27 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR102404005B1 (ko) * 2017-10-31 2022-05-30 엘지디스플레이 주식회사 표시장치 및 그의 제조방법
KR102483563B1 (ko) * 2017-11-21 2022-12-30 엘지디스플레이 주식회사 표시장치
CN109119449B (zh) * 2018-08-31 2021-03-02 武汉天马微电子有限公司 一种显示面板及其显示装置
CN112768502B (zh) * 2019-03-29 2022-08-02 武汉天马微电子有限公司 有机发光显示面板和显示装置
KR20200130544A (ko) * 2019-05-08 2020-11-19 삼성디스플레이 주식회사 표시 패널
CN112634747B (zh) * 2019-09-20 2023-04-18 群创光电股份有限公司 显示装置
KR20210043802A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111798759B (zh) * 2020-07-17 2021-12-28 京东方科技集团股份有限公司 柔性显示装置及电子设备
US11500248B2 (en) * 2020-07-31 2022-11-15 Innolux Corporation Sealing structure and an electronic device having the same
CN112652727B (zh) * 2020-12-22 2022-10-18 厦门天马微电子有限公司 一种显示面板、显示装置及封装方法
CN112713254B (zh) * 2020-12-28 2023-01-24 武汉天马微电子有限公司 一种显示面板、显示装置及制备方法
CN115857212A (zh) * 2022-11-25 2023-03-28 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240276B2 (ja) * 2002-07-05 2009-03-18 株式会社半導体エネルギー研究所 発光装置
KR100669710B1 (ko) * 2004-02-18 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
US7538488B2 (en) * 2004-02-14 2009-05-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR100669779B1 (ko) * 2004-11-22 2007-01-16 삼성에스디아이 주식회사 평판표시장치용 시일재 패턴 이를 구비한 평판표시장치
WO2008129709A1 (ja) * 2007-03-30 2008-10-30 Sharp Kabushiki Kaisha 液晶表示装置
WO2010016197A1 (ja) * 2008-08-04 2010-02-11 シャープ株式会社 液晶表示パネル
US8562849B2 (en) 2009-11-30 2013-10-22 Corning Incorporated Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
KR101073563B1 (ko) * 2010-02-08 2011-10-14 삼성모바일디스플레이주식회사 표시 장치 및 이의 제조 방법
KR20120032250A (ko) * 2010-09-28 2012-04-05 삼성모바일디스플레이주식회사 평판 표시 장치 및 그 제조 방법
KR101813906B1 (ko) * 2011-03-15 2018-01-03 삼성디스플레이 주식회사 디스플레이 패널
KR101785561B1 (ko) * 2011-06-16 2017-11-07 삼성디스플레이 주식회사 강화된 씰링부를 가지는 표시 장치
KR20130015397A (ko) * 2011-08-03 2013-02-14 삼성디스플레이 주식회사 평판 표시 장치, 평판 표시 장치용 원장 기판, 평판 표시 장치 제조 방법 및 평판 표시 장치용 원장 기판 제조 방법
KR101992217B1 (ko) * 2012-06-21 2019-06-25 삼성디스플레이 주식회사 전기 습윤 표시 장치 및 이의 제조 방법
KR101950837B1 (ko) 2012-07-24 2019-04-25 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
KR101990554B1 (ko) 2012-11-15 2019-06-19 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
KR101993331B1 (ko) * 2013-01-03 2019-06-27 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102036908B1 (ko) * 2013-04-19 2019-10-28 삼성디스플레이 주식회사 유기발광 표시장치
KR102052746B1 (ko) 2013-07-29 2019-12-06 엘지디스플레이 주식회사 면 봉지 방식의 유기발광 다이오드 표시장치
KR20150042622A (ko) 2013-10-11 2015-04-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102126381B1 (ko) * 2013-10-14 2020-06-25 삼성디스플레이 주식회사 표시장치
JP2016201229A (ja) * 2015-04-09 2016-12-01 株式会社ジャパンディスプレイ 表示装置の製造方法および表示装置

Also Published As

Publication number Publication date
US20190221768A1 (en) 2019-07-18
US10276824B2 (en) 2019-04-30
KR20170061773A (ko) 2017-06-07
US10622583B2 (en) 2020-04-14
US20170155080A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
KR102514414B1 (ko) 유기 발광 표시 장치
KR102491875B1 (ko) 디스플레이 장치
US11818924B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102541445B1 (ko) 디스플레이 장치
KR102419179B1 (ko) 유기 발광 표시 장치
US9502683B2 (en) Sealing portion structure for display device
KR102652822B1 (ko) 전계 발광 표시 장치
KR20120077470A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9954197B2 (en) Organic light-emitting diode (OLED) display and method of fabricating the same
KR20160042323A (ko) 디스플레이 장치의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant