KR20200053716A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200053716A
KR20200053716A KR1020180136593A KR20180136593A KR20200053716A KR 20200053716 A KR20200053716 A KR 20200053716A KR 1020180136593 A KR1020180136593 A KR 1020180136593A KR 20180136593 A KR20180136593 A KR 20180136593A KR 20200053716 A KR20200053716 A KR 20200053716A
Authority
KR
South Korea
Prior art keywords
inspection
disposed
thin film
film transistor
pattern
Prior art date
Application number
KR1020180136593A
Other languages
English (en)
Inventor
김차동
김영대
김현애
장종섭
허의강
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180136593A priority Critical patent/KR20200053716A/ko
Priority to US17/291,008 priority patent/US20220045149A1/en
Priority to CN201980073635.5A priority patent/CN113169273A/zh
Priority to PCT/KR2019/001466 priority patent/WO2020096138A1/ko
Publication of KR20200053716A publication Critical patent/KR20200053716A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/0031—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Abstract

표시 장치는 영상이 표시 되는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함하는 베이스 기판, 상기 표시 영역 내에 상기 베이스 기판 상에 배치되고, 각각이 산화물 반도체 패턴을 포함하는 박막 트랜지스터를 포함하는 복수의 화소들, 상기 주변 영역 내에 배치되고, 상기 화소들에 데이터 전압을 제공하는 데이터 구동부, 및 상기 주변 영역 내에 상기 베이스 기판 상에 배치되고, 각각이 검사 산화물 반도체 패턴을 포함하는 검사 박막 트랜지스터를 포함하는 복수의 검사 패턴들을 포함한다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질이 향상된 표시 장치에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 표시 장치의 제조 공정에서는, 각 공정들의 진행 결과가 바람직한 것인가를 확인하기 위해 각 공정 결과물의 두께, 저항, 농도, 오염의 정도, 임계치수 및 박막 트랜지스터 등의 소자의 전기적인 특성 등을 측정해야 한다. 그러나, 그 측정 과정에서 소자에 손상을 입히는 이유 때문에 공정 특성상 실제 기판을 대상으로 모니터링을 할 수 없는 경우가 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 주변 영역에 배치되는 검사 패턴을 이용하여, 표시 영역 내의 박막 트랜지스터의 특성을 추산하여 표시 품질을 향상시키는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 영상이 표시 되는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함하는 베이스 기판, 상기 표시 영역 내에 상기 베이스 기판 상에 배치되고, 각각이 산화물 반도체 패턴을 포함하는 박막 트랜지스터를 포함하는 복수의 화소들, 상기 주변 영역 내에 배치되고, 상기 화소들에 데이터 전압을 제공하는 데이터 구동부, 및 상기 주변 영역 내에 상기 베이스 기판 상에 배치되고, 각각이 검사 산화물 반도체 패턴을 포함하는 검사 박막 트랜지스터를 포함하는 복수의 검사 패턴들을 포함한다.
본 발명의 일 실시예에 있어서, 상기 검사 패턴의 상기 검사 산화물 반도체 패턴은 상기 화소의 상기 산화물 반도체 패턴과 동일한 물질 및 동일한 형상으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 베이스 기판과 상기 검사 산화물 반도체 패턴 사이에 배치되는 검사 하부 도전 패턴, 및 상기 베이스 기판과 상기 산화물 반도체 패턴 사이에 배치되는 하부 도전 패턴을 더 포함할 수 있다. 상기 검사 박막 트랜지스터는 상기 검사 산화물 반도체와 중첩하는 검사 게이트 전극, 상기 검사 산화물 반도체와 전기적으로 연결되는 검사 소스 전극 및 검사 드레인 전극을 더 포함할 수 있다. 상기 박막 트랜지스터는 성가 상기 산화물 반도체와 중첩하는 게이트 전극, 및 상기 산화물 반도체와 전기적으로 연결되는 소스 전극 및 드레인 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 검사 게이트 전극 및 상기 검사 소스 및 드레인 전극들 사이에 배치되는 층간 절연층을 더 포함할 수 있다. 각각의 상기 검사 패턴은 상기 층간 절연층 상에 배치되고, 상기 층간 절연층을 통해 형성되는 컨택홀을 통해 상기 검사 게이트 전극과 전기적으로 연결되는 제1 검사 전극, 상기 층간 절연층 상에 배치되고, 상기 검사 소스 전극과 전기적으로 연결되는 제2 검사 전극, 및 상기 층간 절연층 상에 배치되고, 상기 검사 드레인 전극과 전기적으로 연결되 제3 검사 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 박막 트랜지스터 상에 배치되는 비아 절연층, 상기 비아 절연층 상에 배치되고, 상기 박막 트랜지스터의 상기 드레인 전극에 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 및상기 발광층 상에 배치되는 제2 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 베이스 기판 상에 배치되고, 평면상에서 상기 검사 패턴과 이격되도록 배치되는 대향 기판을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 상기 베이스 기판 상에 실장되는 집적 회로(IC)일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 주변 영역에 배치되는 복수의 데이터 구동부들을 더 포함할 수 있다. 적어도 하나의 상기 검사 패턴은 인접하는 두 데이터 구동부들 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 두 데이터 구동부들 사이에 배치되는 상기 검사 패턴을 기준으로, 상기 검사 패턴의 우측에 배치되는 우측 제1 전원 배선 및 우측 제2 전원 배선, 및 상기 검사 패턴의 좌측에 배치되는 좌측 제1 전원 배선 좌측 및 좌측 제2 전원 배선을 더 포함할 수 있다. 상기 우측 제1 전원 배선 및 상기 우측 제2 전원 배선은 상기 검사 패턴의 우측에 배치되는 상기 데이터 구동부로부터 연장되어, 상기 표시 영역의 화소에 제1 전원 및 제2 전원을 공급할 수 있다. 상기 좌측 제1 전원 배선 및 상기 좌측 제2 전원 배선은 상기 검사 패턴의 좌측에 배치되는 상기 데이터 구동부로부터 연장되어, 상기 표시 영역의 화소에 상기 제1 전원 및 상기 제2 전원을 공급할 수 있다.
본 발명의 일 실시예에 있어서, 상기 검사 패턴들은 상기 주변 영역의 길이 방향을 따라 서로 이격되어 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 주변 영역에 인접하는 검사 영역을 더 포함할 수 있다. 상기 주변 영역은 상기 검사 영역과 상기 표시 영역 사이에 배치되고, 상기 검사 영역에는 상기 표시 영역의 화소들에 전기적으로 연결되는 복수의 검사 패드들이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 검사 영역은 상기 표시 장치의 검사 완료 후 컷팅되어 제거될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 복수의 검사 패턴들과 전기적으로 연결되어, 각각의 상기 검사 패턴의 상기 검사 박막 트랜지스터의 특성을 센싱하고, 상기 특성의 평균 및 산포를 고려하여, 구동 전압을 보상하는 보상 회로부를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 특성은 상기 검사 박막 트랜지스터의 문턱 전압이고, 상기 구동 전압은 상기 데이터 전압일 수 있다.
본 발명의 일 실시예에 있어서, 상기 보상 회로부는, 상기 검사 패턴들 각각의 검사 박막 트랜지스터에 검사 구동 전압을 제공하는 구동부, 상기 검사 박막 트랜지스터로부터 검사 신호를 수신하여, 상기 검사 박막 트랜지스터의 특성을 센싱하는 센싱부, 및 센싱한 상기 특성을 이용하여, 상기 구동 전압을 보상하는 보상부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 보상 회로부는, 상기 센싱부가 센싱한 상기 특성들을 저장하는 저장부, 및 보상된 상기 구동 전압을 상기 데이터 구동부에 제공하는 전압 생성부를 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 화소들이 배치되는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함한다. 상기 표시 장치는 상기 표시 영역에 배치되고 산화물 반도체를 포함하는 박막 트랜지스터, 및 상기 주변 영역에 배치되는 복수개의 검사 패턴들을 포함한다. 각각의 상기 검사 패턴은 상기 산화물 반도체를 포함하는 검사 박막 트랜지스터를 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 주변 영역에 배치되고, 상기 화소들을 구동하기 위한 복수의 구동부들을 더 포함할 수 있다. 상기 검사 패턴들은 상기 구동부들 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 검사 박막 트랜지스터의 채널은 상기 화소 영역의 상기 박막 트랜지스터의 채널과 동일한 물질 및 동일한 형상으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 복수의 검사 패턴들과 전기적으로 연결되어, 각각의 상기 검사 패턴의 상기 검사 박막 트랜지스터의 특성을 센싱하고, 상기 특성의 평균 및 산포를 고려하여, 구동 전압을 보상하는 보상 회로부를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 영상이 표시 되는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함하는 베이스 기판, 상기 표시 영역 내에 상기 베이스 기판 상에 배치되고, 각각이 산화물 반도체 패턴을 포함하는 박막 트랜지스터를 포함하는 복수의 화소들, 상기 주변 영역 내에 배치되고, 상기 화소들에 데이터 전압을 제공하는 데이터 구동부, 및 상기 주변 영역 내에 상기 베이스 기판 상에 배치되고, 각각이 검사 산화물 반도체 패턴을 포함하는 검사 박막 트랜지스터를 포함하는 복수의 검사 패턴들을 포함한다.
상기 검사 패턴들은 상기 주변 영역의 상기 데이터 구동부 등의 구동부들 사이의 공간에 배치되므로, 상기 표시 장치가 완성된 이후에도 남아 있게 된다. 이에 따라, 제조 공정 중의 평가뿐만 아니라, 상기 표시 장치가 완성 된 이후에도, 상기 박막 트랜지스터들의 평가가 가능하며, 이에 따른 보상을 통해 상기 표시 장치의 품질을 향상시킬 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치의 화소를 나타낸 회로도이다.
도 3은 도 1의 표시 장치의 검사 패턴을 나타낸 부분 확대도이다.
도 4는 도 3의 I-I'선을 따라 절단한 표시 장치의 단면도이다.
도 5는 도 3의 II-II'선을 따라 절단한 표시 장치의 단면도이다.
도 6은 도 1의 III-III'선을 따라 절단한 표시 장치의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 8은 도 7의 보상 회로부(DR)를 나타내는 블록도이다.
도 9는 본 발명의 일 실시예에 따른, 검사 영역(TA)에 대응하는 베이스 기판이 제거되기 전의 표시 장치의 평면도이다.
도 10은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 11a는 도 10의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 11b는 도 10의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 상기 표시 장치는 영상이 표시 되는 표시 영역(DA) 및 상기 표시 영역(DA)에 인접하고 상기 표시 영역(DA)을 둘러싸는 비표시 영역인 주변 영역(PA)을 포함할 수 있다.
상기 표시 영역(DA)은 제1 방향(D1) 및 상기 제1 방향(D1)과 수직한 제2 방향(D2)이 이루는 평면 상에 배치될 수 있다. 상기 표시 장치는 상기 표시 영역(DA)에 배치되고, 영상을 표시 하기 위해 매트릭스 형태로 배치되고 박막 트랜지스터를 포함하는 복수의 화소(P)들 및 상기 화소(P)들과 전기적으로 연결되는 복수의 데이터 라인들 및 상기 데이터 라인들과 교차하는 복수의 스캔 라인들을 포함할 수 있다.
상기 주변 영역(PA)은 비표시 영역으로, 상기 표시 영역(DA)에 인접하여, 상기 표시 영역(DA)의 가장자리를 둘러쌀 수 있다. 상기 주변 영역(PA)에는 상기 표시 영역(DA)의 상기 화소(P)들을 구동하기 위한 회로 구조가 형성될 수 있다.
구체적으로, 상기 주변 영역(PA)에는 복수의 데이터 구동부(SIC), 복수의 게이트 구동부(GIC), 및 복수의 발광제어 구동부(ELD)가 배치될 수 있다. 또한, 상기 표시 장치는 상기 주변 영역(PA)에 배치되는 복수의 검사 패턴(TAG)을 포함한다.
상기 데이터 구동부(SIC)는 상기 화소(P)를 구동하기 위한 회로이며, 상기 표시 장치에 실장되는 집적회로, 또는 상기 표시 장치의 베이스 기판 상에 상기 화소와 함께 형성되는 구동회로일 수 있다. 다른 실시예에 따르면, 상기 데이터 구동부(SIC)는 상기 표시 장치에 형성된 접속 패드 및 이에 연결되는 외부 구동 회로 일 수 도 있다.
상기 게이트 구동부(GIC)는 상기 화소(P)를 구동하기 위한 회로이며, 상기 표시 장치에 실장되는 집적회로, 또는 상기 표시 장치의 베이스 기판 상에 상기 화소와 함께 형성되는 구동회로일 수 있다. 다른 실시예에 따르면, 상기 게이트 구동부(GIC)는 상기 표시 장치에 형성된 접속 패드 및 이에 연결되는 외부 구동 회로 일 수 도 있다.
상기 발광 제어 구동부(ELD)는 상기 화소(P)를 구동하기 위한 회로이며, 상기 표시 장치에 실장되는 집적회로, 또는 상기 표시 장치의 베이스 기판 상에 상기 화소와 함께 형성되는 구동회로일 수 있다. 다른 실시예에 따르면, 상기 게이트 구동부(GIC)는 상기 표시 장치에 형성된 접속 패드 및 이에 연결되는 외부 구동 회로 일 수 도 있다.
복수개의 상기 데이터 구동부(SIC)들, 상기 게이트 구동부(GIC)들 및 상기 발광제어 구동부(ELD)들이 상기 주변 영역(PA)을 따라 배치될 수 있다. 예를 들면, 상기 주변 영역(PA)의 상측 부분에 상기 데이터 구동부(SIC)들이 상기 제1 방향(D1)을 따라 배열되고, 상기 주변 영역(PA)의 하측 부분에 상기 발광제어 구동부(ELD)들이 상기 제1 방향(D1)을 따라 배열되고, 상기 주변 영역(PA)의 좌측 부분에 상기 게이트 구동부(GIC)들이 상기 제2 방향(D1)을 따라 배열될 수 있다.
상기 검사 패턴(TAG)은 박막 트랜지스터들의 특성을 검사하기 위한 것으로, 상기 검사 패턴(TAG)에 측정 장비를 접속시켜 검사를 진행할 수 있다. 이에 따라, 복수개의 검사 패턴(TAG)들로부터 상기 박막 트랜지스터의 특성들을 검사하여 상기 특성들의 평균 및 산포 등을 확인할 수 있다. 이를 통해, 공정에 대한 평가나 상기 산포에 대한 보상을 통해 상기 표시 장치의 품질을 향상시킬 수 있다.
상기 검사 패턴(TAG)은 상기 주변 영역(PA)을 따라 복수개가 형성되어 배열될 수 있다. 구체적으로, 상기 데이터 구동부(SIC)들, 상기 게이트 구동부(GIC)들 및 상기 발광제어 구동부(ELD)들 사이의 공간에 복수의 검사 패턴(TAG)들이 배치될 수 있다. 예를 들면, 도시된 바와 같이, 상기 검사 패턴(TAG)들은 상기 주변 영역(PA)의 상기 상측 부분에서, 상기 제1 방향(D1)을 따라 서로 이격되도록 배열되고, 상기 좌측 부분에서, 상기 제2 방향(D2)을 따라 서로 이격되도록 배열되고, 상기 하측 부분에서, 상기 제1 방향(D1)을 따라 서로 이격되도록 배열될 수 있다. 이에 따라, 상기 검사 패턴(TAG)들은 위치에 따른 박막 트랜지스터들의 공정 차이를 대표할 수 있으며, 이에 따라, 상기 검사 패턴(TAG)들이 상기 표시 영역(DA) 내의 박막 트랜지스터들의 특성의 산포 등을 유추하는 데 사용할 수 있다.
또한, 상기 검사 패턴(TAG)들은 상기 주변 영역(PA)의 상기 데이터 구동부(SIC)들, 상기 게이트 구동부(GIC)들 및 상기 발광제어 구동부(ELD)들 사이의 공간에 배치되므로, 상기 표시 장치가 완성된 이후에도 남아 있게된다. 이에 따라, 제조 공정 중의 평가뿐만 아니라, 상기 표시 장치가 완성 된 이후에도, 상기 박막 트랜지스터들의 평가가 가능하며, 이에 따른 보상을 통해 상기 표시 장치의 품질을 향상시킬 수 있다.
도 2는 도 1의 표시 장치의 화소를 나타낸 회로도이다.
도 2에 도시된 바와 같이, 상기 화소(P)는 2개 이상의 박막 트랜지스터(T1, T2), 하나 이상의 캐패시터(C) 및 유기 발광 소자(OLED)를 포함할 수 있다. 상기 박막 트랜지스터는 기본적으로 제1 박막 트랜지스터(T1)와 제2 박막트랜지스터(T2)를 포함할 수 있다.
상기 제2 박막 트랜지스터(T2)는 스캔 라인(SL)과 데이터 라인(DL)에 연결되고, 상기 스캔 라인(SL)에 입력되는 스위칭 전압에 따라 상기 데이터 라인(DL)에서 입력되는 데이터 전압(V-DATA)을 제1 박막 트랜지스터(T1)로 전송한다.
상기 캐패시터(C)는 상기 제2 박막 트랜지스터(T2)와 구동 전원 라인(ELVDD)에 연결되며, 상기 제2 박막 트랜지스터(T2)로부터 전송받은 전압과 상기 구동 전원 라인(ELVDD)에 공급되는 제1 전압의 차이에 해당하는 전압을 저장할 수 있다. 상기 제1 박막 트랜지스터(T1)는 상기 구동 전원 라인(ELVDD)과 상기 캐패시터(C)에 연결되어 상기 캐패시터(C)에 저장된 전압과 문턱 전압(Vth)의 차이의 제곱에 비례하는 출력 전류(IOELD)를 유기 발광 소자(OLED)로 공급하고, 상기 유기 발광 소자(OLED)는 출력 전류(IOLED) 및 공통 전원 라인(ELVSS)으로부터 공급된 전류에 의해 발광할 수 있다. 상기 공통 전원 라인(ELVSS)에는 제2 전압이 공급될 수 있다.
한편, 도시하지 않았으나, 상기 화소(P)는 발광제어 구동부로부터 발광제어 신호를 수신하는 발광제어 박막 트랜지스터를 더 포함할 수 있다. 또한, 상기 화소(P)의 구조는 필요에 따라 다양하게 변형될 수 있으며, 알려진 다양한 화소 구조들이 적용될 수 있다.
도 3은 도 1의 표시 장치의 검사 패턴을 나타낸 부분 확대도이다.
도 1 및 3을 참조하면, 상기 검사 패턴(TAG)은 서로 인접하는 두개의 데이터 구동부(SIC)들 사이에 배치될 수 있다. 한편, 상기 검사 패턴(TAG)은 상기 데이터 구동부(SIC)들 사이뿐만 아니라, 게이트 구동부(GIC)들 사이, 및 발광제어 구동부(ELD들 사이 등, 주변 영역(PA) 내에 구동 회로가 형성되지 않는 빈 공간에 배치될 수 있다.
상기 검사 패턴(TAG)은 검사 액티브 패턴(ACT), 검사 소스 전극(TSE) 및 검사 드레인 전극(DE)을 포함하는 검사 박막 트랜지스터 및 상기 박막 트랜지스터와 연결되는 검사 전극을 포함할 수 있다.
상기 검사 전극은 상기 검사 게이트 전극(GE)과 연결되는 제1 검사 전극(252), 상기 검사 소스 전극(SE)과 연결되는 제2 검사 전극(254) 및 상기 검사 드레인 전극(DE)과 연결되는 제3 검사 전극(256)을 포함할 수 있다.
상기 두 데이터 구동부들(SIC) 사이에 배치되는 상기 검사 패턴(TAG)을 기준으로, 상기 검사 패턴(TAG)의 우측에 제1 전원 배선(PL1) 및 제2 전원 배선(PL2)이 배치될 수 있다. 상기 제1 전원 배선(PL1)은 표시 영역(DA) 내의 화소(P)들에 구동 전원인 제1 전압을 공급할 수 있다. 상기 제2 전원 배선(PL1)은 화소(P)들에 공통 전원 인 제2 전압을 공급할 수 있다. 즉, 상기 제1 및 제2 전원 배선(PL1, PL2)은 상기 검사 패턴(TAG)의 우측에 배치되는 상기 데이터 구동부(SCI)로부터 연장되어, 상기 표시 영역(DA)의 상기 화소(PA)에 상기 제1 및 제2 전원을 공급할 수 있다.
상기 두 데이터 구동부들(SIC) 사이에 배치되는 상기 검사 패턴(TAG)을 기준으로, 상기 검사 패턴(TAG)의 좌측에 제1 전원 배선(PL1) 및 제2 전원 배선(PL2)이 배치될 수 있다. 상기 제1 전원 배선(PL1)은 표시 영역(DA) 내의 화소(P)들에 구동 전원인 제1 전압을 공급할 수 있다. 상기 제2 전원 배선(PL1)은 화소(P)들에 공통 전원 인 제2 전압을 공급할 수 있다. 즉, 상기 제1 및 제2 전원 배선(PL1, PL2)은 상기 검사 패턴(TAG)의 좌측에 배치되는 상기 데이터 구동부(SCI)로부터 연장되어, 상기 표시 영역(DA)의 상기 화소(PA)에 상기 제1 및 제2 전원을 공급할 수 있다.
한편, 상기 검사 패턴(TAG)을 기준으로, 좌측 및 우측에는 상기 데이터 구동부(SIC)로부터 데이터 전압(V-DATA)을 상기 화소(P)에 전달하기 위한 스파이더 라인들(SL)이 더 배치될 수 있다.
도 4는 도 3의 I-I'선을 따라 절단한 표시 장치의 단면도이다. 도 5는 도 3의 II-II'선을 따라 절단한 표시 장치의 단면도이다.
도 4 및 5를 참조하면, 상기 표시 장치는 주변 영역에서 베이스 기판(100), 제1 버퍼층(105), 검사 하부 도전 패턴(TLP), 제2 버퍼층(110), 검사 산화물 반도체 패턴(TACT), 게이트 절연층(120), 검사 게이트 전극(TGE)을 포함하는 게이트 패턴, 층간 절연층(130), 검사 소스 전극(TSE) 및 검사 드레인 전극(TDE)을 포함하는 데이터 패턴을 포함할 수 있다.
상기 베이스 기판(100)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 상기 베이스 기판(100)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 상기 베이스 기판(100)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 상기 베이스 기판(100)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다.
상기 제1 버퍼층(105)은 상기 베이스 기판(100) 상에 전체적으로 배치될 수 있다.
상기 검사 하부 도전 패턴(TLP)이 상기 제1 버퍼층(105) 상에 배치될 수 있다. 상기 검사 하부 도전 패턴(TLP)은 상기 검사 산화물 반도체 패턴(TACT)과 상기 검사 게이트 전극(TGE)을 포함하는 검사 박막 트랜지스터(TTFT)와 중첩하며, 상기 검사 박막 트랜지스터(TTFT)와 상기 베이스 기판(100) 사이에 배치되어, 상기 베이스 기판(100)으로부터 유입되는 정전기 등의 외부 영향으로부터, 상기 검사 박막 트랜지스터(TTFT)의 특성 변화를 방지할 수 있다. (차폐 효과)
상기 제2 버퍼층(110)이 상기 검사 하부 도전 패턴(TLP)이 배치된 상기 제1 버퍼층(105) 상에 배치될 수 있다.
상기 제1 및 제2 버퍼층(105, 110)은 상기 베이스 기판(100)으로부터 금속 원자들이나 불순물들이 상기 액티브 패턴(ACT)으로 확산되는 현상을 방지할 수 있으며, 상기 액티브 패턴(ACT)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 패턴(ACT)을 수득하게 할 수 있다. 또한, 상기 제1 및 제2 버퍼층(105, 110)은 상기 베이스 기판(100)의 표면이 균일하지 않을 경우, 상기 베이스 기판(100)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다.
상기 검사 산화물 반도체 패턴(TACT)이 상기 제2 버퍼층(110) 상에 배치될 수 있다. 상기 검사 산화물 반도체 패턴(TACT)은 산화물 반도체를 포함할 수 있다. 예를 들면, 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 더 포함하여, 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함할 수 있다. 상기 검사 산화물 반도체 패턴(TACT)은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다.
상기 게이트 절연층(120)은 상기 검사 산화물 반도체 패턴(TACT)이 배치된 상기 제2 버퍼층(110) 상에 배치될 수 있다. 구체적으로, 상기 게이트 절연층(120)은 상기 제2 버퍼층(110) 상에서 검사 산화물 반도체 패턴(TACT)을 덮으며, 상기 검사 산화물 반도체 패턴(TACT)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 상기 게이트 절연층(120)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 게이트 절연층(120) 상에 상기 검사 게이트 전극(TGE)을 포함하는 상기 게이트 패턴이 배치될 수 있다. 상기 검사 게이트 전극(TGE)은 상기 검사 산화물 반도체 패턴(TACT)과 중첩하게 배치될 수 있다. 상기 게이트 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 게이트 패턴은 전도성이 높은 구리, 알루미늄 등의 금속을 포함할 수 있다.
상기 층간 절연층(130)은 상기 검사 게이트 전극(TGE)이 배치된 상기 게이트 절연층(120) 상에 배치될 수 있다. 상기 층간 절연층(130)은 은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 층간 절연층(130)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy) 등 의 실리콘 화합물을 사용하여 형성될 수 있다.
상기 검사 소스 전극(TSE) 및 상기 검사 드레인 전극(TDE)을 포함하는 상기 데이터 패턴이 상기 층간 절연층(130) 상에 배치될 수 있다. 상기 검사 소스 전극(TSE) 및 상기 검사 드레인 전극(TDE)은 상기 층간 절연층(130) 및 상기 게이트 절연층(120)을 통해 형성되는 콘택홀들을 통해 상기 검사 액티브 패턴(TACT)의 상기 소스 및 드레인 영역들에 각각 전기적으로 연결될 수 있다. 상기 검사 드레인 전극(TDE)은 상기 층간 절연층(130), 상기 게이트 절연층(120) 및 상기 제2 버퍼층(110)을 통해 형성되는 콘택홀을 통해상기 검사 하부 도전 패턴(TLP)과 전기적으로 연결될 수 있다.
상기 데이터 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 데이터 패턴은 전도성이 높은 구리, 알루미늄 등의 금속을 포함할 수 있다.
상기 검사 액티브 패턴(TACT), 상기 검사 게이트 전극(GE), 상기 검사 소스 전극(SE) 및 상기 검사 드레인 전극(DE)은 상기 검사 트랜지스터(TTFT)에 포함될 수 있으며, 검사 패턴(TAG)은 상기 검사 트랜지스터(TTFT) 및 제1 내지 제3 검사 전극들(252, 도 3의 254 및 256 참조)을 포함할 수 있다.
상기 제1 검사 전극(252)은 상기 층간 절연층(130) 상에 배치되고, 상기 층간 절연층(130)을 통해 형성되는 컨택홀을 통해 상기 검사 게이트 전극(GE)과 전기적으로 연결될 수 있다. 상기 제2 검사 전극(254)은 상기 층간 절연층(130) 상에 배치되고, 상기 검사 소스 전극(SE)과 전기적으로 연결될 수 있다. 상기 제3 검사 전극(256)은 상기 층간 절연층(130) 상에 배치되고, 상기 검사 드레인 전극(DE)과 전기적으로 연결될 수 있다.
여기서 상기 검사 박막 트랜지스터(TTFT)는 표시 영역에 배치되는 후술할 박막 트랜지스터(도 6의 TFT 참조)와 동일한 공정을 통해 동일한 구조를 갖도록 형성될 수 있다.
이에 따라, 상기 검사 박막 트랜지스터(TFT)의 특성을 검사함으로써, 상기 박막 트랜지스터(TFT)의 특성을 유추할 수 있다.
도 6은 도 1의 III-III'선을 따라 절단한 표시 장치의 단면도이다.
도 4, 5 및 6을 참조하면, 상기 표시 장치는 표시 영역에서, 상기 베이스 기판(100), 상기 제1 버퍼층(105), 하부 도전 패턴(LP), 상기 제2 버퍼층(110), 산화물 반도체 패턴(ACT), 상기 게이트 절연층(120), 게이트 전극(GE)을 포함하는 상기 게이트 패턴, 층간 절연층(130), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 상기 드레인 패턴, 비아 절연층(140), 발광 구조물(180), 화소 정의막(PDL), 박막 봉지층(TFE), 및 대향 기판(160)을 포함할 수 있다.
상기 하부 도전 패턴(LP)이 상기 제1 버퍼층(105) 상에 배치될 수 있다. 상기 하부 도전 패턴(LP)은 상기 산화물 반도체 패턴(ACT)과 상기 게이트 전극(GE)을 포함하는 박막 트랜지스터(TFT)와 중첩하며, 상기 박막 트랜지스터(TFT)와 상기 베이스 기판(100) 사이에 배치되어, 상기 베이스 기판(100)으로부터 유입되는 정전기 등의 외부 영향으로부터, 상기 박막 트랜지스터(TFT)의 특성 변화를 방지할 수 있다. (차폐 효과)
상기 산화물 반도체 패턴(ACT)이 상기 제2 버퍼층(110) 상에 배치될 수 있다. 상기 산화물 반도체 패턴(ACT)은 산화물 반도체를 포함할 수 있다. 예를 들면, 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 더 포함하여, 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함할 수 있다. 상기 산화물 반도체 패턴(ACT)은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다.
상기 게이트 전극(GE)을 포함하는 상기 게이트 패턴이 상기 게이트 절연층(120) 상에 배치될 수 있다. 상기 게이트 전극(GE)은 상기 산화물 반도체 패턴(ACT)과 중첩하게 배치될 수 있다.
상기 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 상기 드레인 패턴이 상기 층간 절연층(130) 상에 배치될 수 있다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 층간 절연층(130) 및 상기 게이트 절연층(120)을 통해 형성되는 콘택홀들을 통해 상기 액티브 패턴(ACT)의 상기 소스 및 드레인 영역들에 각각 전기적으로 연결될 수 있다. 상기 드레인 전극(DE)은 상기 층간 절연층(130), 상기 게이트 절연층(120) 및 상기 제2 버퍼층(110)을 통해 형성되는 콘택홀을 통해상기 검사 하부 도전 패턴(TLP)과 전기적으로 연결될 수 있다.
상기 박막 트랜지스터(TFT)는 상기 액티브 패턴(ACT), 상기 게이트 전극(GE), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 포함할 수 있다. 여기서, 앞에서 설명한 상기 검사 박막 트랜지스터(도 4의 TTFT 참조)는 상기 박막 트랜지스터(TFT)와 동일한 특성을 갖도록 동일한 공정을 통해 형성될 수 있다. 특히, 상기 박막 트랜지스터(TFT)와 상기 검사 박막 트랜지스터의 채널 영역이 동일한 공정을 통해 동일한 형상을 갖도록 형성될 수 있다.
상기 비아 절연층(140)은 상기 박막 트랜지스터(TFT) 상에 배치될 수 있다. 상기 비아 절연층(140)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 비아 절연층(140)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다.
상기 발광 구조물(180)은 제1 전극(181), 발광층(182) 및 제2 전극(183)을 포함할 수 있다.
상기 제1 전극(181)은 상기 비아 절연층(140) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제1 전극(181)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 전극(181)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 화소 정의막(PDL)은 상기 제1 전극(181)이 배치된 상기 비아 절연층(140) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(PDL)을 식각하여 상기 제1 전극(181)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(PDL)의 개구에 의해 상기 표시 장치의 발광 영역과 비발광 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(PDL)의 개구가 위치하는 부분이 상기 발광 영역에 해당될 수 있으며, 상기 비발광 영역은 상기 화소 정의막(PDL)의 개구에 인접하는 부분에 해당될 수 있다.
상기 발광층(182)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 전극(181)상에 배치될 수 있다. 또한, 상기 발광층(182)은 상기 화소 정의막(PDL)의 상기 개구의 측벽 상으로 연장될 수 있다. 예시적인 실시예들에 있어서, 상기 발광층(182)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 다른 실시예에서, 상기 유기 발광층을 제외하고, 상기 정공 주입층, 상기 정공 수송층, 상기 전자 수송층 및 상기 전자 주입층 등은 복수의 화소들에 대응되도록 공통적으로 형성될 수 있다. 상기 발광층(182)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광층(182)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 발광 구조물들은 복수의 화소들에 대응되도록 공통적으로 형성되고, 상기 컬러 필터층에 의해 각각의 화소들이 구분될 수 있다.
상기 제2 전극(183)은 상기 화소 정의막(PDL) 및 상기 발광층(182) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제2 전극(183)은 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(183)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 박막 봉지층(TFE)이 상기 제2 전극(183) 상에 배치될 수 있다. 상기 박막 봉지층(TFE)은 외부의 습기 및 산소의 침투를 방지할 수 있다. 상기 박막 봉지층(TFE)은 적어도 하나의 유기층과 적어도 하나의 무기층을 구비할 수 있다. 적어도 하나의 유기층과 적어도 하나의 무기층은 서로 교번적으로 적층될 수 있다. 예를 들면, 상기 박막 봉지층(TFE)은 두 개의 무기층과 이들 사이의 한개의 유기층을 포함할 수 있으나, 이에 제한되지 않는다. 다른 실시예에 있어서, 상기 박막 봉지층 대신 외기 및 수분이 상기 표시 장치 내부로 침투하는 것을 차단하기 위한 밀봉기판이 제공될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 8은 도 7의 보상 회로부(DR)를 나타내는 블록도이다. 상기 표시 장치는 상기 보상 회로부(DR)를 더 포함하는 것을 제외하면, 도 1내지 6의 표시 장치와 실질적으로 동일하다. 따라서, 반복되는 설명은 생략한다.
도 7 및 8을 참조하면, 상기 표시 장치는 영상이 표시 되는 표시 영역(DA) 및 상기 표시 영역(DA)에 인접하고 상기 표시 영역(DA)을 둘러싸는 비표시 영역인 주변 영역(PA)을 포함할 수 있다.
상기 주변 영역(PA)에는 복수의 데이터 구동부(SIC), 복수의 게이트 구동부(GIC), 복수의 발광제어 구동부(ELD) 및 복수의 검사 패턴(TAG)이 배치될 수 있다.
또한, 상기 주변 영역(PA)에는 상기 보상 회로부(DR)이 더 배치될 수 있다. 상기 보상 회로부(DR)는 구동부(310), 센싱부(320), 저장부(330), 보상부(340) 및 전압 생성부(350)를 포함할 수 있다.
상기 보상 회로부(DR)는 상기 복수의 검사 패턴들(TAG)과 신호 배선(SNL)을 통해 전기적으로 연결될 수 있다. 상기 보상 회로부(DR)는 상기 검사 패턴들(TAG) 각각의 검사 박막 트랜지스터(도 2의 TTFT 참조)에 검사 구동 전압을 입력하고, 상기 검사 박막 트랜지스터로부터 검사 신호를 수신하여, 상기 복수의 검사 패턴들(TAG)의 각각의 상기 검사 박막 트랜지스터의 특성을 센싱할 수 있다. 즉, 상기 복수의 검사 패턴들(TAG)의 상기 박막 트랜지스터들이 상기 표시 장치의 상기 표시 영역(DA) 내의 박막 트랜지스터들(도 6의 TFT 참조)을 대표하고, 이를 이용하여, 상기 표시 영역(DA) 내의 박막 트랜지스터들의 특성의 평균, 산포 등을 확인할 수 있다. 여기서 상기 박막 트랜지스터의 특성은 문턱 전압(Vth), 구동 전류(Ids) 등 일 수 있다.
상기 보상 회로부(DR)는 상기 평균, 산포 등의 정보를 이용하여, 상기 표시 장치를 구동하기 위한 구동 전압들을 적절한 범위로 보상할 수 있다. 상기 구동 전압은 데이터 전압(V-DATA), 구동 전압(ELVDD), 공통 전압(ELVSS) 등 일 수 있다. 상기 구동 전압의 보상을 알려진 다양한 방법을 적용할 수 있으며, 측정된 상기 검사 박막 트랜지스터들의 특성의 평균, 산포 등을 이용하여, 최적의 구동 전압 범위를 계산하도록 구성될 수 있다.
예를 들면, 상기 구동부(310)는 상기 검사 패턴들(TAG) 각각의 검사 박막 트랜지스터에 상기 검사 구동 전압을 제공할 수 있다. 상기 센싱부(320)는 상기 검사 박막 트랜지스터로부터 검사 신호를 수신하여, 상기 복수의 검사 패턴들(TAG)의 각각의 상기 검사 박막 트랜지스터의 특성(예를 들면, 문턱 전압, 구동 전류 등)을 센싱할 수 있다. 상기 저장부(330)는 센싱한 상기 특성들을 시간에 따라 저장할 수 있다. 상기 보상부(340)는 센싱한 상기 특성들을 이용하여, 상기 구동 전압을 적절하게 보상할 수 있다. 상기 전압 생성부(350)는 보상된 상기 구동 전압을 상기 데이터 구동부(SIC)에 제공하며, 상기 데이터 구동부(SIC)가 보상된 데이터 전압(V-DATA)을 상기 표시 영역(DA)의 화소(도 1의 P 참고)에 제공함에 따라, 상기 표시 장치를 구동할 수 있다. 이에 따라, 상기 표시 장치의 상기 표시 영역내의 박막 트랜지스터들의 특성이 제조 공정 조건에 따라 제품별로 변화거나, 시간에 따라 변화 하는 경우에도, 균일한 표시 품질을 유지할 수 있으며, 이에 따라 표시 품질이 향상될 수 있다.
도 9는 본 발명의 일 실시예에 따른, 검사 영역(TA)에 대응하는 베이스 기판이 제거되기 전의 표시 장치의 평면도이다.
도 9를 참조하면, 상기 표시 장치는 영상이 표시 되는 표시 영역(DA) 및 상기 표시 영역(DA)에 인접하고 상기 표시 영역(DA)을 둘러싸는 비표시 영역인 주변 영역(PA)을 포함할 수 있다. 또한, 상기 표시 장치는 상기 주변 영역(PA)을 둘러싸는 검사 영역(TA)을 더 포함할 수 있다. 즉, 상기 주변 영역(PA)은 상기 검사 영역(TA)과 상기 표시 영역(DA) 사이에 배치될 수 있다.
상기 주변 영역(PA)에는 상기 표시 영역(DA)의 화소(도 1의 P 참조)들을 구동하기 위한 회로 구조가 형성될 수 있다. 구체적으로, 상기 주변 영역(PA)에는 복수의 데이터 구동부(SIC), 복수의 게이트 구동부(GIC), 및 복수의 발광제어 구동부(ELD)가 배치될 수 있다. 또한, 상기 표시 장치는 상기 주변 영역(PA)에 배치되는 복수의 검사 패턴(TAG)을 포함한다.
상기 검사 영역(TA)에는 상기 표시 영역(DA)의 화소들(도 1의 P 참조)에 전기적으로 연결되는 복수의 검사 패드(TPAD)들이 배치될 수 있다. 상기 검사 패드(TPAD)들은 게이트 검사 패드부 및 데이터 검사 패드부를 포함할 수 있다. 상기 게이트 검사 패드부 상기 게이트 구동부(GIC)를 구동하기 위한 게이트 구동 신호들에 대응하는 게이트 검사 신호들을 수신할 수 있다. 상기 데이터 검사 패드부는 데이터 라인들을 구동하기 위한 데이터 검사 신호들을 수신할 수 있다.
여기서, 상기 검사 영역(TA)은 상기 표시 장치의 검사 완료 후 컷팅되어 제거되는 부분으로, 상기 표시 장치의 어레이 검사 공정 이후 상기 절단선(SL)을 따라 절단되어 제거되고, 상기 표시 영역(DA) 및 상기 주변 영역(PA) 만 남게 된다. 이때, 상기 검사 패턴(TAG)은 상기 주변 영역(PA) 내에 배치되어 남겨지므로, 상기 표시 장치의 어레이 검사 공정 이후에도, 필요에 따라 상기 표시 영역내(DA)의 상기 화소들의 박막 트랜지스터들의 특성을 모니터링 할 수 있다.
도 10은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 11a는 도 10의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 11b는 도 10의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 10 내지 도 11b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 상기 표시 장치(560)는 도 1의 표시 장치에 상응할 수 있다. 상기 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 11a에 도시된 바와 같이, 상기 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 11b에 도시된 바와 같이, 상기 전자 기기(500)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 상기 전자 기기(500)는 그에 한정되지 않는다. 예를 들어, 상기 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
상기 프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 상기 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 상기 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 상기 메모리 장치(520)는 상기 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 상기 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 상기 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 상기 파워 서플라이(550)는 상기 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
상기 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 표시 장치(560)는 상기 입출력 장치(540)에 포함될 수도 있다. 상술한 바와 같이, 상기 표시 장치(560)는 상기 표시 장치가 완성된 이후에도 남아 있는 주변 영역의 구동부들 사이의 공간에 배치되는 검사 패턴들을 포함한다. 이에 따라, 제조 공정 중의 평가뿐만 아니라, 상기 표시 장치가 완성 된 이후에도, 박막 트랜지스터들의 평가가 가능하며, 이에 따른 보상을 통해 상기 표시 장치의 품질을 향상시킬 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 다양한 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 베이스 기판 105: 제1 버퍼층
TLP: 검사 하부 도전 패턴 110: 제2 버퍼층
120: 게이트 절연층 130: 층간 절연층
TTFT: 검사 박막 트랜지스터 140: 비아 절연층
180: 발광 구조물 PDL: 화소 정의막
TFE: 박막 봉지층 160: 대향 기판

Claims (20)

  1. 영상이 표시 되는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함하는 베이스 기판;
    상기 표시 영역 내에 상기 베이스 기판 상에 배치되고, 각각이 산화물 반도체 패턴을 포함하는 박막 트랜지스터를 포함하는 복수의 화소들;
    상기 주변 영역 내에 배치되고, 상기 화소들에 데이터 전압을 제공하는 데이터 구동부; 및
    상기 주변 영역 내에 상기 베이스 기판 상에 배치되고, 각각이 검사 산화물 반도체 패턴을 포함하는 검사 박막 트랜지스터를 포함하는 복수의 검사 패턴들을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 검사 패턴의 상기 검사 산화물 반도체 패턴은 상기 화소의 상기 산화물 반도체 패턴과 동일한 물질 및 동일한 형상으로 형성된 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 베이스 기판과 상기 검사 산화물 반도체 패턴 사이에 배치되는 검사 하부 도전 패턴; 및
    상기 베이스 기판과 상기 산화물 반도체 패턴 사이에 배치되는 하부 도전 패턴을 더 포함하고,
    상기 검사 박막 트랜지스터는 상기 검사 산화물 반도체와 중첩하는 검사 게이트 전극, 및 상기 검사 산화물 반도체와 전기적으로 연결되는 검사 소스 전극 및 검사 드레인 전극을 더 포함하고,
    상기 박막 트랜지스터는 성가 상기 산화물 반도체와 중첩하는 게이트 전극, 및 상기 산화물 반도체와 전기적으로 연결되는 소스 전극 및 드레인 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서,
    상기 검사 게이트 전극 및 상기 검사 소스 및 드레인 전극들 사이에 배치되는 층간 절연층을 더 포함하고,
    각각의 상기 검사 패턴은
    상기 층간 절연층 상에 배치되고, 상기 층간 절연층을 통해 형성되는 컨택홀을 통해 상기 검사 게이트 전극과 전기적으로 연결되는 제1 검사 전극;
    상기 층간 절연층 상에 배치되고, 상기 검사 소스 전극과 전기적으로 연결되는 제2 검사 전극; 및
    상기 층간 절연층 상에 배치되고, 상기 검사 드레인 전극과 전기적으로 연결되 제3 검사 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서,
    상기 박막 트랜지스터 상에 배치되는 비아 절연층;
    상기 비아 절연층 상에 배치되고, 상기 박막 트랜지스터의 상기 드레인 전극에 전기적으로 연결되는 제1 전극;
    상기 제1 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 전극을 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 베이스 기판 상에 배치되고, 평면상에서 상기 검사 패턴과 이격되도록 배치되는 대향 기판을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 데이터 구동부는 상기 베이스 기판 상에 실장되는 집적 회로(IC)인 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 주변 영역에 배치되는 복수의 데이터 구동부들을 더 포함하고,
    적어도 하나의 상기 검사 패턴은 인접하는 두 데이터 구동부들 사이에 배치되는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 두 데이터 구동부들 사이에 배치되는 상기 검사 패턴을 기준으로,
    상기 검사 패턴의 우측에 배치되는 우측 제1 전원 배선 및 우측 제2 전원 배선; 및
    상기 검사 패턴의 좌측에 배치되는 좌측 제1 전원 배선 좌측 및 좌측 제2 전원 배선을 더 포함하고,
    상기 우측 제1 전원 배선 및 상기 우측 제2 전원 배선은 상기 검사 패턴의 우측에 배치되는 상기 데이터 구동부로부터 연장되어, 상기 표시 영역의 화소에 제1 전원 및 제2 전원을 공급하고,
    상기 좌측 제1 전원 배선 및 상기 좌측 제2 전원 배선은 상기 검사 패턴의 좌측에 배치되는 상기 데이터 구동부로부터 연장되어, 상기 표시 영역의 화소에 상기 제1 전원 및 상기 제2 전원을 공급하는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    상기 검사 패턴들은 상기 주변 영역의 길이 방향을 따라 서로 이격되어 배치되는 것을 특징으로 하는 표시 장치.
  11. 제1 항에 있어서,
    상기 주변 영역에 인접하는 검사 영역을 더 포함하고,
    상기 주변 영역은 상기 검사 영역과 상기 표시 영역 사이에 배치되고,
    상기 검사 영역에는 상기 표시 영역의 화소들에 전기적으로 연결되는 복수의 검사 패드들이 형성된 것을 특징으로 하는 표시 장치.
  12. 제1 항에 있어서,
    상기 검사 영역은 상기 표시 장치의 검사 완료 후 컷팅되어 제거되는 것을 특징으로 하는 표시 장치.
  13. 제1 항에 있어서,
    상기 복수의 검사 패턴들과 전기적으로 연결되어, 각각의 상기 검사 패턴의 상기 검사 박막 트랜지스터의 특성을 센싱하고, 상기 특성의 평균 및 산포를 고려하여, 구동 전압을 보상하는 보상 회로부를 더 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13 항에 있어서,
    상기 특성은 상기 검사 박막 트랜지스터의 문턱 전압이고, 상기 구동 전압은 상기 데이터 전압인 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서, 상기 보상 회로부는,
    상기 검사 패턴들 각각의 검사 박막 트랜지스터에 검사 구동 전압을 제공하는 구동부;
    상기 검사 박막 트랜지스터로부터 검사 신호를 수신하여, 상기 검사 박막 트랜지스터의 특성을 센싱하는 센싱부; 및
    센싱한 상기 특성을 이용하여, 상기 구동 전압을 보상하는 보상부를 포함하는 것을 특징으로 하는 표시 장치.
  16. 제15 항에 있어서, 상기 보상 회로부는,
    상기 센싱부가 센싱한 상기 특성들을 저장하는 저장부; 및
    보상된 상기 구동 전압을 상기 데이터 구동부에 제공하는 전압 생성부를 더 포함하는 것을 특징으로 하는 표시 장치.
  17. 화소들이 배치되는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함하는 표시 장치에 있어서,
    상기 표시 영역에 배치되고 산화물 반도체를 포함하는 박막 트랜지스터; 및
    상기 주변 영역에 배치되는 복수개의 검사 패턴들을 포함하고,
    각각의 상기 검사 패턴은 상기 산화물 반도체를 포함하는 검사 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  18. 제17 항에 있어서,
    상기 주변 영역에 배치되고, 상기 화소들을 구동하기 위한 복수의 구동부들을 더 포함하고,
    상기 검사 패턴들은 상기 구동부들 사이에 배치되는 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서,
    상기 검사 박막 트랜지스터의 채널은 상기 화소 영역의 상기 박막 트랜지스터의 채널과 동일한 물질 및 동일한 형상으로 형성된 것을 특징으로 하는 표시 장치.
  20. 제19 항에 있어서,
    상기 복수의 검사 패턴들과 전기적으로 연결되어, 각각의 상기 검사 패턴의 상기 검사 박막 트랜지스터의 특성을 센싱하고, 상기 특성의 평균 및 산포를 고려하여, 구동 전압을 보상하는 보상 회로부를 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020180136593A 2018-11-08 2018-11-08 표시 장치 KR20200053716A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180136593A KR20200053716A (ko) 2018-11-08 2018-11-08 표시 장치
US17/291,008 US20220045149A1 (en) 2018-11-08 2019-02-01 Display apparatus and method of manufacturing the same
CN201980073635.5A CN113169273A (zh) 2018-11-08 2019-02-01 显示设备
PCT/KR2019/001466 WO2020096138A1 (ko) 2018-11-08 2019-02-01 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180136593A KR20200053716A (ko) 2018-11-08 2018-11-08 표시 장치

Publications (1)

Publication Number Publication Date
KR20200053716A true KR20200053716A (ko) 2020-05-19

Family

ID=70611032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180136593A KR20200053716A (ko) 2018-11-08 2018-11-08 표시 장치

Country Status (4)

Country Link
US (1) US20220045149A1 (ko)
KR (1) KR20200053716A (ko)
CN (1) CN113169273A (ko)
WO (1) WO2020096138A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599578B (zh) * 2020-12-11 2023-10-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120121586A (ko) * 2011-04-27 2012-11-06 엘지디스플레이 주식회사 표시장치
KR101900915B1 (ko) * 2011-10-14 2018-09-27 삼성디스플레이 주식회사 표시 장치
KR101918587B1 (ko) * 2012-04-03 2018-11-15 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법
KR20140030682A (ko) * 2012-09-03 2014-03-12 삼성디스플레이 주식회사 표시 장치 및 마더 기판
KR102050383B1 (ko) * 2012-12-28 2019-11-29 엘지디스플레이 주식회사 유기전계발광표시장치
KR20140094723A (ko) * 2013-01-21 2014-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판, 그것의 검사 방법 및 그것을 포함하는 액정 표시 장치
CN103246092B (zh) * 2013-04-28 2015-08-19 京东方科技集团股份有限公司 阵列基板及显示装置
KR102051633B1 (ko) * 2013-05-27 2019-12-04 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR20150066365A (ko) * 2013-12-06 2015-06-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102477983B1 (ko) * 2015-06-25 2022-12-15 삼성디스플레이 주식회사 표시 장치
KR102381850B1 (ko) * 2015-07-30 2022-04-01 엘지디스플레이 주식회사 표시장치
KR102412456B1 (ko) * 2015-08-26 2022-06-27 엘지디스플레이 주식회사 표시장치
KR102334241B1 (ko) * 2015-09-30 2021-12-01 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US10109650B2 (en) * 2016-04-01 2018-10-23 Joled Inc. Semiconductor device and active matrix substrate using semiconductor device
JP6594818B2 (ja) * 2016-04-01 2019-10-23 株式会社Ｊｏｌｅｄ 半導体装置およびその半導体装置を用いたアクティブマトリクス基板
KR20180047242A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 벤더블 표시패널 및 이를 이용한 벤더블 표시장치
TWI634745B (zh) * 2017-05-16 2018-09-01 友達光電股份有限公司 顯示面板
CN207183274U (zh) * 2017-10-13 2018-04-03 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
KR102601293B1 (ko) * 2018-05-08 2023-11-13 삼성디스플레이 주식회사 표시 장치, 표시 장치의 검사 장치 및 표시 장치의 검사 방법
JP7269055B2 (ja) * 2019-03-25 2023-05-08 株式会社ジャパンディスプレイ 表示装置
KR20210116826A (ko) * 2020-03-17 2021-09-28 삼성디스플레이 주식회사 표시 장치
US20220320196A1 (en) * 2020-10-21 2022-10-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
US20220320228A1 (en) * 2020-10-23 2022-10-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Display Substrate and Manufacturing Method Thereof, and Display Apparatus
US11657756B2 (en) * 2020-10-23 2023-05-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display apparatus
CN113012638B (zh) * 2020-12-31 2022-04-05 武汉天马微电子有限公司 显示面板其驱动方法及显示装置
CN114927550B (zh) * 2022-05-26 2023-06-09 惠科股份有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN113169273A (zh) 2021-07-23
WO2020096138A1 (ko) 2020-05-14
US20220045149A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
KR102632740B1 (ko) 표시 장치
KR20230128434A (ko) 유기발광 표시 장치
KR20190114066A (ko) 표시 장치 및 이의 제조 방법
KR102550520B1 (ko) 표시 장치
US20220123085A1 (en) Display apparatus and method of manufacturing the same
KR20200003332A (ko) 표시 장치
KR20200115925A (ko) 표시 장치
CN105322100A (zh) 有机发光显示面板及其制造方法
US11665938B2 (en) Display apparatus
KR20200049979A (ko) 표시 장치
CN110890384A (zh) 显示设备
KR20210025738A (ko) 표시 장치 및 이의 제조 방법
CN112530995A (zh) 显示装置
KR20200053716A (ko) 표시 장치
KR20200034876A (ko) 표시 장치
US11616112B2 (en) Display apparatus including power supply wires inhabiting non-display area
US11024697B2 (en) Display apparatus and method of manufacturing the same
KR20220135278A (ko) 표시 장치
KR20210097878A (ko) 표시 장치 및 이의 제조 방법
KR20200116568A (ko) 표시 장치
US20210057503A1 (en) Display apparatus
KR20190040767A (ko) 전계 발광 표시 장치 및 전계 발광 표시 장치 제조 방법
KR102659331B1 (ko) 표시 장치 및 이의 제조 방법
KR20210086869A (ko) 표시 장치 및 이의 제조 방법
KR20220080793A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal