KR101918587B1 - 산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법 - Google Patents

산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR101918587B1
KR101918587B1 KR1020120034371A KR20120034371A KR101918587B1 KR 101918587 B1 KR101918587 B1 KR 101918587B1 KR 1020120034371 A KR1020120034371 A KR 1020120034371A KR 20120034371 A KR20120034371 A KR 20120034371A KR 101918587 B1 KR101918587 B1 KR 101918587B1
Authority
KR
South Korea
Prior art keywords
threshold voltage
transistor
driving transistor
thin film
source electrode
Prior art date
Application number
KR1020120034371A
Other languages
English (en)
Other versions
KR20130112175A (ko
Inventor
임동훈
하용민
정훈
김태상
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120034371A priority Critical patent/KR101918587B1/ko
Publication of KR20130112175A publication Critical patent/KR20130112175A/ko
Application granted granted Critical
Publication of KR101918587B1 publication Critical patent/KR101918587B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법에 관한 것으로, 다수의 부화소영역이 정의되는 표시패널과; 상기 표시패널로 다수의 데이터 전압을 공급하는 드라이버 IC와; 상기 표시패널의 외곽인 비표시영역에 형성되는 문턱전압 검출회로를 포함하며, 상기 다수의 부화소영역에는 산화물 박막트랜지스터가 형성되고, 상기 문턱전압 검출회로는 다수의 제어신호를 이용하여 구동 트랜지스터의 문턱전압을 검출하여 상기 드라이버 IC로 전달하는 것을 특징으로 한다.

Description

산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법{IMAGE DISPLAY DEVICE INCLUDING OXIDE THIN FILM TRANSISTOR AND METHOD OF DRIVING THE SAME}
본 발명은 산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법에 관한 것으로, 보다 상세하게는 검출회로를 이용하여 문턱전압을 검출하고, 검출한 문턱전압의 변화를 보상하는 보상 전압을 인가하여 표시패널의 영상품질의 일관성을 유지하기 위한 산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법에 관한 것이다.
최근 정보화 사회가 발전함에 따라 디스플레이 분야에 대한 요구도 다양한 형태로 증가하고 있으며, 이에 부응하여 박형화, 경량화, 저소비 전력화 등의 특징을 지닌 여러 평판 표시 장치(Flat Panel Display device), 예를 들어, 액정표시장치(Liquid Crystal Display device), 플라즈마표시장치(Plasma Display Panel device), 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display device) 등이 연구되고 있다.
이러한 영상 표시 장치는 다수의 부화소영역이 정의되는 표시패널과, 표시패널을 구동하는 구동 드라이버로 구성되며, 다수의 부화소영역에는 박막트랜지스터가 형성된다.
일반적으로 박막트지스터는 주로 비정질 실리콘 등과 같은 반도체 물질을 이용하여 제작되었으며, 이러한 비정질 실리콘 박막트랜지스터의 이동도(mobility)가 1 cm2/V이하였으나, 대면적 표시장치에 있어서 균일한 전기적 특성을 구현할 수 있다.
최근 영상 표시 장치가 대면적 및 고해상도로 구현됨에 따라 보다 빠른 신호처리속도와 함께 안정된 작동 및 내구성이 확보된 박막트랜지스터가 요구되고 있다.
따라서, 박막트랜지스터의 이동도를 개선하기 위하여 IGZO, ZIO, ZGO 등과 같은 뛰어난 이동도 특성을 가지는 산화물 반도체 물질로 액티브층을 형성하려는 연구가 활발히 진행되고 있다.
도1은 일반적인 산화물 박막트랜지스터의 단면을 도시한 도면이다.
도1에 도시한 바와 같이, 산화물 박막트랜지스터는 절연기판(10) 상에 형성된 게이트 배선에서 연장된 게이트 전극(11)과, 게이트 전극(11) 및 게이트 배선 상부에 형성된 게이트 절연막(12)과, 게이트 절연막(12) 상부에 형성된 액티브층(13)과, 액티브층(13) 상부에 스토퍼층(14)과, 스토퍼층(14) 상부에 형성된 소스 및 드레인 전극(15, 16)으로 구성된다.
이때, 액티브층(13)은 IGZO, ZIO, ZGO 등과 같은 산화물 반도체 물질로 형성될 수 있다.
그리고, 소스 및 드레인 전극(15, 16)의 상부에는 드레인 전극(16)을 일부 노출시키는 드레인콘택홀을 포함하는 보호막(17)과, 이러한 보호막(17)의 상부로 드레인콘택홀을 통해 드레인전극(16)과 연결되는 화소전극(18)이 형성된다.
이러한 산화물 박막트랜지스터는 예를 들어 IGZO, ZIO, ZGO 등과 반도체 물질을 이용하여 액티브층(13)을 형성함에 따라 높은 이동도와 균일한 정전류 특성을 가져 뛰어난 반도체 특성으로 가진다.
그 결과 산화물 박막트랜지스터를 포함하는 영상표시장치는 대면적 디스플레이 적용에 유리하다는 장점을 가진다.
또한, 산화물 박막트랜지스터의 제조공정은 기존 비정질 실리콘 박막트랜지스터의 제조 공정과 유사하다.
즉, 산화물 박막트랜지스터는 IGZO 등과 같은 산화물 반도체 물질을 이용하여 뛰어난 이동도 특성을 가지는 한편 비정질 실리콘을 이용한 박막트랜지스터(a-Si TFT)와 유사한 공정을 사용하기 때문에, LTPS의 고이동도와 a-Si TFT의 공정성을 모두 겸비하는 장점이 존재한다.
하지만, 산화물 박막트랜지스터는 그 신뢰성이 아직 연구상태이며, 바이어스 스트레스(BIAS STRESS)에 대한 변화가 심하여 문턱전압(Vth)의 변동 및 전달 특성의 변동이 심하여 각 표시패널의 영상품질의 일광성을 유지하지 못하는 문제점이 존재한다.
이하 도2에서 바이어스 스트레스에 의한 산화물 박막트랜지스터의 전달 특성 변동에 대해서 살펴보기로 한다.
도2는 바이어스 스트레스에 의한 산화물 박막트랜지스터의 전달 특성 변동을 설명하기 위해 참조되는 도면이다.
예를 들어, 온도, 빛, 전압이 바이어스 스트레스로 작용할 수 있는데, 도2는 온도에 대한 스트레스인 BTS(BIAS TEMPERATURE STRESS) 전후를 나타내고 있다.
이때, A는 일반상태에서의 특성 곡선이고, B는 BTS상태에서의 특성 곡선이다.
도2에 도시한 바와 같이, A에서는 약 5V에서 포화되나B에서는 10V 이상에서 포함됨을 알 수 있다.
즉, B의 경우는 BTS에 의해 트랜지스터의 전달 특성이 변하기 때문에 기존의 게이트 전압을 전달하더라도 스위칭 역할을 제대로 수행할 수 없게 된다.
이와 같이, 산화물 박막트랜지스터는 그 신뢰성이 아직 연구상태이며, 바이어스 스트레스에 의한 산화물 박막트랜지스터의 전달 특성 등의 변동이 심하기 때문에 표시패널의 영상품질의 일광성을 유지하지 못하는 문제점이 존재한다.
본 발명은, 상기와 같은 문제점을 해결하기 위한 것으로, 검출회로를 이용하여 문턱전압을 검출하고, 검출한 문턱전압의 변화를 보상하는 보상 전압을 인가하여 표시패널의 영상품질의 일관성을 유지하기 위한 산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
상기한 바와 같은 목적을 달성하기 위한 산화물 박막트랜지스터를 포함하는 영상표시장치는, 다수의 부화소영역이 정의되는 표시패널과; 상기 표시패널로 다수의 데이터 전압을 공급하는 드라이버 IC와; 상기 표시패널의 외곽인 비표시영역에 형성되는 문턱전압 검출회로를 포함하며, 상기 다수의 부화소영역에는 산화물 박막트랜지스터가 형성되고, 상기 문턱전압 검출회로는 다수의 제어신호를 이용하여 구동 트랜지스터의 문턱전압을 검출하여 상기 드라이버 IC로 전달하며, 상기 구동 트랜지스터는 상기 산화물 박막트랜지스터와 동일한 특성을 가지는 것을 특징으로 한다.
여기서, 상기 문턱전압 검출회로는 제 1 및 제 2 트랜지스터, 구동 트랜지스터를 포함하며, 상기 제 1 트랜지스터의 게이트 전극 및 소스 전극은 각각 제 1 제어 배선 및 제 1 보조 배선에 연결되고, 상기 제 1 트랜지스터의 드레인 전극은 상기 구동 트랜지스터의 소스 전극인 노드에 연결되고, 상기 제 2 트랜지스터의 게이트 전극 및 소스 전극은 각각 제 2 제어 배선 및 제 2 보조 배선에 연결되고, 상기 제 2 트랜지스터의 드레인 전극은 상기 노드에 연결되며, 상기 구동 트랜지스터의 게이트 전극은 상기 제 1 보조 배선에 연결되어 상기 구동 트랜지스터는 상기 제 1 트랜지스터와 다이오드 형태로 구성될 수 있다.
또한, 상기 문턱전압 검출회로는 제 1 및 제 2 트랜지스터, 구동 트랜지스터를 포함하며, 상기 제 1 트랜지스터의 게이트 전극 및 소스 전극은 각각 제 1 제어 배선 및 제 1 보조 배선에 연결되고, 상기 제 1 트랜지스터의 드레인 전극은 상기 구동 트랜지스터의 게이트 전극인 제 1 노드에 연결되고, 상기 제 2 트랜지스터의 게이트 전극 및 소스 전극은 각각 제 2 제어 배선 및 상기 제 1 노드에 연결되고, 상기 제 2 트랜지스터의 드레인 전극은 상기 구동 트랜지스터의 소스 전극인 제 2 노드에 연결되며, 상기 구동 트랜지스터는 상기 제 2 트랜지스터와 다이오드 형태로 구성되며, 상기 구동 트랜지스터의 소스 전극으로 상기 문턱전압을 검출하기 위한 제어 전류가 전달되는 것이 바람직하다.
여기서, 상기 드라이버 IC는 구동 트랜지스터의 문턱전압의 변화를 보상하기 위한 보상 전압을 생성하는 전압 보상부를 더 포함할 수 있다.
그리고, 상기 구동 트랜지스터의 문턱전압은 상기 구동 트랜지스터의 소스 전극 또는 드레인 전극 단자에서 센싱한 센싱 전압을 이용하여 검출할 수 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명에 실시예에 따른 산화물 박막트랜지스터를 포함하는 영상표시장치의 구동방법은, 문턱전압 검출회로로 다수의 제어신호를 전달하는 단계와; 상기 다수의 제어신호를 이용하여 상기 문턱전압 검출회로의 구동 트랜지스터의 문턱전압을 검출하여 상기 드라이버 IC로 전달하는 단계와; 상기 문턱전압을 이용하여 상기 문턱전압의 변화를 보상하기 위한 보상 전압을 생성하는 단계를 포함하며, 상기 구동 트랜지스터는 상기 산화물 박막트랜지스터와 동일한 특성을 가지는 것을 특징으로 한다.
여기서, 상기 구동 트랜지스터의 문턱전압은 상기 구동 트랜지스터의 소스 전극 또는 드레인 전극 단자에서 센싱한 센싱 전압을 이용하여 검출할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법에서는, 검출회로를 이용하여 문턱전압을 검출하고, 검출한 문턱전압의 변화를 보상하는 보상 전압을 인가하여 표시패널의 영상품질의 일관성을 유지할 수 있다.
도1은 일반적인 산화물 박막트랜지스터의 단면을 도시한 도면이다.
도2는 바이어스 스트레스에 의한 산화물 박막트랜지스터의 전달 특성 변동을 설명하기 위해 참조되는 도면이다.
도3은 본 발명의 실시예에 따른 영상표시장치를 개략적으로 도시한 도면이다.
도4는 본 발명의 실시예에 따른 산화물 박막트랜지스터의 문턱전압 검출회로의 위치를 설명하기 위해 참조되는 도면이다.
도5는 본 발명의 제 1 실시예에 따른 문턱전압 검출회로를 도시한 도면이다.
도6a 및 도6b는 본 발명의 제 1 실시예에 따른 문턱전압 검출회로의 문턱전압 검출 과정을 설명하기 위해 참조되는 도면이다.
도7은 본 발명의 제 2 실시예에 따른 문턱전압 검출회로를 도시한 도면이다.
도8a 및 도8b는 본 발명의 제 2 실시예에 따른 문턱전압 검출회로의 문턱전압 검출 과정을 설명하기 위해 참조되는 도면이다.
도9는 본 발명에 따른 영상표시장치에서 문턱전압을 보상하는 과정을 설명하기 위해 참조되는 도면이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
이하에서는 영상표시장치의 일예로 액정표시장치를 예를 들어 설명하나, 이에 한정되지 아니하고 유기발광 다이오드 표시장치 등에도 적용될 수 있다.
도3은 본 발명의 실시예에 따른 영상표시장치를 개략적으로 도시한 도면이고, 도4는 본 발명의 실시예에 따른 산화물 박막트랜지스터의 문턱전압 검출회로의 위치를 설명하기 위해 참조되는 도면이다.
도3에 도시한 바와 같이, 본 발명에 따른 영상표시장치(100)는, 표시패널(110)과 드라이버 IC(120), 게이트 드라이버(130) 등을 포함할 수 있다.
표시패널(110)은, 다수의 게이트 배선(GL) 및 다수의 데이터 배선(DL)이 서로 교차하여 정의되는 다수의 부화소영역(SP)을 포함할 수 있다.
여기서, 각 부화소영역(SP)에는 게이트 배선(GL) 및 데이터 배선(DL)에 연결되는 박막트랜지스터(T), 박막트랜지스터(T)에 연결되는 액정커패시터(Clc)와 스토리지 커패시터(Cst) 등이 형성될 수 있다.
이때, 박막트랜지스터(T)는 예를 들어 IGZO, ZIO, ZGO 등과 반도체 물질을 이용하여 액티브층을 형성한 산화물 박막트랜지스터일 수 있다.
구체적으로 설명하면, 액정커패시터(Clc)와 스토리지 커패시터(Cst)의 일단은 박막트랜지스터(T)의 소스전극에 연결되고, 그 타단은 공통배선(미도시)에 연결된다.
박막트랜지스터(T)는 게이트 배선(GL)을 통해 게이트신호에 의해 온/오프가 제어될 수 있다.
예를 들어, 박막트랜지스터(T)는 게이트 배선(GL)을 통해 게이트 하이 전압을 공급 받는 경우에 턴-온(Turn-On)되고, 게이트 로우 전압을 공급 받는 경우에는 턴-오프(Turn-Off)될 수 있다.
그리고, 박막트랜지스터(T)가 턴-온되는 시간 동안에 데이터 배선(DL)을 통해 데이터 신호가 액정커패시터(Clc)에 공급된다.
이때, 액정커패시터(Clc)는 액정을 사이에 두고 대면하는 공통 전극(미도시)과 박막트랜지스터(T)에 접속된 화소전극(미도시)으로 구성된다.
이와 같이, 박막트랜지스터(T)를 통해 화소전극에 충전되는 데이터 신호에 따라 액정의 배열 상태가 변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.
그리고, 스토리지 캐패시터(Cst)는, 액정커패시터(Clc)에 충전된 데이터 신호를 다음 프레임까지 유지시키는 역할을 한다.
드라이버 IC(120)는 표시패널(110)로 데이터 신호를 공급하는 데이터 드라이버(미도시)와, 데이터 드라이버(미도시) 및 게이트 드라이버(130) 등의 동작 타이밍을 제어하기 위한 타이밍 제어부(미도시)를 포함할 수 있다.
데이터 드라이버는 타이밍 제어부로부터 전달 받은 영상신호와 다수의 데이터 제어신호를 이용하여 데이터 전압을 생성하고, 생성한 데이터 전압을 데이터 배선(DL)을 통해 표시패널(110)로 공급할 수 있다.
또한, 본 발명에 따른 드라이버 IC(120)는 검출한 문턱전압의 변화를 보상하기 위하여 보상 전압을 인가하는 전압 보상부(미도시)를 더욱 포함할 수 있다.
게이트 드라이버(130)는 GIP(Gate In Panel)방식 등으로 형성될 수 있으며, 타이밍 제어부로부터 전달 받은 다수의 게이트 제어신호를 이용하여 게이트 신호를 생성하여 다수의 게이트 배선(GL)을 통해 표시패널(110)로 공급할 수 있다.
다시 말해서, 게이트 드라이버(130)는 게이트 스타트 신호(GSP) 및 게이트 클럭 신호(GCLK) 등에 의해 게이트 신호의 출력 타이밍이 결정되고, 해당 타이밍에 순차적으로 게이트 신호를 다수의 게이트 배선(GL)를 통해 표시패널(110)로 공급할 수 있다.
타이밍 제어부는 LVDS(Low Voltage Differential Signal) 인터페이스를 통해 그래픽 카드와 같은 시스템으로부터 다수의 영상신호 및 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE) 등과 같은 다수의 제어신호를 전달 받을 수 있다.
그리고, 타이밍 제어부는 그래픽 카드와 같은 시스템으로부터 전달 받은 다수의 제어신호를 이용하여 게이트 드라이버(130) 및 데이터 드라이버의 동작 타이밍을 제어하기 위한 다수의 게이트 제어신호, 다수의 데이터제어신호를 각각 생성하여 해당 드라이버로 공급할 수 있다.
도4에 도시한 바와 같이, 본 발명에 따른 문턱전압 검출회로(200)는 표시패널(110)의 외곽인 베젤부(비표시영역)에 형성될 수 있다.
본 발명에 따른 문턱전압 검출회로(200)는 드라이버 IC(120)로부터 다수의 제어신호를 전달 받아 표시패널(110)에 형성된 다수의 박막트랜지스터(T)와 동일한 바이어스 스트레스 상태에서 문턱전압 등을 검출하고, 검출된 문턱전압 등을 드라이버 IC(120)로 전달하는 역할을 한다.
이때, 문턱전압 검출회로(200)는 표시패널(110)에 형성된 다수의 박막트랜지스터(T)와 동일한 박막트랜지스터로 구성될 수 있다.
도5는 본 발명의 제 1 실시예에 따른 문턱전압 검출회로를 도시한 도면이고, 도6a 및 도6b는 본 발명의 제 1 실시예에 따른 문턱전압 검출회로의 문턱전압 검출 과정을 설명하기 위해 참조되는 도면이다. 도3을 더욱 참조하여 설명한다.
도5에 도시한 바와 같이, 문턱전압 검출회로(200)는 제 1 및 제 2 트랜지스터(T1, T2), 그리고 구동 트랜지스터(Tdr)를 포함할 수 있다.
제 1 트랜지스터(T1)의 게이트 전극 및 소스 전극은 각각 제 1 제어 배선(SL1) 및 제 1 보조 배선(CL1)에 연결되고, 제 1 트랜지스터(T1)의 드레인 전극은 구동 트랜지스터(Tdr)의 소스 전극인 노드(N)에 연결된다.
제 2 트랜지스터(T2)의 게이트 전극 및 소스 전극은 각각 제 2 제어 배선(SL2) 및 제 2 보조 배선(CL2)에 연결되고, 제 2 트랜지스터(T2)의 드레인 전극은 구동 트랜지스터(Tdr)의 소스 전극인 노드(N)에 연결된다.
그리고, 구동 트랜지스터(Tdr)의 게이트 전극은 제 1 보조 배선(CL1)에 연결되어 구동 트랜지스터(Tdr)는 제 1 트랜지스터(T1)와 다이오드 형태로 구성될 수 있다.
이때, 문턱전압 검출회로(200)의 구동 트랜지스터(Tdr)는 표시패널(110)에 형성된 다수의 박막트랜지스터(T)와 동일한 박막트랜지스터로 구성될 수 있으며, N타입 트랜지스터 또는 P타입 트랜지스터를 모두 사용할 수 있다.
그리고, 제 1 및 제 2 트랜지스터(T1, T2)는 제 1 및 제 2 제어신호(S1, S2)에 의해 각각 교대로 온/오프될 수 있다.
다시 말해서, 제 1 및 제 2 제어신호(S1, S2)는 서로 상이한 전압레벨의 신호로서, 제 1 제어신호(S1)에 의해 제 1 트랜지스터(T1)가 턴-온되는 동시에 제 2 제어신호(S2)에 의해 제 2 트랜지스터(T2)가 턴-오프되고, 제 1 제어신호(S1)에 의해 제 1 트랜지스터(T1)가 턴-오프되는 동시에 제 2 제어신호(S2)에 의해 제 2 트랜지스터(T2)가 턴-온될 수 있다.
먼저, 도6a에 도시한 바와 같이, 제 1 제어신호(S1)에 의해 제 1 트랜지스터(T1)가 턴-오프되는 동시에 제 2 제어신호(S2)에 의해 제 2 트랜지스터(T2)가 턴-온될 수 있다.
그 결과 구동 트랜지스터(Tdr)는 표시패널의 다수의 박막트랜지스터(T)와 동일하게 구동 트랜지스터(Tdr)의 게이트 전극으로 게이트 전압(Vg)이 인가되고, 구동 트랜지스터(Tdr)의 소스 전극으로 데이터 전압(Vdata)이 인가될 수 있다.
예를 들어, 구동 트랜지스터(Tdr)의 게이트 전극으로 인가된 게이트 전압(Vg)은 게이트 스타트 펄스이거나 제 N번째 게이트 배선을 통해 인가되는 제 N번째 게이트 전압일 수 있다.
즉, 문턱전압 검출회로(200)의 구동 트랜지스터(Tdr)는 표시패널(110)의 다수의 박막트랜지스터(T)와 동일한 구동환경에서 구동되며 동일한 스트레스 상태에 놓여 있다고 볼 수 있다.
그리고 나서, 도6b에 도시한 바와 같이, 특정 시간 동안에 제 1 제어신호(S1)에 의해 제 1 트랜지스터(T1)가 턴-온되는 동시에 제 2 제어신호(S2)에 의해 제 2 트랜지스터(T2)가 턴-오프될 수 있다.
여기서, 제 1 트랜지스터(T1)만 턴-온되는 동안에 노드(N)에서의 센싱 전압(Vsense)을 검출하여 수학식1에 의해 구동 트랜지스터(Tdr)의 문턱전압(Vth)을 검출할 수 있다.
이때, 센싱 전압(Vsense)은 노드(N)에서의 전류를 센싱하여 센싱된 전류를 전압으로 환산하여 구할 수 있다.
[수학식1]
Figure 112012026634277-pat00001
이때, Vth는 구동 트랜지스터(Tdr)의 문턱전압이고, Vg는 구동 트랜지스터(Tdr)의 게이트 전극으로 전달되는 전압이고, Vsense은 노드(N)에서의 센싱 전압이다.
도7은 본 발명의 제 2 실시예에 따른 문턱전압 검출회로를 도시한 도면이고, 도8a 및 도8b는 본 발명의 제 2 실시예에 따른 문턱전압 검출회로의 문턱전압 검출 과정을 설명하기 위해 참조되는 도면이다.
도7에 도시한 바와 같이, 문턱전압 검출회로(200)는 제 1 및 제 2 트랜지스터(T1, T2), 그리고 구동 트랜지스터(Tdr) 등을 포함할 수 있다.
제 1 트랜지스터(T1)의 게이트 전극 및 소스 전극은 각각 제 1 제어 배선(SL1) 및 제 1 보조 배선(CL1)에 연결되고, 제 1 트랜지스터(T1)의 드레인 전극은 구동 트랜지스터(Tdr)의 게이트 전극인 제 1 노드(N1)에 연결된다.
제 2 트랜지스터(T2)의 게이트 전극 및 소스 전극은 각각 제 2 제어 배선(SL2) 및 제 1 노드(N1)에 연결되고, 제 2 트랜지스터(T2)의 드레인 전극은 구동 트랜지스터(Tdr)의 소스 전극인 제 2 노드(N2)에 연결된다.
따라서, 구동 트랜지스터(Tdr)는 제 2 트랜지스터(T2)와 다이오드 형태로 구성될 수 있다.
그리고, 구동 트랜지스터(Tdr)의 소스 전극으로 제어 전류(I)가 전달될 수 있다
먼저, 도8a에 도시한 바와 같이, 제 1 제어신호(S1)에 의해 제 1 트랜지스터(T1)가 턴-온되는 동시에 제 2 제어신호(S2)에 의해 제 2 트랜지스터(T2)가 턴-오프될 수 있다.
그 결과 구동 트랜지스터(Tdr)는 표시패널의 다수의 박막트랜지스터(T)와 동일하게 구동 트랜지스터(Tdr)의 게이트 전극으로 제 1 노드(N1)에서의 전압이 인가되고, 구동 트랜지스터(Tdr)의 소스 전극으로 데이터 전압(Vdata)이 인가될 수 있다.
이때, 제 1 노드(N1)에서의 전압은 게이트 전압(Vg)에서 제 1 트랜지스터(T1)에서의 문턱전압만큼 감소된 전압일 수 있다.
그리고 나서, 도8b에 도시한 바와 같이, 특정 시간 동안에 제 1 제어신호(S1)에 의해 제 1 트랜지스터(T1)가 턴-오프되는 동시에 제 2 제어신호(S2)에 의해 제 2 트랜지스터(T2)가 턴-온될 수 있다.
여기서, 제 2 트랜지스터(T2)만 턴-온되는 동안에 구동 트랜지스터(Tdr)의 의 드레인 전극에서의 센싱 전압(Vsense)을 검출하여 수학식2에 의해 구동 트랜지스터(Tdr)의 문턱전압(Vth)을 검출할 수 있다.
[수학식2]
Figure 112012026634277-pat00002
이때, Vth는 구동 트랜지스터(Tdr)의 문턱전압이고, Vscan은 구동 트랜지스터(Tdr)의 소스 전극으로 전달되는 전압이고, Vsense은 구동 트랜지스터(Tdr)의 드레인 전극에서의 센싱 전압이다.
그런데, 구동 트랜지스터(Tdr)의 문턱전압은 BTS 상태에서 문턱전압이 (+) 쉬프트인 경우와 문턱전압이 (-) 쉬프트인 경우가 발생할 수 있다
따라서, 문턱전압의 (+)(-)변동을 모두 검출하기 위해서는 드라이버 IC(120)로부터 전달되는 제어 전류(I)의 크기가 구동 트랜지스터(Tdr)의 문턱전류의 크기보다 큰 것이 바람직하다.
도9는 본 발명에 따른 영상표시장치에서 문턱전압을 보상하는 과정을 설명하기 위해 참조되는 도면이다.
도9에 도시한 바와 같이, 동일한 게이트 전압(Vg)이 인가되더라도 구동 트랜지스터에서 검출되는 센싱 전압이 상이하여 구동 트랜지스터의 문턱전압이 달라짐을 알 수 있다.
따라서, 본 발명에서는 표시패널(110)의 외곽에 문턱전압 검출회로를 배치하여 표시패널(110)의 다수의 박막트랜지스터와 동일한 스트레스 환경을 조성하고, 해당 스트레스 환경에서의 문턱전압을 검출하여 문턱전압의 변동을 보상할 수 있는 보상 전압을 전달하여 영상표시장치의 영상품질의 일관성을 유지할 수 있다.
예를 들어, 초기 문턱전압에 대한 초기 센싱 전압이 약 5.92라고 할 때 도시한 바와 같이 센싱 전압이 초기 센싱 전압(5.92)을 기준으로 -4 내지 +4만큼의 변동되었음을 알 수 있다.
따라서, 특정 시간에 새로 검출된 문턱전압을 드라이버 IC(120)의 전압 보상부로 전달하고, 초기 문턱전압과의 차이를 보상하기 위한 보상 전압을 생성하여 새로운 제어 신호를 생성할 수 있도록 각 구동 드라이버로 생성된 보상 전압을 전달할 수 있다.
즉, 본 발명에 따른 산화물 박막트랜지스터를 포함하는 영상표시장치는 다양한 스트레스 환경에 놓이더라도 문턱전압 검출회로에서 검출된 문턱전압을 이용하여 보상 전압을 생성하여 구동 드라이버에 전달함에 따라 문턱전압의 변동을 보상할 수 있다.
그 결과, 영상표시장치의 영상품질의 일관성을 유지할 수 있다.
이상과 같은 본 발명의 실시예는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지를 벗어나지 않는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위 및 이와 균등한 범위 내에서의 본 발명의 변형을 포함한다.
100: 영상표시장치 110: 표시패널
120: 드라이버 IC 130: 게이트 드라이버
T: 박막트랜지스터 Cst: 스토리지 커패시터

Claims (10)

  1. 다수의 부화소영역이 정의되는 표시패널과;
    상기 표시패널로 다수의 데이터 전압을 공급하는 드라이버 IC와;
    상기 표시패널의 외곽인 비표시영역에 형성되는 문턱전압 검출회로를 포함하며,
    상기 다수의 부화소영역에는 산화물 박막트랜지스터가 형성되고,
    상기 문턱전압 검출회로는 다수의 제어신호를 이용하여 상기 문턱전압 검출회로의 구동 트랜지스터의 문턱전압을 검출하여 상기 드라이버 IC로 전달하며, 상기 구동 트랜지스터는 상기 산화물 박막트랜지스터와 동일한 특성을 가지고,
    상기 문턱전압 검출회로는 제 1 및 제 2 트랜지스터, 상기 구동 트랜지스터를 포함하며,
    상기 제 1 트랜지스터의 게이트 전극 및 소스 전극은 각각 제 1 제어 배선 및 제 1 보조 배선에 연결되고, 상기 제 1 트랜지스터의 드레인 전극은 상기 구동 트랜지스터의 소스 전극인 노드에 연결되고,
    상기 제 2 트랜지스터의 게이트 전극 및 소스 전극은 각각 제 2 제어 배선 및 제 2 보조 배선에 연결되고, 상기 제 2 트랜지스터의 드레인 전극은 상기 노드에 연결되며,
    상기 구동 트랜지스터의 게이트 전극은 상기 제 1 보조 배선에 연결되어 상기 구동 트랜지스터는 상기 제 1 트랜지스터와 다이오드 형태로 구성되는 것을 특징으로 하는 산화물 박막트랜지스터를 포함하는 영상표시장치.
  2. 삭제
  3. 다수의 부화소영역이 정의되는 표시패널과;
    상기 표시패널로 다수의 데이터 전압을 공급하는 드라이버 IC와;
    상기 표시패널의 외곽인 비표시영역에 형성되는 문턱전압 검출회로를 포함하며,
    상기 다수의 부화소영역에는 산화물 박막트랜지스터가 형성되고,
    상기 문턱전압 검출회로는 다수의 제어신호를 이용하여 상기 문턱전압 검출회로의 구동 트랜지스터의 문턱전압을 검출하여 상기 드라이버 IC로 전달하며, 상기 구동 트랜지스터는 상기 산화물 박막트랜지스터와 동일한 특성을 가지고,
    상기 문턱전압 검출회로는 제 1 및 제 2 트랜지스터, 상기 구동 트랜지스터를 포함하며,
    상기 제 1 트랜지스터의 게이트 전극 및 소스 전극은 각각 제 1 제어 배선 및 제 1 보조 배선에 연결되고, 상기 제 1 트랜지스터의 드레인 전극은 상기 구동 트랜지스터의 게이트 전극인 제 1 노드에 연결되고,
    상기 제 2 트랜지스터의 게이트 전극 및 소스 전극은 각각 제 2 제어 배선 및 상기 제 1 노드에 연결되고, 상기 제 2 트랜지스터의 드레인 전극은 상기 구동 트랜지스터의 소스 전극인 제 2 노드에 연결되며,
    상기 구동 트랜지스터는 상기 제 2 트랜지스터와 다이오드 형태로 구성되며 상기 구동 트랜지스터의 소스 전극으로 상기 문턱전압을 검출하기 위한 제어 전류가 전달되는 것을 특징으로 하는 산화물 박막트랜지스터를 포함하는 영상표시장치.
  4. 제1항 또는 제3항에 있어서,
    상기 드라이버 IC는 구동 트랜지스터의 문턱전압의 변화를 보상하기 위한 보상 전압을 생성하는 전압 보상부를 더 포함하는 것을 특징으로 하는 산화물 박막트랜지스터를 포함하는 영상표시장치.
  5. 제1항에 있어서,
    상기 구동 트랜지스터의 문턱전압은 상기 구동 트랜지스터의 소스 전극 단자에서 센싱한 센싱 전압을 이용하여 검출하는 것을 특징으로 하는 산화물 박막트랜지스터를 포함하는 영상표시장치.
  6. 문턱전압 검출회로로 다수의 제어신호를 전달하는 단계와;
    상기 다수의 제어신호를 이용하여 상기 문턱전압 검출회로의 구동 트랜지스터의 문턱전압을 검출하여 드라이버 IC로 전달하는 단계와;
    상기 문턱전압을 이용하여 상기 문턱전압의 변화를 보상하기 위한 보상 전압을 생성하는 단계를 포함하며,
    상기 구동 트랜지스터는 표시패널의 부화소영역의 산화물 박막트랜지스터와 동일한 특성을 가지고,
    상기 문턱전압 검출회로는 제 1 및 제 2 트랜지스터, 상기 구동 트랜지스터를 포함하며,
    상기 제 1 트랜지스터의 게이트 전극 및 소스 전극은 각각 제 1 제어 배선 및 제 1 보조 배선에 연결되고, 상기 제 1 트랜지스터의 드레인 전극은 상기 구동 트랜지스터의 소스 전극인 노드에 연결되고,
    상기 제 2 트랜지스터의 게이트 전극 및 소스 전극은 각각 제 2 제어 배선 및 제 2 보조 배선에 연결되고, 상기 제 2 트랜지스터의 드레인 전극은 상기 노드에 연결되며,
    상기 구동 트랜지스터의 게이트 전극은 상기 제 1 보조 배선에 연결되어 상기 구동 트랜지스터는 상기 제 1 트랜지스터와 다이오드 형태로 구성되는 것을 특징으로 하는 산화물 박막트랜지스터를 포함하는 영상표시장치의 구동방법.
  7. 제6항에 있어서,
    상기 구동 트랜지스터의 문턱전압은 상기 구동 트랜지스터의 소스 전극 단자에서 센싱한 센싱 전압을 이용하여 검출하는 것을 특징으로 하는 산화물 박막트랜지스터를 포함하는 영상표시장치의 구동방법.
  8. 제3항에 있어서,
    상기 구동 트랜지스터의 문턱전압은 상기 구동 트랜지스터의 드레인 전극 단자에서 센싱한 센싱 전압을 이용하여 검출하는 것을 특징으로 하는 산화물 박막트랜지스터를 포함하는 영상표시장치.
  9. 문턱전압 검출회로로 다수의 제어신호를 전달하는 단계와;
    상기 다수의 제어신호를 이용하여 상기 문턱전압 검출회로의 구동 트랜지스터의 문턱전압을 검출하여 드라이버 IC로 전달하는 단계와;
    상기 문턱전압을 이용하여 상기 문턱전압의 변화를 보상하기 위한 보상 전압을 생성하는 단계를 포함하며,
    상기 구동 트랜지스터는 표시패널의 부화소영역의 산화물 박막트랜지스터와 동일한 특성을 가지고,
    상기 문턱전압 검출회로는 제 1 및 제 2 트랜지스터, 상기 구동 트랜지스터를 포함하며,
    상기 제 1 트랜지스터의 게이트 전극 및 소스 전극은 각각 제 1 제어 배선 및 제 1 보조 배선에 연결되고, 상기 제 1 트랜지스터의 드레인 전극은 상기 구동 트랜지스터의 게이트 전극인 제 1 노드에 연결되고,
    상기 제 2 트랜지스터의 게이트 전극 및 소스 전극은 각각 제 2 제어 배선 및 상기 제 1 노드에 연결되고, 상기 제 2 트랜지스터의 드레인 전극은 상기 구동 트랜지스터의 소스 전극인 제 2 노드에 연결되며,
    상기 구동 트랜지스터는 상기 제 2 트랜지스터와 다이오드 형태로 구성되며 상기 구동 트랜지스터의 소스 전극으로 상기 문턱전압을 검출하기 위한 제어 전류가 전달되는 것을 특징으로 하는 산화물 박막트랜지스터를 포함하는 영상표시장치의 구동방법.
  10. 제9항에 있어서,
    상기 구동 트랜지스터의 문턱전압은 상기 구동 트랜지스터의 드레인 전극 단자에서 센싱한 센싱 전압을 이용하여 검출하는 것을 특징으로 하는 산화물 박막트랜지스터를 포함하는 영상표시장치의 구동방법.
KR1020120034371A 2012-04-03 2012-04-03 산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법 KR101918587B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120034371A KR101918587B1 (ko) 2012-04-03 2012-04-03 산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120034371A KR101918587B1 (ko) 2012-04-03 2012-04-03 산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20130112175A KR20130112175A (ko) 2013-10-14
KR101918587B1 true KR101918587B1 (ko) 2018-11-15

Family

ID=49633221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120034371A KR101918587B1 (ko) 2012-04-03 2012-04-03 산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR101918587B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200053716A (ko) * 2018-11-08 2020-05-19 삼성디스플레이 주식회사 표시 장치
KR102586974B1 (ko) * 2018-12-11 2023-10-06 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20130112175A (ko) 2013-10-14

Similar Documents

Publication Publication Date Title
US10964274B2 (en) Method of sensing characteristic value of circuit element and display device using it
US10338727B2 (en) Display device and method for driving same
EP3163561B1 (en) Pixel circuit and drive method therefor, organic light-emitting display panel and display device
US9972248B2 (en) Pixel structure and driving method thereof, and display apparatus
US9087483B2 (en) Organic light emitting display device
KR102138369B1 (ko) 디스플레이 구동 회로, 디스플레이 장치 및 이를 포함하는 휴대용 단말기
US9070646B2 (en) Organic light emitting display device
KR101396004B1 (ko) 유기발광다이오드 표시장치
KR102111747B1 (ko) 유기전계발광 표시장치
US9041634B2 (en) Pixel structure of organic light emitting diode and driving method thereof
EP3048604B1 (en) Pixel driving circuit, pixel driving method and display device
US20160246409A1 (en) Pixel circuit, its driving methods, organic light-emitting diode display panel, and display device
US10955963B2 (en) Touch driving device and display device
KR102552745B1 (ko) 터치구동장치 및 디스플레이장치
CN103927984A (zh) 一种oled显示器的像素驱动电路及其驱动方法
KR20150143283A (ko) 표시 회로 및 표시 장치
KR20140077359A (ko) 표시장치와 그 게이트 구동회로의 제어 방법
US20140333563A1 (en) Display device and display system
CN106935195B (zh) 显示装置和时序控制器
KR101918587B1 (ko) 산화물 박막트랜지스터를 포함하는 영상표시장치 및 그 구동방법
KR20170080967A (ko) 인-셀 터치 타입의 유기발광표시장치 및 디스플레이드라이버
US9412324B2 (en) Drive device and display device
KR102017673B1 (ko) 유기발광 표시장치 및 그 보상장치
KR20130056497A (ko) 유기발광다이오드 표시장치
KR20130034154A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant