KR20200003332A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200003332A
KR20200003332A KR1020180075920A KR20180075920A KR20200003332A KR 20200003332 A KR20200003332 A KR 20200003332A KR 1020180075920 A KR1020180075920 A KR 1020180075920A KR 20180075920 A KR20180075920 A KR 20180075920A KR 20200003332 A KR20200003332 A KR 20200003332A
Authority
KR
South Korea
Prior art keywords
layer
disposed
insulating
power
gate
Prior art date
Application number
KR1020180075920A
Other languages
English (en)
Other versions
KR102568920B1 (ko
Inventor
조영진
문중수
이철곤
김양완
진창규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180075920A priority Critical patent/KR102568920B1/ko
Priority to US16/380,915 priority patent/US11004927B2/en
Priority to CN201910572307.1A priority patent/CN110660812A/zh
Publication of KR20200003332A publication Critical patent/KR20200003332A/ko
Priority to US17/307,188 priority patent/US11744128B2/en
Application granted granted Critical
Publication of KR102568920B1 publication Critical patent/KR102568920B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H01L51/5246—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3258—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 기판, 상기 기판 상에 영상이 표시되는 표시 영역에 인접하는 비표시 영역인 주변 영역 내에 배치되는 제1 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 상에 배치되고, 상기 제1 층-제1 전원 배선과 전기적으로 연결되는 제2 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 및 상기 제2 층-제1 전원 배선 사이에 배치되는 제1 절연층, 및 상기 제2 층-제1 전원 배선 상에 배치되어, 상기 제2 층-제1 전원 배선과 접촉하고, 상기 주변 영역 내에 배치되며, 상기 표시 영역을 둘러싸는 제1 절연 댐을 포함한다.

Description

표시 장치{DISPLAY APPRATUS}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 비표시 영역에 절연 댐이 형성되는 표시 장치에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
일반적으로 표시 장치는 영상이 표시되는 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역인 주변 영역을 포함한다. 상기 표시 장치는 공정 상의 필요성 등에 의해, 상기 주변 영역에 절연 댐이 형성되는 구조를 가질 수 있다. 또한, 상기 표시 장치는 상기 주변 영역에 상기 표시 장치의 구동에 필요한 신호 및 전압을 상기 표시 영역에 제공하기 위해, 복수의 배선들이 배치될 수 있다. 상기 배선들은 외광 등에 의해 반사되어 상기 표시 장치의 시인성을 저해하는 경우가 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 견고한 구조를 갖는 절연 댐을 포함하면서도, 동시에 주변 영역의 배선들에 의해 시인성이 저하되지 않는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 영상이 표시되는 표시 영역에 인접하는 비표시 영역인 주변 영역 내에 배치되는 제1 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 상에 배치되고, 상기 제1 층-제1 전원 배선과 전기적으로 연결되는 제2 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 및 상기 제2 층-제1 전원 배선 사이에 배치되는 제1 절연층, 및 상기 제2 층-제1 전원 배선 상에 배치되어, 상기 제2 층-제1 전원 배선과 접촉하고, 상기 주변 영역 내에 배치되며, 상기 표시 영역을 둘러싸는 제1 절연 댐을 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선은 상기 제1 절연층이 개구된 부분인 컨택 영역에서 서로 접촉하고, 평면에서 볼 때, 상기 컨택 영역은 상기 제1 절연 댐과 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 기판과 상기 제1 층-제1 전원 배선 사이에 배치되는 제1 게이트 패턴, 상기 제1 게이트 패턴과 상기 제1 층-제1 전원 배선 사이에 배치되는 제1 게이트 절연층, 및 상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선 사이에 배치되는 제2 절연층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연층은 무기 절연 물질을 포함하고, 상기 제2 절연층은 유기 절연 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 게이트 패턴은 상기 주변 영역에 배치되는 제1 게이트 팬아웃 라인 및 상기 제1 게이트 팬아웃 라인과 상기 표시 영역 사이에 배치되고, 상기 제1 게이트 팬아웃 라인과 연결되는 제1 게이트 연결 라인을 포함할 수 있다. 상기 제1 게이트 연결 라인 상에서 상기 제1 및 제2 절연층이 개구되어, 상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선이 서로 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 게이트 패턴과 상기 제1 층-제1 전원 배선 사이에 배치되는 제2 게이트 패턴, 및 상기 제1 게이트 패턴과 상기 제2 게이트 패턴 사이에 배치되는 제2 게이트 절연층을 더 포함할 수 있다. 상기 제2 게이트 패턴은 상기 주변 영역에 배치되는 제2 게이트 팬아웃 라인 및 상기 제2 게이트 팬아웃 라인과 상기 표시 영역 사이에 배치되고, 상기 제2 게이트 팬아웃 라인과 연결되는 제2 게이트 연결 라인을 포함할 수 있다. 평면에서 볼 때, 상기 제1 게이트 팬아웃 라인과 상기 제2 게이트 팬아웃 라인 사이의 간격이 상기 제1 게이트 연결 라인과 상기 제2 게이트 연결 라인 사이의 간격 보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 게이트 팬아웃 라인과 상기 제2 게이트 팬아웃 라인 상에서 상기 제2층-제1 전원 배선과 상기 제1층-제1 전원 배선 사이에는 상기 제2 절연층이 배치되어, 상기 제2층-제1 전원 배선의 상면은 평평할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 절연층 상에 상기 주변 영역 내에 배치되고, 상기 제1 절연 댐과 이격되고, 상기 제1 절연 댐을 둘러싸고, 상기 제1 절연 댐 보다 높은 높이를 갖는 제2 절연 댐을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 절연층 상에 상기 주변 영역 내에 배치되고, 상기 제2 절연 댐과 이격되고, 상기 제2 절연 댐을 둘러싸고, 상기 제2 절연 댐 보다 높은 높이를 갖는 제3 절연 댐을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 표시 영역 내에 배치되고, 상기 제1층-제1 전원 배선과 전기적으로 연결되는 제1층-제1 전원 공급 배선, 상기 표시 영역 내에 배치되고, 상기 제1층-제1 전원 배선과 전기적으로 연결되는 제2층-제1 전원 공급 배선, 상기 제1층-제1 전원 공급 배선과 상기 제2층-제1 전원 공급 배선 사이에 배치되는 제2 절연층, 상기 제2층-제1 전원 공급 배선 및 상기 제2 절연층 상에 배치되는 제3 절연층 및 상기 제3 절연층 상에 배치되는 화소 정의막을 더 포함할 수 있다. 상기 제1 절연 댐은 상기 화소 정의막과 동일한 층으로부터 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연 댐은 상기 제2 절연층 또는 상기 제3 절연층과 동일한 층으로부터 형성되는 제1 부분, 및 상기 제1 부분 상에 배치되고 상기 화소 정의막과 동일한 층으로부터 형성되는 제2 부분을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 절연 댐은 상기 제2 절연층과 동일한 층으로부터 형성되는 제1 부분, 상기 제1 부분 상에 배치되고 상기 제3 절연층과 동일한 층으로부터 형성되는 제2 부분, 및 상기 제2 부분 상에 배치되고 상기 화소 정의막과 동일한 층으로부터 형성되는 제3 부분을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 평면에서 볼 때, 상기 제2층-제1 전원 배선은 상기 제1 절연 댐을 따라 돌출되는 확장 부분을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 기판과 상기 제1 절연층 사이에 상기 주변 영역 내에 배치되는 제1 층-제2 전원 배선, 및 상기 제1 층-제2 전원 배선 및 상기 제1 절연층 상에 배치되고, 상기 제1 층-제2 전원 배선과 전기적으로 연결되는 제2 층-제2 전원 배선을 더 포함할 수 있다. 평면에서 볼 때, 상기 제2층-제1 전원 배선의 상기 확장 부분과 상기 제2층-제2 전원 배선 사이의 거리는 상기 확장 부분이 형성되지 않는 상기 제2층-제1 전원 배선의 부분과 상기 제2층-제2 전원 배선 사이의 거리 보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 기판 상에 배치되어 상기 제2 층-제1 전원 배선 및 상기 제1 절연 댐을 커버하는 제1 무기층, 상기 제1 무기층 상에 형성되고, 상기 제1 절연 댐의 상면을 커버하지 않는 유기층, 및 상기 유기층 및 상기 제1 무기층 상에 배치되는 제2 무기층을 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 영상이 표시되는 표시 영역에 인접하는 비표시 영역인 주변 영역 내에 배치되는 제1 게이트 패턴, 상기 제1 게이트 패턴 상에 배치되는 제1 게이트 절연층, 상기 제1 게이트 절연층 상에 상기 주변 영역 내에 배치되는 제1 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 상에 배치되고, 상기 제1 층-제1 전원 배선과 전기적으로 연결되는 제2 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 및 상기 제2 층-제1 전원 배선 사이에 배치되는 제1 절연층, 상기 제1 절연층과 상기 제2 층-제1 전원 배선 사이에 배치되고 유기 절연물질을 포함하는 제2 절연층, 및 상기 주변 영역 내에 배치되며, 상기 표시 영역을 둘러싸는 제1 절연 댐을 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선은 상기 제1 절연층이 개구된 부분인 컨택 영역에서 서로 접촉하고, 평면에서 볼 때, 상기 컨택 영역은 상기 제1 절연 댐과 중첩할 수 있다. 상기 제1 절연 댐은 상기 제2 층-제1 전원 배선과 접할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선 사이에 배치되고 유기 절연 물질을 포함하는 제2 절연층, 및 상기 제2 절연층과 상기 기판 사이에 배치되고, 상기 주변 영역에서 상기 표시 영역 방향으로 팬아웃(fan-out)되는 복수의 게이트 팬아웃 라인을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1층-제1 전원 배선, 상기 제2층-제1 전원 배선 및 상기 제1 절연 댐은 순차적으로 서로 접촉하며 적층될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 제1 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 상에 배치되고 무기 절연 물질을 포함하는 제1 절연층, 상기 제1 절연층 상에 배치되고, 상기 제1 절연층이 개구된 부분인 컨택 영역에서 상기 제1 층-제1 전원 배선과 접하는 제2 층-제1 전원 배선, 및 상기 제2 층-제1 전원 배선 상에 배치되어, 상기 제2 층-제1 전원 배선과 접촉하고, 평면에서 볼 때, 상기 컨택 영역과 중첩하는 제1 절연 댐을 포함한다.
일반적으로 표시 장치는 영상이 표시되는 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역인 주변 영역을 포함한다. 상기 표시 장치는 공정 상의 필요성 등에 의해, 상기 주변 영역에 절연 댐이 형성되는 구조를 가질 수 있는데, 상기 절연 댐의 층상 구조에 기인하여, 상기 절연 댐이 분리되는 문제가 발생할 수 있음을 확인하였다.
또한, 상기 주변 영역에서 소스 드레인 메탈로 형성되는 전원 배선의 표면이 평탄하지 않아 외광이 반사되어 상기 표시 장치의 시인성이 저해되는 문제를 확인하였다.
본 발명의 실시예들에 따르면, 표시 장치는 기판, 상기 기판 상에 영상이 표시되는 표시 영역에 인접하는 비표시 영역인 주변 영역 내에 배치되는 제1 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 상에 배치되고, 상기 제1 층-제1 전원 배선과 전기적으로 연결되는 제2 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 및 상기 제2 층-제1 전원 배선 사이에 배치되는 제1 절연층, 및 상기 제2 층-제1 전원 배선 상에 배치되어, 상기 제2 층-제1 전원 배선과 접촉하고, 상기 주변 영역 내에 배치되며, 상기 표시 영역을 둘러싸는 제1 절연 댐을 포함한다.
이에 따라, 제1 전원 배선이 이중 배선 구조를 갖고, 평면에서 볼 때, 상기 제1 절연 댐과 중첩되는 부분에서, 상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선은 상기 제1 절연층이 개구된 부분인 컨택 영역에서 서로 접촉하므로, 배선 저항을 최소화 하면서도 제1 절연 댐의 접착 불량과 관련된 문제도 해결할 수 있다.
또한, 상기 표시 장치는 상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선 사이에 유기 절연 물질을 포함하는 제2 절연층을 포함하여, 팬아웃 영역에서의 외광 반사 문제를 최소화 할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치의 화소의 일 실시예를 나타내는 등가회로도이다.
도 3은 도 2의 화소에 대응하는 부분에서의 상기 표시 장치의 단면도이다.
도 4는 도 1의 A 부분의 확대도이다.
도 5는 도 4의 표시 장치의 팬아웃(fan-out)영역에서의 제1 게이트 배선 및 제2 게이트 배선을 나타낸 도면이다.
도 6은 도 4 및 5의 I-I'선을 절단한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대 평면도이다.
도 8은 도 7의 표시 장치의 팬아웃(fan-out)영역에서의 제1 게이트 배선 및 제2 게이트 배선, 및 제1 및 제2 전원 배선의 제2 층 패턴을 나타낸 도면이다.
도 9은 도 7 및 8의 I-I'선을 절단한 단면도이다.
도 10은 도 7 및 8의 II-II'선을 절단한 단면도이다.
도 11은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 12a는 도 11의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 12b는 도 11의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 상기 표시 장치는 영상이 표시 되는 표시 영역(DA), 상기 표시 영역(DA)을 둘러싸는 비표시 영역인 주변 영역(NDA)을 포함할 수 있다.
상기 표시 장치는 상기 표시 영역(DA) 내에 배치되는 복수의 화소들(미도시)을 포함할 수 있다. 상기 표시 장치는 상기 주변 영역(NDA) 내에 배치되는 상기 화소들을 구동하는 구동부 및 상기 화소들에 전원을 공급하는 전원 공급부를 포함하고, 상기 화소들과 상기 구동부를 연결하는 배선부를 더 포함할 수 있다.
상기 각 화소는 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 상기 화소들은 컬러광을 출사하는 표시 소자를 포함할 수 있다. 예를 들면, 상기 표시 소자는 액정 표시 소자(liquid crystal display device, LCD device), 전기 영동 표시 소자(electrophoretic display device, EPD device), 전기 습윤 표시 소자(electrowetting display device, EWD device), 및 유기 발광 표시 소자(organic light emitting display device, OLED device) 중 어느 하나일 수 있다. 한편, 하기에서는 설명의 편의를 위하여 상기 표시 소자로 상기 유기 발광 표시 소자를 예로서 설명한다.
상기 각 화소는 적색, 녹색, 및 청색 중 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를들면, 상기 각 화소는 시안, 마젠타, 옐로우, 화이트 등의 색을 출사할 수도 있다. 상기 화소에 대해서는 도 2 및 3에 대한 설명에서 상세히 후술한다.
상기 전원 공급부는 적어도 하나의 전원 배선(ELVDD, ELVSS)을 포할 수 있다. 예를 들면, 상기 전원 공급부는 제1 전원 배선(PL1) 및 제2 전원 배선(PL2)을 포함할 수 있다. 상기 제1 전원 배선(PL1) 및 상기 제2 전원 배선(PL2)은 상기 화소들에 전원을 공급할 수 있다. 상기 제1 전원 배선(PL1)은 제1 전원(ELVDD)을 상기 화소들에 공급하고, 상기 제2 전원 배선(PL2)은 제2 전원(ELVSS)을 상기 화소들에 공급할 수 있다.
상기 제1 전원 배선(PL1)은 제1 방향(D1)으로 연장되는 제1 부분(PL1h), 및 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 제2 부분(PL1v)을 포함할 수 있다.
상기 제2 전원 배선(PL2)은 상기 제1 방향(D1)으로 연장되는 제1 부분(PL2h), 및 상기 제2 방향(D2)으로 연장되는 제2 부분(PL2v)을 포함할 수 있다.
상기 배선부는 상기 구동부의 신호를 상기 각 화소에 제공하며, 스캔 라인들, 데이터 라인들, 발광 제어 라인들, 전원 공급 라인, 및 초기화 전원 라인 등을 포함할 수 있다.
상기 주변 영역(NDA)에는 제1 절연 댐(DM1), 제2 절연 댐(DM2), 및 제3 절연 댐(DM3)이 배치될 수 있다. 상기 제1 절연 댐(DM1)은 상기 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 상기 제2 절연 댐(DM2)은 상기 제1 절연 댐(DM1)으로부터 이격되어, 상기 제1 절연 댐(DM1)을 둘러싸도록 배치될 수 있다. 상기 제3 절연 댐(DM3)은 상기 제2 절연 댐(DM1)으로부터 이격되어, 상기 제2 절연 댐(DM2)을 둘러싸도록 배치될 수 있다.
상기 제1 내지 제3 절연 댐들(DM1, DM2, DM3)은 표시 영역(DA)을 밀봉하기 위한 박막 봉지층(도 3의 190 참조)의 유기층의 유기물(도 3의 192 참조)이 기판(도 3의 100 참조)의 가장자리 방향으로 흐르는 것을 차단하여, 상기 유기물의 에지 테일(edge tail)) 형성되는 것을 방지할 수 있다. 여기서 상기 에지 테일이란, 유기막의 에지부가 무기막의 에지부보다 더 바깥 쪽으로 흘러나가 형성되는 것을 말한다. 일반적으로, 상기 박막 봉지층을 형성하기 위해, 유기막과 무기막을 형성할 때에는 기판 위에 해당 막과 대응하는 마스크를 놓고 패턴을 형성하게 되는데, 이때 마스크와 기판 사이의 틈새로 유기막이 스며들면서 상기 에지 테일이 잘 형성된다. 이렇게 되면 상기 에지 테일을 통해 상기 표시 영역(DA) 내의 구성에 산소나 수분이 침투할 수 있게 되어 표시 품질을 열화시키는 문제가 생긴다.
도 2는 도 1의 표시 장치의 화소의 일 실시예를 나타내는 등가회로도이다. 도 2에서는 설명의 편의성을 위하여 제m 데이터 라인(Dm) 및 i번째 스캔 라인(S1i)에 접속된 화소를 도시하기로 한다.
도 2를 참조하면, 본 발명의 실시예에 의한 일 화소는 유기 발광 소자(OLED), 제1 트랜지스터(T1) 내지 제7 트랜지스터(T7) 및 스토리지 커패시터(CST)를 구비할 수 있다.
상기 유기 발광 소자(OLED)의 애노드는 상기 제6 트랜지스터(T6)를 경유하여 상기 제1 트랜지스터(T1)에 접속되고, 캐소드는 제2 전원(ELVSS)에 접속될 수 있다. 이와 같은 유기 발광 소자(OLED)는 상기 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
상기 유기 발광 소자(OLED)로 전류가 흐를 수 있도록 제1 전원(ELVDD)은 제2 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
상기 제7 트랜지스터(T7)는 초기화 전원(Vint)과 상기 유기 발광 소자(OLED)의 애노드 사이에 접속될 수 있다. 그리고, 상기 제7 트랜지스터(T7)의 게이트 전극은 i+1 번째 스캔 라인(S1i+1) 또는 i-1 번째 스캔 라인(S1i-1)에 접속될 수 있다. 이와 같은 상기 제7 트랜지스터(T7)는 i번째 스캔 라인(S1i)으로 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 상기 유기 발광 소자(OLED)의 애노드로 공급할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
상기 제6 트랜지스터(T6)는 상기 제1 트랜지스터(T1)와 상기 유기 발광 소자(OLED) 사이에 접속될 수 있다. 그리고, 상기 제6 트랜지스터(T6) 게이트 전극은 i번째 제1 발광 제어 라인(E1i)에 접속될 수 있다. 이와 같은 제6 트랜지스터(T6)는 i번째 제1 발광 제어 라인(E1i)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
상기 제5 트랜지스터(T5)는 상기 제1 전원(ELVDD)과 상기 제1 트랜지스터(T1) 사이에 접속될 수 있다. 그리고, 상기 제5 트랜지스터(T5)의 게이트 전극은 i번째 제1 발광 제어 라인(E1i)에 접속될 수 있다. 이와 같은 상기 제5 트랜지스터(T5)는 i번째 제1 발광 제어 라인(E1i)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
상기 제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 상기 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제2 전극은 상기 제6 트랜지스터(T6)를 경유하여 상기 유기 발광 소자(OLED)의 애노드에 접속될 수 있다. 그리고, 상기 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 상기 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 상기 제1 전원(ELVDD)으로부터 상기 유기 발광 소자(OLED)를 경유하여 상기 제2 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 제2 전극과 상기 제1 노드(N1) 사이에 접속될 수 있다. 그리고, 상기 제3 트랜지스터(T3)의 게이트 전극은 i번째 스캔 라인(S1i)에 접속될 수 있다. 이와 같은 상기 제3 트랜지스터(T3)는 i번째 스캔 라인(S1i)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)를 전기적으로 접속시킬 수 있다. 따라서, 상기 제3 트랜지스터(T3)가 턴-온 될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
상기 제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속될 수 있다. 그리고, 상기 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 스캔 라인(S1i-1)에 접속될 수 있다. 이와 같은 상기 제4 트랜지스터(T4)는 i-1번째 스캔 라인(S1i-1)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 노드(N1)로 초기화 전원(Vint)의 전압을 공급할 수 있다.
상기 제2 트랜지스터(T2)는 제m 데이터 라인(Dm)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속될 수 있다. 그리고, 상기 제2 트랜지스터(T2)의 게이트 전극은 i번째 스캔 라인(S1i)에 접속될 수 있다. 이와 같은 상기 제2 트랜지스터(T2)는 i번째 스캔 라인(S1i)으로 스캔 신호가 공급될 때 턴-온되어 제m 데이터 라인(Dm)과 상기 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킬 수 있다.
상기 스토리지 커패시터(CST)는 상기 제1 전원(ELVDD)과 상기 제1 노드(N1) 사이에 접속될 수 있다. 이와 같은 스토리지 커패시터(CST)는 데이터 신호 및 상기 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장할 수 있다.
도 3은 도 2의 화소에 대응하는 부분에서의 상기 표시 장치의 단면도이다.
도 3을 참조하면, 상기 표시 장치는 기판(100), 버퍼층(110), 액티브 패턴(ACT5), 제1 게이트 절연층(120), 제1 게이트 패턴, 제2 게이트 절연층(130), 제2 게이트 패턴, 층간 절연층(140), 제1 데이터 패턴, 제1 절연층(150), 제2 절연층(160), 제2 데이터 패턴, 제3 절연층(170), 화소 정의막(PDL), 발광 구조물(180), 및 박막 봉지층(190)을 포함할 수 있다.
상기 기판(100)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 상기 기판(100)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 상기 기판(100)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 상기 기판(100)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다.
상기 버퍼층(110)은 상기 기판(100) 상에 전체적으로 배치될 수 있다. 상기 버퍼층(110)은 상기 기판(100)으로부터 금속 원자들이나 불순물들이 상기 액티브 패턴(ACT5)으로 확산되는 현상을 방지할 수 있으며, 상기 액티브 패턴(ACT5)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 패턴(ACT5)을 수득하게 할 수 있다.
상기 액티브 패턴(ACT5)이 상기 버퍼층(110) 상에 배치될 수 있다. 상기 액티브 패턴(ACT5)은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 상기 액티브 패턴(ACT)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 상기 액티브 패턴(ACT5)은 불순물이 도핑(doping)된 드레인 영역(D)과 소스 영역(S) 및 상기 드레인 영역(D)과 상기 소스 영역(S) 사이의 채널 영역(C)을 포함할 수 있다.
상기 제1 게이트 절연층(120)은 상기 버퍼층(110) 상에 배치될 수 있다. 상기 제1 게이트 절연층(120)은 상기 버퍼층(110) 상에서 상기 액티브 패턴(ACT5)을 덮으며, 상기 액티브 패턴(ACT)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 상기 액티브 패턴(ACT)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 제1 게이트 절연층(120) 상에 상기 제1 게이트 패턴이 배치될 수 있다. 상기 제1 게이트 패턴은 게이트 전극(GE), 제1 스토리지 전극(CE1) 및 게이트 라인 등의 신호 배선을 포함할 수 있다. 상기 제1 게이트 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제2 게이트 절연층(130)이 상기 제1 게이트 패턴이 배치된 상기 제1 게이트 절연층(120) 상에 배치될 수 있다. 예를 들면, 상기 제2 게이트 절연층(130)은 상기 제1 게이트 절연층(120) 상에서 상기 제1 게이트 패턴을 덮으며, 상기 제1 게이트 패턴의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 이와는 달리, 상기 제2 게이트 절연층(130)은 상기 제1 게이트 절연층(120) 상에서 상기 제1 게이트 패턴을 충분히 덮을 수 있으며, 상기 제1 게이트 패턴의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수도 있다. 상기 제2 게이트 절연층(130)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 상기 제2 게이트 절연층(130)은 복수의 층으로 형성될 수 있다.
상기 제2 게이트 패턴이 상기 제2 게이트 절연층(130) 상에 배치될 수 있다. 상기 제2 게이트 패턴은 제2 스토리지 전극(CE2)을 포함할 수 있다. 상기 제2 스토리지 전극(CE2)은 상기 제1 스토리지 전극(CE1)과 중첩하여 스토리지 캐퍼시터(CST)를 형성할 수 있다. 상기 제2 게이트 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 층간 절연층(140)이 상기 제2 게이트 패턴이 배치된 상기 제2 게이트 절연층(130) 상에 배치될 수 있다. 예를 들면, 상기 층간 절연층(140)은 상기 제2 게이트 절연층(130) 상에서 상기 제2 게이트 패턴을 충분히 덮을 수 있으며, 상기 제2 게이트 패턴의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 상기 층간 절연층(140)은 상기 제2 게이트 절연층(130) 상에서 상기 제2 게이트 패턴을 덮으며, 상기 제2 게이트 패턴의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 상기 층간 절연층(140)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 상기 층간 절연층(140)은 복수의 층으로 형성될 수 있다.
상기 제1 데이터 패턴이 상기 층간 절연층(140) 상에 배치될 수 있다. 상기 제1 데이터 패턴은 제1 층-제1 전원 공급 배선(PPL1a) 및 데이터 라인 등의 신호 배선을 포함할 수 있다. 상기 제1 데이터 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 데이터 패턴은 티타늄(Ti)을 포함하는 제 1 층, 알루미늄(Al)을 포함하는 제 2층, 및 티타늄(Ti)을 포함하는 제 3 층을 포함하는 적층 구조체일 수 있다.
상기 제1 층-제1 전원 공급 배선(PPL1a)은 상기 제1 내지 제3 절연층(120, 130, 140)을 통해 형성되는 콘택홀을 통해 상기 액티브 패턴(ACT)의 상기 드레인 영역(D)과 전기적으로 연결될 수 있다.
상기 액티브 패턴(ACT5) 및 상기 게이트 전극(GE)은 박막 트랜지스터를 형성할 수 있다. 예를 들면, 상기 박막 트랜지스터는 제5 트랜지스터(도 2의 T5 참조)일 수 있다.
상기 제1 절연층(150)은 상기 제1 데이터 패턴이 배치된 상기 층간 절연층(140) 상에 배치될 수 있다. 상기 제1 절연층(150)은 실리콘 화합물, 금속, 금속 산화물 등의 무기 물질을 사용하여 형성될 수 있다.
상기 제2 절연층(160)은 상기 제1 절연층(150) 상에 배치될 수 있다. 상기 제2 절연층(160)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제2 절연층(160)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다.
상기 제2 절연층(160) 상에 제2 데이터 패턴이 배치될 수 있다. 상기 제2 데이터 패턴은 제2 층-제1 전원 공급 배선(PPL1b) 및 데이터 라인 등의 신호 배선을 포함할 수 있다. 상기 제2 데이터 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 제2 데이터 패턴은 티타늄(Ti)을 포함하는 제 1 층, 알루미늄(Al)을 포함하는 제 2층, 및 티타늄(Ti)을 포함하는 제 3 층을 포함하는 적층 구조체일 수 있다.
상기 제2 층-제1 전원 공급 배선(PPL1b)은 상기 제1 층-제1 전원 공급 배선(PPL1a)과 상기 제4 및 제5 절연층들(150, 160)을 통해 형성되는 콘택홀을 통해 전기적으로 연결되어, 상기 제1 층-제1 전원 공급 배선(PPL1a)과 상기 제2 층-제1 전원 공급 배선(PPL1b)이 제1 전원 공급 배선(PPL1)을 이루며, 상기 제1 전원 공급 배선(PPL1)은 제1 전원 배선(도1 또는 도 3의 PL1 참조)과 전기적으로 연결될 수 있다.
상기 제2 데이터 패턴이 배치된 상기 제2 절연층(160) 상에 상기 제3 절연층(170)이 배치될 수 있다. 상기 제3 절연층(170)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제3 절연층(170)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제3 절연층(170)은 실리콘 화합물, 금속, 금속 산화물 등의 무기 물질을 사용하여 형성될 수도 있다.
상기 발광 구조물(180)은 제1 전극(181), 발광층(182) 및 제2 전극(183)을 포함할 수 있다.
상기 제1 전극(181)은 상기 제3 절연층(170) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제1 전극(181)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 전극(181)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 전극(181)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 화소 정의막(PDL)은 상기 제1 전극(181)이 배치된 상기 제3 절연층(170) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(PDL)을 식각하여 상기 제1 전극(181)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(PDL)의 개구에 의해 상기 표시 장치의 발광 영역과 비발광 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(PDL)의 개구가 위치하는 부분이 상기 발광 영역에 해당될 수 있으며, 상기 비발광 영역은 상기 화소 정의막(PDL)의 개구에 인접하는 부분에 해당될 수 있다.
상기 발광층(182)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 전극(181)상에 배치될 수 있다. 또한, 상기 발광층(182)은 상기 화소 정의막(PDL)의 상기 개구의 측벽 상으로 연장될 수 있다. 예시적인 실시예들에 있어서, 상기 발광층(182)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 다른 실시예에서, 상기 유기 발광층을 제외하고, 상기 정공 주입층, 상기 정공 수송층, 상기 전자 수송층 및 상기 전자 주입층 등은 복수의 화소들에 대응되도록 공통적으로 형성될 수 있다. 상기 발광층(182)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광층(182)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 발광 구조물들은 복수의 화소들에 대응되도록 공통적으로 형성되고, 상기 컬러 필터층에 의해 각각의 화소들이 구분될 수 있다.
상기 제2 전극(183)은 상기 화소 정의막(PDL) 및 상기 발광층(182) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제2 전극(183)은 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(183)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(183)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 박막 봉지층(190)이 상기 제2 전극(183) 상에 배치될 수 있다. 상기 박막 봉지층(190)은 외부의 습기 및 산소의 침투를 방지할 수 있다. 상기 박막 봉지층(190)은 제1 무기층(191), 유기층(192) 및 제2 무기층(193)을 포함할 수 있다. 상기 제1 무기층(191), 상기 유기층(192) 및 상기 제2 무기층(193)은 상기 제2 전극(183) 상에 순차적으로 적층될 수 있다.
여기서 상기 박막 봉지층(190)은 서로 교번적으로 적층되는 적어도 하나의 유기층과 적어도 하나의 무기층을 구비할 수 있다. 적어도 하나의 유기층과 적어도 하나의 무기층은 서로 교번적으로 적층될 수 있다. 본 실시예에서는 상기 박막 봉지층(190)은 제1 및 제2 무기층과 이들 사이의 한개의 유기층을 포함하는 것을 설명되었으나, 이에 제한되지 않는다.
도 4는 도 1의 A 부분의 확대도이다. 도 5는 도 4의 표시 장치의 팬아웃(fan-out)영역에서의 제1 게이트 배선 및 제2 게이트 배선을 나타낸 도면이다. 도 6은 도 4 및 5의 I-I'선을 절단한 단면도이다.
도 1 및 3 내지 6을 참조하면, 상기 표시 장치는 상기 기판(100), 상기 버퍼층(110), 상기 제1 게이트 절연층(120), 상기 제1 게이트 패턴, 상기 제2 게이트 절연층(130), 상기 제2 게이트 패턴, 상기 층간 철연층(140), 상기 제1 데이터 패턴, 상기 제1 절연층(150), 상기 제2 절연층(160), 상기 제2 데이터 패턴, 상기 제1 절연 댐(DM1), 상기 제2 절연 댐(DM2), 상기 제3 절연 댐(DM3), 상기 제1 무기층(191), 상기 유기층(192), 및 상기 제2 무기층(193)을 포함할 수 있다.
상기 기판(100) 상에 상기 버퍼층(110)이 배치될 수 있다. 상기 버퍼층(110) 상에 상기 제1 게이트 절연층(120)이 배치될 수 있다. 상기 제1 게이트 절연층(120) 상에 상기 제1 게이트 패턴이 배치될 수 있다.
상기 제1 게이트 패턴은 복수의 제1 게이트 연결 라인(G1CL), 복수의 제1 게이트 팬아웃 라인(G1FL)을 더 포함할 수 있다.
상기 제1 게이트 패턴이 배치된 상기 제1 게이트 절연층(120) 상에 상기 제2 게이트 절연층(130)이 배치될 수 있다. 상기 제2 게이트 절연층(130) 상에 상기 제2 게이트 패턴이 배치될 수 있다.
상기 제2 게이트 패턴은 복수의 제2 게이트 연결 라인(G2CL), 복수의 제2 게이트 팬아웃 라인(G2FL)을 더 포함할 수 있다.
상기 제2 게이트 패턴이 배치된 상기 제2 게이트 절연층(130) 상에 상기 층간 철연층(140)이 배치될 수 있다. 상기 층간 절연층(140) 상에 상기 제1 데이터 패턴이 배치될 수 있다.
상기 제1 데이터 패턴은 제1 층-제1 전원 배선(PL1a)을 더 포함할 수 있다.
상기 제1 데이터 패턴이 배치된 상기 층간 절연층(140) 상에 상기 제1 절연층(150)이 배치될 수 있다. 상기 제1 절연층(150) 상에 상기 제2 절연층(160)이 배치될 수 있다. 상기 제2 절연층(160)이 배치된 상기 제1 절연층(150) 상에 제3 절연층(도 3의 170 참조)이 배치될 수 있다. 상기 제2 및 제3 절연층(160, 170)이 배치된 상기 제1 절연층(150) 상에 상기 제2 데이터 패턴이 배치될 수 있다.
상기 제2 데이터 패턴은 제2층-제1 전원 배선(PL1b)을 더 포함할 수 있다. 상기 제1 전원 배선(PL1)은 상기 제1 층-제1 전원 배선(PL1a) 및 상기 제2층-제1 전원 배선(PL1b)을 포함할 수 있다.
여기서, 상기 제1 게이트 팬아웃 라인(G1FL)은 상기 주변 영역(NDA) 내의 팬아웃 영역(FA) 내에 배치될 수 있다. 상기 팬아웃 영역(FA)에서 복수의 상기 제1 게이트 팬아웃 라인들(G1FL)은 상기 주변 영역(NDA)에서 상기 표시 영역(DA) 방향으로 팬아웃(fan-out)될 수 있다. 복수의 상기 제1 게이트 팬아웃 라인(G1FL)은 복수의 상기 제1 게이트 연결 라인(G1CL)과 각각 연결될 수 있다.
복수의 상기 제1 게이트 연결 라인(G1CL)은 각각 상기 제2 방향(D2)으로 연장되며, 서로 평행하게 배치되고, 상기 팬아웃 영역(FA)과 상기 표시 영역(DA) 사이에 배치되는 연결 영역(CA) 내에 배치될 수 있다.
상기 제2 게이트 연결 라인(G2CL)은 상기 팬아웃 영역(FA) 내에 배치될 수 있다. 상기 팬아웃 영역(FA)에서 복수의 상기 제2 게이트 팬아웃 라인들(G2FL)은 상기 주변 영역(NDA)에서 상기 표시 영역(DA) 방향으로 팬아웃(fan-out)될 수 있다. 복수의 상기 제2 게이트 팬아웃 라인(G2FL)은 복수의 상기 제2 게이트 연결 라인(G2CL)과 각각 연결될 수 있다.
복수의 상기 제2 게이트 연결 라인(G2CL)은 각각 상기 제2 방향(D2)으로 연장되며, 서로 평행하게 배치되고, 상기 연결 영역(CA) 내에 배치될 수 있다.
즉, 상기 팬아웃 영역(FA)에서 복수의 상기 제1 게이트 연결 라인(G1CL) 및 복수의 상기 제2 게이트 연결 라인(G2CL)은 팬아웃 되며, 상기 제1 게이트 연결 라인(G1CL) 및 상기 제2 게이트 연결 라인(G2CL)은 서로 번갈아 가며 배치될 수 있다. 따라서, 평면에서 볼 때, 상기 제1 게이트 팬아웃 라인(G1FL)과 상기 제2 게이트 팬아웃 라인(G2FL) 사이의 간격이 상기 제1 게이트 연결 라인(G1CL)과 상기 제2 게이트 연결 라인(G2CL) 사이의 간격 보다 작을 수 있다.
이때, 상기 팬아웃 영역(FA)에서는 상기 제1 및 제2 게이트 팬아웃 라인들(G1FL, G2FL)이 서로 좁은 간격으로 배치되거나 또는 일부 중첩될 수 있으며, 따라서, 상기 팬아웃 영역(FA)내의 상기 제1 층-제1 전원 배선(PL1a)의 상면이 평탄하지 않고 굴곡지게 형성될 수 있다.
상기 굴곡진 상면에 의해 외광이 반사되어 사용자에게 시인되는 경우, 표시 품질이 저하될 수 있으나, 상기 팬아웃 영역(FA) 내의 상기 제1 전원 배선(PL1)은 상기 제1 층-제1 전원 배선(PL1a)과 상기 제2 층-제1 전원 배선(PL1b)의 이중 배선 구조를 가지며, 상기 제1 층-제1 전원 배선(PL1a)과 상기 제2 층-제1 전원 배선(PL1b) 사이에 유기 절연 물질을 포함하고, 충분한 두께를 가지며, 평탄한 상면을 형성하는 제2 절연층(160)이 배치되므로, 상기 제2 층-제1 전원 배선(PL1b)의 상면은 평탄하며, 상기 굴곡진 상면에 의한 외광 반사 문제를 최소화 할 수 있다.
상기 제1 전원 배선(PL1)이 상기 이중 배선 구조를 갖고, 평면에서 볼 때, 상기 제1 절연 댐(DM1)과 중첩되는 부분에서, 상기 제1 층-제1 전원 배선(PL1a)과 상기 제2 층-제1 전원 배선(PL1b)은 상기 제1 절연층(150)이 개구된 부분인 컨택 영역(CNTA) 및 상기 연결 영역(CA)에서 서로 접촉하므로, 배선 저항을 최소화 하면서도, 외광 반사 문제를 최소화 할 수 있다. 또한, 후술하는 제1 절연 댐(DM1)의 접착(adhesion) 불량과 관련된 문제도 해결할 수 있다.
한편, 상기 연결 영역(CA)에서는 상기 팬아웃 영역(FA)에서 보다 상기 제1 게이트 패턴과 상기 제2 게이트 패턴의 배선들 사이 간격이 넓으므로, 상대적으로 굴곡에 의한 외광 반사 문제가 적을 수 있으며, 따라서 상기 연결 영역(CA)에서 상기 제1 층-제1 전원 배선(PL1a)과 상기 제2 층-제1 전원 배선(PL1b)이 서로 접촉하는 구조를 갖더라도 표시 품질에 영향을 미치지 않을 수 있다.
또한, 위에서는 상기 제1 전원 배선(PL1)의 이중 배선 구조와 이에 따른 기능들을 설명하였으나, 상기 제2 전원 배선(PL2)의 경우도 이와 유사하며 따라서 반복되는 설명은 생략한다.
상기 제1 절연 댐(DM1)은 상기 제2 층-제1 전원 배선(PL1b) 상에 배치되어, 상기 제2 층-제1 전원 배선(PL1b)과 접촉할 수 있다. 상기 제1 절연 댐(DM1)은 상기 화소 정의막(도 3의 PDL)과 동일한 층으로부터 형성될 수 있다.
여기서, 상기 제1 절연 댐(DM1)은 유기 물질을 포함하는 상기 화소 정의막(PDL)과 동일한 물질로 형성되므로, 상기 제1 절연 댐(DM1)이 무기 물질을 포함하는 제1 절연층(150) 상에 직접 형성되는 경우, 상기 제1 절연 댐(DM1)과 상기 제1 절연층(150)간의 접착력(adhesion)이 우수하지 못하여, 상기 제1 절연 댐(DM1)이 뜯겨 불량이 발생할 수 있다. 그러나, 본 실시에에 따르면, 상기 제1 절연 댐(DM1)이 상기 제2 층-제1 전원 배선(PL1b)과 접하도록 형성되어 접착력이 우수하여, 막 뜯김에 의한 불량 문제를 해결할 수 있다.
상기 제2 절연 댐(DM2)은 상기 제2 절연층(160) 또는 상기 제3 절연층(170)과 동일한 층으로부터 형성되는 제1 부분(DM2a), 및 상기 제1 부분(DM2a) 상에 배치되고 상기 화소 정의막(PDL)과 동일한 층으로부터 형성되는 제2 부분(DM2b)을 포함할 수 있다.
상기 제3 절연 댐(DM3)은 상기 제2 절연층(160)과 동일한 층으로부터 형성되는 제1 부분(DM3a), 상기 제1 부분(DM3a) 상에 배치되고 상기 제3 절연층(170)과 동일한 층으로부터 형성되는 제2 부분(DM3b), 및 상기 제2 부분(DM3b) 상에 배치되고 상기 화소 정의막(PDL)과 동일한 층으로부터 형성되는 제3 부분(DM3c)을 포함할 수 있다.
여기서 상기 제1 내지 제3 절연 댐(DM1, DM2, DM3)을 구성하는 층들은 이에 한정되지 않으며, 상기 제3 절연 댐(DM3)이 상기 제2 절연 댐(DM2) 보다 높은 높이를 갖고, 상기 제2 절연 댐(DM2)이 상기 제1 절연 댐(DM1) 보다 높은 높이를 갖도록 다양하게 구성될 수 있다.
상기 제1 내지 제3 절연 댐(DM1, DM2, DM3)은 각각 그 단면이 상면의 폭이 하면의 폭보다 좁은 정테이퍼 형상을 가질 수 있다.
상기 주변 영역(NDA)에는, 유기 절연물질을 포함하는 층이 존재하지 않는 이격된 영역(SA1)(SA2)(SA3)이 배치될 수 있다.
상기 제1 무기층(191)이 상기 제1 내지 제3 댐(DM1, DM2, DM3) 상에 배치될 수 있다. 상기 제1 무기층(191) 상에 상기 유기층(192) 및 상기 제2 무기층(193)이 배치될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대 평면도이다. 도 8은 도 7의 표시 장치의 팬아웃(fan-out)영역에서의 제1 게이트 배선 및 제2 게이트 배선, 및 제1 및 제2 전원 배선의 제2 층 패턴을 나타낸 도면이다. 도 9은 도 7 및 8의 I-I'선을 절단한 단면도이다. 도 10은 도 7 및 8의 II-II'선을 절단한 단면도이다.
도 7 내지 10을 참조하면, 상기 표시 장치는 제1 전원 배선(PL1)의 제2 층-제1 전원 배선(PL1b) 및 제2 전원 배선(PL2)의 제2 층-제2 전원 배선(PL2b)이 확장 부분을 포함하는 것을 제외하고 도 1 내지 6의 표시 장치와 실질적으로 동일할 수 있다. 따라서, 반복되는 설명은 생략한다.
상기 표시 장치는 상기 기판(100), 상기 버퍼층(110), 상기 제1 게이트 절연층(120), 상기 제1 게이트 패턴, 상기 제2 게이트 절연층(130), 상기 제2 게이트 패턴, 상기 층간 철연층(140), 상기 제1 데이터 패턴, 상기 제1 절연층(150), 상기 제2 절연층(160), 상기 제2 데이터 패턴, 상기 제1 절연 댐(DM1), 상기 제2 절연 댐(DM2), 상기 제3 절연 댐(DM3), 상기 제1 무기층(191), 상기 유기층(192), 및 상기 제2 무기층(193)을 포함할 수 있다.
상기 제1 게이트 패턴은 복수의 제1 게이트 연결 라인(G1CL), 복수의 제1 게이트 팬아웃 라인(G1FL)을 더 포함할 수 있다. 상기 제2 게이트 패턴은 복수의 제2 게이트 연결 라인(G2CL), 복수의 제2 게이트 팬아웃 라인(G2FL)을 더 포함할 수 있다.
상기 제2 데이터 패턴은 제2층-제1 전원 배선(PL1b)을 더 포함할 수 있다. 상기 제1 전원 배선(PL1)은 상기 제1 층-제1 전원 배선(PL1a) 및 상기 제2층-제1 전원 배선(PL1b)을 포함할 수 있다.
평면에서 볼 때, 상기 제2층-제1 전원 배선(PL1b)은 상기 제1 절연 댐을 따라 돌출되는 확장 부분을 가질 수 있다. 상기 제2층-제2 전원 배선(PL2b)은 상기 제1 절연 댐을 따라 돌출되는 확장 부분을 가질 수 있다. 즉, 상기 제1 절연 댐(DM1)이 형성된 부분에서, 상기 제2 층-제1 전원 배선(PL1b)과 상기 제2 층-제2 전원 배선(PL2b) 사이의 거리가 도 1 내지 6의 표시 장치의 경우보다 작아질 수 있다. 이렇게 되면, 상기 제1 절연 댐(DM1)이 무기 절연 물질을 포함하는 상기 제1 절연층(150)과 직접 접하는 부분이 최소화 될 수 있으며, 이에 다라 상기 제1 절연 댐(DM1)의 접착 불량 문제가 최소화 될 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 기판, 상기 기판 상에 영상이 표시되는 표시 영역에 인접하는 비표시 영역인 주변 영역 내에 배치되는 제1 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 상에 배치되고, 상기 제1 층-제1 전원 배선과 전기적으로 연결되는 제2 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 및 상기 제2 층-제1 전원 배선 사이에 배치되는 제1 절연층, 및 상기 제2 층-제1 전원 배선 상에 배치되어, 상기 제2 층-제1 전원 배선과 접촉하고, 상기 주변 영역 내에 배치되며, 상기 표시 영역을 둘러싸는 제1 절연 댐을 포함한다.
이에 따라, 제1 전원 배선이 이중 배선 구조를 갖고, 평면에서 볼 때, 상기 제1 절연 댐과 중첩되는 부분에서, 상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선은 상기 제1 절연층이 개구된 부분인 컨택 영역에서 서로 접촉하므로, 배선 저항을 최소화 하면서도 제1 절연 댐의 접착 불량과 관련된 문제도 해결할 수 있다.
또한, 상기 표시 장치는 상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선 사이에 유기 절연 물질을 포함하는 제2 절연층을 포함하여, 팬아웃 영역에서의 외광 반사 문제를 최소화 할 수 있다.
도 11은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 12a는 도 11의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 12b는 도 11의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 11 내지 도 12b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 상기 표시 장치(560)는 도 1의 표시 장치에 상응할 수 있다. 상기 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 11a에 도시된 바와 같이, 상기 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 11b에 도시된 바와 같이, 상기 전자 기기(500)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 상기 전자 기기(500)는 그에 한정되지 않는다. 예를 들어, 상기 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
상기 프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 상기 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 상기 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 상기 메모리 장치(520)는 상기 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 상기 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 상기 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 상기 파워 서플라이(550)는 상기 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
상기 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 표시 장치(560)는 상기 입출력 장치(540)에 포함될 수도 있다. 상술한 바와 같이, 상기 표시 장치(560)는 견고한 구조를 갖는 절연 댐을 포함하면서도, 동시에 주변 영역의 배선들에 의해 시인성이 저하되지 않을 수 있다.
이를 위해, 상기 표시 장치(560)는 기판, 상기 기판 상에 영상이 표시되는 표시 영역에 인접하는 비표시 영역인 주변 영역 내에 배치되는 제1 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 상에 배치되고, 상기 제1 층-제1 전원 배선과 전기적으로 연결되는 제2 층-제1 전원 배선, 상기 제1 층-제1 전원 배선 및 상기 제2 층-제1 전원 배선 사이에 배치되는 제1 절연층, 및 상기 제2 층-제1 전원 배선 상에 배치되어, 상기 제2 층-제1 전원 배선과 접촉하고, 상기 주변 영역 내에 배치되며, 상기 표시 영역을 둘러싸는 제1 절연 댐을 포함한다.
다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 다양한 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 기판 110: 버퍼층
120: 제1 게이트 절연층 130: 제2 게이트 절연층
140: 층간 절연층 150: 제1 절연층
160: 제2 절연층 170: 제3 절연층
180: 발광 구조물 190: 박막 봉지층
DM1:제1 절연 댐 DM2: 제2 절연 댐
DM3: 제3 절연 댐 PL1: 제1 전원 배선
PL2: 제2 전원 배선

Claims (20)

  1. 기판;
    상기 기판 상에 영상이 표시되는 표시 영역에 인접하는 비표시 영역인 주변 영역 내에 배치되는 제1 층-제1 전원 배선;
    상기 제1 층-제1 전원 배선 상에 배치되고, 상기 제1 층-제1 전원 배선과 전기적으로 연결되는 제2 층-제1 전원 배선;
    상기 제1 층-제1 전원 배선 및 상기 제2 층-제1 전원 배선 사이에 배치되는 제1 절연층; 및
    상기 제2 층-제1 전원 배선 상에 배치되어, 상기 제2 층-제1 전원 배선과 접촉하고, 상기 주변 영역 내에 배치되며, 상기 표시 영역을 둘러싸는 제1 절연 댐을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선은 상기 제1 절연층이 개구된 부분인 컨택 영역에서 서로 접촉하고, 평면에서 볼 때, 상기 컨택 영역은 상기 제1 절연 댐과 중첩하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 기판과 상기 제1 층-제1 전원 배선 사이에 배치되는 제1 게이트 패턴;
    상기 제1 게이트 패턴과 상기 제1 층-제1 전원 배선 사이에 배치되는 제1 게이트 절연층; 및
    상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선 사이에 배치되는 제2 절연층을 더 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 절연층은 무기 절연 물질을 포함하고, 상기 제2 절연층은 유기 절연 물질을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 게이트 패턴은 상기 주변 영역에 배치되는 제1 게이트 팬아웃 라인 및 상기 제1 게이트 팬아웃 라인과 상기 표시 영역 사이에 배치되고, 상기 제1 게이트 팬아웃 라인과 연결되는 제1 게이트 연결 라인을 포함하고,
    상기 제1 게이트 연결 라인 상에서 상기 제1 및 제2 절연층이 개구되어, 상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선이 서로 접촉하는 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 게이트 패턴과 상기 제1 층-제1 전원 배선 사이에 배치되는 제2 게이트 패턴; 및
    상기 제1 게이트 패턴과 상기 제2 게이트 패턴 사이에 배치되는 제2 게이트 절연층을 더 포함하고,
    상기 제2 게이트 패턴은 상기 주변 영역에 배치되는 제2 게이트 팬아웃 라인 및 상기 제2 게이트 팬아웃 라인과 상기 표시 영역 사이에 배치되고, 상기 제2 게이트 팬아웃 라인과 연결되는 제2 게이트 연결 라인을 포함하고,
    평면에서 볼 때, 상기 제1 게이트 팬아웃 라인과 상기 제2 게이트 팬아웃 라인 사이의 간격이 상기 제1 게이트 연결 라인과 상기 제2 게이트 연결 라인 사이의 간격 보다 작은 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 게이트 팬아웃 라인과 상기 제2 게이트 팬아웃 라인 상에서 상기 제2층-제1 전원 배선과 상기 제1층-제1 전원 배선 사이에는 상기 제2 절연층이 배치되어, 상기 제2층-제1 전원 배선의 상면은 평평한 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 절연층 상에 상기 주변 영역 내에 배치되고, 상기 제1 절연 댐과 이격되고, 상기 제1 절연 댐을 둘러싸고, 상기 제1 절연 댐 보다 높은 높이를 갖는 제2 절연 댐을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 절연층 상에 상기 주변 영역 내에 배치되고, 상기 제2 절연 댐과 이격되고, 상기 제2 절연 댐을 둘러싸고, 상기 제2 절연 댐 보다 높은 높이를 갖는 제3 절연 댐을 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 제9 항에 있어서,
    상기 표시 영역 내에 배치되고, 상기 제1층-제1 전원 배선과 전기적으로 연결되는 제1층-제1 전원 공급 배선;
    상기 표시 영역 내에 배치되고, 상기 제1층-제1 전원 배선과 전기적으로 연결되는 제2층-제1 전원 공급 배선;
    상기 제1층-제1 전원 공급 배선과 상기 제2층-제1 전원 공급 배선 사이에 배치되는 제2 절연층;
    상기 제2층-제1 전원 공급 배선 및 상기 제2 절연층 상에 배치되는 제3 절연층; 및
    상기 제3 절연층 상에 배치되는 화소 정의막을 더 포함하고,
    상기 제1 절연 댐은 상기 화소 정의막과 동일한 층으로부터 형성되는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 절연 댐은 상기 제2 절연층 또는 상기 제3 절연층과 동일한 층으로부터 형성되는 제1 부분, 및 상기 제1 부분 상에 배치되고 상기 화소 정의막과 동일한 층으로부터 형성되는 제2 부분을 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제3 절연 댐은 상기 제2 절연층과 동일한 층으로부터 형성되는 제1 부분, 상기 제1 부분 상에 배치되고 상기 제3 절연층과 동일한 층으로부터 형성되는 제2 부분, 및 상기 제2 부분 상에 배치되고 상기 화소 정의막과 동일한 층으로부터 형성되는 제3 부분을 포함하는 것을 특징으로 하는 표시 장치.
  13. 제1 항에 있어서,
    평면에서 볼 때, 상기 제2층-제1 전원 배선은 상기 제1 절연 댐을 따라 돌출되는 확장 부분을 갖는 것을 특징으로 하는 표시 장치.
  14. 제13 항에 있어서,
    상기 기판과 상기 제1 절연층 사이에 상기 주변 영역 내에 배치되는 제1 층-제2 전원 배선; 및
    상기 제1 층-제2 전원 배선 및 상기 제1 절연층 상에 배치되고, 상기 제1 층-제2 전원 배선과 전기적으로 연결되는 제2 층-제2 전원 배선을 더 포함하고,
    평면에서 볼 때, 상기 제2층-제1 전원 배선의 상기 확장 부분과 상기 제2층-제2 전원 배선 사이의 거리는 상기 확장 부분이 형성되지 않는 상기 제2층-제1 전원 배선의 부분과 상기 제2층-제2 전원 배선 사이의 거리 보다 작은 것을 특징으로 하는 표시 장치.
  15. 제1항에 있어서,
    상기 기판 상에 배치되어 상기 제2 층-제1 전원 배선 및 상기 제1 절연 댐을 커버하는 제1 무기층;
    상기 제1 무기층 상에 형성되고, 상기 제1 절연 댐의 상면을 커버하지 않는 유기층; 및
    상기 유기층 및 상기 제1 무기층 상에 배치되는 제2 무기층을 더 포함하는 것을 특징으로 하는 표시 장치.
  16. 기판;
    상기 기판 상에 영상이 표시되는 표시 영역에 인접하는 비표시 영역인 주변 영역 내에 배치되는 제1 게이트 패턴;
    상기 제1 게이트 패턴 상에 배치되는 제1 게이트 절연층;
    상기 제1 게이트 절연층 상에 상기 주변 영역 내에 배치되는 제1 층-제1 전원 배선;
    상기 제1 층-제1 전원 배선 상에 배치되고, 상기 제1 층-제1 전원 배선과 전기적으로 연결되는 제2 층-제1 전원 배선;
    상기 제1 층-제1 전원 배선 및 상기 제2 층-제1 전원 배선 사이에 배치되는 제1 절연층;
    상기 제1 절연층과 상기 제2 층-제1 전원 배선 사이에 배치되고 유기 절연물질을 포함하는 제2 절연층; 및
    상기 주변 영역 내에 배치되며, 상기 표시 영역을 둘러싸는 제1 절연 댐을 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선은 상기 제1 절연층이 개구된 부분인 컨택 영역에서 서로 접촉하고, 평면에서 볼 때, 상기 컨택 영역은 상기 제1 절연 댐과 중첩하고,
    상기 제1 절연 댐은 상기 제2 층-제1 전원 배선과 접하는 것을 특징으로 하는 표시 장치.
  18. 제1 항에 있어서,
    상기 제1 층-제1 전원 배선과 상기 제2 층-제1 전원 배선 사이에 배치되고 유기 절연 물질을 포함하는 제2 절연층; 및
    상기 제2 절연층과 상기 기판 사이에 배치되고, 상기 주변 영역에서 상기 표시 영역 방향으로 팬아웃(fan-out)되는 복수의 게이트 팬아웃 라인을 더 포함하는 하는 것을 특징으로 하는 표시 장치.
  19. 제1 항에 있어서,
    상기 제1층-제1 전원 배선, 상기 제2층-제1 전원 배선 및 상기 제1 절연 댐은 순차적으로 서로 접촉하며 적층되는 것을 특징으로 하는 표시 장치.
  20. 기판;
    상기 기판 상에 배치되는 제1 층-제1 전원 배선;
    상기 제1 층-제1 전원 배선 상에 배치되고 무기 절연 물질을 포함하는 제1 절연층;
    상기 제1 절연층 상에 배치되고, 상기 제1 절연층이 개구된 부분인 컨택 영역에서 상기 제1 층-제1 전원 배선과 접하는 제2 층-제1 전원 배선; 및
    상기 제2 층-제1 전원 배선 상에 배치되어, 상기 제2 층-제1 전원 배선과 접촉하고, 평면에서 볼 때, 상기 컨택 영역과 중첩하는 제1 절연 댐을 포함하는 표시 장치.
KR1020180075920A 2018-06-29 2018-06-29 표시 장치 KR102568920B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180075920A KR102568920B1 (ko) 2018-06-29 2018-06-29 표시 장치
US16/380,915 US11004927B2 (en) 2018-06-29 2019-04-10 Display apparatus
CN201910572307.1A CN110660812A (zh) 2018-06-29 2019-06-28 显示装置
US17/307,188 US11744128B2 (en) 2018-06-29 2021-05-04 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180075920A KR102568920B1 (ko) 2018-06-29 2018-06-29 표시 장치

Publications (2)

Publication Number Publication Date
KR20200003332A true KR20200003332A (ko) 2020-01-09
KR102568920B1 KR102568920B1 (ko) 2023-08-22

Family

ID=69028730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180075920A KR102568920B1 (ko) 2018-06-29 2018-06-29 표시 장치

Country Status (3)

Country Link
US (2) US11004927B2 (ko)
KR (1) KR102568920B1 (ko)
CN (1) CN110660812A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102568920B1 (ko) * 2018-06-29 2023-08-22 삼성디스플레이 주식회사 표시 장치
CN109192140B (zh) * 2018-09-27 2020-11-24 武汉华星光电半导体显示技术有限公司 像素驱动电路和显示装置
CN110120465B (zh) * 2019-05-28 2022-07-29 京东方科技集团股份有限公司 Oled显示面板和具有其的显示装置
KR20210106065A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 디스플레이 장치
EP4135041A4 (en) * 2020-04-09 2023-05-24 BOE Technology Group Co., Ltd. DISPLAY PANEL AND DISPLAY DEVICE
KR20210127276A (ko) * 2020-04-13 2021-10-22 삼성디스플레이 주식회사 표시 장치
CN114171551A (zh) * 2020-09-10 2022-03-11 京东方科技集团股份有限公司 显示基板及显示装置
GB2609826A (en) 2021-03-01 2023-02-15 Boe Technology Group Co Ltd Display panel and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150094950A (ko) * 2014-02-12 2015-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20170126556A (ko) * 2016-05-09 2017-11-20 삼성디스플레이 주식회사 디스플레이 장치
KR20180036907A (ko) * 2016-09-30 2018-04-10 삼성디스플레이 주식회사 디스플레이 장치
KR20180064601A (ko) * 2016-12-05 2018-06-15 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102100880B1 (ko) 2013-06-26 2020-04-14 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102250048B1 (ko) 2014-09-16 2021-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102404577B1 (ko) * 2015-03-27 2022-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102370352B1 (ko) 2015-07-29 2022-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102651136B1 (ko) 2016-04-12 2024-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102404573B1 (ko) 2016-05-27 2022-06-03 삼성디스플레이 주식회사 디스플레이 장치
KR102568920B1 (ko) * 2018-06-29 2023-08-22 삼성디스플레이 주식회사 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150094950A (ko) * 2014-02-12 2015-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20170126556A (ko) * 2016-05-09 2017-11-20 삼성디스플레이 주식회사 디스플레이 장치
KR20180036907A (ko) * 2016-09-30 2018-04-10 삼성디스플레이 주식회사 디스플레이 장치
KR20180064601A (ko) * 2016-12-05 2018-06-15 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US11744128B2 (en) 2023-08-29
CN110660812A (zh) 2020-01-07
KR102568920B1 (ko) 2023-08-22
US20210257441A1 (en) 2021-08-19
US20200006461A1 (en) 2020-01-02
US11004927B2 (en) 2021-05-11

Similar Documents

Publication Publication Date Title
KR102568920B1 (ko) 표시 장치
US20200402460A1 (en) Display apparatus having a notch
US10991788B2 (en) Organic light emitting display apparatus
KR102632740B1 (ko) 표시 장치
KR102659331B1 (ko) 표시 장치 및 이의 제조 방법
US11957034B2 (en) Display apparatus having an improved display quality and a reduced peripheral (non-display) region for use in electronic device having a bypass data line arranged in the display and peripheral regions
KR20200115925A (ko) 표시 장치
KR20200064207A (ko) 표시 장치 및 이의 제조 방법
US11665938B2 (en) Display apparatus
US20230141982A1 (en) Display apparatus
CN110890384A (zh) 显示设备
CN110943092A (zh) 显示装置
KR20230066198A (ko) 표시 패널 및 표시 장치
US20210057503A1 (en) Display apparatus
KR20200116568A (ko) 표시 장치
CN111146253A (zh) 显示装置
KR20200084964A (ko) 표시 장치 및 이의 제조 방법
KR20200047832A (ko) 표시 장치 및 이의 제조 방법
US20240215350A1 (en) Display device and method for manufacturing the same
KR20220149879A (ko) 표시 장치
KR20230027393A (ko) 표시 장치
KR20200072615A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant