CN112599578B - 阵列基板及其制备方法 - Google Patents

Abstract

一种阵列基板，具有一显示区和围绕显示区的非显示区，阵列基板包括一衬底及设置于衬底上的多个待测试元件，阵列基板还包括：至少一测试区，设置于非显示区内，在每一测试区内具有复数个测试孔，每一测试孔延伸至一待测试元件的部分表面，测试元件用于贯穿测试孔并与对应的待测试元件藕接以对待测试元件进行方阻测试或电阻测试。

Description

阵列基板及其制备方法

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。

背景技术

随着AMOLED显示技术的蓬勃发展，AMOLED开始大量应用在手持终端及大尺寸显示中，尤其以低温多晶硅阵列基板为代表的小尺寸高分辨率AMOLED屏幕成为最受市场热捧和关注的新宠。由于低温多晶硅技术固有均一性缺陷，该种屏幕的阵列基板采用了较为复杂的补偿电路结构，该设计对工程能力提出了更高的要求，而AMOLED较高的成本也使得其良率成为极为重要和困难的关键问题。

由于像素补偿电路和GOA(Gate on Array，驱动电路)/GIP(Gate in Panel)的方案，AMOLED使用多达10～14道光罩，金属层和金属层之间、半导体层和半导体层间的接触和互联变得更具挑战性，而较大面积基板常常存在的膜厚及刻蚀不均匀，尤其是作为等离子工艺固有的中心和边角不均匀更增加了这一困难，因此，为了减少这一缺陷，需要提出一种可以实时当站检测的手段，以提升良率并带来更好的保障。

目前业内普遍采取在金属层成膜后和SD金属退火后分别进行方阻和接触电阻的测试，但金属层成膜后测试仅为成膜质量控制手段，而SD金属退火后接触已经形成，测试仅可以检出不良品却不具备挽回的可能。

因此，亟需提供一种新的阵列基板及其制备方法，进行针对性实时检测，以解决上述问题。

发明内容

本申请实施例提供一种阵列基板及其制备方法，通过在阵列基板的多层绝缘层内形成与阵列基板的待测试元件相对应的测试孔，测试孔延伸至待测试元件的部分表面，利用测试元件贯穿测试孔以对待测试元件进行方阻测试或电阻测试，从而检测监控形成待测试元件的过程良率，并且保证制备过程中的金属膜层的膜厚以及蚀刻均一性。

本申请提供一种阵列基板，具有一显示区和围绕所述显示区的非显示区，所述阵列基板包括一衬底及设置于所述衬底上的多个待测试元件，所述阵列基板还包括：至少一测试区，所述测试区设置于所述非显示区内，在每一所述测试区内具有复数个测试孔，每一所述测试孔延伸至一所述待测试元件的部分表面，测试元件贯穿所述测试孔以对所述待测试元件进行方阻测试或电阻测试。

在一些实施例中，在每一所述测试区内，所述测试孔呈直线式均匀排列。

在一些实施例中，在每一所述测试区内，相邻所述测试孔交错设置，所述测试孔的横截面呈正四面体式排列。

在一些实施例中，每一所述测试孔包括单通道或相互绝缘的四个通道。

在一些实施例中，所述待测试元件为设置于所述阵列基板上的薄膜晶体管、像素电极及存储电容中的至少一种。

在一些实施例中，所述待测试元件为所述薄膜晶体管的有源层、栅极及源漏极的至少一种。

在一些实施例中，所述阵列基板还包括设置于所述衬底上的多层绝缘层，所述多个测试孔设置于所述多层绝缘层内并分别延伸至每一所述待测试元件的部分表面。

本申请还提供一种阵列基板的制备方法，所述制备方法包括如下步骤：

在一衬底上形成至少一待测试元件，通过构图工艺形成多个测试孔，其中，每一所述测试孔延伸至一所述待测试元件的部分表面，测试元件贯穿所述测试孔并对所述待测试元件进行方阻测试或电阻测试。

在一些实施例中，通过涂布光刻胶、曝光、显影及刻蚀工艺形成所述测试孔；并且，在形成所述测试孔后，通过测试元件穿过所述测试孔对相应的所述待测试元件进行方阻测试或电阻测试，并且根据测试结果，对所述测试孔进行补充刻蚀或补充成膜；以及，剥离所述光刻胶。

本申请提供一种显示面板，包括如上所述的阵列基板。

本申请所述的阵列基板及其制备方法、显示面板，通过在阵列基板的多层绝缘层上设置至少一测试孔，所述测试孔延伸至所述待测试元件的部分表面，利用测试元件贯穿所述测试孔并与所述待测试元件耦接以对所待测试元件进行方阻测试或电阻测试，从而实时检测监控形成所述待测试元件例如包括薄膜晶体管的有源层、栅极、源漏极、存储电容、像素电极的过程良率，根据测试结果对所述测试孔进行补刻或补充膜层，保证制备过程中的金属膜层的膜厚以及蚀刻均一性。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1a为本申请阵列基板的测试区的分布示意图。

图1b、图1c为图1a中测试区的放大示意图。

图1d、图1e为图1b或图1c中测试孔的截面示意图。

图2a至图2c是本申请阵列基板的局部的结构示意图。

图3是本申请阵列基板的测试过程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参见图1a至图1e，图1a为本申请阵列基板的测试区的分布示意图，图1b、图1c为图1a中测试区的放大示意图，图1d、图1e为图1b或图1c中测试孔的截面示意图。在本申请实施例中，提供一种阵列基板，如图1a所示的，所述阵列基板具有显示区10和与所述显示区10互补的非显示区，所述阵列基板包括一衬底1以及设置于所述衬底1上的多个待测试元件300(见图3)，所述阵列基板还包括至少一测试区100，所述测试区100设置于所述非显示区内。请参见图3，并且如图1b和图3所示的，在每一所述测试区100内具有复数个测试孔101，每一所述测试孔101延伸至一所述待测试元件300的部分表面，测试元件200贯穿所述测试孔101以对所述待测试元件300(见图3)进行方阻测试或电阻测试。

请参见图2a至图2c。在本申请实施例中，所述待测试元件300为设置于所述阵列基板上的薄膜晶体管、像素电极3或存储电容4中的至少一者。

在本申请实施例中，优选地，所述待测试元件300为所述薄膜晶体管的有源层21、栅极23或源漏极25中的至少一者。

具体地，如图2a至图2c所示的，所述阵列基板包括设置于所述衬底1上的所述多个薄膜晶体管，设置于所述多个薄膜晶体管上的所述像素电极3，以及所述存储电容4。其中，每一所述薄膜晶体管包括相互绝缘的所述有源层21，所述栅极23以及所述源漏极25，所述像素电极3与所述源漏极25进行电性连接；所述存储电容4与所述薄膜晶体管同层设置。在本实施例中，所述待测试元件300为所述薄膜晶体管的所述有源层21、所述栅极23、所述源漏极25、所述像素电极3以及所述存储电容4中的至少一者。

在本申请中，如图1a所示的，所述测试区100位于所述非显示区内。其中，所述非显示区为非有效版图区域，相当于，所述复数个测试孔101设置于所述非有效版图区域内。如图1a所示的，优选地，所述测试区100位于所述阵列基板的四角、四边及中心位置中的至少一种。并且，在制备所述测试孔101前，需要确定所述测试孔101的预留位置，在对所述测试孔101的位置作预留时，预留面积大于所述复数个测试孔101的孔径面积。

如图1b所示的，在一种优选实施例中，所述测试孔101可以呈直线式均匀排列于一所述测试区100内。如图1c所示的，在另一种优选实施例中，在一所述测试区100内，相邻所述测试孔101交错设置，且所述测试孔101呈正四面体式排列。

如图1d及图3所示的，在一种优选实施例中，一所述测试孔101具有单一通道1011，所述测试元件200为单探针；在另一种优选实施例中，如图1e及图3所示的，一所述测试孔101包括相互绝缘的四个通道1012，所述测试元件200优选为四探针。在本实施例中，所述测试元件200用于穿过所述测试孔101并接触所述待测量元件300的表面，所述测试元件200用于通过所述测试孔101对所述待测量元件300进行方阻测试或电阻测试。

其中，所述测试孔101具有taper结构，所述测试孔101会避开所述阵列基板的金属层、走线、发光器件等关键结构，在所述非显示区内设置所述测试孔101不会造成对所述阵列基板的关键结构的破坏。

如图2a所示的，在本实施例中，所述测试孔101包括有源层测试孔51、栅极测试孔52、以及存储电容测试孔53；如图2b所示的，所述测试孔101包括源漏极测试孔54；以及如图2c所示的，所述测试孔101还包括像素电极测试孔55。

如图2a至图2c所示的，所述薄膜晶体管包括设置于所述衬底1上的所述有源层21，设置于所述有源层21上并覆盖所述有源层21及所述衬底1上的缓冲层22，设置于所述缓冲层22上的所述栅极23，设置于所述栅极23上并覆盖所述栅极23及所述缓冲层22的栅极绝缘层24，设置于所述栅极绝缘层24上的所述存储电容4，以及设置于所述存储电容4上并覆盖所述存储电容4及所述栅极绝缘层24上的层间介电层26，其中，所述源漏极25设置于所述层间介电层26上。

在本实施例中，如图2b和图2c所示的，所述阵列基板还包括一平坦层6和一像素界定层7。其中，所述平坦层6设置于所述源漏极25上并覆盖所述源漏极25及所述层间介电层26，所述像素电极3设置于所述平坦层6上；所述像素界定层7设置于所述像素电极3上并覆盖所述像素电极3及所述平坦层6。

在本申请中，所述阵列基板还包括形成于所述衬底1上的多层绝缘层，所述多个待测试元件300通过所述多层绝缘层相互绝缘；其中，多个测试孔101设置于所述多层绝缘层内并分别延伸至每一所述待测试元件300的部分表面。

在本申请实施例中，所述多层绝缘层为所述缓冲层22、所述栅极绝缘层24、所述层间介电层26、所述平坦层6以及所述像素界定层7。

在本申请中，在所述测试区100内，一所述测试元件200用于贯穿一所述测试孔101，所述测试元件200用于分别与所述待测量元件即所述有源层21、所述栅极23、所述源漏极25、所述像素电极3及所述存储电容4的表面进行耦接，从而测量所述待测量元件300的方阻或电阻。其中，所述测试元件200优选为四探针，利用所述测试元件200即所述四探同时穿过具有所述四个通道1012的一所述测量孔101以对任一所述待测量元件300的表面进行方阻测量或电阻测量。

本申请还提供一种如上所述的阵列基板的制备方法，以下详细描述一种阵列基板的制备方法。所述制备方法包括如下步骤：

步骤S01：在一衬底1上形成至少一待测试元件300，通过构图工艺形成多个测试孔，其中，每一所述测试孔延伸至一所述待测试元件300的部分表面，测试元件200贯穿所述测试孔并对所述待测试元件300进行方阻测试或电阻测试。

在本步骤中，在本实施例中，所述待测试元件300形成于所述衬底1上，所述待测试元件300为设置于阵列基板上的薄膜晶体管、像素电极3以及存储电容4中的至少一种；进一步，所述待测试元件300为所述薄膜晶体管的有源层21、栅极23及源漏极25中的至少一种。

在本步骤中，所述阵列基板还包括形成于所述衬底1上的多层绝缘层，所述多个待测试元件300通过所述多层绝缘层相互绝缘；其中，多个测试孔形成于所述多层绝缘层内并分别延伸至每一所述待测试元件300的部分表面。

其中，所述多层绝缘层包括依次间隔设置的一缓冲层22、一栅极绝缘层24、一层间绝缘层26。

在本步骤中，通过涂布光刻胶、曝光、显影及刻蚀工艺形成所述测试孔；以及剥离所述测试孔。

其中，所述测试孔包括依次形成的所述有源层测试孔51、所述栅极测试孔52、所述存储电容测试孔53。在本步骤中，通过构图工艺形成有源层测试孔51、栅极测试孔52及存储电容测试孔53，具体包括：在所述层间绝缘层26上涂布光刻胶，对所述光刻胶进行曝光显影操作，并对所述阵列基板的多层绝缘层进行刻蚀操作，以依次形成有源层测试孔51、栅极测试孔52以及存储电容测试孔53。

在本步骤中，所述有源层测试孔51依次贯穿所述层间绝缘层26、所述栅极绝缘层24及所述缓冲层22并延伸至所述有源层21的部分表面；并且，所述栅极测试孔52依次贯穿所述层间绝缘层26、所述栅极绝缘层24，并延伸至所述栅极23的部分表面；以及，所述存储电容测试孔53贯穿所述层间绝缘层26并延伸至所述存储电容4的部分表面。

在本步骤中，在形成所述测试孔后，且在剥离对应的所述光刻胶之前，通过测试元件200穿过所述测试孔对相应的待测试元件300进行方阻测试或电阻测试。

具体地，在本步骤中，在刻蚀完成所述有源层测试孔51、所述栅极测试孔52以及所述存储电容测试孔53后，并且在剥离相对应的所述光刻胶之前，还包括利用测试元件200穿过所述有源层测试孔51以对所述有源层21的表面进行方阻测试或电阻测试、利用所述测试元件200穿过所述栅极测试孔52以对所述栅极23的表面进行方阻测试或电阻测试，以及利用所述测试元件200穿过所述存储电容测试孔53以对所述存储电容4的表面进行测试方阻或测试电阻的操作。根据测试结果，对所述测试孔进行补刻或补充成膜。以及最后剥离所述测试孔对应的所述光刻胶。

其中，在本步骤中，所述有源层21为半导体层，所述有源层21的材料优选为低温多晶硅(Poly-Si)，所述有源层21也可以为非晶硅(a-Si)、氧化铟镓锌(IGZO)。

在本步骤中，所述栅极23为单层金属膜层、金属复合膜层中的任一种，所述栅极23可以优选为铜或银，所述栅极23也可以选取为铜钼合金。并且，所述源漏极25为单层金属膜层或金属复合膜层中的任一种，例如所述源漏极25可以为铜或银，所述源漏极25也可以为铜钼合金。

在本步骤中，所述缓冲层22、所述栅极绝缘层24以及所述层间介电层26的材料均可以为氮化硅、氧化硅及氮氧化硅中的任一种。

在本步骤中，所述存储电容4包括相互间隔的上、下电极(未图示)。所述存储电容4的材料优选为铜。

在本步骤中，还包括依次形成至少一像素电极3、平坦层6及像素界定层7，且通过构图工艺形成源漏极测试孔54、像素电极测试孔55。

在本步骤中，在所述源漏极25上形成覆盖所述源漏极25的一平坦层6，在所述平坦层6上形成一像素电极3，在所述像素电极3上形成一像素界定层7，所述像素界定层7覆盖所述像素电极3。以及通过构图工艺在所述平坦层6及所述像素界定层7上形成源漏极测试孔54及像素电极测试孔55。

在本步骤中，通过涂布光刻胶、曝光、显影及刻蚀工艺形成所述测试孔；其中，所述测试孔包括依次形成的所述源漏极测试孔54及所述像素电极测试孔55。具体地，如图2b所示的，在所述像素界定层7上涂布光刻胶，对所述光刻胶进行曝光显影操作，并通过刻蚀工艺在所述像素界定层7以及所述平坦层6上形成源漏极测试孔54，使得所述源漏极测试孔54依次贯穿所述像素界定层7、所述平坦层6，所述源漏极测试孔54延伸至所述源漏极25的部分表面；以及，在所述像素界定层7上形成像素电极接触孔55，所述像素电极测试孔55贯穿所述像素界定层7并延伸至所述像素电极3的部分表面。

在本步骤中，在形成所述测试孔后，且在剥离对应的所述光刻胶之前，通过测试元件200穿过所述测试孔对相应的待测试元件进行方阻测试或电阻测试。具体地，在本步骤S02中，在刻蚀完成所述源漏极测试孔54后，并且在剥离所述光刻胶之前，利用所述测试元件200穿过所述源漏极测试孔54对所述源漏极25的表面进行方阻测试或电阻测试。

以及在本步骤S02中，在刻蚀完成述像素电极测试孔55后，并且在剥离所述光刻胶之前，利用所述测试元件200穿过所述像素电极测试孔55对所述像素电极3的表面进行测试方阻或测试电阻。

以及，根据测试结果，对所述测试孔即所述源漏极测试孔54、所述像素电极测试孔55进行补刻或补充成膜。最后剥离所述测试孔对应的所述光刻胶。

在本步骤中，所述像素电极3可以是ITO/Ag/ITO、Ag/ITO、Al/WOx、Ag/IZO中的任一种，所述像素电极3的材料也可以选取为ITO。

在本步骤中，可选地，所述平坦层6的材料可以为氮化硅、氧化硅等无机绝缘材料，也可以为有机绝缘材料，该有机材料包括但不限于聚甲基丙烯酸甲酯、硅氧烷，可溶性聚四氟乙烯；以及，所述像素界定层7优选为氮化硅等绝缘性材料。

事实上，本申请还提供一种阵列基板的测试方法，所述测试方法包括步骤：

S11:在形成有源层测试孔51、栅极测试孔52及存储电容测试孔53后，在剥离光刻胶之前，利用测试元件200穿过所述有源层测试孔51对所述有源层21进行方阻测试或电阻测试，利用测试元件200穿过所述栅极测试孔52对所述栅极23进行方阻测试或电阻测试，以及利用测试元件200穿过所述存储电容测试孔53对所述存储电容4进行方阻测试或电阻测试；

S12:在形成源漏极测试孔54、像素电极测试孔55后，在剥离光刻胶之前，利用测试元件200穿过所述源漏极测试孔54对源漏极25进行方阻测试或电阻测试，利用测试元件200穿过所述像素电极测试孔55对像素电极3进行方阻测试或电阻测试。

从而，在所述阵列基板的制备方法中，涉及到所述测试元件200穿过所述测试孔101对所述待测试元件300进行电阻测试或方阻测试的测试方法，即，在对所述测试孔101进行刻蚀完成后并在光刻胶剥离前，利用所述测试元件200穿过所述测试孔101对所述待测试元件300进行方阻测试或电阻测试；如果测试结果满足预期规格，则表示测试的所述测试孔101刻蚀良好，若测试结果不满足预期规格，则意味着所述测试孔101刻蚀不均，例如当未测到电阻或测量结果为绝缘时，可以进行补充刻蚀等，相应的，对于特殊结构设计不同通孔分次刻蚀首次不希望刻透时可以采用相同设计，判断该位置蚀刻过量则可以增加一次介质层成膜。在本申请实施例中，所述阵列基板及所述阵列基板的制备方法，可以大大提高对所述复数个测试孔的监控能力，其可以及时对所述测试孔进行补救和挽回。

此外，本申请还提供一种显示面板，包括如上所述的阵列基板，所述显示面板包括但不限于为OLED，LCD，AMOLED等显示面板。

本申请所述的阵列基板及其制备方法、显示面板，所述阵列基板包括至少一待测试元件300，通过在阵列基板的非显示区内确定至少一测试区100，在所述测试区100内设置有多个测试孔101，所述测试孔101分别延伸至每一所述待测试元件300例如所述薄膜晶体管的有源层21、栅极23及源漏极25，以及所述存储电容4及所述像素电极3的部分表面，利用测试元件200贯穿所述测试孔101并分别与所述待测试元件300耦接，从而实时检测形成所述待测试元件300即所述有源层21、所述栅极23、所述源漏极25、所述存储电容4、所述像素电极3的过程良率，并且保证制备过程中的所述金属膜层的膜厚以及蚀刻均一性。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种阵列基板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种阵列基板，具有一显示区和围绕所述显示区的非显示区，所述阵列基板包括一衬底及设置于所述衬底上的多个待测试元件，其特征在于，所述阵列基板还包括：

至少一测试区，所述测试区设置于所述非显示区内，在每一所述测试区内具有复数个测试孔，每一所述测试孔延伸至一所述待测试元件的部分表面；

进行检测时，移动外置的测试元件进入所述测试孔以对所述待测试元件进行方阻测试或电阻测试；

其中，所述阵列基板包括补充介质层或者所述测试孔包括补充刻蚀孔。

2.根据权利要求1所述的阵列基板，其特征在于，在每一所述测试区内，所述测试孔呈直线式均匀排列。

3.根据权利要求1所述的阵列基板，其特征在于，在每一所述测试区内，相邻所述测试孔交错设置，所述测试孔的横截面呈正四面体式排列。

4.根据权利要求2或3所述的阵列基板，其特征在于，每一所述测试孔包括单通道或相互绝缘的四个通道。

5.根据权利要求1所述的阵列基板，其特征在于，所述待测试元件为设置于所述阵列基板上的薄膜晶体管、像素电极及存储电容中的至少一种。

6.根据权利要求5所述的阵列基板，其特征在于，所述待测试元件为所述薄膜晶体管的有源层、栅极及源漏极中的至少一种。

7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括设置于所述衬底上的多层绝缘层，所述多个待测试元件通过所述多层绝缘层相互绝缘；其中，所述复数个测试孔设置于所述多层绝缘层内并分别延伸至每一所述待测试元件的部分表面。

8.一种阵列基板的制备方法，其特征在于，所述制备方法制备如权利要求1至7任一所述的阵列基板，所述制备方法包括如下步骤：

在一衬底上形成至少一待测试元件，通过涂布光刻胶、曝光显影及刻蚀工艺形成所述测试孔，其中，每一所述测试孔延伸至一所述待测试元件的部分表面；

进行检测时，移动外置的测试元件进入所述测试孔并对所述待测试元件进行方阻测试或电阻测试；

根据测试结果，对所述测试孔进行补充刻蚀或补充成膜；以及

剥离所述光刻胶。

9.一种显示面板，包括权利要求1至7中任一项所述的阵列基板。