CN112181196A - 内嵌式触控阵列基板及其制造方法 - Google Patents
内嵌式触控阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN112181196A CN112181196A CN202010980287.4A CN202010980287A CN112181196A CN 112181196 A CN112181196 A CN 112181196A CN 202010980287 A CN202010980287 A CN 202010980287A CN 112181196 A CN112181196 A CN 112181196A
- Authority
- CN
- China
- Prior art keywords
- layer
- film transistor
- signal line
- touch signal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 298
- 239000011229 interlayer Substances 0.000 claims description 48
- 238000002161 passivation Methods 0.000 claims description 20
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000009413 insulation Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
- Human Computer Interaction (AREA)
- Liquid Crystal (AREA)
Abstract
本揭示公开一种内嵌式触控阵列基板及其制造方法。所述内嵌式触控阵列基板包含显示区及位于显示区一侧的扇出区。所述显示区靠近所述扇出区的区域包含衬底基板、薄膜晶体管层、平坦层、触控信号线及底部透明电极。所述薄膜晶体管层设置在所述衬底基板上。所述平坦层设置在所述薄膜晶体管层上，且设有第一通孔。所述触控信号线设置在所述第一通孔内的薄膜晶体管层上，且不接触所述平坦层。所述底部透明电极设置在所述平坦层上，且通过所述第一通孔与所述触控信号线电连接。
Description
技术领域
本揭示涉及显示技术领域，特别是涉及一种内嵌式触控阵列基板及其制造方法。
背景技术
请参阅图1，现今的内嵌式触控阵列基板300，为了具有良好的开口率，通常会使平坦层330在显示区中用以电连接底部透明电极350与触控信号线340的第一通孔331小于用以电连接顶部透明电极370及漏极351的第二通孔365。此使得所述第一通孔331仅暴露出所述触控信号线340的一小部分，且所述第一通孔331周围的平坦层330与所述触控信号线340的其它部分接触。
当所述内嵌式触控阵列基板300应用于具有较高清晰度的液晶显示面板时，会具有较多的走线。所述走线包含所述触控信号线340及电连接所述源极352的数据线。所述走线在扇出(Fanout)区中一般比在显示区中更为紧密地布置。因此，在平坦层330形成所述第一通孔331后的烘烤步骤中，所述扇出区的温度比所述显示区的温度更快升高。在温度达到稳定前，热能会通过所述走线从所述扇出区传递至所述显示区。如前所述，所述触控信号线340与所述第一通孔331周围的平坦层330接触，因此所述扇出区的热能亦会通过所述触控信号线340传递至所述显示区中的所述第一通孔331周围的平坦层330，使得所述平坦层330的呈半流动状态的光阻材料提前固化，造成所述第一通孔331的锥形(taper)角a变大。相较于所述显示区远离所述扇出区的区域，所述显示区靠近所述扇出区的区域会更急剧地升温。因此，所述显示区靠近所述扇出区的区域中的第一通孔331的锥形角a会更急剧地变大。请参阅图2A，其为图1的第一通孔331的锥形角a的理想状态的示意图。请参阅图2B，其显示图1的第一通孔331的锥形角a急剧变大的示意图。当所述第一通孔331的锥形角a过大时，后续形成的顶部透明电极370无法完全覆盖所述第一通孔331而产生裂缝，甚至断裂，从而影响所述触控信号线340与所述触控信号线340之间的信号传输。此会使最终形成的液晶显示面板中的对应区域产生容值异常及亮度异常，进而影响触控感应及显示效果。
发明内容
为了解决现今的内嵌式触控阵列基板在平坦层形成通孔后的烘烤步骤中，显示区靠近扇出区的区域中的平坦层的通孔的锥形角易急剧变大的技术问题，本揭示提供下列解决方案。
本揭示提供一种内嵌式触控阵列基板，其包含显示区及位于显示区一侧的扇出区。所述显示区靠近所述扇出区的区域包含衬底基板、薄膜晶体管层、平坦层、触控信号线及底部透明电极。所述薄膜晶体管层设置在所述衬底基板上。所述平坦层设置在所述薄膜晶体管层上，且设有第一通孔。所述触控信号线设置在所述第一通孔内的薄膜晶体管层上，且不接触所述平坦层。所述底部透明电极设置在所述平坦层上，且通过所述第一通孔与所述触控信号线电连接。
在一实施例中，所述触控信号线在所述薄膜晶体管层上的投影面积小于所述第一通孔暴露出的薄膜晶体管层的面积。
在一实施例中，所述薄膜晶体管层包含薄膜晶体管。所述薄膜晶体管由下到上依序包含有源层、栅极绝缘层、栅极、层间绝缘层及图案化的源漏极层。所述触控信号线设置在所述层间绝缘层上。
在一实施例中，所述图案化的源漏极层包含源极及漏极。所述触控信号线设置在所述源极及所述漏极之间的层间绝缘层上。
在一实施例中，所述阵列基板还包含钝化层、第二通孔及顶部透明电极。所述钝化层覆盖底部透明电极及所述平坦层。所述第二通孔贯穿所述钝化层及所述平坦层，以暴露出所述漏极的一部分。所述顶部透明电极设置在所述钝化层上，且通过所述第二通孔与所述漏极电连接。
本揭示还提供一种内嵌式触控阵列基板的制造方法。所述内嵌式触控阵列基板包含显示区及位于显示区一侧的扇出区。所述制造方法包含：提供衬底基板；形成薄膜晶体管层于所述显示区内的衬底基板上；形成覆盖所述薄膜晶体管层的平坦层；在所述显示区靠近所述扇出区的区域内形成贯穿所述平坦层的第一通孔；形成触控信号线于所述第一通孔内的薄膜晶体管层上，其中所述触控信号线不接触所述平坦层；以及形成底部透明电极于所述平坦层上，其中所述底部透明电极通过所述第一通孔与所述触控信号线电连接。
在一实施例中，所述触控信号线在所述薄膜晶体管层上的投影面积小于所述第一通孔暴露出的薄膜晶体管层的面积。
在一实施例中，所述薄膜晶体管层包含薄膜晶体管。所述薄膜晶体管由下到上依序包含有源层、栅极绝缘层、栅极、层间绝缘层及图案化的源漏极层。所述触控信号线设置在所述层间绝缘层上。
在一实施例中，所述图案化的源漏极层包含源极及漏极。所述触控信号线设置在所述源极及所述漏极之间的层间绝缘层上。
在一实施例中，所述制造方法还包含：形成覆盖底部透明电极及所述平坦层的钝化层；形成贯穿所述钝化层及所述平坦层的第二通孔，以暴露出所述漏极的一部分；以及形成顶部透明电极于所述钝化层上，其中所述顶部透明电极通过所述第二通孔与所述漏极电连接。
在本揭示所提供的内嵌式触控阵列基板及其制造方法中，通过在显示区靠近扇出区的区域内的平坦层形成第一通孔，以及将触控信号线设置在所述第一通孔内的薄膜晶体管层上且不接触所述平坦层，使得在平坦层形成第一通孔后的烘烤步骤中，迅速升温的扇出区不易通过所述触控信号线将热能传导到所述平坦层。因此，在前述烘烤步骤中，所述平坦层的呈半流动状态的光阻材料不易急剧固化，而能使第一通孔具有理想锥形角。据此，后续形成的顶部透明电极可完全覆盖所述第一通孔而不产生裂缝，进而确保所述触控信号线与所述触控信号线之间的信号传输良好。此使得最终形成的液晶显示面板不会产生容值异常及亮度异常，进而具有良好的触控感应及显示效果。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为先前技术中的内嵌式触控阵列基板的局部示意图。
图2A为图1的第一通孔的锥形角的理想状态的示意图。
图2B显示图1的第一通孔的锥形角急剧变大的示意图。
图3为本揭示实施例的内嵌式触控阵列基板的示意图。
图4为图3的显示区靠近扇出区的区域的剖面示意图。
图5A至图5F为本揭示实施例的内嵌式触控阵列基板的制造方法的流程示意图。
具体实施方式
下面将结合附图，对本揭示实施例中的技术方案进行清楚、完整地描述。所描述的实施例仅仅是本揭示一部分实施例，而非全部的实施例。基于本揭示中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本揭示保护的范围。
在本揭示的描述中，术语“上”、“下”、“垂直”、“平行”、“内”、“外”、“中心”及“侧边”等所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本揭示和简化描述。再者，“第一”及“第二”等术语仅用于描述目的，而不能理解为指示或暗示相对重要性。以“第一”及“第二”等术语限定的特征可明示或者隐含地包括一个或者更多个所述特征。
请参阅图3，本揭示提供一种内嵌式触控阵列基板100，其包含显示区110及围绕所述显示区110的非显示区120。所述非显示区120包含扇出(Fanout)区121及芯片122。所述扇出区121位于所述显示区110的一侧。所述芯片122位于所述扇出区121远离所述显示区110的一侧。亦即，所述扇出区121位于所述显示区110与所述芯片122之间。所述显示区110设有数个走线130。所述走线130通过所述扇出区121与所述芯片122电连接。所述走线130用于在所述显示区110与所述芯片122之间传递信号。
请参阅图4，所述显示区110靠近所述扇出区121的区域包含衬底基板10、薄膜晶体管层20、平坦层30、触控信号线40及底部透明电极50。所述薄膜晶体管层20设置在所述衬底基板10上。所述平坦层30设置在所述薄膜晶体管层20上。所述平坦层30设有第一通孔31，贯穿所述平坦层30，以暴露出所述薄膜晶体管层20的一部分。所述触控信号线40设置在所述第一通孔31内的薄膜晶体管层20上，且不接触所述平坦层30。所述第一通孔31及所述触控信号线40的尺寸可依实际需要调整，只要使所述触控信号线40不接触所述平坦层30即可。即，所述触控信号线40不接触所述第一通孔31的侧壁。亦即，所述触控信号线40在所述薄膜晶体管层20上的投影面积小于所述第一通孔31暴露出的薄膜晶体管层20的面积。在一实施例中，可增大所述第一通孔31的尺寸，及/或减小所述触控信号线40的尺寸。所述平坦层30由光阻材料制成。所述光阻材料可为聚酰亚胺，但不限于此。所述底部透明电极50设置在所述平坦层30上，且通过所述第一通孔31与所述触控信号线40电连接。所述底部透明电极50覆盖所述平坦层30、所述第一通孔31及所述触控信号线40。所述第一通孔31具有理想的锥形(taper)角θ，使得在制程时所述触控信号线40可完全覆盖所述第一通孔31。所述底部透明电极50可由铟锡氧化物制成，但不限于此。请参阅图3及图4，所述走线130包含所述触控信号线40。
请参阅图4，所述薄膜晶体管层20包含一或多个薄膜晶体管201。每个薄膜晶体管201由下到上依序包含有源层21、栅极绝缘层22、栅极23、层间绝缘层24及图案化的源漏极层25。所述触控信号线40设置在所述层间绝缘层24上。亦即，所述触控信号线40与所述源漏极层25同层设置。
具体地，所述有源层21设置在所述衬底基板10上，包含沟道区211、两个轻掺杂区212及两个重掺杂区213。所述沟道区211位于所述有源层21的中间。所述两个重掺杂区213位于所述有源层21的相对两侧。所述两个轻掺杂区212分别位于所述两个重掺杂区213与所述沟道区211之间。所述轻掺杂区212及所述重掺杂区213掺杂有N型离子或P型离子。在本实施例中，所述薄膜晶体管201为低温多晶硅薄膜晶体管，且所述有源层21是由低温多晶硅制成，但不限于此。
所述栅极绝缘层22覆盖所述有源层21。所述栅极绝缘层22可为单层或多层结构。在一实施例中，所述栅极绝缘层22可包含第一栅极绝缘层221及第二栅极绝缘层222。所述第一栅极绝缘层221覆盖所述有源层21，且具有平坦表面。所述第二栅极绝缘层222覆盖所述第一栅极绝缘层221的平坦表面。所述第一栅极绝缘层221与所述第二栅极绝缘层222可由不同的绝缘材料制成。
所述栅极23设置在所述栅极绝缘层22上，且与所述有源层21的沟道区211相对应。
所述层间绝缘层24覆盖所述栅极23及所述栅极绝缘层22。所述层间绝缘层24与所述栅极绝缘层22可由相同或不同的绝缘材料制成。所述层间绝缘层24可为单层或多层结构。在一实施例中，所述层间绝缘层24可包含第一层间绝缘层241及第二层间绝缘层242。所述第一层间绝缘层241覆盖所述栅极23，且具有平坦表面。所述第二层间绝缘层242覆盖所述第一层间绝缘层241的平坦表面。所述第一层间绝缘层241与所述第二层间绝缘层242可由不同的绝缘材料制成。
所述源漏极层25设置在所述层间绝缘层24上。所述源漏极层25包含漏极251及源极252。所述漏极251及所述源极252在所述栅极绝缘层22上的投影位于所述栅极23的相对两侧。所述漏极251通过贯穿所述层间绝缘层24及所述栅极绝缘层22的漏极通孔253与所述有源层21的两重掺杂区213中的一者电连接。所述源极252通过贯穿所述层间绝缘层24及所述栅极绝缘层22的源极通孔254与所述有源层21的两重掺杂区213中的另一者电连接。所述触控信号线40、所述漏极251及所述源极252为同层设置。请参阅图3及图4，所述走线130包含所述触控信号线40及与所述源极252电连接的数据线。在本实施例中，所述触控信号线40设置在所述漏极251及所述源极252之间的层间绝缘层24上，但不限于此。在本实施例中，所述触控信号线40在层间绝缘层24上的投影小于所述漏极251及所述源极252在层间绝缘层24上的的投影，但不限于此。
在一实施例中，请参阅图4，所述阵列基板100还包含钝化层60、第二通孔65及顶部透明电极70。所述钝化层60覆盖底部透明电极50及所述平坦层30。所述第二通孔65贯穿所述钝化层60及所述平坦层30，以暴露出所述漏极251的一部分。在本实施例中，所述第一通孔31暴露出的薄膜晶体管层20的面积大于所述第二通孔65暴露出的漏极251的面积。在一实施例中，所述第一通孔31暴露出的薄膜晶体管层20的面积亦可等于所述第二通孔65暴露出的漏极251的面积。所述顶部透明电极70设置在所述钝化层60上，且通过所述第二通孔65与所述漏极251电连接。所述顶部透明电极70可由铟锡氧化物制成，但不限于此。
在一实施例中，请参阅图4，所述阵列基板100还包含遮光层80及缓冲层90。所述遮光层80及所述缓冲层90设置在所述衬底基板10及所述薄膜晶体管层20之间。所述遮光层80设置在所述衬底基板10上，且与所述有源层21相对应。所述缓冲层90覆盖所述遮光层80。所述缓冲层90可为单层或多层结构。在一实施例中，所述缓冲层90可包含第一缓冲层91及第二缓冲层92。所述第一缓冲层91覆盖所述遮光层80，且具有平坦表面。所述第二缓冲层92覆盖所述第一缓冲层91的平坦表面。所述第一缓冲层91及所述第二缓冲层92可由不同的绝缘材料制成。
所述阵列基板100可应用于具有高清晰度的液晶显示面板，诸如全高清(FullHigh Definition，FHD)及超高清晰度(quad-full-high-definition)液晶显示面板。
本揭示还提供一种液晶显示面板，其包含前述阵列基板100中的任何一种。所述液晶显示面板可具有高清晰度，诸如全高清及超高清晰度。
本揭示还提供一种制造前述内嵌式触控阵列基板的方法。请参阅图3，所述内嵌式触控阵列基板100，其包含显示区110及围绕所述显示区110的非显示区120。所述非显示区120包含扇出区121。所述扇出区121位于所述显示区110的一侧。所述方法包含下列步骤。
步骤1：请参阅图5C，提供衬底基板10。
步骤2：请参阅图5C，形成薄膜晶体管层20于所述显示区110内的衬底基板10上。所述薄膜晶体管层20包含一或多个薄膜晶体管201。具体地，步骤2包含步骤21至步骤23。
步骤21：请参阅图5A，依序形成有源层21、栅极绝缘层22、栅极23及层间绝缘层24于所述衬底基板10上。所述有源层21包含沟道区211、两个轻掺杂区212及两个重掺杂区213。所述有源层21可由低温多晶硅制成，且所述轻掺杂区212及所述重掺杂区213可通过用N型离子或P型离子掺杂低温多晶硅而形成，但不限于此。所述栅极绝缘层22可为单层或多层结构。在一实施例中，所述栅极绝缘层22可包含第一栅极绝缘层221及第二栅极绝缘层222。所述第一栅极绝缘层221覆盖所述有源层21，且具有平坦表面。所述第二栅极绝缘层222覆盖所述第一栅极绝缘层221的平坦表面。所述第一栅极绝缘层221与所述第二栅极绝缘层222可由不同的绝缘材料制成。所述栅极23与所述有源层21的沟道区211相对应。所述层间绝缘层24与所述栅极绝缘层22可由相同或不同的绝缘材料制成。所述层间绝缘层24可为单层或多层结构。在一实施例中，所述层间绝缘层24可包含第一层间绝缘层241及第二层间绝缘层242。所述第一层间绝缘层241覆盖所述栅极23，且具有平坦表面。所述第二层间绝缘层242覆盖所述第一层间绝缘层241的平坦表面。所述第一层间绝缘层241与所述第二层间绝缘层242可由不同的绝缘材料制成。
步骤22：请参阅图5B，形成贯穿所述层间绝缘层24及所述栅极绝缘层22的漏极通孔253及源极通孔254，以暴露出所述有源层21的两重掺杂区213。
步骤23：请参阅图5C，形成图案化的源漏极层25于所述层间绝缘层24上。所述源漏极层25包含漏极251及源极252。所述漏极251及所述源极252在所述栅极绝缘层22上的投影位于所述栅极23的相对两侧。所述漏极251通过漏极通孔253与所述两重掺杂区213中的一者电连接，且所述源极252通过源极通孔254与所述两重掺杂区213中的另一者电连接。所述有源层21、栅极绝缘层22、栅极23、层间绝缘层24、薄膜晶体管201、漏极251及源极252组成所述薄膜晶体管201中的一者。
步骤3：请参阅图5C，形成触控信号线40于所述显示区110靠近所述扇出区121的区域内的薄膜晶体管层20上。具体地，所述触控信号线40与所述源漏极层25同层设置。亦即，所述触控信号线40、所述漏极251及所述源极252为同层设置。在本实施例中，所述触控信号线40设置在所述漏极251及所述源极252之间的层间绝缘层24上，但不限于此。在本实施例中，所述触控信号线40在层间绝缘层24上的投影小于所述漏极251及所述源极252在层间绝缘层24上的的投影，但不限于此。
步骤4：请参阅图5C，形成覆盖所述触控信号线40及所述薄膜晶体管层20的平坦层30。所述平坦层30由光阻材料制成。所述光阻材料可为聚酰亚胺，但不限于此。步骤4可包含步骤41至步骤43。
步骤41：涂布液态的光阻材料于所述触控信号线40及所述薄膜晶体管层20上，以形成所述平坦层30。此步骤可以采用旋转涂布进行，但不限于此。
步骤42：对所述平坦层30进行真空干燥，以使光阻材料中的有机溶剂挥发出来。
步骤43：对所述平坦层30进行预烘烤，以使光阻材料呈半流动状态。预烘烤的温度可为80-100度。
步骤5：请参阅图5D，形成贯穿所述平坦层30的第一通孔31，以暴露出所述触控信号线40，使得所述触控信号线40不接触所述平坦层30。所述第一通孔31及所述触控信号线40的尺寸可依实际需要调整，只要使所述触控信号线40不接触所述平坦层30即可。即，所述触控信号线40不接触所述第一通孔31的侧壁。亦即，所述触控信号线40在所述薄膜晶体管层20上的投影面积小于所述第一通孔31暴露出的薄膜晶体管层20的面积。在一实施例中，可增大所述第一通孔31的尺寸，及/或减小所述触控信号线40的尺寸。步骤5可通过曝光及显影工序形成所述第一通孔31。
在一实施例中，所述制造方法在步骤5之后还包含步骤51：烘烤所述平坦层30，以使所述平坦层30的呈半流动状态的光阻材料完全固化。所述烘烤可分为两阶段进行，例如：先在110-130度下烘烤2-4分钟，再于210-230度下烘烤35-50分钟。由于所述触控信号线40不接触所述平坦层30，因此在此烘烤步骤中，所述触控信号线40不易将迅速升温的扇出区的热能传导到所述平坦层30，使得所述平坦层30的呈半流动状态的光阻材料不易急剧固化。因此在此烘烤步骤后，所述第一通孔31具有理想的锥形角θ，使得后续形成的触控信号线40可完全覆盖所述第一通孔31。
步骤6：请参阅图5E，形成底部透明电极50于所述平坦层30上。所述底部透明电极50通过所述第一通孔31与所述触控信号线40电连接。所述底部透明电极50覆盖所述平坦层30、所述第一通孔31及所述触控信号线40。所述底部透明电极50可由铟锡氧化物制成，但不限于此。
在一实施例中，所述制造方法在步骤6之后还包含下列步骤。
步骤7：请参阅图5E，形成覆盖底部透明电极50及所述平坦层30的钝化层60。
步骤8：请参阅图5F，形成贯穿所述钝化层60及所述平坦层30的第二通孔65，以暴露出所述漏极251的一部分。在本实施例中，第一通孔31暴露出的薄膜晶体管层20的面积大于所述第二通孔65暴露出的漏极251的面积。在一实施例中，第一通孔31暴露出的薄膜晶体管层20的面积亦可等于所述第二通孔65暴露出的漏极251的面积。
步骤9：请参阅图5F，形成顶部透明电极70于所述钝化层60上。所述顶部透明电极70通过所述第二通孔65与所述漏极251电连接。所述顶部透明电极70可由铟锡氧化物制成，但不限于此。
在一实施例中，所述制造方法在步骤2之前还包含下列步骤。
步骤A：请参阅图5A，形成遮光层80于所述衬底基板10上。所述遮光层80与所述有源层21相对应。
步骤B：请参阅图5A，形成覆盖所述遮光层80的缓冲层90。所述缓冲层90可为单层或多层结构。在一实施例中，所述缓冲层90可包含第一缓冲层91及第二缓冲层92。所述第一缓冲层91覆盖所述遮光层80，且具有平坦表面。所述第二缓冲层92覆盖所述第一缓冲层91的平坦表面。所述第一缓冲层91及所述第二缓冲层92可由不同的绝缘材料制成。
在本揭示所提供的内嵌式触控阵列基板及其制造方法中，通过在显示区靠近扇出区的区域内的平坦层形成第一通孔，以及将触控信号线设置在所述第一通孔内的薄膜晶体管层上且不接触所述平坦层，使得在平坦层形成第一通孔后的烘烤步骤中，迅速升温的扇出区不易通过所述触控信号线将热能传导到所述平坦层。因此，在前述烘烤步骤中，所述平坦层的呈半流动状态的光阻材料不易急剧固化，而能使第一通孔具有理想锥形角。据此，后续形成的顶部透明电极可完全覆盖所述第一通孔而不产生裂缝，进而确保所述触控信号线与所述触控信号线之间的信号传输良好。此使得最终形成的液晶显示面板不会产生容值异常及亮度异常，进而具有良好的触控感应及显示效果。
以上对本揭示实施例所提供的内嵌式触控阵列基板及其制造方法进行了详细介绍。以上实施例的说明只是用于帮助理解本揭示的技术方案及其核心思想，并非用以限制本申请要求的保护范围。应当理解的是，本领域的普通技术人员可以对前述实施例所记载的技术方案进行修改或替换。凡在本揭示的技术方案的核心思想之内的修改或替换都包含于本申请要求的保护范围内。
Claims (10)
1.一种内嵌式触控阵列基板，其包含显示区及位于显示区一侧的扇出区，其中所述显示区靠近所述扇出区的区域包含：
衬底基板；
薄膜晶体管层，设置在所述衬底基板上；
平坦层，设置在所述薄膜晶体管层上，且设有第一通孔；
触控信号线，设置在所述第一通孔内的薄膜晶体管层上，且不接触所述平坦层；以及
底部透明电极，设置在所述平坦层上，且通过所述第一通孔与所述触控信号线电连接。
2.根据权利要求1所述的阵列基板，其特征在于：所述触控信号线在所述薄膜晶体管层上的投影面积小于所述第一通孔暴露出的薄膜晶体管层的面积。
3.根据权利要求2所述的阵列基板，其特征在于：所述薄膜晶体管层包含薄膜晶体管，所述薄膜晶体管由下到上依序包含有源层、栅极绝缘层、栅极、层间绝缘层及图案化的源漏极层，以及所述触控信号线设置在所述层间绝缘层上。
4.根据权利要求3所述的阵列基板，其特征在于：所述图案化的源漏极层包含源极及漏极，以及所述触控信号线设置在所述源极及所述漏极之间的层间绝缘层上。
5.根据权利要求4所述的阵列基板，其还包含：
钝化层，覆盖底部透明电极及所述平坦层；
第二通孔，贯穿所述钝化层及所述平坦层，以暴露出所述漏极的一部分；以及
顶部透明电极，设置在所述钝化层上，且通过所述第二通孔与所述漏极电连接。
6.一种内嵌式触控阵列基板的制造方法，其中所述内嵌式触控阵列基板包含显示区及位于显示区一侧的扇出区，所述制造方法包含：
提供衬底基板；
形成薄膜晶体管层于所述显示区内的衬底基板上；
形成触控信号线于所述显示区靠近所述扇出区的区域内的薄膜晶体管层上；
形成覆盖所述触控信号线及所述薄膜晶体管层的平坦层；
形成贯穿所述平坦层的第一通孔，以暴露出所述触控信号线，使得所述触控信号线不接触所述平坦层；以及
形成底部透明电极于所述平坦层上，其中所述底部透明电极通过所述第一通孔与所述触控信号线电连接。
7.根据权利要求1所述的制造方法，其特征在于：所述触控信号线在所述薄膜晶体管层上的投影面积小于所述第一通孔暴露出的薄膜晶体管层的面积。
8.根据权利要求2所述的制造方法，其特征在于：所述薄膜晶体管层包含薄膜晶体管，所述薄膜晶体管由下到上依序包含有源层、栅极绝缘层、栅极、层间绝缘层及图案化的源漏极层，以及所述触控信号线设置在所述层间绝缘层上。
9.根据权利要求3所述的制造方法，其特征在于：所述图案化的源漏极层包含源极及漏极，以及所述触控信号线设置在所述源极及所述漏极之间的层间绝缘层上。
10.根据权利要求4所述的制造方法，其还包含：
形成覆盖底部透明电极及所述平坦层的钝化层；
形成贯穿所述钝化层及所述平坦层的第二通孔，以暴露出所述漏极的一部分；以及
形成顶部透明电极于所述钝化层上，其中所述顶部透明电极通过所述第二通孔与所述漏极电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010980287.4A CN112181196B (zh) | 2020-09-17 | 2020-09-17 | 内嵌式触控阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010980287.4A CN112181196B (zh) | 2020-09-17 | 2020-09-17 | 内嵌式触控阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112181196A true CN112181196A (zh) | 2021-01-05 |
| CN112181196B CN112181196B (zh) | 2023-06-02 |
Family
ID=73920094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010980287.4A Active CN112181196B (zh) | 2020-09-17 | 2020-09-17 | 内嵌式触控阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112181196B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114460772A (zh) * | 2022-01-26 | 2022-05-10 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106997894A (zh) * | 2016-01-26 | 2017-08-01 | 三星显示有限公司 | 有机发光显示装置 |
| CN107291295A (zh) * | 2017-06-28 | 2017-10-24 | 武汉华星光电半导体显示技术有限公司 | 一种内嵌式触控oled显示装置 |
| CN107315296A (zh) * | 2017-07-24 | 2017-11-03 | 武汉华星光电技术有限公司 | Ltps阵列基板及内嵌式触摸屏 |
| CN110376814A (zh) * | 2019-07-29 | 2019-10-25 | 昆山龙腾光电有限公司 | 阵列基板及内嵌触控显示面板 |
-
2020
- 2020-09-17 CN CN202010980287.4A patent/CN112181196B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106997894A (zh) * | 2016-01-26 | 2017-08-01 | 三星显示有限公司 | 有机发光显示装置 |
| CN107291295A (zh) * | 2017-06-28 | 2017-10-24 | 武汉华星光电半导体显示技术有限公司 | 一种内嵌式触控oled显示装置 |
| CN107315296A (zh) * | 2017-07-24 | 2017-11-03 | 武汉华星光电技术有限公司 | Ltps阵列基板及内嵌式触摸屏 |
| CN110376814A (zh) * | 2019-07-29 | 2019-10-25 | 昆山龙腾光电有限公司 | 阵列基板及内嵌触控显示面板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114460772A (zh) * | 2022-01-26 | 2022-05-10 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
| WO2023142157A1 (zh) * | 2022-01-26 | 2023-08-03 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112181196B (zh) | 2023-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312268B2 (en) | Display device | |
| US9685469B2 (en) | Display with semiconducting oxide and polysilicon transistors | |
| CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
| KR101484022B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| US20170285430A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device | |
| US11755133B2 (en) | Array substrate and method for manufacturing same, and display device | |
| US20220317494A1 (en) | Low temperature poly-silicon display panels, manufacturing method thereof, and liquid crystal display devices | |
| WO2018209761A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| US9626014B2 (en) | Touch display panel and manufacturing method thereof | |
| US20190333938A1 (en) | In-cell touch array substrate, display panel and manufacturing method thereof | |
| US11237657B2 (en) | Array substrate, method of manufacturing array substrate, display panel and display apparatus | |
| CN103681514A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN108535925B (zh) | 显示面板和显示装置 | |
| CN112181196A (zh) | 内嵌式触控阵列基板及其制造方法 | |
| CN108400139B (zh) | 阵列基板及其制作方法以及显示装置 | |
| CN110137086B (zh) | Tft基板的制作方法及tft基板 | |
| US11127767B2 (en) | Array substrate, method for manufacturing the same and display device | |
| US20180110136A1 (en) | Encapsulation structure and display apparatus | |
| US9153603B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| WO2022222404A1 (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
| US11392258B2 (en) | Touch panel including dielectric structure, display panel and display device | |
| WO2017012166A1 (zh) | 面板及面板制备方法 | |
| CN108400140B (zh) | 阵列基板及其制造方法 | |
| US9312324B2 (en) | Organic thin film transistor comprising banks, organic thin film transistor array substrate and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |