CN205959980U - 膜层测试结构及阵列基板 - Google Patents

膜层测试结构及阵列基板 Download PDF

Info

Publication number
CN205959980U
CN205959980U CN201620956579.3U CN201620956579U CN205959980U CN 205959980 U CN205959980 U CN 205959980U CN 201620956579 U CN201620956579 U CN 201620956579U CN 205959980 U CN205959980 U CN 205959980U
Authority
CN
China
Prior art keywords
film layer
test
tested
conductive film
out wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620956579.3U
Other languages
English (en)
Inventor
张淼
孙静
傅武霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201620956579.3U priority Critical patent/CN205959980U/zh
Application granted granted Critical
Publication of CN205959980U publication Critical patent/CN205959980U/zh
Priority to PCT/CN2017/083195 priority patent/WO2018036200A1/zh
Priority to US15/573,067 priority patent/US10332811B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/041—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals

Abstract

一种膜层测试结构及阵列基板，该膜层测试结构包括待测试导电膜层、与待测试导电膜层位于不同层且分别与待测试导电膜层电连接的多条测试引出线以及多个分别与多条测试引出线电连接的测试端子。将该膜层测试结构应用于阵列基板中，可以方便地完成方块电阻的测试，并且能够保证测试的精度，同时能够避免测试探针的频繁更换，减小测试探针的消耗，从而降低生产成本。

Description

膜层测试结构及阵列基板
技术领域
本实用新型涉及一种膜层测试结构及阵列基板。
背景技术
在显示技术领域中，例如，在液晶显示器或有机电致发光显示器件中，薄膜晶体管是阵列基板中的基本器件。薄膜晶体管中各膜层的特性影响着薄膜晶体管的电学特性，从而影响显示器件最终的显示效果。
方块电阻是评价膜层特性的一个重要手段。目前，方块电阻值通常用四探针法实现测量，测试时使用等间距且排成直线的四个探针进行测试，且探针直接接触膜层，例如，图1为测试方块电阻的示意图。探头由四根探针阻成，其要求四根探针头部的距离相等。当探头压在导电薄膜材料上面时，电阻计可用于显示出材料的方块电阻值，其原理是外端的两根探针产生电流场，内端的两根探针测试电流场在这两个探点上形成的电势。方块电阻越大，产生的电势也越大，这样就可以测出膜层的方块电阻值。
实用新型内容
本实用新型提供一种膜层测试结构及阵列基板，将该膜层测试结构应用于阵列基板中，可以方便地完成方块电阻的测试，并且能够保证测试的精度，同时能够避免测试探针的频繁更换，减小测试探针的消耗，从而降低生产成本。这可以解决目前在方块电阻的测试中，由于探针长时间使用易发生弯曲变形而导致探针之间的间距发生变化，最终导致方块电阻值的测量不准确的问题。
本实用新型的至少一实施例提供一种膜层测试结构，包括：待测试导电膜层；多条测试引出线，与所述待测试导电膜层位于不同层且分别与所述待测试导电膜层电连接；多个测试端子，多个所述测试端子分别与所述多条测试引出线电连接。
例如，在本实用新型一实施例提供的膜层测试结构中，所述测试引出线的一端连接所述待测试导电膜层，另一端连接所述测试端子。
例如，在本实用新型一实施例提供的膜层测试结构中，所述测试引出线与所述测试端子一体成形。
例如，在本实用新型一实施例提供的膜层测试结构中，所述测试引出线设置在所述待测试导电膜层的上方或下方。
例如，本实用新型一实施例提供的膜层测试结构，还包括设置在所述待测试导电膜层一侧的绝缘层，所述绝缘层形成了多个第一过孔，所述多条测试引出线通过相应的所述多个第一过孔与所述待测试导电膜层电连接。
例如，在本实用新型一实施例提供的膜层测试结构中，所述第一过孔设置在所述待测试导电膜层的中间区域。
例如，在本实用新型一实施例提供的膜层测试结构中，任意相邻两个所述第一过孔之间的距离相等。
例如，在本实用新型一实施例提供的膜层测试结构中，所述第一过孔呈直线排列。
例如，在本实用新型一实施例提供的膜层测试结构中，所述第一过孔的个数为4个，且4个所述第一过孔排列成等边四边形。
例如，在本实用新型一实施例提供的膜层测试结构中，所述多个测试端子与所述待测试导电膜层位于同一层但彼此绝缘，或者与所述多条测试引出线位于同一层并彼此电连接。
例如，在本实用新型一实施例提供的膜层测试结构中，所述多个测试端子与所述待测试导电膜层位于同一层的情况下，所述绝缘层还包括多个第二过孔，所述多个测试端子与所述多条测试引出线通过所述第二过孔电连接。
本实用新型的至少一实施例还提供一种阵列基板，包括上述中所述的膜层测试结构，所述待测试导电膜层位于栅极膜层、源漏电极膜层或像素电极膜层。
例如，本实用新型一实施例提供的阵列基板中，在所述待测试导电膜层为所述栅极膜层的情况下，所述多条测试引出线位于所述源漏电极膜层，所述多个测试端子位于所述栅极膜层或者所述源漏电极膜层。
例如，本实用新型一实施例提供的阵列基板中，在所述待测试导电膜层为所述源漏电极膜层的情况下，所述多条测试引出线位于所述栅极膜层，所述多个测试端子位于所述栅极膜层或者所述源漏电极膜层。
例如，本实用新型一实施例提供的阵列基板中，在所述待测试导电膜层为所述像素电极膜层的情况下，所述多条测试引出线位于所述源漏电极膜层，所述多个测试端子位于所述源漏电极膜层或像素电极膜层。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本实用新型的一些实施例，而非对本实用新型的限制。
图1为一种测试方块电阻的示意图；
图2为图1中的探针变形后的示意图；
图3为本实用新型一实施例提供的一种膜层测试结构的示意图；
图4a为图3中的膜层测试结构沿A-B切割后的截面结构示意图；
图4b为图3中的膜层测试结构沿C-D切割后的截面结构示意图；
图5为本实用新型另一实施例提供的膜层测试结构的示意图；
图6为本实用新型另一实施例提供的膜层测试结构的示意图。
附图标记：
100-膜层测试结构；101-待测试导电膜层；102-测试引出线；103-测试端子；105-绝缘层；106-第一过孔；107-第二过孔。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
方块电阻值通常用四探针法实现测量，使用等间距且排成直线的四个探针进行测试，对于导电膜层而言，方块电阻值仅与待测试导电膜层厚度相关。方块电阻定义为：R□＝ρ/t，其中，ρ为金属电阻率，t为所测薄膜的厚度。
方块电阻的测试要求为：每个探针到待测试导电膜层边界的距离要远大于任意相邻两探针之间的间距，例如，每个探针到待测试导电膜层边界的距离至少大于相邻探针间距的10倍；探针需要等间距放置。
采用等间距且成直线放置的四探针测试方块电阻时，方块电阻值可用以下公式计算：
其中，如图1所示，探针1、探针2、探针3和探针4依次设置在导电测试膜层上，Sprobe为探针间距，U23为探针2与探针3之间的电压差，I14为探针1与探针4之间的电流。
在常规的阵列基板工艺中，需要形成例如金属膜层或透明导电膜层，以形成栅线、数据线、像素电极等电路结构。为了检测这些导电膜层的成膜质量，通常可以测量这些导电膜层的方块电阻。方块电阻是在待测试导电膜层形成之后且在刻蚀作业之前进行的测试，探针放置于待刻蚀区域进行测试以避免对膜层带来损坏。本公开的发明人注意到，当探针长时间使用后，探针会发生诸如弯曲、偏移等磨损，从而导致探针的间距发生变化，进而导致测量误差，使得使用上述公式(1)计算电阻时不准确，测试精度下降，因而可能需要频繁地更换探针。例如，图2为探针变形后的示意图。如图2所示，探针发生了弯曲变形，导致探针之间的间距发生了变化，当使用方块电阻公式(1)计算方块电阻值时会发生误差。并且，发明人还发现，可以在各膜层完成之后，形成方块电阻测试图案之后再进行统一测试，这样操作起来更方便。
为解决上述在方块电阻的测试中，由于探针长时间使用易发生弯曲变形而导致探针之间的间距发生变化，最终导致方块电阻值的测量不准确的问题，本实用新型一实施例提供了一种膜层测试结构，该膜层测试结构包括：待测试导电膜层；与待测试导电膜层位于不同层且分别与待测试导电膜层电连接的多条测试引出线；多个测试端子，该多个测试端子分别与多条测试引出线电连接。
实施例一
本实施例提供一种膜层测试结构，图3为本实用新型一实施例提供的一种膜层测试结构的示意图，如图3所示，该膜层测试结构100包括待测试导电膜层101、多条测试引出线102和多个测试端子103，并且多条测试引出线102与待测试导电膜层101位于不同层且分别与待测试导电膜层101电连接，多个测试端子103分别与多条测试引出线102电连接。
如图3所示，通过多条测试引出线102把待测试导电膜层101上的测试点引出到待测试导电膜层101外，且通过多个测试端子103代替了待测试导电膜层101上的测试点，这样，只要探针在相应的测试端子103内移动，实质上所测的是与各个测试端子103电连接的各个测试点处的电阻。
当采用本实施例中的膜层测试结构时，当探针由于长时间使用发生弯曲变形探针之间的间距发生变化时，只要探针在相应的测试端子103内移动，所测出的方块电阻值仍然是准确的，即采用本实施例中的膜层测试结构能够方便地完成方块电阻的测试，可以保证测试的精度，避免探针的频繁更换，从而降低了生产成本。
例如，如图3所示，该膜层测试结构100中的多条测试引出线102可以设置在待测试导电膜层101的上方或下方。
例如，该膜层测试结构100可以形成在基板的空白区域。基板上通常可以形成用于至少一个显示面板的像素区域，空白区域分布在像素区域周边或之间。该空白区域在对基板进行切割后被除去。
例如，该待测试导电膜层101可以为栅极膜层、源漏电极膜层和透明导电氧化物制作的像素电极膜层、公共电极膜层等。
例如，该待测试膜层的制作过程包括：通过磁控溅射、气相沉积(例如化学气相沉积)等方式在基板上沉积导电膜层，然后在该导电膜层上涂覆光刻胶，再进行曝光、显影、刻蚀和剥离光刻胶等工序在基板上形成待测试导电膜层101，以及相应地形成在像素区中的电路结构(例如栅线、栅极、数据线、源漏极、像素电极、公共电极等)。
下面以形成的膜层为栅极金属膜层为例加以说明，测试引出线102可以在形成源漏电极层或者像素电极膜层时形成，这样可以不用增加工艺步骤。例如，形成测试引出线102的过程包括：通过磁控溅射等方式沉积源漏金属膜层，然后在膜层上涂覆光刻胶，再进行曝光、显影、刻蚀和剥离光刻胶等工序在基板上形成测试引出线102。同样地，如果待测试膜层为源漏金属膜层时，测试引出线可以与栅极金属膜层或者像素电极膜层同层形成。
例如，如图3所示，多个测试端子103与待测试导电膜层101位于同一层但彼此绝缘或者多个测试端子103与多条测试引出线102位于同一层并且彼此电连接。这样可以节省单独做测试端子的工序。以测试端子与待测试导电膜层位于同一层但彼此绝缘为例加以说明，测试端子的形成过程与待测试导电膜层同时形成。
例如，如图3所示，测试端子103的宽度大于相应测试引出线102的宽度，测试端子103的大小应以便于探针进行测量为宜，且测试端子103的形状也不受限制，仍以便于探针进行测量为宜。如图3所示，测试端子103为正方形，在本实用新型的其他实施例中，测试端子103的形状还可以为圆形、矩形、多边形等。
例如，在保证测试端子与待测试导电膜层绝缘的前提下，可以将测试端子设置在待测试导电膜层周围的任意位置，为了保证测试的方便，尽量将测试端子设置在同一条直线上。在测试引出线的宽度固定的情况下，将测试引出线的长度设置到最短，以减少测试引出线自身的电阻给测试的精确度造成的影响。且保证测试引出线能将测试点引出到待测试膜层外。
例如，图4a为图3中的膜层测试结构沿A-B切割后的截面结构示意图，如图4a所示，该膜层测试结构还包括设置在待测试导电膜层101一侧的绝缘层105，绝缘层105上形成了多个第一过孔106，多条测试引出线通过相应的多个第一过孔106与待测试导电膜层101电连接。
例如，如图4a所示，第一过孔106设置在待测试导电膜层101的中间区域。
例如，如图4a所示，任意相邻两个第一过孔106之间的距离相等。
例如，如图4a所示，第一过孔的个数为4个，且4个第一过孔呈直线排列。
例如，如图5所示，4个第一过孔还可以排列成正方形或者菱形，只要满足相邻的两个第一过孔之间的间距相等即可。但当第一过孔排列成正方形或者菱形时，利用公式计算电阻时需要乘以相应的系数。
例如，图4b为图3中的膜层测试结构沿C-D切割后的截面结构示意图，如图3和图4b所示，在多个测试端子与待测试导电膜层位于同一层的情况下，绝缘层105还包括多个第二过孔107，多个测试端子103与多条测试引出线102通过第二过孔107电连接。
当本实施例中的膜层测试结构制作完成以后，采用四探针组接触四个端子，在两侧的两个探针上分别输入和输出电流，同时测量中间两个端子上的电压差，根据方块电阻公式即可计算得到方块电阻值。当对本实施例中的膜层测试结构进行方块电阻测试时，探针的接触位置在测试端子上，即使探针长时间使用发生变形，由于测试端子的面积较大，测试结果也不会因为探针间距的变化而出现方块电阻的测试值出现误差。
例如，在本实施例中，多个过孔的排列形状也并不仅限于呈直线排列和呈等边四边形排列，还可以为其他的排列方式，只要能与相应的方块电阻的计算公式相匹配即可，在此不再赘述。
实施例二
本实施例提供一种膜层测试结构，图6为本实施例提供的膜层测试结构的示意图，在该膜层测试结构中，多个测试引出线102的末端延伸出各自对应的测试端子103且二者一体成形。
例如，多个测试端子103分别由多个测试引出线102的末端延伸构成，且测试端子103的宽度大于相应的测试引出线102的宽度，此时多个测试引出线102与多个测试端子103位于同一层。如图6所示，测试端子103分别由多个测试引出线102的末端延伸构成。例如，测试端子103的平面形状可以为正方形，且其边长大于测试引出线102的宽度。
本实施例中，除了多个测试端子103分别由多个测试引出线102的末端延伸构成外，其他的结构特征均可参考实施例一中的相关描述，在此不再赘述。
例如，在本实施例中，多个过孔的排列形状也并不仅限于呈直线排列和呈等边四边形排列，还可以为其他的排列方式，只要能与相应的方块电阻的计算公式相匹配即可，在此不再赘述。
实施例三
本实施例提供一种阵列基板，包括实施例一或者实施例二中的任一膜层测试结构。
例如，该待测试导电膜层位于栅极膜层、源漏电极膜层或像素电极膜层。
例如，在待测试导电膜层为栅极膜层的情况下，多条测试引出线位于源漏电极膜层，多个测试端子位于栅极膜层或者源漏电极膜层。如果采用实施例二中的膜层测试结构，则多个测试端子与多条测试引出线位于同一膜层。
例如，在待测试导电膜层为源漏电极膜层的情况下，多条测试引出线位于栅极膜层，多个测试端子位于栅极膜层或者源漏电极膜层。如果采用实施例二中的膜层测试结构，则多个测试端子与多条测试引出线位于同一膜层。
例如，在待测试导电膜层为像素电极膜层的情况下，多条测试引出线位于源漏电极膜层，多个测试端子位于源漏电极膜层或像素电极膜层。如果采用实施例二中的膜层测试结构，则多个测试端子与多条测试引出线位于同一膜层。
本实用新型的实施例提供的一种膜层测试结构及阵列基板至少具有以下一项有益效果：
(1)将该膜层测试结构应用于阵列基板中，可以方便地完成方块电阻的测试，并且能够保证测试的精度，同时能够避免测试探针的频繁更换，减小测试探针的消耗，从而降低生产成本；
(2)可以在各膜层完成之后，形成方块电阻测试图案之后再进行统一测试，这样操作起来更方便。
有以下几点需要说明：
(1)本实用新型实施例附图只涉及到与本实用新型实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本实用新型的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(3)在不冲突的情况下，本实用新型的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种膜层测试结构，包括：
待测试导电膜层；
多条测试引出线，与所述待测试导电膜层位于不同层且分别与所述待测试导电膜层电连接；
多个测试端子，多个所述测试端子分别与所述多条测试引出线电连接。
2.根据权利要求1所述的膜层测试结构，其特征在于，所述测试引出线的一端连接所述待测试导电膜层，另一端连接所述测试端子。
3.根据权利要求2所述的膜层测试结构，其特征在于，所述测试引出线与所述测试端子一体成形。
4.根据权利要求2或3所述的膜层测试结构，其特征在于，所述测试引出线设置在所述待测试导电膜层的上方或下方。
5.根据权利要求4所述的膜层测试结构，其特征在于，还包括设置在所述待测试导电膜层一侧的绝缘层，所述绝缘层形成了多个第一过孔，所述多条测试引出线通过相应的所述多个第一过孔与所述待测试导电膜层电连接。
6.根据权利要求5所述的膜层测试结构，其特征在于，所述第一过孔设置在所述待测试导电膜层的中间区域。
7.根据权利要求6所述的膜层测试结构，其特征在于，任意相邻两个所述第一过孔之间的距离相等。
8.根据权利要求7所述的膜层测试结构，其特征在于，所述第一过孔呈直线排列。
9.根据权利要求7所述的膜层测试结构，其特征在于，所述第一过孔的个数为4个，且4个所述第一过孔排列成等边四边形。
10.根据权利要求5-9中任一项所述的膜层测试结构，其特征在于，所述多个测试端子与所述待测试导电膜层位于同一层但彼此绝缘，或者与所述多条测试引出线位于同一层并彼此电连接。
11.根据权利要求10所述的膜层测试结构，其特征在于，所述多个测试端子与所述待测试导电膜层位于同一层的情况下，所述绝缘层还包括多个第二过孔，所述多个测试端子与所述多条测试引出线通过所述第二过孔电连接。
12.一种阵列基板，其特征在于，包括权利要求1-11中任一项所述的膜层测试结构，所述待测试导电膜层位于栅极膜层、源漏电极膜层或像素电极膜层。
13.根据权利要求12所述的阵列基板，其特征在于，在所述待测试导电膜层为所述栅极膜层的情况下，所述多条测试引出线位于所述源漏电极膜层，所述多个测试端子位于所述栅极膜层或者所述源漏电极膜层。
14.根据权利要求12所述的阵列基板，其特征在于，在所述待测试导电膜层为所述源漏电极膜层的情况下，所述多条测试引出线位于所述栅极膜层，所述多个测试端子位于所述栅极膜层或者所述源漏电极膜层。
15.根据权利要求12所述的阵列基板，其特征在于，在所述待测试导电膜层为所述像素电极膜层的情况下，所述多条测试引出线位于所述源漏电极膜层，所述多个测试端子位于所述源漏电极膜层或像素电极膜层。
CN201620956579.3U 2016-08-26 2016-08-26 膜层测试结构及阵列基板 Active CN205959980U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201620956579.3U CN205959980U (zh) 2016-08-26 2016-08-26 膜层测试结构及阵列基板
PCT/CN2017/083195 WO2018036200A1 (zh) 2016-08-26 2017-05-05 膜层测试结构及阵列基板
US15/573,067 US10332811B2 (en) 2016-08-26 2017-05-05 Film test structure and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620956579.3U CN205959980U (zh) 2016-08-26 2016-08-26 膜层测试结构及阵列基板

Publications (1)

Publication Number Publication Date
CN205959980U true CN205959980U (zh) 2017-02-15

Family

ID=57980211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620956579.3U Active CN205959980U (zh) 2016-08-26 2016-08-26 膜层测试结构及阵列基板

Country Status (3)

Country Link
US (1) US10332811B2 (zh)
CN (1) CN205959980U (zh)
WO (1) WO2018036200A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018036200A1 (zh) * 2016-08-26 2018-03-01 京东方科技集团股份有限公司 膜层测试结构及阵列基板
CN108181741A (zh) * 2018-01-05 2018-06-19 京东方科技集团股份有限公司 一种显示面板膜层剥离位置的测试装置及其方法
CN109378280A (zh) * 2018-11-21 2019-02-22 中国科学院上海技术物理研究所 一种用于高密度面阵性能验证的测试结构
CN111933066A (zh) * 2020-08-28 2020-11-13 京东方科技集团股份有限公司 Oled显示基板、显示模组、显示面板
CN112015017A (zh) * 2020-09-15 2020-12-01 武汉华星光电技术有限公司 测试电路及显示面板测试方法
CN112599578A (zh) * 2020-12-11 2021-04-02 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835466A (en) * 1987-02-06 1989-05-30 Fairchild Semiconductor Corporation Apparatus and method for detecting spot defects in integrated circuits
US5514974A (en) * 1994-10-12 1996-05-07 International Business Machines Corporation Test device and method for signalling metal failure of semiconductor wafer
US5917197A (en) * 1997-05-21 1999-06-29 Siemens Aktiengesellschaft Integrated multi-layer test pads
KR100414213B1 (ko) * 2001-07-24 2004-01-07 삼성전자주식회사 집적 회로 배선의 절연 신뢰성 검사 장치
JP2004247360A (ja) * 2003-02-10 2004-09-02 Nec Electronics Corp 半導体信頼性評価装置およびその評価方法
US7119571B2 (en) * 2004-11-24 2006-10-10 Applied Materials, Inc. Test structure design for reliability test
JP2007072325A (ja) 2005-09-08 2007-03-22 Mitsui Mining & Smelting Co Ltd 表示デバイスの製造方法
US7749778B2 (en) * 2007-01-03 2010-07-06 International Business Machines Corporation Addressable hierarchical metal wire test methodology
CN202166811U (zh) 2011-08-12 2012-03-14 京东方科技集团股份有限公司 一种阵列基板、液晶面板及显示设备
CN203217210U (zh) 2012-12-24 2013-09-25 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示器
CN103217459A (zh) * 2013-05-06 2013-07-24 深圳市华星光电技术有限公司 Oled面板封装效果的检测方法
US9171497B2 (en) 2013-05-06 2015-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for inspecting packaging effectiveness of OLED panel
CN103811469B (zh) 2014-03-05 2016-08-17 上海华虹宏力半导体制造有限公司 测试结构和测试方法
CN104133333A (zh) 2014-07-22 2014-11-05 深圳市华星光电技术有限公司 阵列基板及制作方法
CN105206601B (zh) * 2015-10-19 2019-03-12 京东方科技集团股份有限公司 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法
CN205959980U (zh) 2016-08-26 2017-02-15 合肥鑫晟光电科技有限公司 膜层测试结构及阵列基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018036200A1 (zh) * 2016-08-26 2018-03-01 京东方科技集团股份有限公司 膜层测试结构及阵列基板
US10332811B2 (en) 2016-08-26 2019-06-25 Boe Technology Group Co., Ltd. Film test structure and array substrate
CN108181741A (zh) * 2018-01-05 2018-06-19 京东方科技集团股份有限公司 一种显示面板膜层剥离位置的测试装置及其方法
CN109378280A (zh) * 2018-11-21 2019-02-22 中国科学院上海技术物理研究所 一种用于高密度面阵性能验证的测试结构
CN109378280B (zh) * 2018-11-21 2023-09-12 中国科学院上海技术物理研究所 一种用于高密度面阵性能验证的测试结构
CN111933066A (zh) * 2020-08-28 2020-11-13 京东方科技集团股份有限公司 Oled显示基板、显示模组、显示面板
CN112015017A (zh) * 2020-09-15 2020-12-01 武汉华星光电技术有限公司 测试电路及显示面板测试方法
CN112599578A (zh) * 2020-12-11 2021-04-02 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN112599578B (zh) * 2020-12-11 2023-10-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
WO2018036200A1 (zh) 2018-03-01
US20180358273A1 (en) 2018-12-13
US10332811B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
CN205959980U (zh) 膜层测试结构及阵列基板
US6383451B1 (en) Electric resistance sensor for measuring corrosion rate
CN105223420A (zh) 用于测量接触电阻的tft及接触电阻的测量方法
CN104880144B (zh) 具有显示面板的变形检测功能的电子装置及相应的方法
US10684175B2 (en) Substrate and display device
CN108649000A (zh) 测试基板及其制备方法、检测方法、显示基板、显示装置
CN107221537A (zh) 一种阵列基板、显示面板、显示装置及阵列基板制作方法
CN105203847A (zh) 一种薄层材料方块电阻和连接点接触电阻测试方法
CN101989594B (zh) 半导体器件的测试结构和测试方法
CN102645586B (zh) 玻璃基板、过孔电阻测量方法和金属线电阻的测量方法
US20080100311A1 (en) Electrical Measurement Of The Thickness Of A Semiconductor Layer
JP6158961B1 (ja) 鋼材電位測定方法および鋼材電位測定装置
CN202870441U (zh) 阵列基板、显示装置和线宽测量装置
CN206540861U (zh) 测试板以及裂纹检测装置
CN109116198B (zh) 一种击穿测试结构、显示面板和击穿测试方法
JP2004093213A (ja) 特性分布測定装置
Náhlík et al. Influence of non-ideal circumferential contacts on errors in the measurements of the resistivity of layers using the van der Pauw method
CN105870035A (zh) 倒角检测方法
CN107272931A (zh) 一种显示器件结构及其制备方法
CN110243277A (zh) 一种阵列基板、其驱动方法及显示装置
JP2870785B2 (ja) 薄膜トランジスタマトリクス基板の検査方法
US11946890B2 (en) Method for measuring high resistivity test samples using voltages or resistances of spacings between contact probes
CN102981332B (zh) 线宽测量方法和装置
CN107037266A (zh) 一种mos电容三频率测量方法
CN104730789A (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant