CN101989594B

CN101989594B - 半导体器件的测试结构和测试方法

Info

Publication number: CN101989594B
Application number: CN2009100560214A
Authority: CN
Inventors: 陈文磊
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2009-08-06
Filing date: 2009-08-06
Publication date: 2012-08-22
Anticipated expiration: 2029-08-06
Also published as: CN101989594A

Abstract

本发明公开了一种半导体器件的测试结构和测试方法，该测试结构包括：位于晶片测试区的半导体基底；测试图形，位于所述半导体基底上，所述测试图形包括窄测试导线、间隙带和宽测试导线，所述宽测试导线的轮廓为矩形，且所述间隙带沿所述矩形的长边方向贯通于所述矩形的两条短边之间，所述窄测试导线位于所述间隙带内，且沿所述矩形的短边向矩形中心方向，测试图形的厚度递减，利用该测试结构可以更精确的得到半导体器件内宽度较大的导线的电阻。

Description

半导体器件的测试结构和测试方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的测试结构和测试方法。

背景技术

在半导体制造工艺中，完成半导体器件单元的制造后需要利用导电层进行布线，例如利用金属层布线将半导体器件单元相连，例如将同一半导体器件单元的栅极和源极/漏极相连，将不同半导体器件单元的电极相连，或者将不同层的半导体器件单元的电极互连，而构成半导体器件。由于导电层形成的导线的厚度和长度将影响导线的电阻值，而导线的电阻值又会影响半导体器件的性能，因此通常需要对半导体器件的导线的电阻值的进行测量，也可以通过导线厚度变化反映电阻值的变化。

例如在公开号为“CN1747144A”的中国专利中提供了一种内连线金属层结构的测试方法，其中公开了内连线金属层，也就是导线的电阻测量方法，以及根据上述电阻值的变化得知内连线金属层结构应力迁移的变化的方法。

图1为半导体器件的测试示意图，如图1所示，在传统的测试方法中，为了不影响正常的半导体器件的制造，会在晶片10上划分出部分区域作为测试区20，然后利用和半导体器件相同的工艺步骤形成测试图形30。具体的，在半导体器件的导电层布线步骤中，在测试区20同时形成导电层布线的测试图形30。通常在对导线电阻的测试方法中，在测试区20形成的测试图形30(测试导线)是和半导体器件的导线是在相同的步骤中形成，例如先进行化学气相淀积(CVD)，接着进行化学机械研磨(CMP)。因为测试导线和半导体器件的导线是在相同的工艺步骤中形成，因此通常认为厚度相同，测试导线的宽度为导线的最小宽度，长度为设定值。

然后通过在测试导线两端施加电压，并对测试导线内的电流进行测量，从而通过计算，可以得到测试导线的电阻。由于导线的电阻和宽度成反比，和长度成正比，从而可以由测试导线的电阻推算得到半导体器件中的导线的电阻。

由于测试导线通常设置为半导体器件内宽度最小的导线，因此也就仅仅能测试到半导体器件内宽度最小的导线的电阻，而对半导体器件内宽度较大的导线的电阻不能测试，因此只能推算，但这样得到的宽度较大的导线的电阻误差较大。

发明内容

本发明的目的是提供一种半导体器件的测试结构及测试方法，从而可以更精确的得到半导体器件内宽度较大的导线的电阻。

为了达到上述目的，本发明提供了一种半导体器件的测试结构，包括：

位于晶片测试区的半导体基底；

测试图形，位于所述半导体基底上，所述测试图形包括窄测试导线、间隙带和宽测试导线，所述宽测试导线的轮廓为矩形，且所述间隙带沿所述矩形的长边方向贯通于所述矩形的两条短边之间，所述窄测试导线位于所述间隙带内，且沿所述矩形的短边向矩形中心方向，测试图形的厚度递减。

优选的，所述间隙带和所述窄测试导线呈方波形、正弦波、三角波或者直线型分布。

优选的，所述宽测试导线包括两个交错排列的梳齿部，两个所述梳齿部之间的缝隙为所述间隙带，且所述间隙带的宽度小于所述梳齿部的每根梳齿的宽度，所述间隙带的宽度大于窄测试导线的宽度。

优选的，还包括位于所述半导体基底上的子测试导线，其宽度和所述窄测试导线相同。

优选的，所述矩形的长边长度小于或等于所述窄测试导线宽度的150倍。

优选的，所述测试图形的材料为铜。

相应的本发明还提供了一种半导体器件的测试方法，包括步骤：

提供位于晶片测试区的半导体基底；

在所述半导体基底上形成测试图形，所述测试图形包括窄测试导线、间隙带和宽测试导线，所述宽测试导线的轮廓为矩形，且所述间隙带沿所述矩形的长边方向贯通于所述矩形的两条短边之间，所述窄测试导线位于所述间隙带内，且沿所述矩形的短边向矩形中心方向，测试图形的厚度递减；

在所述窄测试导线的两端施加电压，并测试所述窄测试导线内的电流；

根据所述电流计算所述窄测试导线的电阻；

根据所述电阻计算窄测试导线的厚度，即宽测试导线的厚度；

根据所述宽测试导线的厚度得到所述宽测试导线的电阻。

优选的，在所述半导体基底上形成测试图形的步骤包括：

在所述半导体基底上形成绝缘介质层；

对所述绝缘介质层进行刻蚀，在绝缘介质层中形成宽沟槽和窄沟槽，所述宽沟槽的外围构成矩形，且所述矩形的两条短边之间具有贯通的窄沟槽；

在所述宽沟槽、所述窄沟槽内以及所述绝缘介质层上形成导电层；

对所述导电层进行平坦化，使所述宽沟槽和所述窄沟槽以外的区域露出所述绝缘介质层，从而在所述宽沟槽的位置形成宽测试导线，在所述窄沟槽的位置形成窄测试导线。

优选的，所述宽测试导线包括两个交错排列的梳齿部，两个所述梳齿部之间的缝隙为所述间隙带，且所述间隙带的宽度小于所述梳齿部的每根梳齿的宽度，所述沟槽的宽度大于窄测试导线的宽度。

和现有技术相比，上述技术方案的优点在于：

在测试结构中设置测试图形，所述测试图形包括窄测试导线和宽测试导线，所述宽测试导线的轮廓为矩形，且从所述矩形的短边之间具有贯通的间隙带，所述窄测试导线位于所述间隙带内，这样窄测试导线和宽测试导线的厚度等特性更接近，这样对窄测试导线内的电阻进行测试，就可以计算出窄测试导线的厚度，从而就得到宽度和所述矩形长边宽度相同的导线的厚度，由此厚度可以计算得出其电阻。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为半导体器件的测试示意图；

图2为半导体器件内的导线的剖面示意图；

图3为本发明的半导体器件的测试结构一实施例的俯视图；

图4为图3中测试图形的俯视图；

图5为图3中测试图形的剖面图；

图6至图7为测试图形形成方法的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

利用传统方法对半导体器件内的导线进行电阻测量时，通常会在晶片10上划分出部分区域作为测试区20，然后利用和半导体器件相同的工艺步骤在测试区的半导体基底上形成测试图形30。通常在对导线电阻的测试方法中，在测试区20形成的测试图形30(测试导线)是和半导体器件的导线是在相同的步骤中形成，例如先进行化学气相淀积(CVD)，接着进行化学机械研磨(CMP)。因为测试导线和半导体器件的导线是在形同的工艺步骤中形成，因此通常认为厚度相同，测试导线的宽度为半导体器件内的导线的最小值，长度为设定值。然后通过在测试导线两端施加电压，并对测试导线内的电流进行测量，从而通过计算，可以得到测试导线的电阻。由于导线的电阻和宽度成反比，和长度成正比，从而可以由测试导线的电阻推算得到半导体器件中的导线的电阻。

但是，上述方法也就仅仅能测试到半导体器件内宽度最小的导线的电阻，而对半导体器件内宽度较大的导线的电阻不能测试，只能推算得到。

发明人在对半导体器件的导线实际测量时发现，半导体器件内大于测试导线宽度的导线，由上述测试方法推算得到的电阻和实际测量得到的电阻的偏差很大。发明人研究后认为：传统的测试导线宽度同半导体器件内最窄的导线宽度，这样在CVD之后的CMP过程中测试导线的厚度都和半导体器件内最窄的导线厚度相同。实际上半导体器件内的导线，具有多种宽度，图2为半导体器件内的较宽的导线的剖面示意图，如图3所示，在CVD之后的CMP过程中，由于同种材质的材料层中心处的研磨速率大于边缘处的研磨速率，因此CMP之后，越宽的导线的中心处相比边缘处就会凹陷也越严重，从而宽度不同的导线的厚度也不一样，但是传统技术中本领域技术人员通常在测试时利用较细的导线的电阻去计算较宽的导线的电阻，因此就会存在较大误差。

因此本发明提供了一种半导体器件的测试结构，包括：

位于晶片测试区的半导体基底；

优选的，所述测试图形的材料为铜。

提供位于晶片测试区的半导体基底；

根据所述电流计算所述窄测试导线的电阻；

根据所述宽测试导线的厚度得到所述宽测试导线的电阻。

优选的，在所述半导体基底上形成测试图形的步骤包括：

在所述半导体基底上形成绝缘介质层；

上述技术方案在测试结构中设置测试图形，所述测试图形包括窄测试导线和宽测试导线，所述宽测试导线的轮廓为矩形，且所述矩形的短边之间具有贯通的间隙带，所述窄测试导线位于所述间隙带内，这样在CMP的过程中位于窄测试导线会随着宽测试导线一起凹陷，所以沿所述矩形的短边向矩形中心方向，测试图形的厚度递减，这样在对窄测试导线进行测试，就可以推算得到宽度和所述矩形长边宽度相同的导线的较精确的电阻。

图3为本发明的半导体器件的测试结构一实施例的俯视图，图4为图3中测试图形的俯视图，图5为图3中测试图形的剖面图。

如图3所示，半导体器件的测试结构包括：位于晶片100测试区的半导体基底(未图示)。通常在晶片包括器件区110和测试区120。

其中，器件区110用于形成半导体器件，测试区120用于进行测试，例如可以在器件区110形成金属导线的同时，也在测试区120形成测试导线，然后可以对测试区的测试导线进行测试，从而得到测试导线的性能，例如电阻。测试区可以根据测试的需要形成便于测试的测试图形，而且由于和器件区110在相同的工艺步骤中形成，因此可以真实的反应出器件区110的器件结构的性能，并且在测试区120进行测试不会影响到正常生产的器件。

参考图4和图5，在本实施例中，测试区具有测试图形130，所述测试图形130包括窄测试导线130a、间隙带130c和宽测试导线130b，所述宽测试导线130b的轮廓为矩形，且所述间隙带130c沿所述矩形的长边方向贯通于所述矩形的两条短边之间，所述窄测试导线130a位于所述间隙带130c内，且沿所述矩形的短边向矩形中心方向，测试图形130的厚度递减。

在一个优选实施方式中，所述窄测试导线的宽度和器件中最窄的导线的宽度相同，这样可以利用本发明的方法测试得到器件中任意宽度的导线的电阻。

在本实施例中，所述半导体器件制造工艺的特征尺寸为0.13μm，所述窄测试导线的宽度和器件中最小尺寸的导线的宽度相同，例如所述窄测试导线的宽度为0.16μm，所述矩形的长边宽度可以小于或等于所述窄测试导线宽度的150倍，例如16μm，所述测试图形130的材料为铜。

因为在平坦化的化学机械研磨(CMP)过程中，通常同种材质的材料层中心处的研磨速率大于边缘处的研磨速率，因此当导线越宽时，它的中心比边缘凹陷的越严重，例如宽度为当铜材质的导线的宽度为0.16μm时，其边缘的厚度为

而中心的厚度为

在本发明中，将测试图形130分布为上述结构，这样因为宽测试导线130b大面积相连，以矩形分布，只有在短边之间具有一个间隙带130c，所述间隙带130c中没有导线，因此将宽测试导线断开，所述间隙带130c内可以填充有绝缘介质，也可以为空。在CMP时可以忽略间隙带130c，而将宽测试导线看做宽度为矩形长边宽度的导线，这样沿短边向中心方向会出现凹陷。因为窄测试导线130a位于所述间隙带130c内，因此间隙带130c内的窄测试导线130a会随着宽测试导线130b一起凹陷，从而窄测试导线130a就可以反映出宽测试导线130b的厚度变化。这样只要对窄测试导线130a两端施加电压，并测试所述窄测试导线130a内的电流，通过计算就可以得出窄测试导线130a内的电阻，因为导线的电阻率一定，而导线的长度和宽度也已知，从而可以计算得到窄测试导线130a的厚度，因为窄测试导线130a和宽测试导线130b的厚度相同，因此就可以得到宽测试导线130b的厚度，因为导线的电阻和横截面积成反比和长度成正比，因此由厚度、宽度和长度从而就可以计算出宽度等于矩形长边宽度的导线的电阻。通过调整宽测试导线130b构成的矩形的长边长度就可以得到不同宽度的导线的电阻。

在一个优选的实施方式中，所述窄测试导线130a和所述间隙带130c呈方波形分布。这样窄测试导线130a就可以在宽测试导线130b内分布的更均匀，从而厚度可以和宽测试导线130b的厚度更接近，因此可以更加精确由窄测试导线130a的电阻，从而得到宽测试导线130b的厚度。当然除此之外，窄测试导线130a也可以为正弦波或者三角波或者直线型。

具体的，所述宽测试导线130b包括两个交错排列的梳齿部，两个所述梳齿部之间的缝隙为所述间隙带130c，且所述间隙带130c的宽度d1小于所述梳齿部的每根梳齿的宽度d2，所述间隙带130c的宽度d1大于窄测试导线130a的宽度d3。因为使得窄测试导线130a和宽测试导线130b之间的距离很近，因此可以随宽测试导线130b凹陷的效果更接近。

优选的，还包括位于测试区的半导体基底上的子测试导线，其宽度和所述窄测试导线相同。所述子测试导线和传统方法中的测试导线相同，其宽度和器件中最小尺寸的导线的宽度相同，利用子测试导线可以通过传统的测试方法来得到最小尺寸的导线的电阻。利用子测试导线的电阻和窄测试导线的电阻比较，就可以得到子测试导线和窄测试导线的厚度差，从而得知器件中较窄的导线和较宽的导线的厚度差，因为导线的电阻和长度成正比和横截面积成反比，因此这样就可以根据较窄的导线的厚度和电阻得到较宽的导线的电阻，从而可以了解器件电性的好坏。

相应的，本发明还提供了一种半导体器件的测试方法，下面参考图3至图5，对半导体器件的测试方法的实施例进行详细说明。

首先，提供位于晶片100测试区120的半导体基底(未图示)；

接着，在所述测试区120的半导体基底上形成测试图形130，所述测试图形130包括窄测试导线130a和宽测试导线130b，所述宽测试导线130b轮廓为矩形，且所述矩形的两条短边之间具有贯通的间隙带130c，所述窄测试导线130a位于所述间隙带130c内。

图6至图7为测试图形形成方法的示意图，在一具体实施方式中，在测试区的半导体基底上形成测试图形130的步骤包括：

如图6所示，具体的在晶片的器件区和测试区同时形成绝缘介质层610；

对所述绝缘介质层610进行刻蚀，在绝缘介质层中形成宽沟槽610a和窄沟槽610b，所述宽沟槽610a的外围构成矩形，且所述矩形的两条短边之间具有贯通的窄沟槽610b。接着在所述宽沟槽、所述窄沟槽内以及所述绝缘介质层上形成导电层710。

对所述导电层710进行平坦化，例如利用化学机械研磨(CMP)，使所述宽沟槽610a和所述窄沟槽610b以外的区域露出所述绝缘介质层610，从而在所述宽沟槽610a的位置形成宽测试导线，在所述窄沟槽610b的位置形成窄测试导线。由于同种材质的材料层中心处的研磨速率大于边缘处的研磨速率，因此CMP之后沿所述矩形的短边向矩形中心方向，测试图形的厚度递减。

在所述窄测试导线的两端施加电压，并测试所述窄测试导线内的电流，通过计算就可以得出窄测试导线130a内的电阻，例如用电压除以电流得到电阻；接着，根据上述电阻计算窄测试导线的厚度，例如用电阻除以导线的电阻率，再除以导线的长度和宽度；因为窄测试导线的厚度和宽测试导线的厚度变化相同，因此接着，根据上述窄测试导线的厚度(即宽测试导线的厚度)得到所述宽测试导线的电阻，例如用窄测试导线的厚度乘以电阻率，再乘以宽测试导线的长度和宽度。通过调整宽测试导线130b构成的矩形的长度就可以得到不同宽度的导线的厚度，因为导线的电阻和横截面积成反比和长度成正比，因此由厚度、宽度和长度就可以的得到其电阻。并且应用上述方法因为考虑到了宽导线中心的凹陷，因此测量更加准确。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种半导体器件的测试结构，其特征在于，包括：

位于晶片测试区的半导体基底；

2.根据权利要求1所述的测试结构，其特征在于，所述间隙带和所述窄测试导线呈方波形、正弦波、三角波或者直线型分布。

3.根据权利要求2所述的测试结构，其特征在于，所述宽测试导线包括两个交错排列的梳齿部，两个所述梳齿部之间的缝隙为所述间隙带，且所述间隙带的宽度小于所述梳齿部的每根梳齿的宽度，所述间隙带的宽度大于窄测试导线的宽度。

4.根据权利要求1所述的测试结构，其特征在于，还包括位于所述半导体基底上的子测试导线，其宽度和所述窄测试导线相同。

5.根据权利要求1所述的测试结构，其特征在于，所述矩形的长边长度小于或等于所述窄测试导线宽度的150倍。

6.根据权利要求1所述的测试结构，其特征在于，所述测试图形的材料为铜。

7.一种半导体器件的测试方法，其特征在于，包括步骤：

提供位于晶片测试区的半导体基底；

根据所述电流计算所述窄测试导线的电阻；

根据所述宽测试导线的厚度得到所述宽测试导线的电阻。

8.根据权利要求7所述的测试方法，其特征在于，在所述半导体基底上形成测试图形的步骤包括：

在所述半导体基底上形成绝缘介质层；

9.根据权利要求8所述的测试方法，其特征在于，所述间隙带和所述窄测试导线呈方波形、正弦波、三角波或者直线型分布。

10.根据权利要求9所述的测试方法，其特征在于，所述宽测试导线包括两个交错排列的梳齿部，两个所述梳齿部之间的缝隙为所述间隙带，且所述间隙带的宽度小于所述梳齿部的每根梳齿的宽度，所述沟槽的宽度大于窄测试导线的宽度。

11.根据权利要求7所述的测试方法，其特征在于，还包括位于所述半导体基底上的子测试导线，其宽度和所述窄测试导线相同。

12.根据权利要求7所述的测试方法，其特征在于，所述矩形的长边长度小于或等于所述窄测试导线宽度的150倍。