CN104133333A - 阵列基板及制作方法 - Google Patents

Abstract

本发明提供一种阵列基板，所述阵列基板包括基层，所述基层内设有多条相互平行的信号线及对应每一条信号线的相互平行的测试走线，所述测试走线与所述多条信号线位于所述基层的不同表层且交叉排列，所述测试走线一端连接所述对应的信号线，另一端连接有测试点，每一条所述信号线连接有一接地点。本发明还提供一种阵列基板制作方法。

Description

阵列基板及制作方法

技术领域

本发明涉及液晶显示技术，特别涉及一种阵列基板及制作方法。

背景技术

液晶显示装置(Liquid Crystal Display；简称：LCD)是通过控制在液晶面板上阵列排列的液晶像素的光透过率来显示各种画面。一般把驱动液晶面板用的驱动芯片压接在薄膜晶体管液晶显示装置(Thin Film Transistor Liquid CrystalDisplay；简称：TFT LCD)面板上。其中，阵列基板在制造过程中形成多条信号线，在切割阵列基板形成TFT阵列基板前或者向液晶显示面板上安装驱动电路模块之前，需要对阵列基板信号等进行电性测试，以检出不能正常工作的阵列基板，常用的检测方法是在阵列基板的非显示区域设置有测试走线与测试点连接，对测试点加电压进行测试阵列基板信号线等是否正常。但是在阵列基板干蚀刻过程中玻璃表面产生静电势不可避免的，而设置在非显示区域的测试走线必定与信号线会产生交叉的情况，因此静电在走线交叉位置容易产生静电损坏，造成走线短路现象而无法进行测试。

发明内容

本发明的目的在于提供一种阵列基板，以解决阵列基板在制造过程中交叉走线之间产生的静电造成短路的技术问题。

本发明还提供一种阵列基板的制作方法。

提供一种阵列基板，所述阵列基板包括基层，所述基层内设有多条相互平行的信号线及对应每一条信号线的相互平行的测试走线，所述测试走线与所述多条信号线位于所述基层的不同表层且交叉排列，所述测试走线一端连接所述对应的信号线，另一端连接有测试点，每一条所述信号线连接有一接地点。

其中，所述信号线与所对应的测试走线通过信号线的过孔与所述测试走线的过孔连接。

其中，所述信号线的过孔与所述测试走线的过孔通过导电连接层连接。

其中，所述信号线为扫描线或者数据线。

其中，所述基层上还依次叠加设置有第一金属层、绝缘层、半导体层、第二金属层及保护层，所述信号线设于述第一金属层上，所述测试走线设于所述第二金属层上，所述测试点及接地点位于所述基层边缘。

提供一种阵列基板制作方法，该方法包括步骤，提供一基层，

所述基层内形成有多条相互平行的信号线及对应每一条信号线的相互平行的测试走线；其中，所述测试走线与所述多条信号线位于所述基层内的不同表层且交叉排列，使所述测试走线一端连接所述对应的信号线，并且在所述测试走线的另一端设置测试点；

在每一条所述信号线上设置一接地点；

对所述基层进行蚀刻，其中，需要提供一蚀刻机，蚀刻机设有接地探针；

在蚀刻过程中所述接地探针与所述接地点连接。

其中，所述阵列基板提供一基层的步骤中，还包括在所述基层上依次形成第一金属层、绝缘层、半导体层、第二金属层及保护层，所述信号线位于第一金属层，所述测试走线位于第二金属层。

其中，所述对基层蚀刻的步骤中，通过所述蚀刻机对所述绝缘层及半导体层进行蚀刻。

其中，所述阵列基板制作方法还包括步骤：在对半导体蚀刻后的基层上形成钝化层，再对钝化层进行过孔蚀刻，同时所述接地探针与所述接地点连接。

其中，所述信号线设有贯穿第一金属层的过孔，所述测试走线有贯穿第二金属层的过孔，所述绝缘层及半导体层形成有连接所述信号线的过孔与所述测试走线的过孔的通孔，导电连接层连接所述信号线的过孔与所述测试走线的过孔的通孔。

本发明的阵列基板在信号线上设置接地点，在对阵列基板进行蚀刻时，由于物理轰击基层的玻璃基板表面进行蚀刻时，玻璃基板表面聚集大量电荷，容易在信号线与所述测试走线交叉位置产生造成静电释放，而通过设置在蚀刻机上的探针与所述接地点连接，将所述静电及时引导接地，起到了释放静电的作用，避免了大量的电荷产生的静电破坏。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例的阵列基板信号线与测试走线分布示意图。

图2是本发明实施例的阵列基板制作方法流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1本发明佳实施方式提供一种阵列基板，所述阵列基板的基层内设有多条相互平行的信号线D及对应每一条信号线D的相互平行的测试走线R；所述测试走线R与所述多条信号线D位于所述阵列基板的不同表层且交叉排列；所述测试走线R一端连接所述对应的信号线D，另一端连接有测试点17，每一条所述信号线D连接有一接地点18。

本实施例中，所述阵列基板上分为显示区域及非显示区域，通过切割技术将显示区域与所述非显示区域分离形成液晶显示器的TFT阵列基板。所述信号线为扫描线或者数据线，用于传输信号。所述测试点17及所述接地点18设置于所述非显示区域外围。所述接地点18用于将信号线与测试走线交界处产生的静电传导出基板外。

本发明的阵列基板在信号线上设置接地点17，在对阵列基板进行半导体层蚀刻时，由于物理轰击基层的玻璃基板表面进行蚀刻时，玻璃基板表面聚集大量电荷，容易在信号线D与所述测试走线R交叉位置产生造成静电释放，而通过设置在蚀刻机上的探针与所述接地点17连接，将所述静电及时引导接地，起到了释放静电的作用，避免了大量的电荷产生的静电破坏。

请参阅图2，进一步的，所述阵列基板还包括依此叠加设置的第一金属层、绝缘层、半导体层、第二金属层及保护层，所述信号线D位于所述第一金属层上，所述测试走线R位于所述第二金属层上。本实施例中，所述第一金属层为栅极。第二金属层图案化后可形成源极及漏极。

进一步的，所述信号线D与所对应的测试走线R通过信号线D的过孔与所述测试走线R的过孔连接。其中，信号线的过孔为第一过孔，其贯穿第一金属层。所述测试走线过孔为第二过孔且贯穿第二金属层，所述绝缘层及半导体层形成有连接所述第一过孔与所述第二过孔的通孔。

更进一步的，所述信号线的过孔与所述测试走线的过孔通过导电连接层连接，即所述第一过孔与所述第二过孔及通孔通过导电连接层连接。所述导电层为ITO或者IZO。

本发明还提供一种阵列基板制作方法，该方法包括步骤：

步骤S1，提供一基层，所述基层内形成多条相互平行的信号线及对应每一条信号线的相互平行的测试走线；其中，所述测试走线与所述多条信号线位于所述基层内的不同表层且交叉排列；所述测试走线一端连接所述对应的信号线，并且在所述测试走线的另一端设置测试点；

S2，在每一条所述信号线上设置一接地点；

S3，对所述基层进行蚀刻，其中，需要提供一蚀刻机，蚀刻机设有接地探针；

S4，在蚀刻过程中所述接地探针与所述接地点连接。

进一步的，在S1步骤中，还包括步骤S11：提供透明基层，在透明基层上形成第一金属层。所述第一金属层由栅极金属薄膜采用磁控溅射的方法来制备，电极材料根据不同的器件结构和工艺要求可以进行选择，通常被采用的栅线金属有Mo，Mo-Al-Mo合金，Mo/Al-Nd/Mo叠成结构的电极、Cu以及金属钛及其合金等。之后，通过湿法刻蚀的方式对膜进行构图工艺。其中，信号线位于第一金属层并设有贯穿第一金属层的过孔。

步骤S12：在所述第一金属层上形成绝缘层。通过工艺成膜前清洗(Pre-clean)，通过等离子体增强化学汽相淀积(PECVD)法，在第一金属层上制备绝缘层，其材料应用比较广泛，如二氧化硅(SiO2)薄膜，氮化硅薄膜(SiNx)，氮氧化硅薄膜(SiOxNy)，氧化铝(Al2O3)薄膜，TiOx薄膜以及复合的多层结构的薄膜。然后对绝缘层进行表面处理。

步骤S13：在绝缘层上形成半导体层。

步骤S14：在半导体层上通过湿蚀形成第二金属层并对第二金属层进行构图工艺并露出沟道处半导体。

然后通过干法蚀刻对第二金属层及半导体进行构图工艺，即进行所述的步骤S3及S4。其中源极和漏极图形化。

进一步的，阵列基板制作方法还包括步骤S5：在蚀刻后的基板上形成钝化层并过孔工艺，在源极和漏极图形化之后，在整个平面形成一层钝化层，通常需要用如SiOx、SiNx，SiOxNy、Al2O3、TiOx等无机绝缘材料，也可以采用有机绝缘层，如树脂材料和亚克力系材料，在钝化层形成之后进行过孔的刻蚀工艺，形成的过孔用于将之后形成的像素电极与漏极接触。

进一步的，阵列基板制作方法还包括S6：像素电极层的形成及构图。在过孔形成之后，形成像素电极层，并通过湿法刻蚀的方法对其进行构图工艺，其材料现在广为采用的铟锡氧化物，最终形成阵列基板。

所述阵列基板制作方法中，在对半导体进行干蚀刻及对钝化层过孔工艺时，将蚀刻机的探针与所述接地点17连接，实现在制程中释放基板表层电荷聚集产生的静电，避免静电损坏走线而无法进行测试。

以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括基层，所述基层内设有多条相互平行的信号线及对应每一条信号线的相互平行的测试走线，所述测试走线与所述多条信号线位于所述基层的不同表层且交叉排列，所述测试走线一端连接所述对应的信号线，另一端连接有测试点，每一条所述信号线连接有一接地点。

2.如权利要求1所述的阵列基板，其特征在于，所述信号线与所对应的测试走线通过信号线的过孔与所述测试走线的过孔连接。

3.如权利要求2所述的阵列基板，其特征在于，所述信号线的过孔与所述测试走线的过孔通过导电连接层连接。

4.如权利要求1所述的阵列基板，其特征在于，所述信号线为扫描线或者数据线。

5.如权利要求1-4所述的阵列基板，其特征在于，所述基层上还依次叠加设置有第一金属层、绝缘层、半导体层、第二金属层及保护层，所述信号线设于述第一金属层上，所述测试走线设于所述第二金属层上，所述测试点及接地点位于所述基层边缘。

6.一种阵列基板制作方法，其特征在于，该方法包括步骤，提供一基层，

所述基层内形成有多条相互平行的信号线及对应每一条信号线的相互平行的测试走线；其中，所述测试走线与所述多条信号线位于所述基层内的不同表层且交叉排列，使所述测试走线一端连接所述对应的信号线，并且在所述测试走线的另一端设置测试点；

在每一条所述信号线上设置一接地点；

对所述基层进行蚀刻，其中，需要提供一蚀刻机，蚀刻机设有接地探针；

在蚀刻过程中所述接地探针与所述接地点连接。

7.如权利要求6所述阵列基板制作方法，其特征在于，所述阵列基板提供一基层的步骤中，还包括在所述基层上依次形成第一金属层、绝缘层、半导体层、第二金属层及保护层，所述信号线位于第一金属层，所述测试走线位于第二金属层。

8.如权利要求7所述的阵列基板制作方法，其特征在于，所述对基层蚀刻的步骤中，通过所述蚀刻机对所述绝缘层及半导体层进行蚀刻。

9.如权利要求8所述的阵列基板制作方法，其特征在于，所述阵列基板制作方法还包括步骤：在对半导体蚀刻后的基层上形成钝化层，再对钝化层进行过孔蚀刻，同时所述接地探针与所述接地点连接。

10.如权利要求7所述的阵列基板制作方法，其特征在于，所述信号线设有贯穿第一金属层的过孔，所述测试走线有贯穿第二金属层的过孔，所述绝缘层及半导体层形成有连接所述信号线的过孔与所述测试走线的过孔的通孔，导电连接层连接所述信号线的过孔与所述测试走线的过孔的通孔。