CN105428355A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN105428355A
CN105428355A CN201610007356.7A CN201610007356A CN105428355A CN 105428355 A CN105428355 A CN 105428355A CN 201610007356 A CN201610007356 A CN 201610007356A CN 105428355 A CN105428355 A CN 105428355A
Authority
CN
China
Prior art keywords
underlay substrate
screen layer
array base
electrostatic screen
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610007356.7A
Other languages
English (en)
Other versions
CN105428355B (zh
Inventor
张鹏举
李鑫
李彬
赵德涛
袁旭晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610007356.7A priority Critical patent/CN105428355B/zh
Publication of CN105428355A publication Critical patent/CN105428355A/zh
Priority to US15/253,095 priority patent/US9759966B2/en
Application granted granted Critical
Publication of CN105428355B publication Critical patent/CN105428355B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，该阵列基板包括衬底基板，所述衬底基板上设置有像素电极、薄膜晶体管、栅线以及数据线，所述衬底基板上还设置有静电屏蔽层，所述静电屏蔽层用于在制作所述阵列基板时进行静电保护。本发明提供的阵列基板，通过在其衬底基板上设置静电屏蔽层，在该阵列基板的制作过程中，通过该静电屏蔽层可以有效将制作过程中产生的静电分散，从而避免由于基板发生静电释放而造成产品不良，提高产品的良率。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
随着显示技术的不断提高，人们对于显示装置的要求也在不断提高，在各种显示技术中，TFT-LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管液晶显示器)技术因其所具有的低能耗以及成本低廉等优点已广泛地应用于各种显示领域。
现有的液晶显示面板主要包括阵列基板(TFT基板)、彩膜基板和液晶层，其中，在阵列基板的制作过程中，由于制作设备难免会与阵列基板相接触，一些静电将不可避免地产生在阵列基板上，而电荷释放使得阵列基板容易发生静电效应(英文名为Electro-Staticdischarge，简称ESD)，从而造成产品不良。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何解决现有技术中在阵列基板的制作过程中由于静电释放而造成的产品不良。
(二)技术方案
为解决上述技术问题，本发明的技术方案提供了一种阵列基板，包括衬底基板，所述衬底基板上设置有像素电极、薄膜晶体管、栅线以及数据线，所述衬底基板上还设置有静电屏蔽层，所述静电屏蔽层用于在制作所述阵列基板时进行静电保护。
优选地，所述静电屏蔽层远离所述衬底基板的一侧设置有绝缘层，所述薄膜晶体管、所述栅线以及所述数据线均设置在所述绝缘层远离所述静电屏蔽层的一侧。
优选地，所述静电屏蔽层包括多条纵向部和多条横向部，所述多条纵向部和所述多条横向部相互交叉形成网格状的图案。
优选地，所述多条纵向部在所述衬底基板的投影位于所述数据线在所述衬底基板的投影内，所述多条横向部在所述衬底基板的投影位于所述栅线在所述衬底基板的投影内。
优选地，所述静电屏蔽层与所述像素电极层同层设置且材料相同。
优选地，还包括接地电路，所述静电屏蔽层与所述接地电路相连。
为解决上述技术问题，本发明还提供了一种显示装置，包括上述的阵列基板。
为解决上述技术问题，本发明还提供了一种阵列基板的制作方法，包括在衬底基板上形成像素电极、薄膜晶体管、栅线以及数据线，还包括在所述衬底基板上形成静电屏蔽层，所述静电屏蔽层用于在制作所述阵列基板时进行静电保护。
优选地，形成所述薄膜晶体管、所述栅线以及所述数据线的步骤位于形成所述静电屏蔽层的步骤之后；
且在形成所述静电屏蔽层的步骤之后，在形成所述薄膜晶体管、所述栅线以及所述数据线的步骤之前，所述方法还包括：在所述静电屏蔽层上形成绝缘层。
优选地，所述在所述衬底基板上形成静电屏蔽层包括：
形成多条纵向部和多条横向部，且所述多条纵向部和所述多条横向部相互交叉形成网格状的图案。
优选地，所述多条纵向部在所述衬底基板的投影位于所述数据线在所述衬底基板的投影内，所述多条横向部在所述衬底基板的投影位于所述栅线在所述衬底基板的投影内。
优选地，所述静电屏蔽层与所述像素电极层在一次构图工艺中同时形成。
(三)有益效果
本发明提供的阵列基板，通过在其衬底基板上设置静电屏蔽层，在该阵列基板的制作过程中，通过该静电屏蔽层可以有效将制作过程中产生的静电分散，从而避免由于基板发生静电释放而造成产品不良，提高产品的良率。
附图说明
图1是本发明实施方式提供的一种阵列基板的示意图；
图2是本发明实施方式提供的一种静电屏蔽层的示意图；
图3是本发明实施方式提供的一种静电屏蔽层设置方式的示意图；
图4是本发明实施方式提供的另一种阵列基板的示意图；
图5是图4所示的阵列基板中静电屏蔽层与像素电极所形成图案的示意图；
图6是图4所示的阵列基板中静电屏蔽层设置方式的示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施方式提供了一种阵列基板，该阵列基板包括衬底基板，所述衬底基板上设置有像素电极、薄膜晶体管、栅线以及数据线，所述衬底基板上还设置有静电屏蔽层，所述静电屏蔽层用于在制作所述阵列基板时进行静电保护。
本发明实施方式提供的阵列基板，通过在其衬底基板上设置静电屏蔽层，在该阵列基板的制作过程中，通过该静电屏蔽层可以有效将制作过程中产生的静电分散，从而避免由于基板发生静电释放而造成产品不良，提高产品的良率。
其中，在本发明实施方式提供的阵列基板中，静电屏蔽层的位置可以根据具体情况进行设置，优选地，该静电屏蔽层可以设置在衬底基板表面的第一层结构上，在制作该阵列基板时，静电屏蔽层被首先制作在衬底基板上，在后续制作其他结构时，通过该静电屏蔽层可以有效将制作过程中产生的静电分散，从而避免静电电荷对阵列基板造损伤。
参见图1，图1是本发明实施方式提供的一种阵列基板的示意图，该阵列基板包括衬底基板10，衬底基板10上设置有像素电极90、钝化层(PVX层)80、薄膜晶体管(TFT)100、栅线(Gate线)、数据线(Date线)，其中，薄膜晶体管100包括有源层60、栅极绝缘层50、栅极41、源极71以及漏极72，栅极41与栅线相连，源极71与数据线相连，像素电极90通过钝化层80上的过孔101与漏极72相连；
衬底基板10上还设置有静电屏蔽层20，静电屏蔽层20用于在制作所述阵列基板时进行静电保护，静电屏蔽层20远离衬底基板10的一侧设置有绝缘层30，其中，像素电极90、钝化层80、薄膜晶体管100、栅线以及数据线均设置在绝缘层30远离静电屏蔽层20的一侧，绝缘层可以采用SiN(氮化硅)、树脂等绝缘材料，从而将静电屏蔽层20与阵列基板的其他结构相隔离，避免造成短路等不良；
静电屏蔽层20可以采用电阻率较低的导电材料，如铜、铝等金属材料，优选地，可以采用如ITO(氧化铟锡)、IZO(氧化铟锌)、CTO(氧化镉锡)等透明的导电材料，从而可以降低静电屏蔽层对阵列基板光透过率的影响；
静电屏蔽层20的图案形状可以根据具体情况进行设置，例如，其可以采用网格状的图案形状，参见图2，静电屏蔽层20包括多条纵向部21和多条横向部22，多条纵向部21和多条横向部22相互交叉形成网格状的图案，优选地，为进一步地提高阵列基板的开口率，对于图1所示的阵列基板，可以采用如图3所示的设置方式，将静电屏蔽层的纵向部21设置在数据线73的下方，横向部22设置在栅线42的下方，此外，还可以通过合理的尺寸设计，使所述多条纵向部在衬底基板的投影位于数据线在衬底基板的投影内，多条横向部在衬底基板的投影位于栅线在衬底基板的投影内，从而尽可能的提高阵列基板的光透过率。
具体地，对于上述的阵列基板，可以首先在衬底基板上大面积沉积一层透明或者非透明的导电薄膜，通过对该导电薄膜进行图案化处理(包括曝光、显影、刻蚀等工艺)，从而能够在衬底基板上制作出所需形状的静电屏蔽层，然后进行用于隔离的绝缘层的制作，之后依次制作Gate层(包括栅极和栅线)、栅极绝缘层、有源层、SD层(包括源极、漏极和数据线)、钝化层及像素电极，在上述制作过程中，由于静电屏蔽层被首先制作在衬底基板上，使得在后续的其他制作工艺中能够有效将制作过程中产生的静电分散，从而可以避免静电电荷释放使阵列基板发生静电效应而造成的产品报废，提高产品的良率。
参见图4，图4是本发明实施方式提供的另一种阵列基板的示意图，该阵列基板包括衬底基板10，衬底基板10上设置有静电屏蔽层20、像素电极90、绝缘层30、薄膜晶体管(TFT)100、栅线(Gate线)、数据线(Date线)，薄膜晶体管100包括有源层60、栅极绝缘层50、栅极41、源极71以及漏极72，栅极41与栅线相连，源极71与数据线相连；
其中，静电屏蔽层20与像素电极90同层设置且材料相同，两者设置在绝缘层30的下方，薄膜晶体管10、栅线以及数据线均设置在绝缘层30远离静电屏蔽层的一侧，薄膜晶体管的漏极72通过栅极绝缘层50和绝缘层30上的过孔101与像素电极90相连；
静电屏蔽层20和像素电极90的材料可以为ITO、IZO、CTO等透明的导电材料，两者在衬底基板形成的图案可以如图5所示，其中，静电屏蔽层20包括多条纵向部21和多条横向部22，多条纵向部21和多条横向部22相互交叉形成网格状的图案，像素电极90位于静电屏蔽层所形成的网格中，此外，静电屏蔽层20与栅线、数据线的位置如图6所示，静电屏蔽层的纵向部21设置在数据线73的下方，横向部22设置在栅线42的下方，从而使每个像素电极能够位于数据线和栅线划分出的各子像素区域内，此外，还可以通过合理的尺寸设计，使所述多条纵向部在衬底基板的投影位于数据线在衬底基板的投影内，多条横向部在衬底基板的投影位于栅线在衬底基板的投影内，从而尽可能的提高阵列基板的光透过率；
具体地，对于本实施方式中的阵列基板，首先在衬底基板沉积一层透明的导电薄膜，通过对该透明的导电薄膜进行图案化处理，从而能够在衬底基板上同时形成静电屏蔽层和像素电极，而后再在其上制作用于隔离的绝缘层，之后在该用于隔离的绝缘层上依次制作Gate层、栅极绝缘层、有源层，通过在绝缘层和栅极绝缘层上制作过孔，使得后续制作的SD层中的漏极能够通过该过孔与像素电极相连，在上述制作过程中，由于静电屏蔽层被首先制作在衬底基板上，使得在后续的其他制作工艺中能够有效将制作过程中产生的静电分散，从而可以避免静电电荷释放使阵列基板发生静电效应而造成的产品报废，提高产品的良率；
本发明实施方式提供的阵列基板，通过将静电屏蔽层与像素电极同层设置，使得两者可以在一次构图中同时形成，不但能够避免静电电荷释放使阵列基板发生静电效应，还能减少构图工艺次数，降低成本。
优选地，本发明实施方式中的阵列基板还可以包括接地电路，通过将静电屏蔽层与接地电路相连，从而能够进一步地降低静电屏蔽层的电势，进一步地降低ESD风险。
本发明实施方式还提供了一种显示装置，包括上述的阵列基板。其中，本发明实施方式提供的显示装置可以是笔记本电脑显示屏、液晶显示器、液晶电视、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明实施方式还提供了一种阵列基板的制作方法，包括在衬底基板上形成像素电极、薄膜晶体管、栅线以及数据线，还包括在所述衬底基板上形成静电屏蔽层，所述静电屏蔽层用于在制作所述阵列基板时进行静电保护。
优选地，形成所述薄膜晶体管、所述栅线以及所述数据线的步骤位于形成所述静电屏蔽层的步骤之后；
且在形成所述静电屏蔽层的步骤之后，在形成所述薄膜晶体管、所述栅线以及所述数据线的步骤之前，所述方法还包括：在所述静电屏蔽层上形成绝缘层。
优选地，所述在所述衬底基板上形成静电屏蔽层包括：
形成多条纵向部和多条横向部，且所述多条纵向部和所述多条横向部相互交叉形成网格状的图案。
优选地，所述多条纵向部在所述衬底基板的投影位于所述数据线在所述衬底基板的投影内，所述多条横向部在所述衬底基板的投影位于所述栅线在所述衬底基板的投影内。
优选地，为减少构图工艺次数，所述静电屏蔽层与所述像素电极层在可以在一次构图工艺中同时形成。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (12)

1.一种阵列基板，包括衬底基板，所述衬底基板上设置有像素电极、薄膜晶体管、栅线以及数据线，其特征在于，所述衬底基板上还设置有静电屏蔽层，所述静电屏蔽层用于在制作所述阵列基板时进行静电保护。
2.根据权利要求1所述的阵列基板，其特征在于，所述静电屏蔽层远离所述衬底基板的一侧设置有绝缘层，所述薄膜晶体管、所述栅线以及所述数据线均设置在所述绝缘层远离所述静电屏蔽层的一侧。
3.根据权利要求2所述的阵列基板，其特征在于，所述静电屏蔽层包括多条纵向部和多条横向部，所述多条纵向部和所述多条横向部相互交叉形成网格状的图案。
4.根据权利要求3所述的阵列基板，其特征在于，所述多条纵向部在所述衬底基板的投影位于所述数据线在所述衬底基板的投影内，所述多条横向部在所述衬底基板的投影位于所述栅线在所述衬底基板的投影内。
5.根据权利要求3所述的阵列基板，其特征在于，所述静电屏蔽层与所述像素电极层同层设置且材料相同。
6.根据权利要求1-5任一所述的阵列基板，其特征在于，还包括接地电路，所述静电屏蔽层与所述接地电路相连。
7.一种显示装置，其特征在于，包括如权利要求1-6任一所述的阵列基板。
8.一种阵列基板的制作方法，包括在衬底基板上形成像素电极、薄膜晶体管、栅线以及数据线，其特征在于，还包括在所述衬底基板上形成静电屏蔽层，所述静电屏蔽层用于在制作所述阵列基板时进行静电保护。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，形成所述薄膜晶体管、所述栅线以及所述数据线的步骤位于形成所述静电屏蔽层的步骤之后；
且在形成所述静电屏蔽层的步骤之后，在形成所述薄膜晶体管、所述栅线以及所述数据线的步骤之前，所述方法还包括：在所述静电屏蔽层上形成绝缘层。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，所述在所述衬底基板上形成静电屏蔽层包括：
形成多条纵向部和多条横向部，且所述多条纵向部和所述多条横向部相互交叉形成网格状的图案。
11.根据权利要求10所述的阵列基板的制作方法，其特征在于，所述多条纵向部在所述衬底基板的投影位于所述数据线在所述衬底基板的投影内，所述多条横向部在所述衬底基板的投影位于所述栅线在所述衬底基板的投影内。
12.根据权利要求10所述的阵列基板的制作方法，其特征在于，所述静电屏蔽层与所述像素电极层在一次构图工艺中同时形成。
CN201610007356.7A 2016-01-06 2016-01-06 阵列基板及其制作方法、显示装置 Expired - Fee Related CN105428355B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610007356.7A CN105428355B (zh) 2016-01-06 2016-01-06 阵列基板及其制作方法、显示装置
US15/253,095 US9759966B2 (en) 2016-01-06 2016-08-31 Array substrate and method of manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610007356.7A CN105428355B (zh) 2016-01-06 2016-01-06 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN105428355A true CN105428355A (zh) 2016-03-23
CN105428355B CN105428355B (zh) 2019-05-07

Family

ID=55506440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610007356.7A Expired - Fee Related CN105428355B (zh) 2016-01-06 2016-01-06 阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US9759966B2 (zh)
CN (1) CN105428355B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106094375A (zh) * 2016-06-17 2016-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
CN106648258A (zh) * 2017-01-03 2017-05-10 京东方科技集团股份有限公司 一种阵列基板、触控显示面板及触控显示装置
CN107579103A (zh) * 2017-08-31 2018-01-12 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及其制作方法
CN107664891A (zh) * 2017-10-26 2018-02-06 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置
CN110379822A (zh) * 2019-07-22 2019-10-25 昆山国显光电有限公司 阵列基板及其制备方法、显示面板和显示装置
CN111863927A (zh) * 2020-08-21 2020-10-30 京东方科技集团股份有限公司 柔性显示基板和柔性显示装置
CN114203732A (zh) * 2021-12-10 2022-03-18 深圳市华星光电半导体显示技术有限公司 Ltpo基板及其制作方法、显示面板
WO2023201632A1 (zh) * 2022-04-21 2023-10-26 京东方科技集团股份有限公司 发光基板及其制备方法、发光装置
WO2023216201A1 (zh) * 2022-05-12 2023-11-16 北京小米移动软件有限公司 Oled显示面板、oled显示面板的像素电路及显示设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204345B (zh) * 2017-05-23 2019-08-13 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102554048B1 (ko) 2018-07-20 2023-07-10 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR102530672B1 (ko) 2018-07-20 2023-05-08 엘지디스플레이 주식회사 스트레쳐블 표시 장치
EP3608964B1 (en) 2018-08-08 2022-05-11 LG Display Co., Ltd. Stretchable display device
KR20200039973A (ko) * 2018-10-08 2020-04-17 엘지디스플레이 주식회사 스트레쳐블 표시 장치 및 그 제조 방법
US11874537B2 (en) 2018-12-28 2024-01-16 AU Optronics (Kunshan) Co., Ltd. Display device
KR20210074627A (ko) * 2019-12-12 2021-06-22 엘지디스플레이 주식회사 스트레쳐블 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024407A1 (en) * 2006-07-27 2008-01-31 Nec Lcd Technologies, Ltd. Liquid crystal display device
CN104298404A (zh) * 2014-10-28 2015-01-21 上海天马微电子有限公司 阵列基板及其制作方法、显示装置及其驱动方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9671660B2 (en) 2012-09-14 2017-06-06 Apple Inc. Display with low reflection electrostatic shielding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024407A1 (en) * 2006-07-27 2008-01-31 Nec Lcd Technologies, Ltd. Liquid crystal display device
CN104298404A (zh) * 2014-10-28 2015-01-21 上海天马微电子有限公司 阵列基板及其制作方法、显示装置及其驱动方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106094375A (zh) * 2016-06-17 2016-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
CN106648258A (zh) * 2017-01-03 2017-05-10 京东方科技集团股份有限公司 一种阵列基板、触控显示面板及触控显示装置
CN106648258B (zh) * 2017-01-03 2020-11-20 京东方科技集团股份有限公司 一种阵列基板、触控显示面板及触控显示装置
CN107579103A (zh) * 2017-08-31 2018-01-12 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及其制作方法
CN107664891A (zh) * 2017-10-26 2018-02-06 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置
CN110379822A (zh) * 2019-07-22 2019-10-25 昆山国显光电有限公司 阵列基板及其制备方法、显示面板和显示装置
CN111863927A (zh) * 2020-08-21 2020-10-30 京东方科技集团股份有限公司 柔性显示基板和柔性显示装置
CN111863927B (zh) * 2020-08-21 2023-11-24 京东方科技集团股份有限公司 柔性显示基板和柔性显示装置
CN114203732A (zh) * 2021-12-10 2022-03-18 深圳市华星光电半导体显示技术有限公司 Ltpo基板及其制作方法、显示面板
WO2023201632A1 (zh) * 2022-04-21 2023-10-26 京东方科技集团股份有限公司 发光基板及其制备方法、发光装置
WO2023216201A1 (zh) * 2022-05-12 2023-11-16 北京小米移动软件有限公司 Oled显示面板、oled显示面板的像素电路及显示设备

Also Published As

Publication number Publication date
US9759966B2 (en) 2017-09-12
US20170192319A1 (en) 2017-07-06
CN105428355B (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
CN105428355A (zh) 阵列基板及其制作方法、显示装置
US11714309B2 (en) Display device
US10573595B2 (en) Array substrate, fabricating method thereof, and display device
CN102593126B (zh) 面板及其制法
CN103021940B (zh) 阵列基板及其制造方法、显示装置
KR101398094B1 (ko) 액정 디스플레이 및 어레이 기판
CN104914640A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
CN106094272B (zh) 一种显示基板、其制作方法及显示装置
CN104201152A (zh) 制作显示面板的方法
CN103151359A (zh) 一种显示装置、阵列基板及其制作方法
US20160027797A1 (en) Array substrate, manufacturing method thereof, and display device
CN103035652B (zh) 边缘电场切换型液晶显示板的阵列基底以及其制造方法
CN207164732U (zh) 一种触控显示面板及触控显示装置
CN103022052A (zh) 一种阵列基板及显示装置
CN102945846A (zh) 阵列基板及其制造方法、显示装置
CN103117248A (zh) 阵列基板及其制作方法、显示装置
CN104392990A (zh) 一种阵列基板及显示装置
CN106200158A (zh) 显示面板及其制作方法、显示装置
CN108257974B (zh) 阵列基板、显示装置以及制备阵列基板的方法
CN105977267A (zh) 阵列基板及其制作方法、显示装置
CN109085942B (zh) 一种阵列基板及其制作方法、触控显示装置
CN106098709B (zh) 阵列基板、显示装置
CN102983102B (zh) 阵列基板及其制作方法、显示装置
CN102655148A (zh) Tft基板及其制备方法、液晶显示装置、及电子纸显示装置
CN104391391A (zh) 显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190507

Termination date: 20210106