CN103117248A - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN103117248A CN103117248A CN2013100300302A CN201310030030A CN103117248A CN 103117248 A CN103117248 A CN 103117248A CN 2013100300302 A CN2013100300302 A CN 2013100300302A CN 201310030030 A CN201310030030 A CN 201310030030A CN 103117248 A CN103117248 A CN 103117248A
- Authority
- CN
- China
- Prior art keywords
- pixel electrode
- photoresist
- film
- film transistor
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域,公开了一种阵列基板制作方法,包括步骤:在基板上形成包括薄膜晶体管及保护层的图形;通过一次掩膜工艺形成包括过孔及覆盖所述薄膜晶体管对应区域的遮光层的图形;形成包括彩膜及像素电极的图形。还公开了一种由上述方法制作的阵列基板及包括该阵列基板的显示装置。本发明的阵列基板制作方法通过在一次mask工艺过程中形成了遮光层及过孔,相对与现有的制作工艺减少了一次mask工艺,从而节省了阵列基板制作工序及成本。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板及其制作方法、显示装置。
背景技术
液晶显示面板包括两片玻璃基板:阵列基板(Array基板)和彩膜基板(Color Filter,CF),其中阵列基板上包括薄膜晶体管(TFT)器件和周边电路,彩膜基板包括R、G、B颜色层,再将两片基板对盒。由于对盒时存在偏差,需要增大黑矩阵(BM)的设计线宽以避免对盒偏差造成漏光,而增大的BM的设计线宽就自然降低了开口率,影响显示效果。
COA(Color Filter Process on Array)结构可以改善解决对盒导致的上述问题,即在TFT器件制作完成的Array基板上制作彩色滤光层及隔垫物层等。一般COA的工艺顺序为TFT→保护层(PVX)→过孔→RGB→树脂平坦层→导电层;或者TFT→保护层(PVX)→RGB→树脂平坦层→过孔→导电层。无论是以上那种工艺顺序,在制作树脂平坦层时都要进行后曝光,且曝光量较大,大曝光量对有源层(a-si或氧化物TFT)有损坏,会影响TFT特性,降低显示品质。目前的一种解决方法就是增加一步Mask工艺制作遮光层,用遮光层挡住阵列基板是的TFT区域,避免了在制作树脂平坦层时大量曝光对TFT的有源层的影响。
但增加一步Mask会使成本大幅增加。因此有必要开发低成本制作遮光层的工艺。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是:如何低成本实现制作TFT遮光层的工艺。
(二)技术方案
为解决上述技术问题,本发明提供了一种阵列基板制作方法,包括步骤:
在基板上形成包括薄膜晶体管及保护层的图形;
通过一次掩膜工艺形成包括过孔及覆盖所述薄膜晶体管对应区域的遮光层的图形;
形成包括彩膜及像素电极的图形。
其中,所述通过一次掩膜工艺形成包括覆盖所述薄膜晶体管区域的遮光层及过孔的图形具体包括:
在形成薄膜晶体管和保护层的基板上形成遮光材料薄膜,并在所述遮光材料薄膜上形成光刻胶;
通过双调掩膜板对所述光刻胶进行曝光显影,使所述薄膜晶体管对应区域的光刻胶完全保留,所述过孔对应区域的光刻胶完全去除,其它区域的光刻胶部分保留。
依次刻蚀掉过孔对应区域的遮光材料薄膜和所述保护层以形成所述过孔;
对光刻胶进行灰化,灰化掉部分保留的光刻胶,以暴露出非所述薄膜晶体管对应区域的遮光材料薄膜;
刻蚀掉暴露出的遮光材料薄膜,并去除剩余的光刻胶,以形成所述遮光层。
其中,所述遮光层完全覆盖所述薄膜晶体管的有源层图形。
其中,所述形成包括彩膜及像素电极的图形的步骤具体包括:
通过构图工艺形成像素电极的图形,所述像素电极通过所述过孔连接所述薄膜晶体管;
通过构图工艺形成彩膜的图形。
其中,所述形成包括彩膜及像素电极的图形的步骤具体包括:
通过构图工艺形成彩膜的图形;
通过构图工艺形成像素电极的图形,所述像素电极通过所述过孔连接所述薄膜晶体管。
其中,在形成包括彩膜及像素电极的图形之前还包括形成公共电极线的图形,所述形成包括彩膜及像素电极的图形具体包括:
通过构图工艺形成像素电极的图形,所述像素电极通过所述过孔连接所述薄膜晶体管;
通过构图工艺形成彩膜的图形;
通过构图工艺形成梳状公共电极的图形,使所述梳状公共电极连接所述公共电极线。
本发明还提供了一种由上述的阵列基板制作方法制作的阵列基板。
本发明还提供了一种显示装置,包括上述的阵列基板。
(三)有益效果
本发明通过在一次mask工艺过程中形成了遮光层及过孔,相对与现有的制作工艺减少了一次mask工艺,从而节省了阵列基板制作工序及成本。
附图说明
图1是本发明实施例的阵列基板制作方法中在基板上形成薄膜晶体管和保护层的结构示意图;
图2是在图1的基础上形成遮光材料薄膜和光刻胶的结构示意图;
图3是在图2的基础上对光刻胶曝光显影后的结构示意图;
图4是在图3的基础上刻蚀掉过孔区域对应的遮光材料薄膜后的结构示意图;
图5是在图4的基础上刻蚀掉过孔区域对应的保护层材料形成过孔后的结构示意图;
图6是在图5的基础上灰化掉非薄膜晶体管对应区域的光刻胶后的结构示意图;
图7是在图6的基础上刻蚀掉非薄膜晶体管对应区域的遮光材料薄膜并去除剩余光刻胶,形成遮光层后的结构示意图;
图8是在图7的基础上形成像素电极,再形成彩膜,最终形成阵列基板的示意图;
图9是在图7的基础上形成彩膜的结构示意图;
图10是在图8的基础上形成像素电极,最终形成阵列基板的示意图;
图11是在图7的基础上形成像素电极,再形成彩膜及公共电极,最终形成阵列基板的示意图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
为了减少COA结构阵列基板制作工序和成本,本实施例的阵列基板制作方法包括以下步骤:
步骤一,在基板上形成包括薄膜晶体管及保护层的图形。该步骤和现有的制作薄膜晶体管TFT及保护层的图形的步骤相似,以制作底栅型TFT为例进行说明,具体包括步骤:
如图1所示,在基板1(透明基板,如玻璃基板)上形成包括栅极2和栅线(图中未示出)的图形;在栅线2和栅极图形之上形成栅绝缘层3;在栅绝缘层3上形成有源层4,有源层4可以采用氧化物半导体(IGZO)或非晶硅a-si等材料制成;在有源层4之上形成源漏电极层5(包括:源极、漏极及之间的沟道)最终形成薄膜晶体管TFT。在源漏电极层5之上形成保护层6(钝化层)。由于该步骤和现有的制作薄膜晶体管TFT及保护层的图形的步骤相似,具体细节不再赘述。
步骤二,通过一次掩膜工艺形成包括过孔及覆盖所述薄膜晶体管对应区域的遮光层的图形。具体步骤如下:
如图2所示,在保护层6之上形成(可同旋涂、溅射、沉积等方式形成)遮光材料薄膜7',并在遮光材料薄膜7'上形成光刻胶8。
如图3所示,通过双调掩膜板(灰调或半调掩膜板)对光刻胶8进行曝光显影。从而使TFT对应区域A的光刻胶完全保留,如图中区域A之上的光刻胶8a,过孔对应区域B的光刻胶完全去除,其它区域C的光刻胶部分保留,如图中对应区域C的光刻胶8b。如采用正性光刻胶时,使掩膜板对应B的区域完全透光,对应A的区域不透光,对应C的区域半透光,曝光显影后便可形成图3中光刻胶的图形。
依次刻蚀掉过孔对应区域B的遮光材料薄膜7'和保护层6以形成过孔。刻蚀掉区域B对应的遮光材料薄膜7'后的结构如图4所示,再刻蚀掉区域B对应的保护层6,形成过孔9后的结构如图5所示。过孔9使源漏电极层5的漏极的一部分被暴露出来,以连接在后续形成的像素电极。
如图6所示,对光刻胶进行灰化处理,灰化掉上一步骤中部分保留的光刻胶8b,以暴露出非薄膜晶体管对应区域(即区域C)的遮光材料薄膜7'。区域A的光刻胶8a灰化掉一部分后形成光刻胶8c。
如图7所示,刻蚀掉暴露出的遮光材料薄膜7',并去除剩余的光刻胶8c,以形成遮光层7,从而通过一次mask便形成了过孔9和覆盖TFT的遮光层7。
本实施例中,遮光层7的作用主要是防止后续的曝光对半导体材料的有源层的影响,因此,遮光层7必须覆盖TFT中有源层对应的区域。
步骤三,形成包括彩膜及像素电极的图形。
对于不同模式的显示模式,有不同的制作方式,对于TN(TwistedNematic)模式该步骤包括以下两种制作方式:
方式1、通过构图工艺(包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺)形成像素电极11的图形,像素电极11通过过孔9连接薄膜晶体管,具体连接薄膜晶体管的漏极。通过构图工艺形成彩膜10的图形,如图8所示,彩膜10位于像素电极11的上方。
由于彩膜10有一定的厚度,对于TN模式,相同的功耗下,像素电极11和公共电极形成的电场会减弱。
方式2、如图9所示,通过构图工艺形成彩膜10的图形;如图10所示,通过构图工艺形成像素电极11的图形,像素电极11通过过孔9连接薄膜晶体管。像素电极11位于彩膜上方。在相同的功耗下,相对于方式1能够使像素电极11和公共电极形成的电场更强,电场强度范围更大,更易于控制。
对于ADS(ADvanced Super Dimension Switch)模式,该步骤三之前还包括形成公共电极线(图中未示出)的图形,公共电极线的图形通常和栅线在同一次构图工艺中形成(本实施例中,只要在步骤三的工艺前形成公共电极线即可,如:在钝化层6上单独制作公共电极线),如图11所示,步骤三具体包括:
通过构图工艺形成像素电极11的图形,像素电极11通过过孔9连接薄膜晶体管的源漏电极层5的漏极。图11中示出的像素电极11为板状;通过构图工艺在像素电极11的上方形成彩膜10的图形;通过构图工艺在彩膜10上方形成梳状公共电极12的图形,使梳状公共电极12连接公共电极线。当然,公共电极12也可以在彩膜10下方,像素电极11在彩膜10上方,此时,公共电极12为板状,像素电极11为梳状。
当然还可以制作IPS模式的显示面板,即制作梳状的像素电极和梳状的公共电极,每条像素电极和公共电极交错排列即可。
由上述实施例中阵列基板制作方法制作的阵列基板如图8、10和12所示。由于采用一次mask工艺制作遮光层7和过孔9,相对于现有技术减少了一次mask工艺,从而节省了制作工序和制作成本。
本发明还提供了一种显示装置,包括上述阵列基板,该显示装置可以是:液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。
Claims (8)
1.一种阵列基板制作方法,其特征在于,包括步骤:
在基板上形成包括薄膜晶体管及保护层的图形;
通过一次掩膜工艺形成包括过孔及覆盖所述薄膜晶体管对应区域的遮光层的图形;
形成包括彩膜及像素电极的图形。
2.如权利要求1所述的阵列基板制作方法,其特征在于,所述通过一次掩膜工艺形成包括覆盖所述薄膜晶体管区域的遮光层及过孔的图形具体包括:
在形成薄膜晶体管和保护层的基板上形成遮光材料薄膜,并在所述遮光材料薄膜上形成光刻胶;
通过双调掩膜板对所述光刻胶进行曝光显影,使所述薄膜晶体管对应区域的光刻胶完全保留,所述过孔对应区域的光刻胶完全去除,其它区域的光刻胶部分保留。
依次刻蚀掉过孔对应区域的遮光材料薄膜和所述保护层以形成所述过孔;
对光刻胶进行灰化,灰化掉部分保留的光刻胶,以暴露出非所述薄膜晶体管对应区域的遮光材料薄膜;
刻蚀掉暴露出的遮光材料薄膜,并去除剩余的光刻胶,以形成所述遮光层。
3.如权利要求1或2所述的阵列基板制作方法,其特征在于,所述遮光层完全覆盖所述薄膜晶体管的有源层图形。
4.如权利要求1所述的阵列基板制作方法,其特征在于,所述形成包括彩膜及像素电极的图形的步骤具体包括:
通过构图工艺形成像素电极的图形,所述像素电极通过所述过孔连接所述薄膜晶体管;
通过构图工艺形成彩膜的图形。
5.如权利要求1所述的阵列基板制作方法,其特征在于,所述形成包括彩膜及像素电极的图形的步骤具体包括:
通过构图工艺形成彩膜的图形;
通过构图工艺形成像素电极的图形,所述像素电极通过所述过孔连接所述薄膜晶体管。
6.如权利要求1所述的阵列基板制作方法,其特征在于,在形成包括彩膜及像素电极的图形之前还包括形成公共电极线的图形,所述形成包括彩膜及像素电极的图形具体包括:
通过构图工艺形成像素电极的图形,所述像素电极通过所述过孔连接所述薄膜晶体管;
通过构图工艺形成彩膜的图形;
通过构图工艺形成梳状公共电极的图形,使所述梳状公共电极连接所述公共电极线。
7.一种由权利要求1~6中任一项所述的阵列基板制作方法制作的阵列基板。
8.一种显示装置,其特征在于,包括如权利要求7所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310030030.2A CN103117248B (zh) | 2013-01-25 | 2013-01-25 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310030030.2A CN103117248B (zh) | 2013-01-25 | 2013-01-25 | 阵列基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103117248A true CN103117248A (zh) | 2013-05-22 |
CN103117248B CN103117248B (zh) | 2015-07-22 |
Family
ID=48415587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310030030.2A Active CN103117248B (zh) | 2013-01-25 | 2013-01-25 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103117248B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103984159A (zh) * | 2014-05-29 | 2014-08-13 | 深圳市华星光电技术有限公司 | 液晶显示面板、薄膜晶体管阵列基板及彩色滤光片基板 |
CN104880865A (zh) * | 2015-06-19 | 2015-09-02 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法、液晶面板 |
CN104900657A (zh) * | 2015-06-04 | 2015-09-09 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
CN105633015A (zh) * | 2016-03-09 | 2016-06-01 | 合肥京东方显示技术有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
CN105655289A (zh) * | 2016-01-04 | 2016-06-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
WO2018188152A1 (zh) * | 2017-04-14 | 2018-10-18 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板的制作方法 |
CN108803168A (zh) * | 2018-06-05 | 2018-11-13 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、液晶显示装置 |
US10720454B2 (en) | 2018-06-05 | 2020-07-21 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Manufacturing method for array substrate and liquid crystal display device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002250913A (ja) * | 2001-02-27 | 2002-09-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
CN101887897A (zh) * | 2009-05-13 | 2010-11-17 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
-
2013
- 2013-01-25 CN CN201310030030.2A patent/CN103117248B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002250913A (ja) * | 2001-02-27 | 2002-09-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
CN101887897A (zh) * | 2009-05-13 | 2010-11-17 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103984159A (zh) * | 2014-05-29 | 2014-08-13 | 深圳市华星光电技术有限公司 | 液晶显示面板、薄膜晶体管阵列基板及彩色滤光片基板 |
CN104900657A (zh) * | 2015-06-04 | 2015-09-09 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
CN104880865A (zh) * | 2015-06-19 | 2015-09-02 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法、液晶面板 |
CN105655289B (zh) * | 2016-01-04 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
CN105655289A (zh) * | 2016-01-04 | 2016-06-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
CN105633015A (zh) * | 2016-03-09 | 2016-06-01 | 合肥京东方显示技术有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
US10090338B2 (en) | 2016-03-09 | 2018-10-02 | Boe Technology Group Co., Ltd. | Method for manufacturing array substrate, array substrate and display device |
CN105633015B (zh) * | 2016-03-09 | 2018-04-17 | 合肥京东方显示技术有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
WO2018188152A1 (zh) * | 2017-04-14 | 2018-10-18 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板的制作方法 |
CN108803168A (zh) * | 2018-06-05 | 2018-11-13 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、液晶显示装置 |
WO2019232820A1 (zh) * | 2018-06-05 | 2019-12-12 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制作方法以及液晶显示装置 |
CN108803168B (zh) * | 2018-06-05 | 2020-03-31 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、液晶显示装置 |
US10720454B2 (en) | 2018-06-05 | 2020-07-21 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Manufacturing method for array substrate and liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
CN103117248B (zh) | 2015-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103117248B (zh) | 阵列基板及其制作方法、显示装置 | |
CN103325732B (zh) | 一种coa基板及其制造方法、显示装置 | |
CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
US7413940B2 (en) | Thin-film transistor and fabrication method thereof | |
CN103151359B (zh) | 一种显示装置、阵列基板及其制作方法 | |
US9804463B2 (en) | Array substrate and fabrication method thereof and display device | |
KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
CN102629608B (zh) | 一种阵列基板及其制造方法和显示装置 | |
CN104201152A (zh) | 制作显示面板的方法 | |
CN105428355A (zh) | 阵列基板及其制作方法、显示装置 | |
CN102983135B (zh) | 一种阵列基板、显示装置及阵列基板的制备方法 | |
JP6043815B2 (ja) | 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス | |
CN103107133B (zh) | 阵列基板及其制造方法和显示装置 | |
CN103165529B (zh) | 一种阵列基板的制备方法 | |
CN104037126A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
CN107093583A (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103928400A (zh) | 阵列基板及其制作方法、显示装置 | |
CN102929060A (zh) | 阵列基板及其制作方法、显示装置 | |
CN104157613A (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103035652A (zh) | 边缘电场切换型液晶显示板的阵列基底以及其制造方法 | |
CN105097840A (zh) | 一种阵列基板、其制作方法、液晶显示面板及显示装置 | |
CN106024705B (zh) | Tft基板的制作方法 | |
CN102779783A (zh) | 一种像素结构及其制造方法、显示装置 | |
CN101692439B (zh) | 薄膜晶体管数组基板的制作方法 | |
CN104810321A (zh) | 一种tft阵列基板及显示装置的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |