CN108803168A - 一种阵列基板及其制作方法、液晶显示装置 - Google Patents

一种阵列基板及其制作方法、液晶显示装置 Download PDF

Info

Publication number
CN108803168A
CN108803168A CN201810570161.2A CN201810570161A CN108803168A CN 108803168 A CN108803168 A CN 108803168A CN 201810570161 A CN201810570161 A CN 201810570161A CN 108803168 A CN108803168 A CN 108803168A
Authority
CN
China
Prior art keywords
area
layer
exposed
array substrate
barrier bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810570161.2A
Other languages
English (en)
Other versions
CN108803168B (zh
Inventor
朱茂霞
徐洪远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810570161.2A priority Critical patent/CN108803168B/zh
Priority to PCT/CN2018/092069 priority patent/WO2019232820A1/zh
Priority to US16/111,236 priority patent/US10720454B2/en
Publication of CN108803168A publication Critical patent/CN108803168A/zh
Application granted granted Critical
Publication of CN108803168B publication Critical patent/CN108803168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

本申请公开了一种阵列基板及其制作方法、液晶显示装置，该阵列基板的制作方法包括：在基板上形成TFT器件后，依次覆盖钝化层、遮挡层和光阻层；对光阻层、遮挡层和钝化层进行处理，以在对应有效显示区的位置形成第一区域和第二区域，以及在对应TFT器件的位置形成第三区域；在阵列基板的表面形成第一导电层；对光阻层进行剥离。通过上述方式，本申请一方面能够减少了光罩制程，提高了制作效率，另一方面还能够提高了光阻的剥离效率。

Description

一种阵列基板及其制作方法、液晶显示装置
技术领域
本申请涉及液晶显示技术领域，特别是涉及一种阵列基板及其制作方法、液晶显示装置。
背景技术
LCDs(Liquid crystal displays)是一种被广泛应用的平板显示器，主要是通过液晶开关调制背光源光场强度来实现画面显示。
该开关一般采用TFT(Thin Film Transistor，薄膜晶体管)制作，TFT制程一般采用多道光罩(mask)，过多的光罩次数会增加制程成本，同时也会增加生产时间，使生产效率大大降低。
发明内容
本申请主要解决的技术问题是提供一种阵列基板及其制作方法、液晶显示装置，一方面能够减少了光罩制程，提高了制作效率，另一方面还能够提高了光阻的剥离效率。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种阵列基板的制作方法，该方法包括：在基板上形成TFT器件后，依次覆盖钝化层、遮挡层和光阻层；对光阻层、遮挡层和钝化层进行处理，以在对应有效显示区的位置形成第一区域和第二区域，以及在对应TFT器件的位置形成第三区域；其中，第一区域裸露出钝化层，第二区域对应的遮挡层的宽度小于光阻层的宽度，第三区域裸露出TFT器件的源极/漏极；在阵列基板的表面形成第一导电层；其中，第一导电层与第一区域裸露的钝化层、第二区域的光阻层、以及第三区域裸露的源极/漏极接触，且第一区域的第一导电层和第二区域的第一导电层之间断开；对光阻层进行剥离。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种阵列基板，该阵列基板是采用如下方式制作得到的：在基板上形成TFT器件后，依次覆盖钝化层、遮挡层和光阻层；对光阻层、遮挡层和钝化层进行处理，以在对应有效显示区的位置形成第一区域和第二区域，以及在对应TFT器件的位置形成第三区域；其中，第一区域裸露出钝化层，第二区域对应的遮挡层的宽度小于光阻层的宽度，第三区域裸露出TFT器件的源极/漏极；在阵列基板的表面形成第一导电层；其中，第一导电层与第一区域裸露的钝化层、第二区域的光阻层、以及第三区域裸露的源极/漏极接触，且第一区域的第一导电层和第二区域的第一导电层之间断开；对光阻层进行剥离。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种液晶显示装置，该液晶显示装置包括阵列基板、彩膜基板、以及阵列基板和彩膜基板之间的液晶层；其中，该阵列基板是采用如下方式制作得到的：在基板上形成TFT器件后，依次覆盖钝化层、遮挡层和光阻层；对光阻层、遮挡层和钝化层进行处理，以在对应有效显示区的位置形成第一区域和第二区域，以及在对应TFT器件的位置形成第三区域；其中，第一区域裸露出钝化层，第二区域对应的遮挡层的宽度小于光阻层的宽度，第三区域裸露出TFT器件的源极/漏极；在阵列基板的表面形成第一导电层；其中，第一导电层与第一区域裸露的钝化层、第二区域的光阻层、以及第三区域裸露的源极/漏极接触，且第一区域的第一导电层和第二区域的第一导电层之间断开；对光阻层进行剥离。
本申请的有益效果是：区别于现有技术的情况，本申请提供阵列基板的制作方法包括：在基板上形成TFT器件后，依次覆盖钝化层、遮挡层和光阻层；对光阻层、遮挡层和钝化层进行处理，以在对应有效显示区的位置形成第一区域和第二区域，以及在对应TFT器件的位置形成第三区域；其中，第一区域裸露出钝化层，第二区域对应的遮挡层的宽度小于光阻层的宽度，第三区域裸露出TFT器件的源极/漏极；在阵列基板的表面形成第一导电层；其中，第一导电层与第一区域裸露的钝化层、第二区域的光阻层、以及第三区域裸露的源极/漏极接触，且第一区域的第一导电层和第二区域的第一导电层之间断开；对光阻层进行剥离。在本实施例中，仅采用一道光罩对光阻层进行特殊处理，使得在形成第一导电层时，到第一导电层部分制作在钝化层上，另一部分制作在光阻层上，且两部分的第一导电层之间是断开的，因此，在光阻层剥离之后，就可以形成间隔设置的第一导电层，通过上述方式，一方面减少了光罩制程，提高了制作效率，另一方面提高了光阻的剥离效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请提供的阵列基板的制作方法一实施例的流程示意图；
图2是本申请提供的阵列基板的制作方法一实施例中步骤11的结构示意图；
图3是本申请提供的阵列基板的制作方法一实施例中步骤11的另一结构示意图；
图4是本申请提供的阵列基板的制作方法一实施例中步骤12的具体流程示意图；
图5是本申请提供的阵列基板的制作方法一实施例中步骤121的结构示意图；
图6是本申请提供的阵列基板的制作方法一实施例中步骤122的结构示意图；
图7是本申请提供的阵列基板的制作方法一实施例中步骤123的结构示意图；
图8是本申请提供的阵列基板的制作方法一实施例中步骤124的结构示意图；
图9是本申请提供的阵列基板的制作方法一实施例中步骤13的结构示意图；
图10是本申请提供的阵列基板的制作方法一实施例中步骤14的结构示意图；
图11是本申请提供的阵列基板一实施例的结构示意图；
图12是本申请提供的液晶显示装置一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
参阅图1，图1是本申请提供的阵列基板的制作方法一实施例的结构示意图，该方法包括：
步骤11：在基板上形成TFT器件后，依次覆盖钝化层、遮挡层和光阻层。
如图2所示，先在基板20上制作TFT器件30。具体地，该TFT器件30可以包括层叠设置的栅极31、栅极绝缘层32、有源层33和源/漏层34，其中，源/漏层34具体包括源极34a和漏极34b。
下面举例对TFT器件30的具体制作工艺进行描述。
可选的，可以先在基板20上沉积一层金属，如金属铬(Cr)或铬的合金材料、钼钽(MoTa)合金、铝(Al)或铝的合金材料制成，对这层金属进行图案化处理后，形成栅极31。
然后，在栅极31上沉积一层绝缘材料，形成栅极绝缘层32，其中，该绝缘材料可以是SiOx、SiNx或AlO等，另外，该栅极绝缘层32也可以是两层结构，其中第一层为SiOx、SiNx或AlO等，第二层为SiNx。
然后，在栅极绝缘层32上沉积半导体材料，形成有源层33。可选的，可以先沉积一层非晶硅，然后对非晶硅进行高温准分子镭射退火(ELA)处理，将该非晶硅转化为多晶硅，再对多晶硅进行掺杂，形成有源层33。具体的，可以对多晶硅的中间部分进行轻掺杂，而对多晶硅的两边部分进行重掺杂，重掺杂的部分可以进一步形成源极和漏极。
然后，在有源层33的上再沉积一层金属层，如铝(Al)或铝的合金材料、铬(Cr)等，对这层金属进行图案化处理后，形成源极34a和漏极34b。
可以理解的，上述制作TFT器件30的过程仅仅是举例，在其他实施例中，也可以是其他结构的TFT器件，例如，也可以是顶栅型的。
如图3所示，在TFT器件制作完成后，依次覆盖钝化层40、遮挡层50和光阻层60。
其中，钝化层40可以采用无机或有机的绝缘材料制作，例如，可以是SiOx、SiNx等；遮挡层50一般采用金属制作，例如，可以是钼(Mo)、钛(Ti)或钼钛(MoTi)合金；光阻层60是采用感光材料制作的，这种感光材料称之为光阻(PR，photo resistance)，PR具有独特的性质，在UV(紫外)光的作用下，会发生化学变化，变成易溶于酸或碱的新物质。因此，在本实施例中，可以通过对光阻层60的处理，形成新的形状，进而对下面的钝化层40和遮挡层50进行图形化的处理。
步骤12：对光阻层、遮挡层和钝化层进行处理，以在对应有效显示区的位置形成第一区域和第二区域，以及在对应TFT器件的位置形成第三区域。
其中，第一区域裸露出钝化层，第二区域对应的遮挡层的宽度小于光阻层的宽度，第三区域裸露出TFT器件的源极/漏极。
可选的，在一实施例中，可以通过以下方式来制作上述的第一区域、第二区域和第三区域，如图4所示，具体步骤如下：
步骤121：采用一道光罩对光阻层进行曝光，以使光阻层对应有效显示区的位置形成交替设置的第一区域和第二区域，并使光阻层对应TFT器件的源极/漏极的位置形成第三区域。
其中，第一区域的光阻层的厚度小于第二区域的光阻层的厚度，第三区域裸露出遮挡层。
如图5所示，在本实施例中，第一区域用A表示，第二区域用B表示，第三区域用C表示。具体地，在本实施例中，只需要使用一道特殊的光罩就可以完成不同的光阻区域的不同厚度的处理。例如，可以采用HTM(Half Tone Mask，半色调掩膜版)。具体地，对应A区域、B区域和C区域，光罩上分别为半透光区域、非透光区域和透光区域。可以理解的，采用UV光照射该光罩时，透光区域(对应C区域)的光线会全部通过，半透光区(对应A区域)的光线会部分通过，非透光区(对应B区域)的光线则会被阻挡，光线无法通过。
采用上述的光罩，则会对光阻层60的不同区域进行不同程度的光照射，光阻材料发生的化学反应的程度(即厚度)则不同，在后续的光阻剥离工艺中，对发生化学反应的光阻部分进行剥离，剩下的光阻层60在不同区域的厚度则会有区别。具体如图5所示，对应A区域的光阻的厚度小于对应B区域的光阻的厚度，对应C区域的光阻完全被剥离，裸露出下面的遮挡层50。
步骤122：对第三区域裸露的遮挡层进行蚀刻以裸露钝化层，以及对裸露的钝化层进行蚀刻以裸露TFT器件的源极/漏极。
其中，如图6所示，可以根据遮挡层50和钝化层40的材料的种类来决定蚀刻的方式，可选的，在一实施例中，遮挡层50采用金属材料制作，钝化层40采用有机材料制作，则步骤122可以具体包括：
采用湿法蚀刻对第三区域裸露的遮挡层50进行蚀刻以裸露钝化层40；再采用干法蚀刻对第三区域裸露的钝化层40进行蚀刻以裸露TFT器件的源极/漏极。
可以理解的，由于遮挡层50采用的湿法蚀刻，在蚀刻时，蚀刻液会在侧向进一步进行蚀刻，所以会留下如图所示的缺口。另外，在对钝化层40进行干法蚀刻时，一般采用蚀刻气体来进行。本实施例中，在对钝化层40进行蚀刻后裸露出漏极34b，以便后续与像素电极连接。
步骤123：对光阻层进行部分灰化，以使第一区域裸露遮挡层，且第二光阻区的光阻层的厚度减小。
如图7所示，对光阻层60进行灰化，使得光阻层的厚度变薄。可以理解的，经过步骤121的处理，A区域的光阻的厚度本来就小于B区域的光阻的厚度，因此，在步骤123中，需要将较薄的A区域的光阻全部灰化掉，进而裸露出下面的遮挡层50，同时，B区域的光阻也会变得更叫的薄。
步骤124：对第一区域裸露的遮挡层进行蚀刻，以裸露钝化层。
如图8所示，对第一区域裸露的遮挡层50进行湿法蚀刻，同时对第二区域的遮挡层进行侧向湿法蚀刻，以使第二区域对应的遮挡层50的宽度小于光阻层60的宽度。
可以理解的，类似于上述步骤122中对遮挡层50的蚀刻，蚀刻液在横向上也会对遮挡层50进行蚀刻，使得在第二区域中，遮挡层50和光阻层60接触的位置，遮挡层50的宽度小于光阻层60的宽度。
步骤13：在阵列基板的表面形成第一导电层。
其中，第一导电层与第一区域裸露的钝化层、第二区域的光阻层、以及第三区域裸露的源极/漏极接触，且第一区域的第一导电层和第二区域的第一导电层之间断开。
如图9所示，在阵列基板的表面形成第一导电层70，是指在步骤12之后制作的阵列基板上，其包括对应TFT器件的上的光阻上、C区域裸露的漏极34b上、A区域裸露的钝化层40上，B区域的光阻上。
可以理解的，由于阻挡层50的侧向蚀刻，导致在C区域中光阻层60和钝化层40，或者光阻层60和漏极34b是不连续的，之间存储凹槽，另外，在A区域和B区域的交界处，钝化层40和光阻层60之间也是不连续的。因此，在形成第一导电层70时，会在不连续的位置形成断裂的部分，例如，TFT器件上方的光阻层60上的第一导电层70，和漏极34b上的第一导电层70之间是不连续的，A区域的第一导电层70和B区域光阻层60上方的第一导电层70之间是不连续的。
步骤14：对光阻层进行剥离。
如图10所示，将光阻层剥离后，TFT器件上方会剩下阻挡层50，对应TFT器件的漏极34b的上方和第一区域(即A区域)上方会剩下第一导电层70，第二区域(即B区域)上方会剩下阻挡层50。
可以理解的，其中的第一导电层70一般采用ITO(铟锡氧化物)制作，用作显示面板的像素电极，由于像素电极的作用是与公共电极之间形成电场从而控制液晶分子的偏转，所以一般的像素电极会做成间隔设置的多个条形电极，当然这里并不限制像素电极的形状，因此，需要将部分的ITO制作在光阻层上，在对光阻层剥离时，去除部分的ITO。
另外，由于裸露的阻挡层50采用金属制作，为了防止其与液晶分子接触影响液晶的性能，可以对阻挡层50进行氧化。
区别于现有技术的情况，本实施例的阵列基板的制作方法包括：在基板上形成TFT器件后，依次覆盖钝化层、遮挡层和光阻层；对光阻层、遮挡层和钝化层进行处理，以在对应有效显示区的位置形成第一区域和第二区域，以及在对应TFT器件的位置形成第三区域；其中，第一区域裸露出钝化层，第二区域对应的遮挡层的宽度小于光阻层的宽度，第三区域裸露出TFT器件的源极/漏极；在阵列基板的表面形成第一导电层；其中，第一导电层与第一区域裸露的钝化层、第二区域的光阻层、以及第三区域裸露的源极/漏极接触，且第一区域的第一导电层和第二区域的第一导电层之间断开；对光阻层进行剥离。在本实施例中，仅采用一道光罩对光阻层进行特殊处理，使得在形成第一导电层时，到第一导电层部分制作在钝化层上，另一部分制作在光阻层上，且两部分的第一导电层之间是断开的，因此，在光阻层剥离之后，就可以形成间隔设置的第一导电层，通过上述方式，一方面减少了光罩制程，提高了制作效率，另一方面提高了光阻的剥离效率。
参阅图11，图11是本申请提供的阵列基板一实施例的结构示意图，该阵列基板包括层叠设置的基板20、TFT器件30和钝化层40，其中，钝化层40对应TFT器件30的源极或漏极的位置具有一过孔，以使源极或漏极裸露出来。
另外，在钝化层40在对应阵列基板的有效显示区的位置还设置有间隔设置的第一导电层70。本实施例中的阵列基板的制作过程与上述提供的方法一致，这里不再赘述。
参阅图12，图12是本申请提供的液晶显示装置一实施例的结构示意图，该液晶显示装置包括显示面板81和背光源82；其中，显示面板81包括阵列基板811、彩膜基板812、以及阵列基板811和彩膜基板812之间的液晶层813。
其中，该阵列基板811是如上述图11的实施例中所提供的阵列基板。
另外，该彩膜基板812中具体包括彩色滤光片和公共电极层，该功能电极层和阵列基板811上的第一导电层形成的像素电极层之间形成电场，从而控制液晶层813中液晶分子的偏转。
可以理解的，本实施例提供的液晶显示装置，在制作过程中采用上述阵列基板的制作方法提供的工艺制程，一方面能够减少了光罩制程，提高了制作效率，另一方面还能够提高了光阻的剥离效率。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
在基板上形成TFT器件后，依次覆盖钝化层、遮挡层和光阻层；
对所述光阻层、所述遮挡层和所述钝化层进行处理，以在对应有效显示区的位置形成第一区域和第二区域，以及在对应所述TFT器件的位置形成第三区域；其中，所述第一区域裸露出所述钝化层，所述第二区域对应的遮挡层的宽度小于所述光阻层的宽度，所述第三区域裸露出所述TFT器件的源极/漏极；
在所述阵列基板的表面形成第一导电层；其中，所述第一导电层与所述第一区域裸露的钝化层、所述第二区域的光阻层、以及所述第三区域裸露的源极/漏极接触，且所述第一区域的第一导电层和所述第二区域的第一导电层之间断开；
对所述光阻层进行剥离。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述对所述光阻层、所述遮挡层和所述钝化层进行处理，以在对应有效显示区的位置形成第一区域和第二区域，以及在对应所述TFT器件的位置形成第三区域的步骤，包括：
采用一道光罩对所述光阻层进行曝光，以使所述光阻层对应有效显示区的位置形成交替设置的第一区域和第二区域，并使所述光阻层对应所述TFT器件的源极/漏极的位置形成第三区域；其中，所述第一区域的光阻层的厚度小于所述第二区域的光阻层的厚度，所述第三区域裸露出所述遮挡层；
对所述第三区域裸露的所述遮挡层进行蚀刻以裸露所述钝化层，以及对裸露的所述钝化层进行蚀刻以裸露所述TFT器件的源极/漏极；
对所述光阻层进行部分灰化，以使所述第一区域裸露所述遮挡层，且所述第二光阻区的光阻层的厚度减小；
对所述第一区域裸露的所述遮挡层进行蚀刻，以裸露所述钝化层。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，
所述光罩包括透光区、非透光区以及半透光区；其中，所述半透光区对应所述第一区域，所述非透光区对应所述第二区域，所述透光区对应所述第三区域。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，
所述遮挡层采用金属制作；
所述对所述第一区域裸露的所述遮挡层进行蚀刻，以裸露所述钝化层的步骤，具体为：
对所述第一区域裸露的所述遮挡层进行湿法蚀刻，同时对所述第二区域的所述遮挡层进行侧向湿法蚀刻，以使所述第二区域对应的遮挡层的宽度小于所述光阻层的宽度。
5.根据权利要求2所述的阵列基板的制作方法，其特征在于，
所述遮挡层采用金属制作；
所述对所述第三区域裸露的所述遮挡层进行蚀刻以裸露所述钝化层，以及对裸露的所述钝化层进行蚀刻以裸露所述TFT器件的源极/漏极的步骤，包括：
采用湿法蚀刻对所述第三区域裸露的所述遮挡层进行蚀刻以裸露所述钝化层；
采用干法蚀刻对所述第三区域裸露的所述钝化层进行蚀刻以裸露所述TFT器件的源极/漏极。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，
所述对所述光阻层进行剥离的步骤之后，还包括：
对裸露的所述遮挡层进行氧化。
7.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述在基板上形成TFT器件后，依次覆盖钝化层、遮挡层和光阻层的步骤之前，还包括：
提供一基板；
在所述基板上依次形成栅极、栅极绝缘层、有源层和第二导电层；
对所述第二导电层进行图案化处理，以形成源极和漏极。
8.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述第一导电层为ITO。
9.一种阵列基板，其特征在于，所述阵列基板是采用如权利要求1-8任一项所述的制作方法制作得到的阵列基板。
10.一种液晶显示装置，其特征在于，所述液晶显示装置包括显示面板和背光源；
其中，所述显示面板包括阵列基板、彩膜基板、以及所述阵列基板和所述彩膜基板之间的液晶层；
其中，所述阵列基板是如权利要求9所述的阵列基板。
CN201810570161.2A 2018-06-05 2018-06-05 一种阵列基板及其制作方法、液晶显示装置 Active CN108803168B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810570161.2A CN108803168B (zh) 2018-06-05 2018-06-05 一种阵列基板及其制作方法、液晶显示装置
PCT/CN2018/092069 WO2019232820A1 (zh) 2018-06-05 2018-06-21 阵列基板的制作方法以及液晶显示装置
US16/111,236 US10720454B2 (en) 2018-06-05 2018-08-24 Manufacturing method for array substrate and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810570161.2A CN108803168B (zh) 2018-06-05 2018-06-05 一种阵列基板及其制作方法、液晶显示装置

Publications (2)

Publication Number Publication Date
CN108803168A true CN108803168A (zh) 2018-11-13
CN108803168B CN108803168B (zh) 2020-03-31

Family

ID=64088695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810570161.2A Active CN108803168B (zh) 2018-06-05 2018-06-05 一种阵列基板及其制作方法、液晶显示装置

Country Status (2)

Country Link
CN (1) CN108803168B (zh)
WO (1) WO2019232820A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620079A (zh) * 2019-09-23 2019-12-27 武汉华星光电技术有限公司 一种阵列基板及其制备方法
CN110998848A (zh) * 2019-11-26 2020-04-10 重庆康佳光电技术研究院有限公司 一种光阻剥离液的隔离结构、tft阵列及其制备方法
CN111128711A (zh) * 2019-12-12 2020-05-08 深圳市华星光电半导体显示技术有限公司 一种背板的制作方法
CN111740001A (zh) * 2020-01-20 2020-10-02 中芯集成电路制造(绍兴)有限公司 半导体器件及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034262A (zh) * 2006-03-09 2007-09-12 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器的阵列基板的制作方法
CN101819362A (zh) * 2009-02-27 2010-09-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102854682A (zh) * 2011-06-30 2013-01-02 乐金显示有限公司 用于边缘场切换模式液晶显示器的阵列基板及其制造方法
CN103117248A (zh) * 2013-01-25 2013-05-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105679714A (zh) * 2016-01-27 2016-06-15 深圳市华星光电技术有限公司 阵列基板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090041032A (ko) * 2007-10-23 2009-04-28 엘지전자 주식회사 플렉서블 표시 장치 및 그의 제조 방법
CN107104077B (zh) * 2017-04-14 2019-04-02 深圳市华星光电半导体显示技术有限公司 Tft阵列基板的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034262A (zh) * 2006-03-09 2007-09-12 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器的阵列基板的制作方法
CN101819362A (zh) * 2009-02-27 2010-09-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102854682A (zh) * 2011-06-30 2013-01-02 乐金显示有限公司 用于边缘场切换模式液晶显示器的阵列基板及其制造方法
CN103117248A (zh) * 2013-01-25 2013-05-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105679714A (zh) * 2016-01-27 2016-06-15 深圳市华星光电技术有限公司 阵列基板及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620079A (zh) * 2019-09-23 2019-12-27 武汉华星光电技术有限公司 一种阵列基板及其制备方法
CN110998848A (zh) * 2019-11-26 2020-04-10 重庆康佳光电技术研究院有限公司 一种光阻剥离液的隔离结构、tft阵列及其制备方法
CN111128711A (zh) * 2019-12-12 2020-05-08 深圳市华星光电半导体显示技术有限公司 一种背板的制作方法
CN111740001A (zh) * 2020-01-20 2020-10-02 中芯集成电路制造(绍兴)有限公司 半导体器件及其形成方法
CN111740001B (zh) * 2020-01-20 2022-09-09 绍兴中芯集成电路制造股份有限公司 压电器件及其形成方法

Also Published As

Publication number Publication date
WO2019232820A1 (zh) 2019-12-12
CN108803168B (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
KR101877448B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
TW519763B (en) Active matrix LCD panel
CN108803168A (zh) 一种阵列基板及其制作方法、液晶显示装置
US8426259B2 (en) Array substrate and method for manufacturing the same
US10211262B2 (en) Display substrate and method of manufacturing the same
US8349630B1 (en) Methods for manufacturing thin film transistor array substrate and display panel
JP4486554B2 (ja) 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
KR100859524B1 (ko) 박막 트랜지스터 기판
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN106847830A (zh) 阵列基板及其制作方法、显示面板
KR100919636B1 (ko) 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법
WO2013181908A1 (zh) 阵列基板及其制作方法和显示装置
TWI421605B (zh) 顯示裝置之陣列基板及其製造方法
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN110504212A (zh) 一种阵列基板及其制作方法
CN106206428A (zh) 阵列基板及其制作方法、显示面板
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
CN109599363B (zh) 一种阵列基板及其制造方法
KR101319326B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置
CN112382638B (zh) 阵列基板及其制备方法、显示装置
KR100864608B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101186514B1 (ko) 액정표시소자 및 그 제조방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR20120130066A (ko) 어레이 기판, 그 제조 방법 및 액정 디스플레이

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant