TWI421605B - 顯示裝置之陣列基板及其製造方法 - Google Patents

顯示裝置之陣列基板及其製造方法 Download PDF

Info

Publication number
TWI421605B
TWI421605B TW099144633A TW99144633A TWI421605B TW I421605 B TWI421605 B TW I421605B TW 099144633 A TW099144633 A TW 099144633A TW 99144633 A TW99144633 A TW 99144633A TW I421605 B TWI421605 B TW I421605B
Authority
TW
Taiwan
Prior art keywords
region
electrode
display device
array substrate
separation region
Prior art date
Application number
TW099144633A
Other languages
English (en)
Other versions
TW201202820A (en
Inventor
Jae Moon Chung
Moon Ho Choi
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW201202820A publication Critical patent/TW201202820A/zh
Application granted granted Critical
Publication of TWI421605B publication Critical patent/TWI421605B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

顯示裝置之陣列基板及其製造方法
本發明係關於一種顯示裝置之陣列基板，特別是一種顯示裝置之陣列基板及其製造方法。
直到近年來，顯示裝置通常使用陰極射線管。目前，業界做出很多努力與研究以發展各種類型的平面顯示器，例如液晶顯示裝置、電漿顯示裝置、場發射顯示器以及電致發光顯示器，作為陰極射線管之替代物。這些平面顯示器中，主動矩陣型顯示裝置被廣泛使用。
主動矩陣型顯示裝置中，彼此交叉的閘極線與資料線所定義的畫素區域以矩陣形式被放置，開關元件例如薄膜電晶體以及畫素電極形成於每一畫素區域中，應用至畫素區域之資料訊號係透過開關元件被控制。
主動矩陣型顯示裝置包含陣列基板，其中形成有閘極線與資料線以及開關元件與畫素電極。
「第1圖」所示係為習知技術之顯示裝置之陣列基板之平面圖。
請參考「第1圖」，閘極線20與資料線30於基板10上彼此交叉以定義畫素區域P，薄膜電晶體T連接閘極線20與資料線30。
薄膜電晶體T包含閘電極22、主動層26以及源電極32與汲電極34。閘電極22連接閘極線20，源電極32連接資料線30，汲電極34與源電極32分離。
畫素電極40形成於畫素區域P中且透過汲極接觸孔38連接汲電極34。
源電極32與汲電極34之間的分離區域SR為U狀。主動層26係透過分離區域SR被暴露，透過分離區域SR被暴露的主動層26之部分用作薄膜電晶體T之通道。
「第2圖」與「第3圖」所示分別係為沿「第1圖」之線II-II與III-III之剖面圖。
請參考「第2圖」與第3圖」，閘極線20與連接閘極線20之閘電極22形成於基板10上。閘極絕緣層24形成於閘極線20與閘電極22上。
本質矽製造的主動層26形成於閘極絕緣層24上對應閘電極22，以及雜質摻雜矽製造的歐姆接觸層28形成於主動層26上。
資料線30以及源電極32與汲電極34形成於歐姆接觸層28上。鈍化層36形成於資料線30以及源電極32與汲電極34上。畫素電極40形成於鈍化層36上。
鈍化層36包含暴露汲電極34之汲極接觸孔38，畫素電極40透過汲極接觸孔38連接汲電極34。
為了降低生產製程個數與生產成本，使用一個光遮罩於光刻製程中形成形成主動層26、歐姆接觸層28、源電極32與汲電極34以及資料線30，以下將結合附圖進一步解釋。
「第4A圖」所示係為習知技術顯示裝置之用以形成陣列基板之主動層以及源電極與汲電極之光遮罩之示意圖，「第4B圖」所示係為習知技術顯示裝置之用以形成陣列基板之主動層以及源電極與汲電極之光阻圖案之示意圖，以及「第4C圖」所示係為習知技術顯示裝置之陣列基板之主動層以及源電極與汲電極之示意圖。
為了形成主動層26、歐姆接觸層28、源電極32與汲電極34以及資料線30，本質矽層(圖中未表示)、雜質摻雜矽層(圖中未表示)以及金屬層(圖中未表示)順序地形成於閘極絕緣層24上，然後光阻層(圖中未表示)形成於金屬層上，然後光遮罩M被放置於光阻層上方以將光阻層曝光，然後經過曝光的光阻層被顯影。
請參考「第4A圖」，光遮罩M包含：阻擋部BA，透射率最低；半透射部HTA，透射率高於阻擋部BA之透射率；以及透射部TA，透射率最高。阻擋部BA對應資料線30以及源電極32與汲電極34，半透射部HTA對應源電極32與汲電極34之間的分離區域SR，透射部TA對應除資料線30、源電極32與汲電極34以及分離區域SR以外的區域。
請參考「第4B圖」，透過將經過曝光之光阻層顯影，形成光阻圖案60。
光阻圖案60包含：第一光阻圖案60a，對應阻擋部BA；以及第二光阻圖案60b，對應半透射部HTA。因為阻擋部BA之透射率低於半透射部HTA之透射率，所以第一光阻圖案60a的厚度大於第二光阻圖案60b的厚度。
然後，使用第一光阻圖案60a與第二光阻圖案60b作為蝕刻遮罩順序地蝕刻金屬層、雜質摻雜矽層以及本質矽層，以形成資料線30與源極-汲極圖案(圖中未表示)。
源極-汲極圖案係為源電極32與汲電極34以及分離區域SR之對應圖案。
透過蝕刻製程，雜質摻雜矽圖案以及主動層26形成於資料線30與源極-汲極圖案下方。
然後，透過灰化製程(ashing process)，部分地移除第一光阻圖案60a，以及完全移除第二光阻圖案60b。因此，對應分離區域SR之源極-汲極圖案被暴露。
然後，使用剩餘的第一光阻圖案60a作為蝕刻遮罩，蝕刻源極-汲極圖案與雜質摻雜矽圖案。
因此，請參考「第4C圖」，形成資料線30、源電極32與汲電極34、位於源電極32與汲電極34下方之歐姆接觸層28、位於歐姆接觸層28下方且暴露於源電極32與汲電極34之間的主動層26。
歐姆接觸層28與主動層26於資料線30下方延伸。
分離區域SR為U狀的原因是為了於有限面積內提高薄膜電晶體T的作業能力。換言之，因為透過分離區域SR暴露的主動層26用作通道，薄膜電晶體T的電流與通道寬度成比例且與通道長度成反比例，因此透過最大化U狀區域中的通道寬度以及最小化通道長度，可最大化薄膜電晶體T的電流。
然而，請參考「第4C圖」，U狀分離區域SR包含水平區域HR、對角區域DR以及垂直區域VR。請參考「第4A圖」，對應分離區域SR之半透射部HTA包含水平部HA、對角部DA以及垂直部VA。
穿透半透射部HTA之曝光製程中，光線照射光阻，此光線包含的能量小於足以引發光阻化學反應之能量(Eth)。因此，穿透半透射部HTA之曝光製程中的焦深異常淺，且像散(astigmatism)比穿透透射部TA之曝光製程的大，其中穿透透射部TA之曝光製程中，照射光阻之光線包含足夠高用於光阻化學反應之能量(Eop)。
像散係為像差，出現原因在於從光源入射到光系統上的光線的垂直分量與水平分量聚焦於不同的點上。尤其地，當包含水平區域HR、對角區域DR以及垂直區域VR之U狀分離區域SR係使用曝光透過半透射部HTA被形成時，由於像散的原因，水平部HA之焦深(focus depth)、對角部DA之焦深以及垂直部VA之焦深不同或者於非常窄的範圍內共同。
因此，全部半透射部HTA之解析力(resolution power)不穩定，降低了曝光製程的誤差容限(error margin)。
換言之，與半透射部HTA對應之第二光阻圖案60b未於水平區域HR、對角區域DR以及垂直區域VR處形成期望的均勻厚度。因此，出現例如群通道開路或通道短路等缺陷。當移除第一光阻圖案60a與第二光阻圖案60b以及重新工作以糾正缺陷時，則降低了陣列基板之生產效率。
例如，當第二光阻圖案60b之部分被完全移除時，出現通道開路，這樣在灰化製程以前，蝕刻製程中移除了分離區域SA之部分中期望保留的金屬層、雜質摻雜矽層以及本質矽層。當第二光阻圖案60b之部分形成具有大於期望厚度之厚度時，出現通道短路，因為蝕刻製程以後保留部分第二光阻圖案60b，所以蝕刻製程以後於分離區域SA之部分中保留期望被移除的金屬層、雜質摻雜矽層以及本質矽層。
因此，本發明提供一種顯示裝置之陣列基板及其製造方法，實質上避免習知技術之限制與缺陷所導致的一或多個問題。
本發明之優點在於提供一種顯示裝置之陣列基板及其製造方法，可避免通道缺陷以及提高曝光製程之誤差容限。
本發明其他的優點、目的和特徵將在如下的說明書中部分地加以闡述，並且本發明其他的優點、目的和特徵對於本領域的普通技術人員來說，可以透過本發明如下的說明得以部分地理解或者可以從本發明的實踐中得出。本發明的目的和其它優點可以透過本發明所記載的說明書和申請專利範圍中特別指明的結構並結合圖式部份，得以實現和獲得。
為了獲得本發明的這些目的和其他特徵，現對本發明作具體化和概括性的描述，本發明的一種顯示裝置之陣列基板包含：基板；複數條閘極線與資料線，彼此交叉於基板上以定義畫素區域；薄膜電晶體，連接這些閘極線與資料線，以及包含閘電極、位於閘電極上的閘極絕緣層、位於閘極絕緣層上的主動層、位於主動層上的歐姆接觸層以及位於歐姆接觸層上的源電極與汲電極；以及畫素電極，連接汲電極，其中源電極與汲電極彼此分離以定義分離區域，其中分離區域包含三個不同方向之第一至第三區域，以及其中第一至第三區域至少其一中該主動層被移除。
另一方面，一種顯示裝置之陣列基板之製造方法包含：於基板上形成閘極線以及連接閘極線之閘電極；於閘極線與閘電極上形成閘極絕緣層；使用光遮罩於閘極絕緣層上形成主動層、歐姆接觸層以及源電極與汲電極，其中光遮罩包含透射部、半透射部以及阻擋部；於源電極與汲電極上形成鈍化層；以及於鈍化層上形成連接汲電極之畫素電極，其中源電極與汲電極彼此分離以定義分離區域，其中分離區域包含不同方向之第一至第三區域，以及其中第一至第三區域至少其一中的主動層被移除。
可以理解的是，如上所述的本發明之概括說明和隨後所述的本發明之詳細說明均是具有代表性和解釋性的說明，並且是為了進一步揭示本發明之申請專利範圍。
以下將結合圖式部份對本發明的較佳實施方式作詳細說明。
「第5圖」所示係為本發明實施例之顯示裝置之陣列基板之平面圖。
請參考「第5圖」，閘極線120與資料線130於基板110上彼此交叉以定義畫素區域P。薄膜電晶體T連接閘極線120與資料線130。
薄膜電晶體T包含閘電極122、主動層126以及源電極132與汲電極134。閘電極122連接閘極線120，源電極132連接資料線130，源電極132與汲電極134分離。
畫素電極140形成於畫素區域P中且透過汲極接觸孔138連接汲電極134。
源電極132與汲電極134之間的分離區域SR為U狀。分離區域SR包含：水平區域HR，與閘極線120平行；對角區域DR，以大約45度或大約-45度角與閘極線120交叉；以及垂直區域VR，與閘極線120垂直。
主動層126透過水平區域HR與對角區域DR被暴露。閘極絕緣層124透過垂直區域VR被暴露。換言之，主動層126被保留於水平區域HR與對角區域DR處，垂直區域VR處的主動層126被移除，這樣主動層126下方的閘極絕緣層被暴露。
因此，分離區域SR中形成主動層126之水平區域HR與對角區域DR用作薄膜電晶體T的通道區域，移除主動層126之垂直區域VR未用作薄膜電晶體T的通道區域。
「第6A圖」、「第6B圖」、「第6C圖」、「第6D圖」、「第6E圖」、「第6F圖」以及「第7A圖」、「第7B圖」、「第7C圖」、「第7D圖」、「第7E圖」、「第7F圖」所示分別係為沿「第5圖」之線VI-VI與VII-VII之剖面圖，表示本發明實施例之顯示裝置之陣列基板之製造方法。
請參考「第6A圖」與「第7A圖」，第一金屬層形成於基板110上，以及使用第一光遮罩(圖中未表示)於第一遮罩製程中被圖案化以形成閘極線120與連接閘極線120之閘電極122。第一金屬材料為鋁、鋁合金、鉻、鉬、鎢、鈦、銅、鉭(Ta)等。
然後，閘極絕緣層124形成於包含閘電極122與閘極線120之基板110上。閘極絕緣層124由無機絕緣材料或有機絕緣材料製造，無機絕緣材料例如為二氧化矽(SiO2)或氮化矽(SiNx)，有機絕緣材料例如為苯環丁烯(benzocyclobutene；BCB)或壓克力樹脂(acrylic resin)。
請參考「第6B圖」與「第7B圖」，本質矽層126a、雜質摻雜矽層128a以及第二金屬層130a順序地形成於閘極絕緣層124上。
本質矽層126a與雜質摻雜矽層128a分別係為本質非晶矽層與雜質摻雜非晶矽層，可以使用電漿輔助化學氣相沈積(plasma enhanced chemical vapor deposition；PECVD)等方法被形成。第二金屬材料為鋁、鋁合金、鉻、鉬(Mo)、鎢、鈦、銅、鉭(Ta)等。第二金屬層130a係使用濺鍍(sputter)等方法被形成。
然後，光阻層162形成於第二金屬層130a上，第二光遮罩M被放置於光阻層162上方，光阻層162透過第二光遮罩M被曝光。
第二光遮罩M包含透射部TA、半透射部HTA以及阻擋部BA。半透射部HTA之透射率大於阻擋部BA之透射率，且小於透射部TA之透射率。
半透射部HTA包含用於光繞射(light diffraction)之微狹縫以獲得期望的透射率，或者包含具有半色調透射率之半透射膜，或者包含狹縫或半透射膜兩者。
半透射部HTA被排列對應薄膜電晶體之通道。阻擋部BA被排列對應以後形成的資料線130(請參考「第5圖」)，以及源電極132與汲電極134(請參考「第5圖」)。透射部TA被排列對應除通道、資料線130以及源電極132與汲電極134以外的區域。
請參考「第6C圖」與「第7C圖」，經過曝光的光阻層162被顯影以於第二金屬層130a上形成光阻圖案160。使用光阻圖案160作為蝕刻遮罩順序地蝕刻第二金屬層130a、雜質摻雜矽層128a以及本質矽層126a，以形成資料線130、源極-汲極圖案130b、雜質摻雜矽圖案128b以及主動層126。
光阻圖案160包含具有第一厚度t1之第一光阻圖案160a以及具有第二厚度t2之第二光阻圖案160b，第二厚度t2小於第一厚度t1。第一光阻圖案160a與第二光阻圖案160b分別對應阻擋部BA與半透射部HTA。
源極-汲極圖案130b係為對應源電極132與汲電極134以及源電極132與汲電極134之間U狀分離區域SR(請參考「第5圖」)中水平區域HR(請參考「第5圖」)與對角區域DR(請參考「第5圖」)之圖案。雜質摻雜矽圖案128b與主動層126於資料線130與源極-汲極圖案130b下方延伸。
換言之，形成第一光阻圖案160a之阻擋部BA對應資料線130以及源電極132與汲電極134。形成第二光阻圖案160b之半透射部HTA對應源電極132與汲電極134之間U狀分離區域SR中的水平區域HR與對角區域DR。未形成光阻圖案之透射部TA對應包含分離區域SR之垂直區域VR之其他區域。
因此，垂直區域VR之第二金屬層130a於第一光阻圖案160a與第二光阻圖案160b之間被暴露。被暴露之第二金屬層130a以及被暴露之第二金屬層130a下方之雜質摻雜矽層128a與本質矽層126a被移除，因此閘極絕緣層124被暴露。第二光阻圖案160b形成於水平區域HR之第二金屬層130a上。
請參考「第6D圖」與「第7D圖」，透過灰化製程等完全移除第二光阻圖案160b。灰化製程中，部分地移除第一光阻圖案160a。例如，第一光阻圖案160a被移除第二光阻圖案160b之第二厚度t2，被部分移除之第一光阻圖案160a具有第三厚度t3(=t1-t2)。
然後，使用具有第三厚度t3之第一光阻圖案160a作為蝕刻遮罩順序地蝕刻源極－汲極圖案130b與雜質摻雜矽圖案128b，以形成源電極132與汲電極134以及歐姆接觸層128。
閘電極122、主動層126以及源電極132與汲電極134形成薄膜電晶體T。U狀分離區域SR被定義於源電極132與汲電極134之間。分離區域SR包含水平區域HR、對角區域DR以及垂直區域VR。
水平區域HR與對角區域DR中的源極-汲極圖案130b與雜質摻雜矽圖案128b被移除以暴露主動層126，被暴露的主動層126用作薄膜電晶體T之通道。垂直區域VR中的主動層126被移除以暴露閘極絕緣層，這樣垂直區域VR未被用作通道。
請參考「第6E圖」與「第7E圖」，鈍化層136形成於包含資料線130以及源電極132與汲電極134之基板110上，使用第三光遮罩(圖中未表示)於第三遮罩製程中被圖案化，以形成暴露汲電極134之汲極接觸孔138。鈍化層136由無機絕緣材料或有機絕緣材料製造，無機絕緣材料例如為二氧化矽(SiO2)或氮化矽(SiNx)，有機絕緣材料例如為苯環丁烯(benzocyclobutene；BCB)或壓克力樹脂(acrylic resin)。
請參考「第6F圖」與「第7F圖」，透明導電層形成於鈍化層136上，以及使用第四光遮罩於第四遮罩製程中被圖案化以形成畫素電極140。透明導電材料為銦錫氧化物(ITO)或銦鋅氧化物(IZO)。
畫素電極140透過汲極接觸孔138連接汲電極134。
如上所述，使用一個光遮罩即第二光遮罩M於光刻製程中形成主動層126、歐姆接觸層128、源電極132與汲電極134以及資料線130。以下結合圖式進一步詳細解釋該製程。
「第8A圖」所示係為本發明實施例顯示裝置之用以形成陣列基板之主動層以及源電極與汲電極之第二光遮罩之示意圖；「第8B圖」所示係為本發明實施例顯示裝置之用以形成陣列基板之主動層以及源電極與汲電極之光阻圖案之示意圖；以及「第8C圖」所示係為本發明實施例顯示裝置之陣列基板之主動層以及源電極與汲電極之示意圖。
請參考「第8A圖」，為了形成主動層126、歐姆接觸層128、資料線130以及源電極132與汲電極134，於閘極絕緣層124上順序形成本質矽層126a、雜質摻雜矽層128a以及第二金屬層130a，然後光阻層162形成於第二金屬層130a上，然後第二光遮罩M被放置於光阻層162上方，然後完成曝光製程。
第二光遮罩M包含：阻擋部BA，具有最低的透射率；半透射部HTA，其透射率高於阻擋部BA之透射率；以及透射部TA，具有最高的透射率。阻擋部BA對應資料線130以及源電極132與汲電極134。半透射部HTA對應水平區域HR與對角區域DR。透射部TA對應除資料線130、源電極132與汲電極134以及水平區域HR與對角區域DR以外的區域。
換言之，分離區域SR中，水平區域HR與對角區域DR對應第二光遮罩M之半透射部HTA，垂直區域VR對應第二光遮罩M之透射部TA。
「第8A圖」表示當半透射部HTA包含狹縫時的第二光遮罩M，透過延伸阻擋部BA之間的間隔達到不會出現繞射的程度，可配置對應垂直區域VR之透射部TA。這種情況下，阻擋部BA之間透射部TA的寬度大於半透射部HTA的寬度。
當半透射部HTA包含半透射膜時，阻擋部BA之間透射部TA的寬度與半透射部HTA的寬度相同。
請參考「第8B圖」，透過第二光遮罩M將光阻層162曝光，然後將經過曝光的光阻層162顯影，光阻圖案160形成於第二金屬層上130a。
光阻圖案160包含對應阻擋部BA之第一光阻圖案160a以及對應半透射部HTA之第二光阻圖案160b。因為阻擋部BA之透射率小於半透射部HTA之透射率，第一光阻圖案160a的第一厚度t1大於第二光阻圖案160b之第二厚度t2。
然後，使用第一光阻圖案160a與第二光阻圖案160b作為蝕刻遮罩，順序地蝕刻第二金屬層130a、雜質摻雜矽層128a以及本質矽層126a，由此形成資料線130、源極-汲極圖案130b、雜質摻雜矽圖案128b以及主動層126。
源極-汲極圖案130b係為對應源電極132與汲電極134以及分離區域SR之水平區域HR與對角區域DR之圖案。雜質摻雜矽圖案128b與主動層126形成於資料線130與源極-汲極圖案130b下方。
分離區域SR之垂直區域VR中，移除第二金屬層130a、雜質摻雜矽層128a以及本質矽層126a，由此暴露閘極絕緣層124。
然後，透過灰化製程，部分地移除第一光阻圖案160a，完全移除第二光阻圖案160b。因此，第一光阻圖案160a之間，對應水平區域HR與對角區域DR之源極-汲極圖案130b被暴露。
然後，使用第一光阻圖案160a作為蝕刻遮罩蝕刻源極-汲極圖案130b與雜質摻雜矽圖案128b。
因此，請參考「第8C圖」，形成資料線130、源電極132與汲電極134、位於源電極132與汲電極134下方之歐姆接觸層128，以及位於歐姆接觸層128下方且透過水平區域HR與對角區域DR被暴露之主動層126。
歐姆接觸層128與主動層126形成於資料線130以及源電極132與汲電極134下方。
因此，本發明實施例之顯示裝置之陣列基板中，透過形成源電極132與汲電極134之間的分離區域SR以具有U狀，可提高薄膜電晶體T之作業能力。此外，藉由第二光遮罩M之半透射部HTA透過圖案化用作薄膜電晶體T之通道區域之分離區域SR中水平區域HR與對角區域DR中的複數層，以及藉由第二光遮罩M之透射部TA移除分離區域SR中垂直區域VR中的主動層126，可提高曝光製程的誤差容限，以及可避免像散導致的通道缺陷。
換言之，使用第二光遮罩M之曝光製程中，透過令垂直區域VR對應透射部TA代替半透射部HTA，可充分地控制除垂直區域VR以外之水平區域HR與對角區域DR之焦深。因此，可提高對應半透射部HTA之第二光阻圖案160b之厚度之均勻性，以及可提高曝光製程之誤差容限。
實際試驗中，因為以上方法之緣故，曝光製程的效率被提高大約30%，關於相同通道長度與寬度(W/L)之開電流(on-current)被提高大約20%。
尤其近年來，發展出一種被稱為面板中閘極(gate-in-panel；GIP)之顯示裝置，其中用以供應閘極訊號至閘極線之閘極驅動電路形成於陣列基板中。這種情況下，透過於全部基板上依照相同方向形成顯示部之畫素區域之薄膜電晶體之通道以及驅動部之閘極驅動電路之薄膜電晶體之通道，可提高曝光製程的誤差容限，以及可避免由於曝光製程之像散導致的通道缺陷。
「第9圖」所示係為本發明另一實施例之顯示裝置之陣列基板之平面圖。除源電極132與汲電極134之間的分離區域SR以外，「第9圖」之陣列基板與「第5圖」之類似。因此，省略「第5圖」、「第6A圖」、「第6B圖」、「第6C圖」、「第6D圖」、「第6E圖」、「第6F圖」、「第7A圖」、「第7B圖」、「第7C圖」、「第7D圖」、「第7E圖」「第7F圖」以及「第8A圖」、「第8B圖」、「第8C圖」之類似部件之解釋。
請參考「第9圖」，源電極132與汲電極134之間的分離區域SR具有U狀。分離區域SR包含：水平區域HR，與閘極線120平行；對角區域DR，以大約45度角或大約-45度角與閘極線120交叉；以及垂直區域VR，與閘極線120垂直。
主動層126透過水平區域HR被暴露。閘極絕緣層124透過垂直區域VR與對角區域DR被暴露。換言之，主動層126被保留於水平區域HR處，垂直區域VR與對角區域DR處的主動層126被移除，因此主動層126下方的閘極絕緣層124被暴露。
因此，分離區域SR中形成主動層126之水平區域HR用作薄膜電晶體T之通道區域。分離區域SR中移除主動層126之垂直區域VR與對角區域DR未用作薄膜電晶體T之通道區域。
雖然圖式中未表示，第二光遮罩包含：阻擋部，包含最低的透射率；半透射部，包含的透射率高於阻擋部之透射率；以及透射部，包含最高的透射率。阻擋部對應資料線130以及源電極132與汲電極134。半透射部對應分離區域SR中的水平區域HR。透射部對應除資料線130、源電極132與汲電極134以及水平區域HR以外的區域。
換言之，分離區域SR中的水平區域HR對應第二光遮罩之半透射部。分離區域SR中的垂直區域VR與對角區域DR對應第二光遮罩之透射部。
這種情況下，透過第二光遮罩之半透射部被圖案化之通道之主動層126係依照一個方向即水平方向形成。因此，更可提高曝光製程之誤差容限。
「第10圖」所示係為本發明再一實施例之顯示裝置之陣列基板之平面圖。
請參考「第10圖」，閘極線220與資料線230彼此交叉於基板210上以定義畫素區域P。薄膜電晶體T連接閘極線220與資料線230。
薄膜電晶體T包含閘電極222、主動層226以及源電極232與汲電極234。閘電極222連接閘極線220，源電極232連接資料線230，汲電極234與源電極232分離。
畫素電極240形成於畫素區域P中且透過汲極接觸孔238連接汲電極234。
源電極232與汲電極234之間的分離區域SR具有U狀。分離區域SR包含：第一區域R1，以大約45度角與閘極線220交叉；第二區域R2，與閘極線220平行或垂直；以及第三區域R3，以大約135度角與閘極線220交叉。
主動層226透過第一區域R1與第二區域R2被暴露。閘極絕緣層224透過第三區域R3被暴露。換言之，主動層226被保留於第一區域R1與第二區域R2處，主動層226於第三區域R3處被移除，因此主動層226下方之閘極絕緣層224被暴露。
因此，分離區域SR中形成主動層226之第一區域R1與第二區域R2用作薄膜電晶體T之通道區域。分離區域SR中移除主動層226之第三區域R3未用作薄膜電晶體T之通道區域。
因此，本發明再一實施例之顯示裝置之陣列基板中，透過形成源電極232與汲電極234之間的分離區域SR以具有U狀，可提高薄膜電晶體T之作業能力。另外，透過第二光遮罩之半透射部圖案化分離區域SR中用作薄膜電晶體T之通道區域之第一區域R1與第二區域R2中的複數層，以及透過第二光遮罩之透射部移除分離區域SR中的第三區域R3中的主動層226，可提高曝光製程之誤差容限以及可避免像散所導致的通道缺陷。
換言之，使用第二光遮罩之曝光製程中，透過令第三區域R3對應透射部以代替半透射部，可充分控制除第三區域R3以外的第一區域R1與第二區域R2中的焦深。因此，可提高與半透射部對應之第二光阻圖案之厚度之均勻度，以及可提高曝光製程之誤差容限。
「第11圖」所示係為本發明另一實施例之顯示裝置之陣列基板之平面圖。
請參考「第11圖」，閘極線320與資料線330彼此交叉於基板310上以定義畫素區域P。薄膜電晶體T連接閘極線320與資料線330。
薄膜電晶體T包含閘電極322、主動層326以及源電極332與汲電極334。閘電極322連接閘極線320，源電極332連接資料線330，汲電極334與源電極332分離。
畫素電極340形成於畫素區域P中且透過汲極接觸孔338連接汲電極334。
源電極332與汲電極334之間的分離區域SR具有U狀。分離區域SR包含：第一區域R1，與閘極線320垂直；第二區域R2，以大約45度或大約135度角與閘極線320交叉；以及第三區域R3，與閘極線320平行。
主動層326透過第一區域R1與第二區域R2被暴露。閘極絕緣層324透過第三區域R3被暴露。換言之，主動層326被保留於第一區域R1與第二區域R2處，主動層326於第三區域R3處被移除，因此主動層326下方之閘極絕緣層324被暴露。
因此，分離區域SR中形成主動層326之第一區域R1與第二區域R2用作薄膜電晶體T之通道區域。分離區域SR中移除主動層326之第三區域R3未用作薄膜電晶體T之通道區域。
因此，本發明另一實施例之顯示裝置之陣列基板中，透過形成源電極332與汲電極334之間的分離區域SR以具有U狀，可提高薄膜電晶體T之作業能力。另外，透過第二光遮罩之半透射部圖案化分離區域SR中用作薄膜電晶體T之通道區域之第一區域R1與第二區域R2中的若干層，以及透過第二光遮罩之透射部移除分離區域SR中的第三區域R3中的主動層326，可提高曝光製程之誤差容限以及可避免像散所導致的通道缺陷。
換言之，使用第二光遮罩之曝光製程中，透過令第三區域R3對應透射部以代替半透射部，可充分控制除第三區域R3以外的第一區域R1與第二區域R2中的焦深。因此，可提高與半透射部對應之第二光阻圖案之厚度之均勻度，以及可提高曝光製程之誤差容限。
以上解釋中，雖然「第10圖」與「第11圖」未表示，透過令分離區域SR中第三區域R3對應第二光遮罩之透射部以代替第二光遮罩之半透射部，移除第三區域R3處的主動層226與326，以代替於第三區域R3處保留主動層226與326，因此，閘極絕緣層224與324被暴露。這種情況下，依照一個方向形成薄膜電晶體T之通道，因此可提高曝光製程之誤差容限。
本發明以上實施例之陣列基板可用於顯示裝置例如液晶顯示裝置、有機電致發光顯示裝置等。當陣列基板用於有機電致發光顯示裝置時，兩個或多個薄膜電晶體形成於一個畫素區域中，這種情況下，兩個或多個薄膜電晶體之通道可以沿相同方向形成。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
10．．．基板
20．．．閘極線
22．．．閘電極
24．．．閘極絕緣層
26．．．主動層
28．．．歐姆接觸層
30．．．資料線
32．．．源電極
34．．．汲電極
36．．．鈍化層
38．．．汲極接觸孔
40．．．畫素電極
P．．．畫素區域
T．．．薄膜電晶體
SR．．．分離區域
VR．．．垂直區域
DR．．．對角區域
HR．．．水平區域
M．．．光遮罩
BA．．．阻擋部
TA．．．透射部
HTA．．．半透射部
VA．．．垂直部
DA．．．對角部
HA．．．水平部
60．．．光阻圖案
60a．．．第一光阻圖案
60b．．．第二光阻圖案
110．．．基板
120．．．閘極線
122．．．閘電極
124．．．閘極絕緣層
126．．．主動層
126a．．．本質矽層
128．．．歐姆接觸層
128a．．．雜質摻雜矽層
128b．．．雜質摻雜矽圖案
130．．．資料線
130a．．．第二金屬層
130b．．．源極-汲極圖案
132．．．源電極
134．．．汲電極
136．．．鈍化層
138．．．汲極接觸孔
140．．．畫素電極
160．．．光阻圖案
160a．．．第一光阻圖案
160b．．．第二光阻圖案
162．．．光阻層
210．．．基板
220‧‧‧閘極線
222‧‧‧閘電極
226‧‧‧主動層
230‧‧‧資料線
232‧‧‧源電極
234‧‧‧汲電極
238‧‧‧汲極接觸孔
240‧‧‧畫素電極
R1‧‧‧第一區域
R2‧‧‧第二區域
R3‧‧‧第三區域
310‧‧‧基板
320‧‧‧閘極線
322‧‧‧閘電極
326‧‧‧主動層
330‧‧‧資料線
332‧‧‧源電極
334‧‧‧汲電極
338‧‧‧汲極接觸孔
340‧‧‧畫素電極
第1圖所示係為習知技術之顯示裝置之陣列基板之平面圖；
第2圖與第3圖所示分別係為沿第1圖之線II-II與III-III之剖面圖；
第4A圖所示係為習知技術顯示裝置之用以形成陣列基板之主動層以及源電極與汲電極之光遮罩之示意圖；
第4B圖所示係為習知技術顯示裝置之用以形成陣列基板之主動層以及源電極與汲電極之光阻圖案之示意圖；
第4C圖所示係為習知技術顯示裝置之陣列基板之主動層以及源電極與汲電極之示意圖；
第5圖所示係為本發明實施例之顯示裝置之陣列基板之平面圖；
第6A圖至第6F圖以及第7A圖至第7F圖所示分別係為沿第5圖之線VI-VI與VII-VII之剖面圖，表示本發明實施例之顯示裝置之陣列基板之製造方法；
第8A圖所示係為本發明實施例顯示裝置之用以形成陣列基板之主動層以及源電極與汲電極之第二光遮罩之示意圖；
第8B圖所示係為本發明實施例顯示裝置之用以形成陣列基板之主動層以及源電極與汲電極之光阻圖案之示意圖；
第8C圖所示係為本發明實施例顯示裝置之陣列基板之主動層以及源電極與汲電極之示意圖；
第9圖所示係為本發明另一實施例之顯示裝置之陣列基板之平面圖；
第10圖所示係為本發明再一實施例之顯示裝置之陣列基板之平面圖；以及
第11圖所示係為本發明另一實施例之顯示裝置之陣列基板之平面圖。
110．．．基板
120．．．閘極線
122．． 閘電極
126．．．主動層
130．．．資料線
132．．．源電極
134．．．汲電極
138．．．汲極接觸孔
140．．．畫素電極
P．．．畫素區域
T．．．薄膜電晶體
SR．．．分離區域
VR．．．垂直區域
DR．．．對角區域
HR．．．水平區域

Claims (19)

  1. 一種顯示裝置之陣列基板，包含：一基板；複數條閘極線與資料線，彼此交叉於該基板上以定義一畫素區域；一薄膜電晶體，連接該等閘極線與該等資料線，以及包含一閘電極、位於該閘電極上的一閘極絕緣層、位於該閘極絕緣層上的一主動層、位於該主動層上的一歐姆接觸層以及位於該歐姆接觸層上的一源電極與一汲電極；以及一畫素電極，連接該汲電極，其中該源電極與該汲電極彼此分離以定義位於該源電極與該汲電極之間的一分離區域，其中該分離區域包含三個不同方向之第一至第三區域，以及其中該第一至第三區域至少其一中該主動層被移除以暴露該閘極絕緣層。
  2. 如請求項第1項所述之顯示裝置之陣列基板，該第一至第三區域中其他區域中保留的該主動層透過該第一至第三區域之其他區域被暴露，以及用作該薄膜電晶體之通道。
  3. 如請求項第1項所述之顯示裝置之陣列基板，其中該薄膜電晶體之通道係沿一個方向形成。
  4. 如請求項第1項所述之顯示裝置之陣列基板，其中該分離區域具有U狀，該第一區域對應該U狀分離區域之直部，該第三區域對應該U狀分離區域之底部，以及該第二區域對應該U狀分離區域之該直部與該底部之間的轉角部。
  5. 如請求項第4項所述之顯示裝置之陣列基板，其中該分離區域之該第三區域中的該主動層被移除。
  6. 如請求項第4項所述之顯示裝置之陣列基板，其中該分離區域之該第二與第三區域中的該主動層被移除。
  7. 如請求項第4項所述之顯示裝置之陣列基板，其中該分離區域之該第一區域與該等閘極線平行，該分離區域之該第二區域相對該等閘極線傾斜45度或者-45度角，以及該第三區域與該等閘極線垂直。
  8. 如請求項第4項所述之顯示裝置之陣列基板，其中該分離區域之該第一區域相對該等閘極線傾斜45度角，該分離區域之該第二區域與該等閘極線平行或垂直，以及該第三區域相對該等閘極線傾斜135度角。
  9. 如請求項第4項所述之顯示裝置之陣列基板，其中該分離區域之該第一區域與該等閘極線垂直，該分離區域之該第二區域相對該等閘極線傾斜45度或者135度角，以及該第三區域與該等閘極線平行。
  10. 一種顯示裝置之陣列基板之製造方法，該方法包含： 於一基板上形成一閘極線以及連接該閘極線之一閘電極；於該閘極線與該閘電極上形成一閘極絕緣層；使用一光遮罩於該閘極絕緣層上形成一主動層、一歐姆接觸層以及一源電極與一汲電極，該光遮罩包含一透射部、一半透射部以及一阻擋部；於該源電極與汲電極上形成一鈍化層；以及於該鈍化層上形成連接該汲電極之一畫素電極，其中該源電極與該汲電極彼此分離以定義位於該源電極與該汲電極之間的一分離區域，其中該分離區域包含不同方向之第一至第三區域，以及其中該第一至第三區域至少其一中的該主動層被移除以暴露該閘極絕緣層。
  11. 如請求項第10項所述之顯示裝置之陣列基板之製造方法，其中該第一至第三區域之其他區域中保留的該主動層透過該第一至第三區域之其他區域被暴露以及用作該薄膜電晶體之通道。
  12. 如請求項第11項所述之顯示裝置之陣列基板之製造方法，其中光遮罩製程期間該第一至第三區域至少其一中被移除之該主動層對應該透射部，該第一至第三區域之其他區域中保留的該主動層對應該半透射部。
  13. 如請求項第10項所述之顯示裝置之陣列基板之製造方法，其 中該薄膜電晶體之通道係沿一個方向形成。
  14. 如請求項第10項所述之顯示裝置之陣列基板之製造方法，其中該分離區域具有U狀，該第一區域對應該U狀分離區域之直部，該第三區域對應該U狀分離區域之底部，以及該第二區域對應該U狀分離區域之該直部與該底部之間的轉角部。
  15. 如請求項第14項所述之顯示裝置之陣列基板之製造方法，其中該分離區域之該第三區域中的該主動層被移除。
  16. 如請求項第14項所述之顯示裝置之陣列基板之製造方法，其中該分離區域之該第二與第三區域中的該主動層被移除。
  17. 如請求項第14項所述之顯示裝置之陣列基板之製造方法，其中該分離區域之該第一區域與該等閘極線平行，該分離區域之該第二區域相對該等閘極線傾斜45度或者-45度角，以及該第三區域與該等閘極線垂直。
  18. 如請求項第14項所述之顯示裝置之陣列基板之製造方法，其中該分離區域之該第一區域相對該等閘極線傾斜45度角，該分離區域之該第二區域與該等閘極線平行或垂直，以及該第三區域相對該等閘極線傾斜135度角。
  19. 如請求項第14項所述之顯示裝置之陣列基板之製造方法，其中該分離區域之該第一區域與該等閘極線垂直，該分離區域之該第二區域相對該等閘極線傾斜45度或者135度角，以及該第三區域與該等閘極線平行。
TW099144633A 2010-07-09 2010-12-17 顯示裝置之陣列基板及其製造方法 TWI421605B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100066077A KR101325170B1 (ko) 2010-07-09 2010-07-09 표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201202820A TW201202820A (en) 2012-01-16
TWI421605B true TWI421605B (zh) 2014-01-01

Family

ID=45428230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099144633A TWI421605B (zh) 2010-07-09 2010-12-17 顯示裝置之陣列基板及其製造方法

Country Status (4)

Country Link
US (1) US8361846B2 (zh)
KR (1) KR101325170B1 (zh)
CN (1) CN102315228B (zh)
TW (1) TWI421605B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655175B (zh) * 2012-04-06 2014-07-02 京东方科技集团股份有限公司 Tft、阵列基板及显示装置、制备该tft的掩模板
CN103700667B (zh) * 2013-12-18 2017-02-01 北京京东方光电科技有限公司 一种像素阵列结构及其制作方法、阵列基板和显示装置
CN106711154B (zh) * 2017-01-06 2024-04-09 合肥鑫晟光电科技有限公司 一种显示基板、显示装置及显示基板的制作方法
CN107579079B (zh) * 2017-09-20 2020-07-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置
CN112925137B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW574530B (en) * 1999-02-23 2004-02-01 Sharp Kk Liquid crystal display device and method of manufacturing the same
TWI226502B (en) * 2002-04-16 2005-01-11 Lg Philips Lcd Co Ltd Manufacturing method of array substrate for liquid crystal display device
TWI232331B (en) * 2001-10-12 2005-05-11 Samsung Electronics Co Ltd A liquid crystal display having wide viewing angle and substrate thereof
CN101021656A (zh) * 2006-02-15 2007-08-22 Lg.菲利浦Lcd株式会社 用于液晶显示器件的阵列基板及其制造方法
US20090243470A1 (en) * 2008-03-28 2009-10-01 Samsung Electronics Co., Ltd. Organic light-emitting substrate, method for manufacturing the same, and organic light-emitting display apparatus having the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101190045B1 (ko) 2005-12-21 2012-10-12 엘지디스플레이 주식회사 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
KR20080001181A (ko) 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR20110061773A (ko) * 2009-12-02 2011-06-10 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW574530B (en) * 1999-02-23 2004-02-01 Sharp Kk Liquid crystal display device and method of manufacturing the same
TWI232331B (en) * 2001-10-12 2005-05-11 Samsung Electronics Co Ltd A liquid crystal display having wide viewing angle and substrate thereof
TWI226502B (en) * 2002-04-16 2005-01-11 Lg Philips Lcd Co Ltd Manufacturing method of array substrate for liquid crystal display device
CN101021656A (zh) * 2006-02-15 2007-08-22 Lg.菲利浦Lcd株式会社 用于液晶显示器件的阵列基板及其制造方法
US20090243470A1 (en) * 2008-03-28 2009-10-01 Samsung Electronics Co., Ltd. Organic light-emitting substrate, method for manufacturing the same, and organic light-emitting display apparatus having the same

Also Published As

Publication number Publication date
KR101325170B1 (ko) 2013-11-07
CN102315228B (zh) 2014-04-23
US8361846B2 (en) 2013-01-29
KR20120005585A (ko) 2012-01-17
CN102315228A (zh) 2012-01-11
TW201202820A (en) 2012-01-16
US20120007081A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
US8465995B2 (en) Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same
US7807486B2 (en) Liquid crystal display device and method of fabricating the same
US9123598B2 (en) Method of fabricating array substrate of liquid crystal display device
US8502229B2 (en) Array substrate for display device and method of fabricating the same
US7755739B2 (en) Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole
US9223178B2 (en) Liquid crystal display device and method of manufacturing the same
US8440483B2 (en) Method of fabricating array substrate
US7951631B2 (en) Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same
US20120146042A1 (en) Micro-crystalline thin film transistor, display device including the same and manufacturing method thereof
US7833846B1 (en) Array substrate and method of fabricating the same
TWI421605B (zh) 顯示裝置之陣列基板及其製造方法
WO2015081652A1 (zh) 阵列基板及其制作方法、显示装置
US7638375B2 (en) Method of manufacturing thin film transistor substrate
JP2004334214A (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
JP2004226975A (ja) 薄膜トランジスタ表示板及びその製造方法
US7910414B2 (en) Method of fabricating array substrate
US8178879B2 (en) Array substrate for display device and method of fabricating the same
US20100155730A1 (en) Thin film transistor display panel and manufacturing method thereof
WO2011021425A1 (ja) アレイ基板、その製造方法及び表示装置
KR101781090B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20150035371A (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
TW201316109A (zh) 反射式電泳顯示裝置之畫素結構及其製作方法
WO2011061976A1 (ja) アレイ基板、その製造方法及び表示装置
KR20070117309A (ko) 박막 트랜지스터 기판 및 이의 제조방법
KR20090046638A (ko) 전계발광소자의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees