JP2004226975A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2004226975A
JP2004226975A JP2004010250A JP2004010250A JP2004226975A JP 2004226975 A JP2004226975 A JP 2004226975A JP 2004010250 A JP2004010250 A JP 2004010250A JP 2004010250 A JP2004010250 A JP 2004010250A JP 2004226975 A JP2004226975 A JP 2004226975A
Authority
JP
Japan
Prior art keywords
film
gate
drain electrode
data line
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004010250A
Other languages
English (en)
Inventor
Shunkyo Seki
俊 亨 昔
Seiei Lee
正 榮 李
Shoshu In
鍾 秀 尹
Kwon-Young Choi
權 永 崔
Hanki Haku
範 基 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004226975A publication Critical patent/JP2004226975A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

【課題】接触抵抗の低い接触部を含む薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】接触抵抗が低い下部導電膜と比抵抗の低いアルミニウム合金の上部膜でゲート線を形成し、ゲート絶縁膜、非晶質シリコン層を順番に形成後、データ線、ドレーン電極および保護膜を形成する。ドレーン電極及びデータ線端部の接触部に位置する第１部分と、ゲートパッドに対応し第１部分より厚さが薄い第２部分及び第１部分より厚く接触部とパッド部を除いた第３部分を覆う感光膜パターンを形成しエッチングマスクで保護膜またはゲート絶縁膜をエッチングし、第１部分下の保護膜と第２部分下のゲート絶縁膜を露出し、第２部分をエッチングマスクとして露出された接触部の保護膜とパッド部のゲート絶縁膜を除去し、ドレーン電極及びゲート配線の一部を露出する第１及び第２接触孔を形成し、保護膜上に第１接触孔を通じてドレーン電極と連結した画素電極を形成する。
【選択図】 図２

Description

本発明は薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置は現在最も広く用いられている平板表示装置の一つであって、電極が形成されている二枚の基板とその間に挿入されている液晶層で構成され、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光の量を調節する表示装置である。
液晶表示装置の中でも現在主に用いられているのは、二つの基板に電極が各々形成され、電極に印加される電圧の電路を開閉する薄膜トランジスタを有する液晶表示装置である。
一般に、薄膜トランジスタが形成されている基板には薄膜トランジスタの他にも走査信号を伝達するゲート線及び画像信号を伝達するデータ線を含む配線、外部から印加される走査信号または画像信号をそれぞれゲート線及びデータ線に伝達するゲートパッド及びデータパッドが形成されており、ゲート線とデータ線が交差して定義される画素領域には薄膜トランジスタと電気的に連結されている画素電極が形成されている。
この時、信号遅延を防止するために配線は抵抗が低い金属物質、特にアルミニウムＡｌまたはアルミニウム合金などのようなアルミニウム系の金属物質を用いることが一般的である。しかし、アルミニウムまたはアルミニウム合金の配線は物理的、化学的特性が弱いために接触部で他の導電物質と連結された時に腐蝕が発生し、薄膜トランジスタの特性を低下させる問題がある。特に、液晶表示装置のように透明な導電物質であるＩＴＯ（インジウム錫酸化物）またはＩＺＯ（インジウム亜鉛酸化物）を使用して画素電極を形成する場合には、ＩＴＯまたはＩＺＯとアルミニウムまたはアルミニウム合金の配線と接する接触部でアルミニウムまたはアルミニウム合金の配線が腐食したり接触抵抗が増加する問題が発生する 。
また、このような液晶表示装置用薄膜トランジスタ表示板の製造方法では、絶縁膜を介して形成されている配線を互いに連結するために絶縁膜をエッチングして配線の一部を露出する工程が必要である。この時、絶縁膜下で激しくアンダーカット（潜り込み蝕刻）が発生する場合には、接触部のステップカバレッジ（段差部接触状況）が悪くなる。これにより、後に形成される上部膜のプロファイル（垂直断面形状）が悪くなったり、接触部で断線が発生して接触部の信頼度が低下する問題がある。
本発明が目的とする技術的課題は、接触抵抗が低い接触部を含む薄膜トランジスタ表示板及びその製造方法を提供することにある。また、本発明が目的とする技術的課題は、接触部のプロファイルを改善できる薄膜トランジスタ表示板の製造方法を提供することにある。
このような問題を解決するために、本発明では配線を比抵抗の低いアルミニウムまたはアルミニウム合金の第１導電膜と、ＩＺＯまたはＩＴＯとの接触抵抗が低い導電物質からなる第２導電膜とを含んで形成し、接触孔を通じて露出された第１導電膜を除去し第２導電膜だけを残す。また、接触部では接触孔を配線の境界線が露出されるように形成するが、接触孔に対応する部分には感光膜を他の部分より薄く形成して、必要に応じていずれかの膜をエッチングする時は配線の下部膜がエッチングされないように保護する役割をする。
製法を詳細に眺めると、本発明による薄膜トランジスタ表示板の製造方法では、まず絶縁基板上にゲート線、ゲート線と連結されているゲート電極及びゲートパッドを含むゲート配線を形成し、その上にゲート絶縁膜を積層する。次に、ゲート絶縁膜上部に半導体層を形成し、その上にゲート線と交差するデータ線、データ線と連結され前記ゲート電極に隣接するソース電極及びゲート電極を挟んでソース電極の対向側に位置するドレーン電極を含むデータ配線を形成し、保護膜を積層する。次に、保護膜上にドレーン電極に対応する接触部に位置する第１部分とゲートパッドに対応するパッド部に位置し、第１部分より厚さが薄い第２部分及び第１部分より厚く、接触部及びパッド部を除いたその他の部分に位置する第３部分を含む感光膜パターンを形成する。次に、感光膜パターンをエッチングマスクで保護膜またはゲート絶縁膜をエッチングして、第１部分下の保護膜と第２部分下のゲート絶縁膜を露出し、次いで第３部分をエッチングマスクとして露出された接触部の保護膜とパッド部のゲート絶縁膜を除去し、ドレーン電極及びゲート配線の一部を露出する第１及び第２接触孔を形成する。次に、保護膜上に第１接触孔を通じてドレーン電極と連結される画素電極を形成する。
本発明において、感光膜パターンはデータ線の端部に対応し、第３部分より厚さの薄い第４部分をさらに含み、第４部分と保護膜をエッチングしてデータ線の端部を露出する第３接触孔を形成する。
第１部分下の保護膜と第２部分下のゲート絶縁膜を露出する時は乾式エッチングで実施し、感光膜パターンと保護膜に対するエッチング比が実質的に同一のエッチング条件で実施するのが好ましく、第１部分下の保護膜と第２部分下のゲート絶縁膜を露出する段階で露出されたゲート絶縁膜は、保護膜より薄い厚さを有するのが好ましい。
第１及び第２接触孔形成の時にも乾式エッチングで実施し、ゲート絶縁膜と保護膜に対するエッチング比が実質的に同一なエッチング条件で実施するのが好ましい。
ゲート線またはデータ線及びドレーン電極は、クロムまたはモリブデンまたはモリブデン合金の下部導電膜とアルミニウムまたはアルミニウム合金の上部導電膜で形成でき、画素電極形成段階の前に上部導電膜を除去するのが好ましい。
本発明によれば接触部でドレーン電極の境界面を露出させる時にドレーン電極下部の絶縁膜を残留させることにより配線の下部でアンダーカットが発生することを防止でき、接触部のプロファイルを緩慢に形成できるので、これにより接触部で画素電極が断線するのを防止できる。接触抵抗が低い導電膜を露出させて接触部を形成することによって接触部の接触抵抗を最小化することができ、接触部の信頼性を確保できる。また、低抵抗のアルミニウムまたはアルミニウム合金を含む導電膜を含む配線を形成することにより大画面高精細の製品特性を向上することができる。また、製造工程を単純化して、液晶表示装置用薄膜トランジスタ表示板の製造工程を単純化し、製造コストを減らすことができる。
添付図面を参照して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種の層及び領域を明確に表現するために厚さを拡大して示している。明細書全体を通じて類似した部分については同一図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時は、中間に他の部分がないことを意味する。
以下、本発明の実施例による薄膜トランジスタ表示板及びその製造方法について図面を参照して詳細に説明する。
まず、図１及び図２を参照して本発明の第１の実施例による薄膜トランジスタ表示板の構造について詳細に説明する。図１は本発明の第１の実施例による液晶表示装置用薄膜トランジスタ表示板であり、図２は図１に示す薄膜トランジスタ表示板のII-II'線に沿った断面図である。
絶縁基板１１０上に主に横方向に延設された複数のゲート線１２１が形成されている。ゲート線１２１は、他の物質との接触特性が良いクロムまたはモリブデンまたはモリブデン合金またはタンタルまたはチタニウムなどからなる下部導電膜２０１と、比抵抗が低いアルミニウムまたはアルミニウム合金の導電物質からなる上部導電膜２０２で構成される。ゲート線１２１は薄膜トランジスタのゲート電極１２３を含む。この時、他の部分に比べて広い幅を有するゲート線１２１の一部は、後に形成される画素電極１９１と連結されている維持蓄電器用導電体パターン１７７と重なって維持蓄電器を形成し、ここで保持容量が不十分な場合は、ゲート配線１２１、１２３、１２５から分離されている維持配線を追加できる。
本発明の他の実施例によれば、液晶蓄電器の電荷保存能力を向上させる維持蓄電器の一電極をなす複数の維持電極が基板１１０上に形成されている。維持電極は、基準電圧または共通電極電圧など予め決められた電圧の印加を外部から受ける。この時の基準電圧は別の表示板の基準電極にも印加される。
基板１１０上には窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０がゲート線１２１を覆っている。ゲート電極１２３のゲート絶縁膜１４０上部には非晶質シリコンなどからなる半導体層１５０が形成されており、半導体層１５０上にはシリサイドで、または、ｎ型不純物が高濃度でドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた抵抗接触部材１６３、１６５が各々形成されている。
抵抗接触層１６３、１６５及びゲート絶縁膜１４０上には、アルミニウムＡｌまたはアルミニウム合金、モリブデンＭｏまたはモリブデン-タングステンＭｏＷ合金、クロムＣｒ、タンタルＴａ、チタニウムＴｉなどの金属または導電体からなるデータ線１７１及びドレーン電極１７５が形成されている。データ線１７１は主に縦方向に延設されてゲート線１２１と交差しており、データ線１７１から延設された複数の枝は薄膜トランジスタのソース電極１７３を構成する。１対のソース電極１７３とドレーン電極１７５は少なくとも１対の抵抗性接触部材１６３、１６５上部に位置し、互いに分離されてゲート電極１２３に対して互いに反対側に位置する。データ線１７１と同一層には後の画素電極１９１と電気的に連結されて、前述のようにゲート線１２１と重複する維持蓄電器用導電体パターン１７７が形成されている。この時、データ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７は、傾斜角範囲が３０〜８０°のテーパ構造とすることができる。
データ配線１７１及びドレーン電極１７５は、アルミニウムまたはアルミニウム合金の単一膜で形成するのが好ましいが、二重層以上で形成することもできる。二重層以上で形成する場合には、一つの層は抵抗が小さい物質で形成し、もう一つの層は別の物質、特にＩＺＯまたはＩＴＯとの接触抵抗が低い物質で作るのが好ましい。例えば、Ａｌ（またはＡｌ合金）/ＣｒまたはＡｌ（またはＡｌ合金）/Ｍｏ（またはＭｏ合金）などがあり、本発明の実施例でデータ線１７１及びドレーン電極１７５は、クロムの下部導電膜７０１とアルミニウム−ネオジム合金の上部導電膜７０２の二重膜で構成されている。
データ配線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７及びこれらが覆わない半導体層１５０上部には窒化ケイ素からなる保護膜１８０が形成されている。
保護膜１８０にはドレーン電極１７５及びデータ線の端部１７９を各々露出する接触孔１８５、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線端部１２５を露出する接触孔１８２が形成されている。ここで、接触孔１８５はドレーン電極１７５の境界線が露出されるように形成されていて、ドレーン電極１７９に隣接したゲート絶縁膜１４０の一部も接触孔１８５を通じて露出されている。ドレーン電極１７５を露出する接触孔１８５は１０μｍ×１０μｍ以下、４μｍ×４μｍ以上であることが好ましい。また、ゲート線及びデータ線それぞれの端部１２５、１７９を露出する接触孔１８２、１８９もパッドの境界線が露出されるように形成でき、これについては第２の実施例を通じて具体的に説明することにし、接触部の接触抵抗を最少化するために接触孔１８５より大きく形成するのが好ましい。
保護膜１８０上には透明な導電物質であるＩＴＯまたはＩＺＯからなる画素電極１９１が形成されている。画素電極１９１は接触孔１８５を通じてドレーン電極１７５と電気的に連結されているが、画素電極１９１は接触孔１８５から露出されたドレーン電極１７５の下部膜７０１と充分に接触している。このような本発明の実施例による構造では、画素電極１９１はドレーン電極１７５の下部膜７０１と接触していて画素電極１９１とドレーン電極１７５が接触する接触部の接触抵抗を最少化することができ、またドレーン電極１７５下部でアンダーカットがないので接触部の画素電極１９１は断線することがなく、これにより接触部のプロファイルを良好な状態に誘導することができる。勿論、画素電極１９１と維持蓄電器用導電体１７７が接触する接触部でも画素電極１９１とドレーン電極１７５が接触する接触部と同一の構造を有する。
また、保護膜１８０上には接触孔１８２、１８９を通じて各々ゲート線端部１２５及びデータ線の端部１７９と連結されているゲート接触補助部材１９２及びデータ接触補助部材１９９が形成されている。
以下、このような本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法について図１、図２及び図３ａ乃至図９を参照して詳細に説明する。
図３ａ及び３ｂに示すように、基板１１０上にクロムの下部導電膜２０１とアルミニウム合金の金属のうち２ａｔ％のネオジムＮｄを含むＡｌ−Ｎｄを含む原料標的を用いて、２５００Å程度の厚さに上部導電膜２０２を順番にスパッタリングで積層してパターニングし、ゲート線１２１を２０〜８０°範囲の傾斜角のテーパ構造に形成する。
次に、図４ａ及び図４ｂに示すように、窒化ケイ素からなるゲート絶縁膜１４０、非晶質シリコン層１５０、ドーピングされた非晶質シリコン層１６０の３層膜を連続して積層し、マスクを利用したパターニング工程で非晶質シリコン層１５０とドーピングされた非晶質シリコン層１６０をパターニングしてゲート電極１２３と対向するゲート絶縁膜１４０上部に半導体層１５０を形成し、その上にドーピングされたケイ素層１６０を残す。ここで、ゲート絶縁膜１４０は窒化ケイ素を２５０〜５００℃範囲、２０００〜５０００Å程度の厚さに積層して形成するのが好ましい。
次に、図５ａ乃至図５ｂに示すように、モリブデンまたはモリブデン合金またはクロムなどからなる下部導電膜７０１を５００Å程度の厚さに、低抵抗のアルミニウムまたはアルミニウム合金の金属のうち２ａｔ％のＮｄを含むＡｌ−Ｎｄ合金の原料標的を利用して上部導電膜７０２を１５０℃程度で２５００Å程度の厚さにスパッタリングで順番に積層した後、マスクを利用した写真工程でパターニングしてゲート線１２１と交差するデータ線１７１、データ線１７１から分離していてゲート電極１２３を中心にソース電極１７３と対向するドレーン電極１７５及びゲート線１２１と重複する維持蓄電器用導電体１７７をテーパ構造で形成する。ここで、上部膜７０２及び下部膜７０１は全て湿式エッチングでエッチングすることができ、上部膜７０２は湿式エッチングで、下部膜７０１は乾式エッチングでエッチングすることができ、下部膜７０１がモリブデンまたはモリブデン合金膜である場合には、上部膜７０２と一つのエッチング条件でパターニングすることができる。
次に、データ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７で覆われないドーピングされた非晶質シリコン層１６０をエッチングして、ゲート電極１２３を中心に両側に分離し、抵抗性接触部材１６３、１６５を形成する一方、両側の抵抗性接触部材１６３、１６５の間の半導体層１５０を露出させる。次に、露出された半導体層１５０の表面を安定化するために酸素プラズマ処理を実施するのが好ましい。
次に、図６のように、窒化ケイ素のような無機絶縁膜または誘電率が低い有機絶縁膜を積層して保護膜１８０を形成し、その上に感光膜２１０をスピンコーティング方法で塗布する。
その後、マスクを通じて感光膜２１０に光を照射した後現像して、図７ｂに示すように、感光膜パターン２１２、２１４を形成する。この時、感光膜パターン２１２、２１４の中で接触部Ｃ１、つまりドレーン電極１７５及び維持蓄電器用導電体１７７上部に位置した第１部分２１４は、ゲートパッド１２５に対応するパッド部Ｂ１を除いたその他の部分Ａ１に位置した第２部分２１２より薄い厚さを有し、パッド部Ｂ１の感光膜は全て除去する。この時、データ線の端部１７９上部に位置する感光膜はパッド部Ｂ１と同一の厚さに残すことができるが、本発明の実施例では接触部Ｃ１と同一の厚さに残す。ここで、接触部Ｃ１に残っている感光膜２１４の厚さとその他の部分Ａ１に残っている感光膜２１２の厚さの比は、後述するエッチング工程での工程条件によって調節し、第１部分２１４の厚さは保護膜１８０と同一であるか薄く残すのが好ましい。
このように、位置によって感光膜の膜厚を異ならせる方法としては様々な方法があり、Ｃ１領域の光透過量を調節するために主にスリットや格子形態のパターンを形成したり半透明膜を用いる。この時、スリットの間に位置する線パターンの幅やパターン間の間隔、つまりスリットの幅は露光時使用する露光器の分解能より小さいのが好ましく、半透明膜を利用する場合にはマスク製作時に透過率を調節するために異なる透過率を有する薄膜を利用したり厚さの異なる薄膜を利用することができる。
このようなマスクを通じて感光膜（例えばネガ型）に光を照射すれば、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので高分子は不完全分解の状態となり、遮光膜で遮った部分では高分子がほとんど分解されない。次に、感光膜を現像すれば、高分子量の分子が分解されない部分だけ残り、照射光が少ない中央部分には光が全く照射されなかった部分より厚さの薄い感光膜が残るようになる。この時、露光時間を長くすれば全ての分子が分解されてしまうので、そうならないように注意する必要がある。
このような厚さの薄い感光膜２１４には、リフローが可能な物質からなる感光膜を用い、光が完全に透過できる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後現像しリフローさせて、感光膜が残留しない部分に感光膜の一部を流すことによって形成することもできる。
次に、感光膜パターン２１２、２１４をエッチングマスクとしてその下部の膜である保護膜１８０及びゲート絶縁膜１４０に対するエッチングを実行する。この時、パッド部Ｂ１ではゲート絶縁膜１４０と保護膜１８０とを除去する必要があり、接触部Ｃ１では少なくともゲート絶縁膜１４０を残す必要がある。
まず、図８のように感光膜パターン２１２、２１４をマスクとして保護膜１８０またはゲート絶縁膜１４０をエッチングするが、この時パッド部Ｂ１では保護膜１８０を完全に除去する必要があり、接触部Ｃ１では感光膜の一部を残留することもできる。ここで、エッチングは乾式エッチング方法を適用し、保護膜１８０及び感光膜２１２、２１４に対して実質的に同一のエッチング比を有するエッチング条件で実施するのが良い。これは接触孔１８５、１８７を図１及び図２のように、ドレーン電極１７５及び維持蓄電器用導電体パターン１７７の境界線が露出されるように形成しても後のエッチング工程でドレーン電極１７５及び維持蓄電器用導電体パターン１７７下部にゲート絶縁膜１４０を容易に残すためである。パッド部Ｂ１に残るゲート絶縁膜１４０の厚さは保護膜１８０より薄いのが好ましく、これは後のエッチング工程でパッド部Ｂ１でゲート線端部１２５を露出させるために、ゲート絶縁膜１４０が完全に除去されても接触部Ｃ１では保護膜１８０を除去しゲート絶縁膜１４０がエッチングされないようにして接触部Ｃ１のドレーン電極１７５及び維持蓄電器用導電体１７７下部でアンダーカットが発生しないようにするためである。図面のように、パッド部Ｂ１ではゲート絶縁膜１４０の一部をエッチングする場合がある。次いで、アッシング工程によって接触部Ｃ１に残留する感光膜の第１部分２１４を完全に除去して接触部Ｃ１でドレーン電極１７５上部に位置する保護膜１８０を露出させる。
次に、図７ａ及び図９のように、残った感光膜の第２部分２１２をエッチングマスクとして用いて露出された接触部Ｃ１及びパッド部Ｂ１から保護膜１８０及びゲート絶縁膜１４０を除去して、ドレーン電極１７５と維持蓄電器用導電体１７７及びゲート線端部１２５とデータ線の端部１７９を露出する接触孔１８５、１８７、１８２、１８９を完成する。この時、エッチングは乾式エッチングを使用し、ゲート絶縁膜１４０と保護膜１８０に対して実質的に同一のエッチング比を有するエッチング条件で実施する。このようにすれば、パッド部Ｂ１でゲート線端部１２５上部のゲート絶縁膜１４０は、接触部Ｃの保護膜１８０より薄い厚さを有しているため、接触部Ｃ１から保護膜１８０だけを除去してドレーン電極１７５及び維持蓄電器用導電体１７７が露出された時、パッド部Ｂ１ではゲート絶縁膜１４０が完全に除去されてゲート線端部１２５の接触孔１８２を完成することができ、接触部Ｃ１ではゲート絶縁膜１４０が完全に除去されることを防止できる。次に、接触孔１８２、１８５、１８７を通じて露出されたアルミニウム合金の上部膜２０２、７０２を除去する。これはドレーン電極１７５またはゲート線及びデータ線端部１２５、１７９と後に形成されるＩＴＯ及びＩＺＯとの接触抵抗を最小化するためである。
最後に図１及び２に示すように、ＩＺＯまたはＩＴＯ膜をスパッタリングで積層しマスクを利用したパターニングを実施して接触孔１８５、１８７を通じてドレーン電極１７５及び維持蓄電器用導電体１８７と連結される画素電極１９１と、接触孔１８２、１８９を通じてゲート線端部１２５及びデータ線端部１７９と各々連結されるゲート接触補助部材１９２及びデータ接触補助部材１９９を各々形成する。この時、画素電極１９１はドレーン電極１７５及び維持蓄電器用導電体１７７の下部でアンダーカットが発生しないので断線することなく接触部のプロファイルを緩慢に形成でき、ＩＺＯまたはＩＴＯ膜との接触抵抗が低い下部膜７０１と接触部で充分に接しているので接触部の接触抵抗を最少化することができる。
このような本発明の実施例による薄膜トランジスタ表示板の構造は、ゲート線１２１及びデータ線１７１が低抵抗のアルミニウムまたはアルミニウム合金の導電膜を含むと同時に、接触部特にデータ配線と画素電極１９１の接触抵抗を最小化できるので、大画面高精細の液晶表示装置に適用することができる。このような方法は前述したように、５枚のマスクを利用する製造方法に適用できるが、４枚のマスクを利用する液晶表示装置用薄膜トランジスタ表示板の製造方法にも同様に適用できる。これについて図面を参照して詳細に説明する。
まず、図１０〜図１２を参照して本発明の実施例による４枚のマスクを利用して完成した液晶表示装置用薄膜トランジスタ表示板の単位画素構造について詳細に説明する。
図１０は本発明第２の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１１及び図１２は各々図１０に示す薄膜トランジスタ表示板のXI-XI'線及びXII-XII'線に沿った断面図である。
まず、絶縁基板１１０上に第１の実施例と同様にアルミニウムまたはアルミニウム合金のような低抵抗導電物質からなるゲート線１２１が形成されている。そして、基板１１０上にはゲート線１２１と平行に、別の表示板に形成されている共通電極（図示しない）に入力される共通電極電圧などの電圧印加を外部から受ける維持電極線１３１が形成されている。維持電極線１３１は、後述する画素電極１９１と連結されたドレーン電極１７５と重なって画素の電荷保存能力を向上させる維持蓄電器を構成し、後述する画素電極１９１とゲート線１２１の重畳で発生する保持容量が充分な場合には形成しないこともできる。
ゲート線１２１及び維持電極線１３１は同様にアルミニウムまたはアルミニウム合金からなる単一層で形成できるが、ＩＺＯまたはＩＴＯとの接触抵抗が低いクロムまたはモリブデンまたはモリブデン合金またはタンタルまたはチタニウムからなる下部膜２０１とアルミニウムまたはアルミニウム合金からなる上部膜２０２を含む二重膜で形成されている。
ゲート線１２１及び維持電極線１３１上には窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成され、ゲート線１２１及び維持電極線１３１を覆っている。
ゲート絶縁膜１４０上には水素化非晶質シリコンなどの半導体１５２が形成されており、半導体１５２上にはリン（Ｐ）などのｎ型不純物が高濃度にドーピングされている非晶質シリコンなどからなる抵抗性接触部材１６３、１６５が形成されている。
抵抗性接触部材１６３、１６５上には低抵抗のアルミニウムまたはアルミニウム合金のような導電物質からなる導電膜を含むデータ線１７１及びドレーン電極１７５が形成されている。データ線１７１はゲート電極１２３上部に位置するソース電極１７３を含む。この時、ドレーン電極１７５はデータ線１７１と分離されていてゲート電極１２３または薄膜トランジスタのチャンネル部に対してソース電極１７３の反対側に位置し、維持電極線１３１上部まで延設されている。
データ線１７１、ドレーン電極１７５もゲート線１２１と同様にアルミニウムまたはアルミニウム合金の金属からなる単一層で形成できるが、第１実施例と同様にクロムまたはモリブデンまたはモリブデン合金またはタンタルまたはチタニウムからなる下部膜７０１と、アルミニウムまたはアルミニウム合金からなる上部膜７０２を含む二重膜で形成されている。
抵抗性接触部材１６３、１６５はその下部の半導体１５２とその上部のデータ線１７１及びドレーン電極１７５の接触抵抗を小さくする役割をし、データ線１７１及びドレーン電極１７５と実質的に同一の形態を有する。一方、半導体１５２は薄膜トランジスタのチャンネル部であるソース電極１７３とドレーン電極１７５の間を除けばデータ線１７１とドレーン電極１７５及び抵抗性接触部材１６３、１６５と実質的に同一の形態を有する。つまり、薄膜トランジスタのソース電極１７３とドレーン電極１７５が分離されており、同様に一対の抵抗性接触部材１６３、１６５も分離されているが、薄膜トランジスタ用半導体１５２はここで切れず連結されて薄膜トランジスタのチャンネルを生成する。
データ線１７１及びドレーン電極１７５上には窒化ケイ素からなる保護膜１８０が形成されている。保護膜１８０はドレーン電極１７５及びデータ線の端部１７９を露出する接触孔１８５、１８９を有しており、またゲート絶縁膜１４０と共にゲート線端部１２５を露出する接触孔１８２を有している。この時、接触孔１８２、１８５、１８９の全てはゲート線端部１２５、ドレーン電極１７５、データ線端部１７９の境界線が露出されるように形成されており、接触孔１８２、１８５、１８９からはＩＺＯまたはＩＴＯとの接触抵抗が低い下部膜２０１、７０１が露出されている。
保護膜１８０上には薄膜トランジスタから画像信号を受け、上板の電極と共に電場を生成する画素電極１９１が形成されている。画素電極１９１は接触孔１８５を通じてドレーン電極１７５と物理的・電気的に連結されて画像信号の伝達を受ける。さらに画素電極１９１は、隣接するゲート線１２１及びデータ線１７１と重なって開口率を高くしているが、重ならない構成とすることもできる。一方、ゲート線端部１２５及びデータ線の端部１７９上には接触孔１８２、１８９を通じて各々これらと連結されるゲート接触補助部材１９２及びデータ接触補助部材１９９が形成されており、これらはゲート線及びデータ線それぞれの端部１２５、１７９と外部回路装置との接着性を補完し、パッドを保護する役割をするものであって、必須のものではなくこれらの適用は選択することができる。ここでも、第１実施例と同様に接触部またはパッド部で、ＩＺＯ膜１９１、１９２、１９９はゲート線端部１２５、ドレーン電極１７５、データ線の端部１７９の下部膜２０１、７０１と接触している。この時、接触孔１８５、１８９はドレーン電極１７５及びデータ線の端部１７９の境界線が露出されていても、ドレーン電極１７５及びデータ線の端部１７９の周辺にはゲート絶縁膜１４０が残っていて画素電極１９１及びデータ接触補助部材１９９は接触孔１８５、１８９で断線されず、緩慢なプロファイルを有する。
ここでは画素電極１９１の材料の例として透明なＩＴＯ、ＩＺＯを挙げたが、透明な導電性ポリマーなどで形成することもでき、反射型液晶表示装置の場合には不透明な導電物質を用いることも可能である。
以下、図１０〜図１２の構造を有する液晶表示装置用薄膜トランジスタ表示板を４枚のマスクを利用して製造する方法について図１０〜図１２と図１３ａ〜図２２ｃを参照して詳細に説明する。
図１３ａ〜１３ｃに示すように、ＩＴＯまたはＩＺＯとの接触抵抗が低いモリブデンまたはモリブデン合金またはクロムなどからなる下部導電膜２０１と比抵抗の低いアルミニウムまたはアルミニウム合金のうち２ａｔ％のＮｄを含むＡｌ−Ｎｄ合金の原料標的をスパッタリングして積層した上部導電膜２０２を順番に形成した後、第１マスクを利用した写真エッチング工程で基板１１０上にゲート線１２１及び維持電極線１３１をテーパ構造で形成する。
次に、図１４ａ及び１４ｂに示すように、窒化ケイ素からなるゲート絶縁膜１４０、非晶質シリコン層１５０、ドーピングされた非晶質シリコン層１６０の３層を化学気相蒸着法を利用して各々１５００Å〜５０００Å、５００Å〜２０００Å、３００Å〜６００Åの厚さに連続蒸着し、次いでクロムまたはモリブデンまたはモリブデン合金からなる下部導電膜７０１と低い比抵抗を有するアルミニウムまたはアルミニウム合金からなる下部膜７０１を含む導電体層１７０をスパッタリングなどの方法で１５００Å〜３０００Åの厚さに蒸着した後、その上に感光膜３１０を１μｍ〜２μｍの厚さで塗布する。
その後、第２マスクを通じて感光膜３１０に光を照射した後現像して図１５ｂ及び１５ｃに示すように、感光膜パターン３１２、３１４を形成する。この時、感光膜パターン３１２、３１４の中で薄膜トランジスタのチャンネル部Ｃ２、つまりソース電極１７３とドレーン電極１７５との間に位置した第１部分３１４は配線部Ａ２、つまりデータ線１７１及びドレーン電極１７５が形成される部分に位置した第２部分３１２より厚さを薄くし、その他の部分Ｂ２の感光膜は全て除去する。この時、チャンネル部Ｃ２に残っている感光膜３１４の厚さと配線部Ａ２に残っている感光膜３１２の厚さの比は、後述するエッチング工程での工程条件によって異ならせる必要があり、第１部分３１４の厚さを第２部分３１２の厚さの１/２以下とするのが好ましく、例えば４０００Å以下であることが好ましい。
このように、位置によって感光膜の厚さを異ならせる方法は第１の実施例と同様である。
次に、感光膜パターン３１４及びその下部の膜、つまり導電体層１７０、ドーピングされた非晶質シリコン層１６０及び非晶質シリコン層１５０に対するエッチングを進める。この時、配線部Ａ２にはデータ線、ドレーン電極及びその下部の膜がそのまま残され、チャンネル部Ｃ２には非晶質シリコンの半導体だけ残される必要があり、その他の部分Ｂ２には前記３個層１７０、１６０、１５０が全て除去されゲート絶縁膜１４０が露出される必要がある。
まず、図１６ａ及び１６ｂに示すように、その他の部分Ｂ２の露出されている導電体層１７０を除去してその下部のドーピングされた非晶質シリコン層１６０を露出させる。この過程では乾式エッチングまたは湿式エッチング方法を両方用いることができ、この時導電体層１７０はエッチングされるが、感光膜パターン３１２、３１４はほとんどエッチングされない条件下で行うのが良い。しかし、乾式エッチングの場合に導電体層１７０のみをエッチングし、感光膜パターン３１２、３１４はエッチングされない条件を見つけ難いため、感光膜パターン３１２、３１４も一緒にエッチングされる条件下で行うことができる。この場合には、湿式エッチングの場合より第１部分３１４の厚さを厚くして、この過程で第１部分３１４が除去され下部の導電体層１７０が露出されることが生じないようにする。
導電体層１７０の導電膜のうちのＭｏまたはＭｏＷ合金、ＡｌまたはＡｌ合金、Ｔａのうち一つを含む導電膜は、乾式エッチングや湿式エッチングのいずれも可能である。しかし、Ｃｒは乾式エッチング方法ではあまり除去されないため、下部膜７０１がＣｒであれば湿式エッチングのみを利用するのが良い。下部膜７０１がＣｒである湿式エッチングの場合には、エッチング液としてＣｅＮＨＯ3を使用でき、下部膜７０１がＭｏやＭｏＷである乾式エッチングの場合のエッチング気体としてはＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混合気体を用いることができ、後者の場合感光膜に対するエッチング比もほぼ同様である。
このようにすれば、図１６ａ及び図１６ｂに示すように、チャンネル部Ｃ２及び配線部Ｂ２の導電体層、つまり配線用導電体１７８だけが残り、その他の部分Ｂ２の導電体層１７０は全て除去されてその下部のドーピングされた非晶質シリコン層１６０が露出される。この時残った導電体１７８はソース及びドレーン電極１７３、１７５が分離されず連結されていることを除けばデータ線１７１及びドレーン電極１７５の形態と同一である。また、乾式エッチングを使用した場合に感光膜パターン３１２、３１４もある程度の厚さがエッチングされる。
次に、図１７ａ及び１７ｂに示すように、その他の部分Ｂ２の露出されたドーピングされた非晶質シリコン層１６０及びその下部の非晶質シリコン層１５０を感光膜の第１部分３１４と一緒に乾式エッチング方法で同時に除去する。この際のエッチングは感光膜パターン３１２、３１４とドーピングされた非晶質シリコン層１６０及び非晶質シリコン層１５０（非晶質シリコン層とドーピングされた非晶質シリコン層はエッチング選択性がほとんど無い）を同時にエッチングするため、ゲート絶縁膜１４０がエッチングされない条件下で行う必要があり、特に感光膜パターン３１２、３１４と非晶質シリコン層１５０に対するエッチング比が実質的にほぼ同一の条件でエッチングするのが好ましい。例えば、ＳＦ6とＨＣｌの混合気体や、ＳＦ6とＯ2の混合気体を用いれば、ほぼ同一の厚さで両膜をエッチングできる。感光膜パターン３１２、３１４と非晶質シリコン層１５０に対するエッチング比が同一の場合に第１部分３１４の厚さは非晶質シリコン層１５０とドーピングされた非晶質シリコン層１６０の厚さを合せたものと同一でああるか、それより小さい必要がある。
このようにすれば、図１７ａ及び１７ｂに示すように、チャンネル部Ｃ２の第１部分３１４が除去されてソース/ドレーン用導電体１７８が露出され、その他の部分Ｂ２のドーピングされた非晶質シリコン層１６０及び非晶質シリコン層１５０が除去されてその下部のゲート絶縁膜１４０が露出する。一方、配線部Ａ２の第２部分３１２もエッチングされるため厚さが薄くなる。そして、この段階で非晶質シリコン層の半導体１５２が完成する。図面符号１６８は各々ソース/ドレーン用導電体１７８下部のドーピングされた非晶質シリコン層を示す。
次に、アッシングによりチャンネル部Ｃ２のソース/ドレーン用導電体１７８表面に残っている感光膜を除去する。
次に、図１８ａ及び１８ｂに示すようにチャンネル部Ｃ２のソース/ドレーン用導電体１７８及びその下部のドーピングされた非晶質シリコン層１６８をエッチングして除去する。この時、エッチングはソース/ドレーン用導電体１７８と非晶質シリコン層１６８両方に対して乾式エッチングだけで実施することもでき、ソース/ドレーン用導電体１７８については湿式エッチングで、ドーピングされた非晶質シリコン層１６８については乾式エッチングで行うこともできる。前者の場合、ソース/ドレーン用導電体１７８とドーピングされた非晶質シリコン層１６８のエッチング選択比の大きい条件下でエッチングを行うことが好ましく、これはエッチング選択比が大きくない場合、エッチングの終了点を見つけ難くチャンネル部Ｃ２に残る半導体１５２の厚さを調節することが容易ではないためである。例えば、ＳＦ6とＯ2の混合気体を使用してソース/ドレーン用導電体１７８をエッチングすることが挙げられる。湿式エッチングと乾式エッチングを交互に行う後者の場合には湿式エッチングされるソース/ドレーン用導電体１７８の側面はエッチングされるが、乾式エッチングされるドーピングされた非晶質シリコン層１６８はほとんどエッチングされないため階段状に形成される。ドーピングされた非晶質シリコン層１６８及び半導体１５２をエッチングする際に使用するエッチング気体の例としては、既に言及したＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混合気体があり、ＣＦ4とＯ2を用いれば均一の厚さで半導体１５２を残すことができる。この時、図１８ｂに示すように半導体１５２の一部が除去されて厚さが薄くなることもあり、感光膜パターンの第２部分３１２もこの時ある程度の厚さにエッチングされる。この時のエッチングはゲート絶縁膜１４０がエッチングされない条件で行う必要があり、第２部分３１２がエッチングされてその下部のデータ線１７１及びドレーン電極１７５が露出されることがないように感光膜パターンが厚いことが好ましいのは勿論である。
このようにすれば、図１５ａ、１８ａ及び１８ｂのように、データ線１７１とドレーン電極１７５が分離されるとともに、データ線１７１及びドレーン電極１７５とその下部の抵抗性接触部材１６３、１６５が完成する。
最後にデータ配線部Ａ２に残っている感光膜第２部分３１２を除去する。この工程は、第２部分３１２の除去はチャンネル部Ｃ２ソース/ドレーン用導電体１７８を除去した後、その下のドーピングされた非晶質シリコン層１６８を除去する前に行うこともできる。
前述のように、湿式エッチングと乾式エッチングを交互に実施することもでき、乾式エッチングだけを用いることも可能である。後者の場合には一種類のエッチングだけを使用するので工程が比較的簡便であるが、適当なエッチング条件を見つけ出すことが難しい。反面、前者の場合にはエッチング条件の検索が比較的簡単であるが、工程が後者に比べて面倒である。
このようにして、データ線１７１及びドレーン電極１７５を形成した後、残った感光膜パターン３１４を除去し、図１９ａ及び１９ｂに示すように第１実施例のように窒化ケイ素をＣＶＤ方法で蒸着したり、低い誘電率を有する有機絶縁膜を積層して保護膜１８０を形成する。次に、その上部に感光膜４１０をスピンコーティング方法で塗布した後、マスクを通じて感光膜４１０に光を照射した後現像して、図１９ｂ及び図１９ｃのように第１の実施例のように感光膜パターン４１２、４１４を形成する。この時、感光膜パターン４１２、４１４の中で接触部Ｃ３、つまりドレーン電極１７５上部に位置した第１部分４１４はゲート線端部１２５に対応するパッド部Ｂ３を除いたその他の部分Ａ３に位置した第２部分４１２より薄い厚さを有し、パッド部Ｂ３の感光膜は全て除去する。この時、データ線の端部１７９の上部に位置する感光膜の第１部分４１４はパッド部Ｂ３と実質的に同一の厚さで残すことができるが、本発明の実施例では接触部Ｃ３と実質的に同一の厚さで残す。ここで、接触部Ｃ３に残っている感光膜４１４は保護膜１８０より同一であるか、薄い厚さで残すことが好ましい。
ここで、感光膜パターン４１２、４１４をエッチングマスクとしてその下部の膜である保護膜１８０及びゲート絶縁膜１４０に対するエッチングを実施する。この時、パッド部Ｂ３ではゲート絶縁膜１４０と保護膜１８０を除去する必要があり、接触部Ｃ３では少なくともゲート絶縁膜１４０を残す必要がある。
図２０ａ及び図２０ｂのように、感光膜パターン４１２、４１４をマスクとして保護膜１８０またはゲート絶縁膜１４０をエッチングするが、この時パッド部Ｂ３では保護膜１８０を完全に除去する必要があり、接触部Ｃ３では感光膜の一部を残留することも可能である。この時、エッチング条件は第１の実施例と同じであり、パッド部Ｂ３で残されるゲート絶縁膜１４０の厚さは保護膜１８０より薄いのが好ましく、これは前述のようにドレーン電極１７５下部でアンダーカットが発生しないようにするためである。図面から分かるように、パッド部Ｂ３ではゲート絶縁膜１４０の一部をエッチングすることができる。次に、アッシング工程によって接触部Ｃ３で残留する感光膜の第１部分４１４を完全に除去して接触部Ｃ３でドレーン電極１７５上部に位置する保護膜１８０を露出させる。
次に、図２１ａ及び図２１ｂのように、残った感光膜の第２部分４１２をエッチングマスクとして用いて、露出された接触部Ｃ３で保護膜１８０を除去して、ドレーン電極１７５を露出する接触孔１８５を完成する。この時、エッチングは乾式エッチングを利用し、ゲート絶縁膜１４０と保護膜１８０に対して実質的に同一のエッチング比を有するエッチング条件で実施する。このようにすれば、パッド部Ｂ３でゲート線端部１２５上部のゲート絶縁膜１４０は接触部Ｃ３の保護膜１８０より薄い厚さを有しているため、パッド部Ｂ３ではゲート絶縁膜１４０が完全に除去されてゲート線端部１２５の接触孔１８２を完成することができ、接触部Ｃ３ではゲート絶縁膜１４０を残すことができる。
次に、図２２ａ及び図２２ｂのように、接触孔１８２、１８５、１８９を通じて露出されたアルミニウム合金の上部膜２０２、７０２を除去する。これはドレーン電極１７５またはゲート線及びデータ線のそれぞれの端部１２５、１７９の下部膜２０１、７０１を露出し、これらを通じてドレーン電極１７５またはゲート線及びデータ線のそれぞれの端部１２５、１７９と後に形成されるＩＴＯ及びＩＺＯとの接触抵抗を最小化するためである。
最後に、図１０〜図１２に示すように、第１の実施例のような方法により、厚さ５００Å〜２５００ÅのＩＺＯ層をスパッタリング方法で蒸着し、第４マスクを利用してエッチングしてドレーン電極１７５と連結された画素電極１９１、ゲート線端部１２５と連結されたゲート接触補助部材１９２及びデータ線端部１７９と連結されたデータ接触補助部材１９９を形成する。ＩＺＯをパターニングするためのエッチング液として、クロム（Ｃｒ）の金属膜をエッチングする時に使用する（ＨＮＯ3/（ＮＨ4）2Ｃｅ（ＮＯ3）6/Ｈ2Ｏ）などのクロムエッチング液を使用するが、これはアルミニウムを腐蝕させないのでデータ配線またはゲート配線が腐食することを防止できる。
このような本発明の第２の実施例では第１の実施例による効果のみでなくデータ線１７１及びドレーン電極１７５とその下部の抵抗性接触部材１６３、１６５及び半導体１５２を一つのマスクを利用して形成し、この過程でソース電極１７３とドレーン電極１７５とを分離することができ、製造工程を単純化することができる。
本発明の実施例による接触部の構造は、薄膜トランジスタアレイ上に色フィルターが形成されているＣＯＡ（ｃｏｌｏｒ ｆｉｌｔｅｒ ｏｎ ａｒｒａｙ）液晶表示装置用薄膜トランジスタ表示板の構造にも同様に適用できる。これについて図面を参照して具体的に説明する。
図２３は、本発明の第３の実施例による液晶表示装置用薄膜トランジスタ基板の構造を示す配置図であり、図２４は、図２３のXXIII-XXIII'線に沿った断面図である。
構造においては図１及び図２とほぼ同様である。しかし、保護膜１８０下部の画素領域にはドレーン電極１７５と維持蓄電器用導電体パターン１７７を露出する開口部Ｃ１、Ｃ２を有する赤、緑、青のカラーフィルター（Ｒ、Ｇ、Ｂ）が縦方向に形成されている。ここで、赤、緑、青のカラーフィルター（Ｒ、Ｇ、Ｂ）の境界がデータ線１７１上部で一致して図示されているが、データ線１７１上部で互いに重畳して画素領域間で漏れる光を遮断する機能を有することができ、ゲート線及びデータ線それぞれの端部１２５、１７９が配置されているパッド部には形成されていない。
赤、緑、青のカラーフィルター（Ｒ、Ｇ、Ｂ）上部の保護膜１８０は、ゲート絶縁膜１４０と共にゲート線端部１２５、データ線の端部１７９、ドレーン電極１７５及び維持蓄電器用導電体１７７を露出する接触孔１８２、１８９、１８５、１８７を有している。この時、ドレーン電極１７５及び維持蓄電器用導電体１７７を露出する接触孔１８５、１８７はカラーフィルター（Ｒ、Ｇ、Ｂ）の開口部Ｃ１、Ｃ２内側に位置する。
このようなＣＯＡ構造の液晶表示装置用薄膜トランジスタ基板の構造でも第１及び第２の実施例のような同一の効果を得ることができる。
本発明の第１の実施例による液晶表示装置用薄膜トランジスタ表示板である。 図１に示した薄膜トランジスタ表示板のII-II'線に沿った断面図である。 本発明の第１の実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順によって示した薄膜トランジスタ表示板の配置図である。 図３ａのIIIb-IIIb'線に沿った断面図である。 本発明の第１の実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順によって示した薄膜トランジスタ表示板の配置図である。 図４ａのIVb-IVb'線に沿った断面図で、図３ｂの次の段階を示す。 本発明の第１の実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順によって示した薄膜トランジスタ表示板の配置図である。 図５ａのVb-Vb'線に沿った断面図で、図４ｂの次の段階を示す。 図５ａのVb-Vb'線線に沿った断面図で、図５ｂの次の段階を示す。 本発明の第１の実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順によって示した薄膜トランジスタ表示板の配置図である。 図７ａのVIIb-VIIb'線に沿った断面図で、図６の次の段階を示す。 図７ａのVIIb-VIIb'線に沿った断面図で、図７ｂの次の段階を示す。 図７ａのVIIb-VIIb'線に沿った断面図で、図８の次の段階を示す。 本発明の第２の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１０に示した薄膜トランジスタ表示板のXI-XI'線に沿った断面図である。 図１０に示した薄膜トランジスタ表示板のXII-XII'線に沿った断面図である。 本発明の第２の実施例によって製造する第１段階の薄膜トランジスタ表示板の配置図である。 図１３ａのXIIIb-XIIIb'線及びXIIIc-XIIIc'線に沿った断面図である。 図１３ａのXIIIc-XIIIc'線に沿った断面図である。 図１３ａのXIIIb-XIIIb'線による断面図であり、図１３ｂの次の段階を示す。 図１３ａのXIIIc-XIIIc'線による断面図であり、図１３ｃの次の段階を示す。 図１４ａ及び図１４ｂの次の段階の薄膜トランジスタ表示板の配置図である。 図１５ａのXVb-XVb'線に沿った断面図である。 図１５ａのXVc-XVc'線に沿った断面図である。 図１５ａのXVb-XVb'線に沿った断面図であり、図１５ｂの次の段階を工程順によって示すものである。 図１５ａのXVc-XVc'線に沿った断面図であり、図１５ｃの次の段階を工程順によって示すものである。 図１５ａのXVb-XVb'線に沿った断面図であり、図１５ｂの次の段階を工程順によって示すものである。 図１５ａのXVc-XVc'線に沿った断面図であり、図１５ｃの次の段階を工程順によって示すものである。 図１５ａのXVb-XVb'線に沿った断面図であり、図１５ｂの次の段階を工程順によって示すものである。 図１５ａのXVc-XVc'線に沿った断面図であり、図１５ｃの次の段階を工程順によって示すものである。 図１８ａ及び図１８ｂの次の段階の薄膜トランジスタ表示板の配置図である。 図１９ａのXIXb-XIXb'線に沿った断面図である。 図１９ａのXIXc-XIXc'線に沿った断面図である。 図１９ａのXIXb-XIXb'線に沿った断面図であり、図１９ｂの次の段階を工程順によって示すものである。 図１９ａのXIXc-XIXc'線に沿った断面図であり、図１９ｃの次の段階を工程順によって示すものである。 図１９ａのXIXb-XIXb'線に沿った断面図であり、図１９ｂの次の段階を工程順によって示すものである。 図１９ａのXIXc-XIXc'線に沿った断面図であり、図１９ｃの次の段階を工程順によって示すものである。 図１９ａのXIXb-XIXb'線に沿った断面図であり、図１９ｂの次の段階を工程順によって示すものである。 図１９ａのXIXc-XIXc'線に沿った断面図であり、図１９ｃの次の段階を工程順によって示すものである。 本発明の第３の実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した配置図である。 図２３のXXIII-XXIII'線に沿った断面図である。
符号の説明
１１０ 絶縁基板
１２１ ゲート線
１２５ ゲート線端部
１４０ ゲート絶縁膜
１５０ 半導体層
１７１ データ線
１７５ ドレーン電極
１７９ データ線の端部
１８０ 保護膜
１８２、１８５、１８７、１８９ 接触孔
１９１ 画素電極
２１２、２１４、３１２、３１４、４１２、４１４ 感光膜パターン

Claims (14)

  1. 絶縁基板上に形成されているゲート線と、
    前記ゲート配線を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上部に形成されている半導体と、
    前記ゲート絶縁膜上部に形成されているデータ線及び前記データ線と分離されているドレーン電極と、
    前記データ線及び前記ドレーン電極を覆っており、少なくとも前記ドレーン電極の境界線一部を露出する第１接触孔を有する保護膜と、
    少なくとも前記第１接触孔を通じて前記ドレーン電極及び前記ゲート絶縁膜の一部と接しており、前記保護膜上に形成されている画素電極と、
    を含む薄膜トランジスタ表示板。
  2. 前記ゲート線または前記データ線及び前記ドレーン電極は、クロムまたはモリブデン若しくはモリブデン合金の下部膜とアルミニウムまたはアルミニウム合金の上部膜とからなる請求項１に記載の薄膜トランジスタ表示板。
  3. 前記ゲート絶縁膜及び前記保護膜は窒化ケイ素からなる請求項２に記載の薄膜トランジスタ表示板。
  4. 前記画素電極はＩＺＯからなる請求項１に記載の薄膜トランジスタ表示板。
  5. 前記保護膜は前記データ線の端部及び前記ゲート絶縁膜と共に前記ゲート線の端部を露出する第２及び第３接触孔を有し、
    前記画素電極と同一層で形成されており、前記第２及び第３接触孔を通じて前記データ線の端部及び前記ゲート線の端部と各々連結されているデータ接触補助部材またはゲート接触補助部材と接触している請求項１に記載の薄膜トランジスタ表示板。
  6. 絶縁基板上にゲート線を形成する段階と、
    ゲート絶縁膜を積層する段階と、
    半導体層を形成する段階と、
    前記ゲート線と交差するデータ線と前記データ線と分離されているドレーン電極を形成する段階と、
    保護膜を積層する段階と、
    前記保護膜上に前記ドレーン電極に対応する接触部に位置する第１部分と前記ゲート線の端部に対応するパッド部に位置し、前記第１部分より薄い厚さを有する第２部分及び前記第１部分より厚く、前記接触部及び前記パッド部を除いたその他の部分に位置する第３部分を含む感光膜パターンを形成する段階と、
    前記感光膜パターンをエッチングマスクとして前記保護膜または前記ゲート絶縁膜をエッチングして前記第１部分下の前記保護膜と前記第２部分下の前記ゲート絶縁膜を露出する段階と、
    前記第３部分をエッチングマスクとして露出された前記接触部の前記保護膜と前記パッド部の前記ゲート絶縁膜を除去して前記ドレーン電極及び前記ゲートパッドを露出する第１及び第２接触孔を形成する段階と、
    前記保護膜上に前記第１接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階と、
    を含む薄膜トランジスタ表示板の製造方法。
  7. 前記感光膜パターンは前記データ線の端部に位置し、前記第１部分のように前記第３部分より薄い厚さを有する第４部分をさらに含み、
    前記第４部分と前記保護膜をエッチングして前記データ線の端部を露出する第３接触孔を形成する請求項６に記載の薄膜トランジスタ表示板の製造方法。
  8. 前記第１部分下の前記保護膜と前記第２部分下の前記ゲート絶縁膜を露出する段階は乾式エッチングで実施し、前記感光膜パターンと前記保護膜に対するエッチング比が実質的に同一のエッチング条件で実施する請求項６に記載の薄膜トランジスタ表示板の製造方法。
  9. 前記第１部分下の前記保護膜と前記第２部分下の前記ゲート絶縁膜を露出する段階で露出された前記ゲート絶縁膜は、前記保護膜より薄い厚さを有する請求項６に記載の薄膜トランジスタ表示板の製造方法。
  10. 第１及び第２接触孔の形成段階は乾式エッチングで実施し、前記ゲート絶縁膜と前記保護膜に対するエッチング比が実質的に同一なエッチング条件で実施する請求項６に記載の薄膜トランジスタ表示板の製造方法。
  11. 前記ゲート線または前記データ線はクロムまたはモリブデンまたはモリブデン合金の下部導電膜とアルミニウムまたはアルミニウム合金の上部導電膜で形成される請求項６に記載の薄膜トランジスタ表示板の製造方法。
  12. 前記画素電極形成段階前に前記上部導電膜を除去する段階をさらに含む請求項１１に記載の薄膜トランジスタ表示板の製造方法。
  13. 前記画素電極はＩＺＯで形成する請求項６に記載の薄膜トランジスタ表示板の製造方法。
  14. 前記データ線及び前記半導体層は、部分的に厚さが異なる感光膜パターンを利用した写真エッチング工程で同時にパターニングして形成する請求項６に記載の薄膜トランジスタ表示板の製造方法。
JP2004010250A 2003-01-17 2004-01-19 薄膜トランジスタ表示板及びその製造方法 Pending JP2004226975A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030003299A KR100925458B1 (ko) 2003-01-17 2003-01-17 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2004226975A true JP2004226975A (ja) 2004-08-12

Family

ID=32906502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004010250A Pending JP2004226975A (ja) 2003-01-17 2004-01-19 薄膜トランジスタ表示板及びその製造方法

Country Status (5)

Country Link
US (4) US7265799B2 (ja)
JP (1) JP2004226975A (ja)
KR (1) KR100925458B1 (ja)
CN (1) CN100399169C (ja)
TW (1) TWI393970B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269696A (ja) * 2005-03-23 2006-10-05 Sharp Corp 回路基板の製造方法、回路基板及び電子表示装置
JP2012138413A (ja) * 2010-12-24 2012-07-19 Semiconductor Energy Lab Co Ltd 開口部の形成方法及び半導体装置の作製方法
JP2012186297A (ja) * 2011-03-04 2012-09-27 Fujitsu Ltd 熱電変換モジュールおよびその製造方法
JP2013153219A (ja) * 2004-09-15 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014134798A (ja) * 2013-01-10 2014-07-24 Samsung Display Co Ltd 薄膜トランジスタアレイ基板

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060016920A (ko) * 2004-08-19 2006-02-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101058122B1 (ko) * 2004-09-08 2011-08-24 삼성전자주식회사 어레이 기판과, 그의 제조 방법 및 그를 구비한 액정 패널
KR101112544B1 (ko) 2004-12-03 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060069081A (ko) 2004-12-17 2006-06-21 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101090258B1 (ko) * 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
KR101219041B1 (ko) * 2005-07-07 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101217157B1 (ko) * 2005-10-20 2012-12-31 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR101174429B1 (ko) * 2006-01-24 2012-08-23 삼성전자주식회사 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치
KR101251995B1 (ko) 2006-01-27 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101275802B1 (ko) * 2006-06-22 2013-06-18 삼성디스플레이 주식회사 액정 표시 패널용 표시판의 제조 방법
JP5042662B2 (ja) * 2007-02-21 2012-10-03 三菱電機株式会社 液晶表示装置及びその製造方法
KR101394434B1 (ko) * 2007-06-29 2014-05-15 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
WO2011067917A1 (ja) * 2009-12-01 2011-06-09 シャープ株式会社 表示装置用基板、表示装置用基板の製造方法、表示装置、及び表示装置の製造方法
KR20120036186A (ko) * 2010-10-07 2012-04-17 삼성전자주식회사 배선, 배선 형성 방법, 상기 배선을 이용한 표시 장치, 및 상기 표시 장치의 제조 방법
TWI451179B (zh) * 2011-11-17 2014-09-01 Au Optronics Corp 畫素結構及其製造方法
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN102981340B (zh) * 2012-12-11 2015-11-25 京东方科技集团股份有限公司 一种液晶显示器的阵列基板及制造方法
KR102233457B1 (ko) * 2013-12-06 2021-03-30 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN103730413B (zh) * 2013-12-31 2016-08-17 合肥京东方光电科技有限公司 一种阵列基板的制备方法以及阵列基板、显示装置
WO2016084700A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
KR20180061903A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치
KR102623558B1 (ko) * 2018-11-14 2024-01-10 삼성디스플레이 주식회사 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244065A (ja) * 1996-03-08 1997-09-19 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JP2000077669A (ja) * 1998-09-02 2000-03-14 Furontekku:Kk 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2000231123A (ja) * 1998-12-10 2000-08-22 Nec Corp 液晶表示装置およびその製造法
JP2001066639A (ja) * 1999-06-03 2001-03-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2001214638A (ja) * 2000-02-03 2001-08-10 Takeshi Inoue 柱支持装置
WO2002089177A2 (en) * 2001-04-26 2002-11-07 Samsung Electronics Co., Ltd. A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same
JP2002341385A (ja) * 2001-05-07 2002-11-27 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2003140189A (ja) * 2001-10-25 2003-05-14 Lg Phillips Lcd Co Ltd 液晶ディスプレイ装置用アレー基板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW329500B (en) * 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR100310946B1 (ko) 1999-08-07 2001-10-18 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR20010082831A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 액정표시장치의 제조방법
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2002196700A (ja) 2000-12-22 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法、及びそれを用いた液晶表示装置、エレクトロルミネッセンス表示装置
KR100392850B1 (ko) * 2000-12-29 2003-07-28 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4078312B2 (ja) 2002-03-29 2008-04-23 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
US7023016B2 (en) * 2003-07-02 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244065A (ja) * 1996-03-08 1997-09-19 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JP2000077669A (ja) * 1998-09-02 2000-03-14 Furontekku:Kk 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2000231123A (ja) * 1998-12-10 2000-08-22 Nec Corp 液晶表示装置およびその製造法
JP2001066639A (ja) * 1999-06-03 2001-03-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2001214638A (ja) * 2000-02-03 2001-08-10 Takeshi Inoue 柱支持装置
WO2002089177A2 (en) * 2001-04-26 2002-11-07 Samsung Electronics Co., Ltd. A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same
JP2002341385A (ja) * 2001-05-07 2002-11-27 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2003140189A (ja) * 2001-10-25 2003-05-14 Lg Phillips Lcd Co Ltd 液晶ディスプレイ装置用アレー基板及びその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157958A (ja) * 2004-09-15 2016-09-01 株式会社半導体エネルギー研究所 半導体装置
JP2020031226A (ja) * 2004-09-15 2020-02-27 株式会社半導体エネルギー研究所 半導体装置
US9716180B2 (en) 2004-09-15 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013153219A (ja) * 2004-09-15 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置
US8786794B2 (en) 2004-09-15 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2022118009A (ja) * 2004-09-15 2022-08-12 株式会社半導体エネルギー研究所 表示装置、電子機器
JP2015111704A (ja) * 2004-09-15 2015-06-18 株式会社半導体エネルギー研究所 半導体装置
US9252227B2 (en) 2004-09-15 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7068538B2 (ja) 2004-09-15 2022-05-16 株式会社半導体エネルギー研究所 表示装置、電子機器
US11482624B2 (en) 2004-09-15 2022-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10109744B2 (en) 2004-09-15 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017143300A (ja) * 2004-09-15 2017-08-17 株式会社半導体エネルギー研究所 半導体装置
US10573757B2 (en) 2004-09-15 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2022002344A (ja) * 2004-09-15 2022-01-06 株式会社半導体エネルギー研究所 表示装置、電子機器
US10903367B2 (en) 2004-09-15 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2006269696A (ja) * 2005-03-23 2006-10-05 Sharp Corp 回路基板の製造方法、回路基板及び電子表示装置
JP2012138413A (ja) * 2010-12-24 2012-07-19 Semiconductor Energy Lab Co Ltd 開口部の形成方法及び半導体装置の作製方法
JP2012186297A (ja) * 2011-03-04 2012-09-27 Fujitsu Ltd 熱電変換モジュールおよびその製造方法
JP2014134798A (ja) * 2013-01-10 2014-07-24 Samsung Display Co Ltd 薄膜トランジスタアレイ基板

Also Published As

Publication number Publication date
US20040183955A1 (en) 2004-09-23
TW200500707A (en) 2005-01-01
TWI393970B (zh) 2013-04-21
US8068188B2 (en) 2011-11-29
CN100399169C (zh) 2008-07-02
KR20040066282A (ko) 2004-07-27
US7403240B2 (en) 2008-07-22
US20070200981A1 (en) 2007-08-30
US7742118B2 (en) 2010-06-22
CN1517771A (zh) 2004-08-04
KR100925458B1 (ko) 2009-11-06
US20080252806A1 (en) 2008-10-16
US7265799B2 (en) 2007-09-04
US20070190706A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP2004226975A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4373789B2 (ja) 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法
US7632723B2 (en) Thin film transistor array panel and manufacturing method thereof
US7709304B2 (en) Thin film transistor array panel, manufacturing method thereof, and mask therefor
JP4481759B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US20030136971A1 (en) Thin film transistor array panel for display and manufacturing method thereof
US7507594B2 (en) Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
US20040113149A1 (en) Thin film transistor array panel and manufacturing method thereof
JP2009182343A (ja) 配線の接触構造及びその製造方法
JP2004199074A (ja) 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置
US7422916B2 (en) Method of manufacturing thin film transistor panel
JP4722468B2 (ja) 薄膜トランジスタ表示板
JP2005506712A (ja) 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法
US7547588B2 (en) Thin film transistor array panel
WO2004109750A2 (en) Wiring for semiconductor device, thin film transistor array panel including wiring, and manufacturing method thereof
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100910563B1 (ko) 박막 트랜지스터 표시판
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20030094606A (ko) 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
KR100920352B1 (ko) 박막 트랜지스터 표시판
KR20020065053A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020072882A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010070111A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100907