KR100920352B1

KR100920352B1 - 박막 트랜지스터 표시판

Info

Publication number: KR100920352B1
Application number: KR1020030014267A
Authority: KR
Inventors: 송유리; 김일곤
Original assignee: 삼성전자주식회사
Priority date: 2003-03-07
Filing date: 2003-03-07
Publication date: 2009-10-07
Also published as: KR20040079468A

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판에는, 절연 기판 위에 게이트 전극을 가지는 게이트선이 형성되어 있으며, 게이트선을 덮는 게이트 절연막의 게이트 전극 상부에는 반도체와 게이트 전극을 중심으로 분리된 쌍의 저항성 접촉 부재가 차례로 형성되어 있다. 이어, 게이트 절연막 상부에는 하나의 저항성 접촉부재 상부에 위치하고 연장된 소스 전극을 가지며 게이트선과 교차하는 데이터선과 나머지 다른 저항성 접촉부 상부에 위치하고 오목부 또는 볼록부를 가져 요철 구조를 포함하는 드레인 전극이 형성되어 있다. 그 상부에는 드러난 반도체 일부를 덮고 있으며, 드레인 전극의 요철 구조 경계선 및 이와 인접한 게이트 절연막을 드러내는 접촉 구멍을 가지는 보호막이 형성되어 있으며, 보호막 상부에는 접촉 구멍을 통하여 드레인 전극의 하부막과 연결되어 있는 화소 전극이 형성되어 있다.

알루미늄, IZO, 접촉부, 요철, 프로파일

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판이고,

도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,

도 3a, 4a, 5a 및 7a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 표시판의 배치도이고,

도 3b는 도 3a에서 IIIb-IIIb' 선을 따라 절단한 단면도이고,

도 4b는 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 도면으로서 도 3b의 다음 단계를 도시한 단면도이고,

도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고,

도 6은 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고,

도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6의 다음 단계를 도시한 단면도이고,

도 8a 및 8b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 마스크의 슬릿 패턴과 드레인 전극 및 유지 축전기용 도전체 사이의 정렬 관계를 나타낸 배치도이고,

도 9는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 7b의 다음 단계를 도시한 단면도이고,

도 10은 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 9의 다음 단계를 도시한 단면도이고,

도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,

도 12 및 도 13은 도 13에 도시한 박막 트랜지스터 표시판을 XII-XII' 선 및 XIII-XIII'선을 따라 잘라 도시한 단면도이고,

도 14a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 14b 및 14c는 각각 도 14a에서 XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도이며,

도 15a 및 15b는 각각 도 14a에서 XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도로서, 도 14b 및 도 14c 다음 단계에서의 단면도이고,

도 16a는 도 15a 및 15b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이며,

도 17a, 18a, 19a와 도 17b, 18b, 19b는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도로서 도 16b 및 16c 다음 단계들을 공정 순서에 따라 도시한 것이고,

도 20a는 도 19a 및 도 19b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 20b 및 20c는 각각 도 20a에서 XXb-XXb' 선 및 XXc-XXc' 선을 따라 잘라 도시한 단면도이고,

도 21a, 22a, 23a와 도 21b, 22b, 23b는 각각 도 20a에서 XXb-XXb' 선 및 XXc-XXc' 선을 따라 잘라 도시한 단면도로서 도 20b 및 20c 다음 단계들을 공정 순서에 따라 도시한 단면도이다.

본 발명은 박막 트랜지스터 표시판에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이다.

일반적으로 박막 트랜지스터가 형성되어 있는 기판에는 박막 트랜지스터 외에도 주사 신호를 전달하는 게이트선 및 화상 신호를 전달하는 데이터선을 포함하는 배선이 형성되어 있으며, 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.

이때, 신호 지연을 방지하기 위하여 배선은 저저항을 가지는 금속 물질, 특히 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 알루미늄 계열의 금속 물질을 사용하는 것이 일반적이다. 그러나, 알루미늄 또는 알루미늄 합금의 배선은 물리적 또는 화학적인 특성이 약하기 때문에 접촉부에서 다른 도전 물질과 연결될 때 부식이 발생하여 박막 트랜지스터의 특성을 저하시키는 문제점을 가지고 있다. 특히, 액정 표시 장치에서와 같이 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)를 사용하여 화소 전극을 형성하는 경우에 ITO 또는 IZO와 알루미늄 또는 알루미늄 합금의 배선과 접하는 접촉부에서 알루미늄 또는 알루미늄 합금의 배선이 부식되거나 접촉 저항이 증가하는 문제점이 발생한다.

또한, 이러한 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에서는 절연막을 사이에 두고 형성되어 있는 배선을 서로 연결하기 위해 절연막을 식각하여 배선의 일부를 드러내는 공정이 필요하다.

하지만, 절연막 아래에서 심하게 언더 컷(under cut)이 발생하는 경우에는 접촉부의 스텝 커버리지(step coverage)가 나빠진다. 이로 인하여 이후에 형성되 는 상부막의 프로파일(profile)이 나빠지거나 접촉부에서 단선이 발생하여 접촉부의 신뢰도가 저하되는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 낮은 접촉 저항을 가지는 접촉부를 포함하는 박막 트랜지스터 표시판을 제공하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 접촉부의 신뢰도를 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.

이러한 문제점을 해결하기 위하여 본 발명에서 배선은 낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금의 제1 도전막과 IZO 또는 ITO와 낮은 접촉 저항을 가지는 도전 물질로 이루어진 제2 도전막을 포함하며 접촉 구멍을 통하여 드러난 접촉부에서는 제1 도전막을 제거되어 제2 도전막만이 드러나 있고, 배선을 지지하는 절연막이 잔류하고 있다. 이때, 접촉 구멍을 통하여 드러나는 배선의 면적을 극대화하고, 화소의 개구율을 확보하기 위해 접촉 구멍을 통하여 드러나는 배선의 일부는 오목부 또는 볼록부를 가지는 요철 모양 또는 마름모 모양 등의 다양한 모양을 가진다.

더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에는, 절연 기판 위에 게이트 전극을 가지는 게이트선이 형성되어 있으며, 게이트선을 덮는 게이트 절연막 상부에는 반도체가 형성되어 있다. 이어, 게이트 절연막 상부에는 적어도 일부는 반도체 상부에 접하고 있으며, 게이트선과 교차하며 소스 전극을 가지 는 데이터선과 적어도 일부는 반도체 상부에 접하고 있으며, 오목부 또는 볼록부를 가져 요철 구조를 포함하는 드레인 전극이 형성되어 있다. 그 상부에는 드러난 반도체 일부를 덮고 있으며, 드레인 전극의 요철 구조 경계선 및 이와 인접한 게이트 절연막을 드러내는 접촉 구멍을 가지는 보호막이 형성되어 있으며, 보호막 상부에는 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극이 형성되어 있다.

이때, 접촉 구멍을 통하여 드러난 드레인 전극의 일부는 마름모 모양을 가질 수 있다.

반도체와 데이터선 및 드레인 전극 사이에 형성되어 있는 저항성 접촉 부재를 더 포함할 수 있으며, 저항성 접촉 부재와 데이터선 및 드레인 전극은 실질적으로 동일한 모양을 가질 수 있다.

게이트선 또는 데이터선은 크롬 또는 몰리브덴 또는 몰리브덴 합금의 하부 도전막과 알루미늄 또는 알루미늄 합금의 상부 도전막으로 이루어진 것이 바람직하며, 접촉 구멍을 통하여 드러난 드레인 전극에서는 하부 도전막이 드러나 있는 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙 였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.

도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1에서 II-II' 선을 따라 잘라 도시한 단면도이다.

절연 기판(110) 위에 다른 물질과 접촉 특성이 우수한 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄 등으로 이루어진 하부 도전막(201)과 낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금의 도전 물질로 이루어진 상부 도전막(202)으로 이루어진 다수의 게이트선(121)이 형성되어 있다. 게이트선(121)의 한 끝 부분(125)은 외부로부터의 게이트 신호를 전달받으며, 각 게이트선(121)의 복수의 가지(123)는 박막 트랜지스터의 게이트 전극(123)을 이룬다. 이때, 다른 부부보다 넓은 폭을 가지는 게이트선(121)의 일부는 이후에 형성되는 화소 전극(191)과 연결되어 있는 유지 축전기용 도전체(177)와 중첩되어 유지 축전기를 이루며, 여기서의 유지 용량이 충분하지 않은 경우에는 게이트선(121)으로부터 분리되어 있는 유지 전극선이 추가될 수 있다.

기판(110) 위에는 질화 규소(SiN_x) 따위로 이루어진 게이트 절연막(140)이 게이트선(121)을 덮고 있다.

게이트 전극(125)의 게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 선형의 반도체(150)가 형성되어 있으며, 반도체(150)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위로 만들어진 복수 쌍의 저항성 접촉 부재(163, 165)가 형성되어 있다. 각 쌍의 저항성 접촉 부재(163, 165)는 해당 게이트선(121)을 중심으로 서로 분리되어 있다.

저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있다. 데이터선(171)과 드레인 전극(175)은 알루미늄 또는 은과 같은 저저항의 도전 물질로 이루어진 도전막을 포함한다. 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)의 복수의 가지(173)는 각 쌍의 저항성 접촉 부재(163, 165) 중 하나(163)의 상부에 위치하며 게이트 전극(123)까지 연장되어 박막 트랜지스터의 소스 전극(173)을 이룬다. 데이터선(171)의 한쪽 끝 부분(179)은 외부로부터의 화상 신호를 전달받는다. 박막 트랜지스터의 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항성 접촉 부재(165) 상부에 위치한다. 또한, 데이터선(171)과 동일한 층에는 이후의 화소 전극(191)과 전기적으로 연결되어 있으며 앞에서 설명한 바와 같이 게이트선(121)의 일부와 중첩하는 유지 축전기용 도전체(177)가 형성되어 있다.

데이터선(171) 및 드레인 전극(175)은 알루미늄 또는 알루미늄 합금의 단일막으로 형성하는 것이 바람직하지만, 이중층 이상으로 형성될 수도 있다. 이중층이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질, 특히 IZO 또는 ITO와 낮은 접촉 저항을 가지는 물질로 만드는 것이 바람직하다. 그 예로는 Al(또는 Al 합금)/Cr 또는 Al(또는 Al 합금)/Mo(또는 Mo 합금) 등을 들 수 있으며, 본 발명의 실시예에서 데이터선(171) 및 드레인 전극(175)은 크롬의 하부 도전막(701)과 알루미늄-네오디뮴 합금의 상부 도전막(702)의 이중막으로 이루어져 있다.

데이터선(171) 및 드레인 전극(175)과 이들이 가리지 않는 반도체(150) 상부에는 질화 규소 또는 평탄화 특성이 우수한 유기 물질 또는 4.0 이하의 유전율을 가지며 화학 기상 증착으로 적층된 무기 물질로 이루어진 보호막(180)이 형성되어 있다.

보호막(180)에는 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 접촉 구멍(185, 189)이 각각 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(125)을 드러내는 접촉 구멍(182)이 형성되어 있다. 여기서, 접촉 구멍(182, 185, 189)은 다른 도전막과 연결되는 연결부로 사용하는 드레인 전극(175)과 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179)의 경계선이 드러나도록 형성되어 있고, 접촉 구멍(182, 185, 189)에서 드레인 전극(175)과 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179)의 상부막(202, 702)이 제거되어 있어, 이후에 형성되는 ITO 또는 IZO와의 접촉 특성 이 우수한 게이트선(121) 및 데이터선(171)의 하부막(201, 701)을 넓은 면적으로 확보할 수 있다. 특히, 드레인 전극(175)은 볼록한 부분을 가지는 마름모 모양으로 형성되어 있고 유지 축전기용 도전체(177)는 오목한 부분을 가지는 요철 모양으로 형성되어 있어, 화소의 개구율을 확보하기 위해 좁은 면적으로 드레인 전극(175)과 유지 축전기용 도전체(177)를 형성하더라도 이후에 형성되는 ITO 또는 IZO와의 접촉 면적을 넓게 확보할 수 있다. 이때, 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)의 하부 및 둘레에는 언더 컷되지 않고 게이트 절연막(140)이 잔류하고 있어 접촉 구멍(189)을 통하여 드러나 있다. 이를 통하여 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)과 연결되는 이후의 다른 도전막의 프로파일을 완만하게 형성할 수 있다.

보호막(180) 상부에는 접촉 구멍(185)을 통하여 드레인 전극(175)과 전기적으로 연결되어 있으며 게이트선(121)과 데이터선(171)으로 둘러싸인 화소 영역에 위치하는 화소 전극(191)이 형성되어 있다. 또한, 보호막(180) 위에는 접촉 구멍(182, 189)을 통하여 각각 게이트선(121)의 끝 부분(125) 및 데이터선(171)의 끝 부분(179)과 연결되어 있는 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)가 형성되어 있다. 여기서, 투명 전극(191)과 접촉 보조 부재(192, 199)는 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등으로 이루어져 있다.

이러한 구조에서는 화소 전극(191), 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)는 드레인 전극(175), 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179)의 하부막(201, 701)과 접촉하고 있어 서로 다른 층의 도전막이 접촉하는 접촉부에서의 접촉 저항을 최소화할 수 있다. 또한, 드레인 전극(175)과 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179) 하부에서 언더 컷이 없어 화소 전극(191), 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)가 단차로 인하여 단선되는 것을 방지할 수 있으며, 이들의 프로파일(profile)을 완만하게 확보할 수 있다. 이를 통하여 이후의 모듈 공정에서 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)에 연결되는 구동 집적 회로를 안정적으로 실장할 수 있어 접촉부의 신뢰도를 향상시킬 수 있다. 또한, 접촉부가 오목한 부분을 가지는 요철 모양 또는 볼록한 부분을 가지는 마름모 모양을 최하고 있어 화소의 개구율을 확보하는 동시에 ITO 또는 IZO와의 접촉 면적을 넓게 확보할 수 있다.

그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 1 및 도 2와 도 3a 내지 도 10을 참고로 하여 상세히 설명한다.

도 3a, 4a, 5a 및 7a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 표시판의 배치도이고, 도 3b는 도 3a에서 IIIb-IIIb' 선을 따라 절단한 단면도이고, 도 4b는 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 도면으로서 도 3b의 다음 단계를 도시한 단면도이고, 도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고, 도 6은 도 5a에서 Vb-Vb' 선 을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고, 도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6의 다음 단계를 도시한 단면도이고, 도 8a 및 도 8b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 마스크의 슬릿 패턴과 드레인 전극 및 유지 축전기용 도전체 사이의 정렬 관계를 나타낸 배치도이고, 도 9는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 7b의 다음 단계를 도시한 단면도이고, 도 10은 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 9의 다음 단계를 도시한 단면도이다.

먼저, 도 3a 및 3b에 도시한 바와 같이, 기판(110) 위에 크롬의 하부 도전막(201)과 알루미늄 합금의 금속 중, 2 at%의 Nd를 포함하는 Al-Nd를 포함하는 표적을 이용하여 2,500Å 정도의 두께로 상부 도전막(202)을 차례로 스퍼터링(sputtering)으로 적층하고 패터닝하여 다수의 게이트선(121)을 20-80°범위의 경사각의 테이퍼 구조로 형성한다.

다음, 도 4a 및 도 4b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 비정질 규소층과 도핑된 비정질 규소층을 패터닝하여 게이트 전극(125)과 마주하는 게이트 절연막(140) 상부에 반도체(150)와 도핑된 비정질 규소층(160)을 형성한다. 여기서, 게이트 절연막(140)은 질화 규소를 250~1500℃ 온도 범위, 2,000∼5,000Å 정도의 두께로 적층하여 형성하는 것이 바람직하다.

다음, 도 5a 내지 도 5b에 도시한 바와 같이, 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 하부 도전막(701)을 500Å 정도의 두께로, 저저항을 가지는 알루미늄 또는 알루미늄 합금의 금속 중, 2 at%의 Nd를 포함하는 Al-Nd 합금의 표적을 이용하여 상부 도전막(702)을 150℃ 정도에서 2,500Å 정도의 두께로 스퍼터링(sputtering)을 통하여 차례로 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(121)과 교차하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다. 여기서, 상부막(702) 및 하부막(701)은 모두 습식 식각으로 식각할 수 있으며, 상부막(702)은 습식 식각으로 하부막(701)은 건식 식각으로 식각할 수 있으며, 하부막(701)이 몰리브덴 또는 몰리브덴 합금막인 경우에는 상부막(702)과 하나의 식각 조건으로 테이퍼 구조로 패터닝할 수 있다. 이때, 유지 축전기용 도전체(177) 또한 함께 형성한다. 이때, 드레인 전극(175) 및 유지 축전기용 도전체(177)는 접촉부의 접촉 면적을 확보하는 동시에 화소의 개구율을 확보하기 위해 오목부와 볼록부를 가지도록 형성하는데, 본 발명의 제1 실시예에서 드레인 전극(175)은 마름모 모양으로 유지 축전기용 도전체(177)는 요철 모양으로 형성한다.

이어, 도핑된 비정질 규소층(160) 중에서 데이터선(171) 및 드레인 전극(175)으로 가려지지 않은 부분을 제거하여 도핑된 비정질 규소층(160) 각각을 게이트 전극(123)을 중심으로 두 개의 저항성 접촉 부재(163, 165)로 분리시키는 한편, 그 아래의 반도체(150) 부분을 노출시킨다. 이어, 반도체(150)의 노출된 부분 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.

다음으로, 도 6에서 보는 바와 같이, 질화 규소와 같은 무기 절연막을 또는 낮은 유전율을 가지는 유기 절연막을 적층하여 보호막(180)을 형성하고, 그 상부에 감광막(210)을 스핀 코팅 방법으로 도포한다.

그 후, 마스크(300)를 통하여 감광막(210)에 빛을 조사한 후 현상하여 도 7b에 도시한 바와 같이, 감광막(212, 214)을 형성한다. 이때, 감광막(212, 214) 중에서 유지 축전기용 도전체(177), 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)에 대응하는 제2 영역(C1)의 제2 부분(214)은 제1 영역(A1)의 제1 부분(212)보다 얇은 두께를 가지며, 게이트선(121)의 끝 부분(125)에 대응하는 제3 영역(B1)의 제3 부분에서 감광막은 모두 제거한다. 여기서, 제2 영역(C1)에 남아 있는 감광막(214)의 두께와 제1 영역(A1)에 남아 있는 감광막(212)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 조절한다.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 제2 영역(C1)의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.

이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.

이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 부분에는 빛에 전혀 조사되지 않은 부분보다 중간 두께를 가지는 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.

이러한 얇은 두께의 감광막(214)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.

본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 사용하는 마스크(300)는 제2 영역(C1)에 슬릿 패턴이 형성되어 있는 마스크를 사용한다. 이때, 슬릿 패턴의 직선 모양을 가지며, 슬릿 패턴의 폭은 0.8-2.0 ㎛ 범위인 것이 바람직하다.

8a는 빛의 투과율을 조절할 수 있도록 슬릿 패턴이 배치되어 있는 제2 영역에서 슬릿 패턴(311)과 배선인 드레인 전극(175) 사이의 정렬 관계를 도시한 배치도로써, 드레인 전극(175)의 경계선을 드러내는 접촉 구멍을 형성하기 위해 직선 모양의 슬릿 패턴(311)은 각각 드레인 전극(175)의 마름모 모양의 경계선에 걸치도록 배치되어 있다.

또한, 도 8b에서 보는 바와 같이 제2 영역에 배치되어 있는 슬릿 패턴(311)들은 세로 방향으로 뻗어 있으며 드레인 전극(175)의 요철 모양의 경계선을 따라 배치되어 있다.

이때, 제2 부분(214)은 유지 축전기용 도전체(177), 드레인 전극(175) 및 데이터선(171)의 일부를 드러낼 때 그 하부에서 게이트 절연막(140)이 식각되는 것을 방지하기 위해 사용한다. 물론, 게이트선(121)의 끝 부분(125)도 접촉부로 사용되므로 이에 대응하는 제3 영역(B1)에도 중간 두께로 감광막을 남길 수 있다.

이때, 슬릿 패턴(310, 311)은 0.8-2.0 ㎛ 범위이고 직선 모양을 가지는 것이 바람직하며, 노광 단계에서는 드레인 전극(175)의 한 변과 평행하게 배치하며, 적어도 두 개의 슬릿 패턴(310)은 드레인 전극 경계선 밖에 위치하도록 마스크(300)를 정렬한다. 또한, 슬릿 패턴(310) 중 하나는 드레인 전극(175)의 경계선과 중첩하도록 마스크를 정렬하는 것이 바람직하다.

이어, 감광막(212, 214)을 식각 마스크로 하여 그 하부의 막인 보호막(180) 및 게이트 절연막(140)에 대한 식각을 진행한다. 이때, 제3 영역(B1)에서는 게이트 절연막(140)과 보호막(180)이 제거되어야 하고, 제2 영역(C1)에서는 적어도 게이트 절연막(140)이 남아 있어야 하며, 이를 위하여 앞에서 설명한 바와 같이 제2 영역(C1)에 중간 두께를 가지는 감광막의 제2 부분(214)을 남긴 것이다.

우선, 도 9에서 보는 바와 같이, 감광막(212, 214)을 마스크로 하여 보호막(180) 또는 게이트 절연막(140)을 식각하는데, 이때, 제3 영역(B1)에서는 보호막(180)이 완전히 제거되어야 하며, 제2 영역(C1)에서는 감광막의 일부가 잔류할 수도 있다. 이때, 식각은 건식 식각 방법을 적용하며, 보호막(180) 및 감광막(212, 214)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시하는 것이 좋다. 이는 제3 영역(B1)에서 남은 게이트 절연막(140)의 두께는 보호막(180)보다 얇게 남기고자 할 때, 식각을 용이하기 실시하기 위함이다. 또한, 제3 영역(B1)에서 남은 게이트 절연막(140)의 두께는 보호막(180)보다 얇게 남기는 것은 이후의 식각 공정에서 제3 영역(B1)에서 게이트의 끝 부분(125)을 드러내기 위해 게이트 절연막(140)을 완전히 제거하더라도 제2 영역(C1)에서는 보호막(180)을 제거하고 게이트 절연막(140)이 식각되지 않도록 하여 데이터선(171)의 끝 부분(179) 하부에서 언더 컷이 발생하지 않도록 하기 위함이다. 이어, 애싱 공정을 통하여 제2 영역(C1)에서 잔류하는 감광막의 제2 부분(214)을 완전히 제거하여 제2 영역(C1)에서 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179) 상부에 위치하는 보호막(180)을 드러낸다.

이어, 도 10에서 보는 바와 같이, 남은 감광막의 제1 부분(212)을 식각 마스크로 사용하여 드러난 제2 및 제3 영역(C1, B1)에서 보호막(180) 및 게이트 절연막(140)을 제거하여 드레인 전극(175) 및 유지 축전기용 도전체(177) 및 데이터선(171) 및 게이트선(121)의 끝 부분(179, 125)을 드러내는 접촉 구멍(185, 187, 189, 182)을 완성한다. 이때, 식각은 건식 식각으로 사용하며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시한다. 이어, 알루미늄 전면 식각을 실시하여 접촉 구멍(182, 185, 187, 179)을 통하여 드러난 알루미늄 합금의 상부막(202, 702)을 제거한다. 이는 드레인 전극(175), 유지 축전기용 도전체(177) 또는 게이트선(121) 및 데이터선(171)의 끝 부분(125, 179)과 이후에 형성되는 ITO 및 IZO와의 접촉 저항을 최소화하기 위함이다.

다음, 마지막으로 도 1 및 2에 도시한 바와 같이, ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되는 화소 전극(191)과 접촉 구멍(182, 189)을 통하여 게이트선(121)의 끝 부분(125) 및 데이터선(171)의 끝 부분(179)과 각각 연결되는 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)를 각각 형성한다. 이때, 화소 전극(191), 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199), 특히 화소 전극(191)과 데이터 접촉 보조 부재(189)의 하부에서 언더 컷이 발생하지 않아 데이터 접촉 보조 부재(189)가 단선되는 것을 방지할 수 있으며, 접촉부의 프로파일을 완만하게 형성할 수 있으며, 접촉부에서 IZO 또는 ITO막과 낮은 접촉 저항을 가지는 하부막(701)과 충분히 접하고 있어 접촉부의 접촉 저항을 최소화할 수 있다.

이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 구조는 게이트선(121) 및 데이터선(171)이 저저항을 가지는 알루미늄 또는 알루미늄 합금의 도전막을 포함하고 있는 동시에 접촉부 특히 데이터선과 화소 전극(191)의 접촉 저항을 최소화할 수 있어 대화면 고정세의 액정 표시 장치에 적용할 수 있다. 또한, 게이트 구동 집적 회로나 데이터 구동 집적 회로를 게이트선(121) 및 데이터선(171)과 연결하기 위해 실장할 때, 접촉부의 프로파일이 완만하여 접촉부의 신뢰도를 확보할 수 있다.

이러한 접촉부의 구조는 앞에서 설명한 바와 같이, 5매의 마스크를 이용하여 제조한 박막 트랜지스터 표시판에 적용할 수 있지만, 4매 마스크를 이용하여 제조한 액정 표시 장치용 박막 트랜지스터 표시판에도 동일하게 적용할 수 있다. 4매 마스크를 이용하는 제조 방법에서는 제조 비용을 줄이기 위해 중간 두께를 가지는 부분을 포함하는 감광막을 이용하여 서로 다른 층을 하나의 감광막으로 패터닝한다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.

먼저, 도 13 내지 도 15를 참고로 하여 본 발명의 제2 실시예에 따른 4매 마스크를 이용하여 제조된 박막 트랜지스터 표시판의 단위 화소 구조에 대하여 상세히 설명한다.

도 11은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 12 및 도 13은 각각 도 11에 도시한 박막 트랜지스터 표시판을 XII-XII' 선 및 XIII-XIII' 선을 따라 잘라 도시한 단면도이다.

도 11 내지 도 13에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 대개 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 구조와 동일하다.

그러나 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(110) 위에 형성되어 있는 복수의 유지 전극선(131)을 포함하며, 게이트선(121)에는 확장부가 존재하지 않는다. 유지 전극선(131)은 게이트선(121)과 동일한 물질로 만들어지고, 게이트선(121)과 거의 평행하며 게이트선(121)으로부터 전기적으로 분리되어 있다. 유지 전극선(131)은 기 준 전압 따위의 전압을 인가 받으며, 복수의 화소 전극(191)과 연결된 복수의 드레인 전극(175)과 게이트 절연막(140)을 중심으로 서로 마주 보고 있어 복수의 유지 축전기를 이룬다. 화소 전극(191)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있다.

또한, 복수의 선형 반도체(152) 및 복수의 저항성 접촉 부재(163, 165)가 구비되어 있다.

선형 반도체(152)는 소스 전극(173)과 드레인 전극(175) 사이의 박막 트랜지스터의 채널부를 제외하면 복수의 데이터선(171) 및 복수의 드레인 전극(175)과 거의 동일한 평면 모양이다. 즉, 채널 영역(C)에서 데이터선(171)과 드레인 전극(175)은 서로 분리되어 있으나, 선형 반도체(171)는 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 이룬다. 저항성 접촉 부재(163, 165)는 각각 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 모양을 가진다.

또한, 드레인 전극(175)을 드러내는 접촉 구멍(185)은 드레인 전극(175)보다 커 드레인 전극(175)의 경계선을 드러내고 있으며, 화소 전극(191)은 드레인 전극(175)의 하부막(701)과 이와 인접한 게이트 절연막(140)과 접촉하고 있다. 이때, 드레인 전극(175)의 주변에는 게이트 절연막(140)이 남아 있어 화소 전극(191)은 접촉부에서 완만한 프로파일을 가진다.

이러한 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판에서도 드레인 전극(175)은 요철 구조를 가지고 있어, 화소의 개구율을 향상시키는 동시에 접촉 구멍(185)을 통하여 드러난 드레인 전극(175)의 하부막(701)을 충분히 넓게 확보할 수 있어 접촉부의 신뢰도를 향상시킬 수 있다.

여기에서는 화소 전극(191)의 재료의 예로 투명한 IZO를 들었으나, 투명한 도전성 폴리머(polymer) 등으로 형성할 수도 있으며, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.

그러면, 도 11 내지 도 13의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 표시판을 4매 마스크를 이용하여 제조하는 본 발명의 제2 실시예에 따른 제조 방법에 대하여 상세하게 도 11 내지 도 13과 도 14a 내지 도 23c를 참조하여 설명하기로 한다.

도 14a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 14b 및 14c는 각각 도 14a에서 XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도이며, 도 15a 및 15b는 각각 도 14a에서 XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도로서, 도 14b 및 도 14c 다음 단계에서의 단면도이고, 도 16a는 도 15a 및 15b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이며, 도 17a, 18a, 19a와 도 17b, 18b, 19b는 각각 도 17a에서 XVIIb-XVIIb' 선 및 XVIIc-XVIIc' 선을 따라 잘라 도시한 단면도로서 도 16b 및 16c 다음 단계들을 공정 순서에 따라 도시한 것이고, 도 20a는 도 19a 및 도 19b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 20b 및 20c는 각각 도 20a에서 XXb-XXb' 선 및 XXc-XXc' 선을 따라 잘라 도시한 단면도이고, 도 21a, 22a, 23a와 도 21b, 22b, 23b는 각각 도 20a에서 XXb- XXb' 선 및 XXc-XXc' 선을 따라 잘라 도시한 단면도로서 도 20b 및 20c 다음 단계들을 공정 순서에 따라 도시한 것이다.

먼저, 도 14a 내지 14c에 도시한 바와 같이, ITO 또는 IZO와 낮은 접촉 저항을 가지는 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 하부 도전막(201)과 낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금 중, 2 at%의 Nd를 포함하는 Al-Nd 합금의 표적을 스퍼터링하여 적층한 상부 도전막(202)을 차례로 형성한 후, 사진 및 식각 공정으로 패터닝하여 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 형성한다.

다음, 도 15a 및 15b에 도시한 바와 같이, 게이트 절연막(140), 비정질 규소층(150), 도핑된 비정질 규소층(160)을 화학 기상 증착법을 이용하여 각각 약 1,500 Å 내지 약 5,000 Å, 약 500 Å 내지 약 2,000 Å, 약 300 Å 내지 약 600 Å의 두께로 연속 증착한다. 이어 도전체층(170)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 하부막(701)과 상부막(702)을 차례로 적층한 다음 그 위에 감광막(310)을 1 μm 내지 2 μm의 두께로 도포한다.

그 후, 광마스크를 통하여 감광막(310)에 빛을 조사한 후 현상하여, 도 16b 및 16c에 도시한 바와 같이, 두께가 서로 다른 제1 부분(312)과 제2부분(314)을 포함하는 감광막(312, 314)을 형성한다. 이때, 박막 트랜지스터의 채널 영역(C2)에 위치한 제2 부분(314)은 데이터 영역(A2)에 위치한 제1 부분(312)보다 두께가 작게 되도록 하며, 기타 영역(B2)의 감광막(310) 부분은 모두 제거하거나 매우 작은 두께를 가지도록 한다.

이어, 감광막(314) 및 그 하부의 막들, 즉 도전체층(170), 도핑된 비정질 규소층(160) 및 비정질 규소층(150)에 대한 식각을 진행한다. 이때, 데이터 영역(A2)에는 데이터선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C2)에는 반도체층만 남아 있어야 하며, 나머지 부분(B2)에는 위의 3개 층(170, 160, 150)이 모두 제거되어 게이트 절연막(140)이 드러나야 한다.

먼저, 도 17a 및 17b에 도시한 것처럼, 기타 부분(B2)의 노출되어 있는 도전체층(170)을 제거하여 그 하부의 도핑된 비정질 규소층(160)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(170)은 식각되고 감광막(312, 314)은 거의 식각되지 않는 조건 하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(170)만을 식각하고 감광막(312, 314)은 식각되지 않는 조건을 찾기가 어려우므로 감광막(312, 314)도 함께 식각되는 조건 하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제2 부분(314)의 두께를 두껍게 하여 이 과정에서 제2 부분(314)이 제거되어 하부의 도전체층(170)이 드러나는 일이 생기지 않도록 한다.

도전체층(170)의 도전막 중 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 하나를 포함하는 도전막은 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 하부막(701)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 하부막(701)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO₃을 사용할 수 있고, 하부막(701)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF₄와 HCl의 혼합 기체나 CF₄와 O₂의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.

이렇게 하면, 도 17a 및 도 17b에 나타낸 것처럼, 채널부(C2) 및 데이터 배선부(B2)의 도전체층, 즉 소스/드레인용 도전체(178)만이 남고 기타 부분(B2)의 도전체층(170)은 모두 제거되어 그 하부의 도핑된 비정질 규소층(160)이 드러난다. 이때 남은 도전체(178)는 소스 및 드레인 전극(173, 175)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터선(171)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막(312, 314)도 어느 정도의 두께로 식각된다.

이어, 도 18a 및 18b에 도시한 바와 같이, 기타 부분(B2)의 노출된 도핑된 비정질 규소층(160) 및 그 하부의 비정질 규소층(150)을 감광막의 제2 부분(314)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막(312, 314)과 도핑된 비정질 규소층(160) 및 비정질 규소층(150)(비정질 규소층과 도핑된 비정질 규소층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(140)은 식각되지 않는 조건 하에서 행하여야 하며, 특히 감광막(312, 314)과 비정질 규소층(150)에 대한 식각비가 거의 실질적으로 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF₆과 HCl의 혼합 기체나, SF₆과 O₂의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막(312, 314)과 비정질 규소층(150)에 대한 식각비가 동일한 경우 제2 부분(314)의 두께는 비정질 규소층(150)과 도핑된 비정질 규소층(160)의 두께를 합한 것과 같거나 그보다 작아 야 한다.

이렇게 하면, 도 18a 및 18b에 나타낸 바와 같이, 채널부(C2)의 제2 부분(314)이 제거되어 소스/드레인용 도전체(178)가 드러나고, 기타 부분(B2)의 도핑된 비정질 규소층(160) 및 비정질 규소층(150)이 제거되어 그 하부의 게이트 절연막(140)이 드러난다. 한편, 데이터 배선부(A2)의 제1 부분(312) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 선형의 반도체(152)가 완성된다. 도면 부호 168은 각각 소스/드레인용 도전체(178) 하부의 도핑된 비정질 규소층을 가리킨다.

이어 애싱(ashing)을 통하여 채널부(C2)의 소스/드레인용 도전체(178) 표면에 남아 있는 감광막 찌꺼기를 제거한다.

다음, 도 19a 및 19b에 도시한 바와 같이 채널부(C2)의 소스/드레인용 도전체(178) 및 그 하부의 소스/드레인용 도핑된 비정질 규소층(168)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체(178)와 도핑된 비정질 규소층(168) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체(178)에 대해서는 습식 식각으로, 도핑된 비정질 규소층(168)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체(178)와 도핑된 비정질 규소층(168)의 식각 선택비가 큰 조건 하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C2)에 남는 반도체(152)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF₆과 O₂의 혼 합 기체를 사용하여 소스/드레인용 도전체(178)를 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체(178)의 측면은 식각되지만, 건식 식각되는 도핑된 비정질 규소층(168)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 도핑된 비정질 규소층(168) 및 반도체(152)를 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF₄와 HCl의 혼합 기체나 CF₄와 O₂의 혼합 기체를 들 수 있으며, CF₄와 O₂를 사용하면 균일한 두께로 반도체(152)를 남길 수 있다. 이때, 도 19b에 도시한 것처럼 반도체(152)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막의 제2 부분(314)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(140)이 식각되지 않는 조건으로 행하여야 하며, 제1 부분(312)이 식각되어 그 하부의 데이터선(171) 및 드레인 전극(175)이 드러나는 일이 없도록 감광막이 두꺼운 것이 바람직함은 물론이다.

이렇게 하면, 도 16a, 19a 및 19b에서 보는 바와 같이, 데이터선(171)과 드레인 전극(175)이 분리되면서 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(163, 165)가 나뉘어 완성된다.

마지막으로 데이터 배선부(A2)에 남아 있는 감광막 제1 부분(312)을 제거한다. 그러나, 제1 부분(312)의 제거는 채널부(C2) 소스/드레인용 도전체(178)를 제거한 후 그 밑의 도핑된 비정질 규소층(168)을 제거하기 전에 이루어질 수도 있다.

앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만 을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.

이와 같이 하여 데이터선(171) 및 드레인 전극(175)을 형성한 후, 남은 감광막(312)을 제거하고, 질화 규소를 CVD 방법으로 증착하거나 낮은 유전율을 가지는 유기 절연막을 적층하여 보호막(180)을 형성한다. 이어, 그 상부에 감광막(410)을 스핀 코팅 방법으로 도포한 후, 마스크를 통하여 감광막(410)에 빛을 조사한 후 현상하여 도 20b 및 도 20c에서 보는 바와 같이 감광막(412, 414)을 형성한다. 이때, 감광막(412, 414) 중에서 제2 영역(C3), 즉 드레인 전극(175) 및 데이터선(171)의 끝 부분(179) 상부에 위치한 제2 부분(414)은 게이트선(121)의 끝 부분(125)에 대응하는 제3 영역(B3)을 제외한 제1 영역(A3)에 위치한 제1 부분(412)보다 얇은 두께를 가지며, 제3 영역(B3)의 감광막은 모두 제거한다. 여기서, 제2 영역(C3)에 남아 있는 감광막(414)은 보호막(180)보다 같거나 얇은 두께로 남기는 것이 바람직하다.

이때, 감광막(412, 414)을 식각 마스크로 하여 그 하부의 막인 보호막(180) 및 게이트 절연막(140)에 대한 식각을 진행할 때, 제3 영역(B3)에서는 게이트 절연막(140)과 보호막(180)이 제거되어야 하고, 제2 영역(C3)에서는 적어도 게이트 절연막(140)이 남아 있어야 한다.

우선, 도 21a 및 도 21b에서 보는 바와 같이 감광막(412, 414)을 마스크로 하여 보호막(180) 또는 게이트 절연막(140)을 식각하는데, 이때, 제3 영역(B3)에서 는 보호막(180)이 완전히 제거되어야 하며, 제2 영역(C3)에서는 감광막의 일부가 잔류할 수도 있다. 이때, 제3 영역(B3)에서 남은 게이트 절연막(140)의 두께는 보호막(180)보다 얇은 것이 바람직하며, 이는 앞에서 설명한 바와 같이 드레인 전극(175) 및 데이터선(171)의 끝 부분(179) 하부에서 언더 컷이 발생하지 않도록 하기 위함이다. 도면에서 보는 바와 같이 제3 영역(B3)에서는 게이트 절연막(140) 일부가 식각될 수 있다. 이어, 애싱 공정을 통하여 제2 영역(C3)에서 잔류하는 감광막의 제2 부분(414)을 완전히 제거하여 제2 영역(C3)에서 드레인 전극(175) 및 데이터선(171)의 끝 부분(179) 상부에 위치하는 보호막(180)을 드러낸다.

이어, 도 22a 및 도 22b에서 보는 바와 같이, 남은 감광막의 제1 부분(412)을 식각 마스크로 사용하여 드러난 제2 영역(C3)에서 보호막(180)을 제거하여 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(185, 189)을 완성한다. 이때, 식각은 건식 식각으로 사용하며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시한다. 이렇게 하면, 제3 영역(B3)에서 게이트선의 끝 부분(125) 상부의 게이트 절연막(140)은 제2 영역(C3)의 보호막(180)보다 얇은 두께를 가지고 있기 때문에, 제3 영역(B3)에서는 게이트 절연막(140)이 완전히 제거하여 접촉 구멍(182)을 통하여 게이트선의 끝 부분(125)을 드러내더라도, 제2 영역(C3)에서 게이트 절연막(140)을 남길 수 있다.

이어, 감광막을 제거한 다음, 도 23a 및 도 23b에서 보는 바와 같이, 접촉 구멍(182, 185, 189)을 통하여 드러난 알루미늄 합금의 상부막(202, 702)을 제거한 다. 이는 드레인 전극(175) 또는 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179)의 하부막(201, 701)을 드러낸다.

마지막으로, 도 11 내지 도 13에 도시한 바와 같이, 1500 Å 내지 500 Å 두께의 IZO층을 스퍼터링 방법으로 증착하고 마스크를 사용하는 사진 식각 공정으로 패터닝하여 드레인 전극(175)과 연결된 화소 전극(191), 게이트선(121)의 끝 부분(125)과 연결된 게이트 접촉 보조 부재(192) 및 데이터선(171)의 끝 부분(179)과 연결된 데이터 접촉 보조 부재(199)를 형성한다. IZO를 패터닝하기 위한 식각액은 크롬(Cr)의 금속막을 식각하는데 사용하는 크롬 식각액을 사용하는데, 이는 알루미늄을 부식시키지 않아 데이터선 또는 게이트선이 부식되는 것을 방지할 수 있으며, 식각액으로 (HNO₃/(NH₄)₂Ce(NO₃)₆/H ₂O) 등을 들 수 있다.

이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터선(171)과 그 하부의 저항성 접촉 부재(163, 165) 및 반도체(152)를 하나의 마스크를 이용하여 형성하고 이 과정에서 데이터선(171)과 드레인 전극(175)이 분리하여 제조 공정을 단순화할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그의 제조 방법에서는 접촉 구멍을 통하여 드러난 접촉부의 배선 일부가 오목부 또는 볼록부를 가지는 요철 구조로 이루어져 있어 화소의 개구율을 향상시킬 수 있는 동시에 접촉부의 접촉 면적을 충분히 확보하여 접촉부의 신뢰도를 향상시킬 수 있다.

Claims

절연 기판 위에 형성되어 있으며, 게이트 전극을 가지는 게이트선,

상기 게이트선을 덮는 게이트 절연막,

상기 게이트 전극 상부의 상기 게이트 절연막 상부에 형성되어 있는 반도체,

상기 반도체 상부에 접하고 있으며, 상기 게이트선과 교차하며 소스 전극을 가지는 데이터선,

상기 반도체 상부에 접하고 있으며, 오목부 또는 볼록부를 가져 요철 구조를 포함하는 드레인 전극,

상기 반도체 일부를 덮고 있으며, 상기 드레인 전극의 상기 요철 구조 경계선 및 이와 인접한 상기 게이트 절연막을 드러내는 접촉 구멍을 가지는 보호막,

상기 보호막 상부에 상기 접촉 구멍을 통하여 상기 드레인 전극 및 상기 게이트 절연막 표면과 접촉하는 화소 전극

을 포함하고,

상기 데이터선은 하부 도전막 및 상부 도전막으로 이루어지고, 상기 화소 전극은 상기 접촉 구멍을 통하여 드러난 상기 드레인 전극의 하부 도전막의 상부 표면 및 상기 드레인 전극의 상, 하부 도전막의 측벽과 접촉하는 박막 트랜지스터 표시판.
제1항에서,

상기 드레인 전극의 상기 접촉 구멍을 통하여 드러난 부분은 마름모 모양을 가지는 박막 트랜지스터 표시판.
제1항에서,

상기 반도체와 상기 데이터선 및 상기 드레인 전극 사이에 형성되어 있는 저항성 접촉 부재를 더 포함하는 박막 트랜지스터 표시판.
제3항에서,

상기 저항성 접촉 부재와 상기 데이터선 및 상기 드레인 전극은 실질적으로 동일한 모양을 가지는 박막 트랜지스터 표시판.
제1항에서,

상기 게이트선 또는 상기 데이터선은 크롬 또는 몰리브덴 또는 몰리브덴 합금의 하부 도전막과 알루미늄 또는 알루미늄 합금의 상부 도전막으로 이루어진 박막 트랜지스터 표시판.
삭제