JP2014134798A - 薄膜トランジスタアレイ基板 - Google Patents

薄膜トランジスタアレイ基板 Download PDF

Info

Publication number
JP2014134798A
JP2014134798A JP2014001779A JP2014001779A JP2014134798A JP 2014134798 A JP2014134798 A JP 2014134798A JP 2014001779 A JP2014001779 A JP 2014001779A JP 2014001779 A JP2014001779 A JP 2014001779A JP 2014134798 A JP2014134798 A JP 2014134798A
Authority
JP
Japan
Prior art keywords
contact hole
transistor array
array substrate
protective film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014001779A
Other languages
English (en)
Other versions
JP6309766B2 (ja
Inventor
Jeong-Min Park
廷 敏 朴
Ji-Hyun Kim
智 賢 金
Jung Soo Rhee
政 洙 李
Sung Kyun Park
成 均 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2014134798A publication Critical patent/JP2014134798A/ja
Application granted granted Critical
Publication of JP6309766B2 publication Critical patent/JP6309766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

【課題】
薄膜トランジスタアレイ基板に二つの電界生成電極を形成する場合にも、接触孔の幅が大きくなることを防止できる薄膜トランジスタアレイ基板を提供する。
【解決手段】
本発明の実施例による薄膜トランジスタアレイ基板は、表示領域でゲート絶縁膜をエッチングせず、ドレイン電極と電界生成電極の間に位置する第１保護膜だけをエッチングして、電界生成電極と薄膜トランジスタのドレイン電極を接続するための第１接触孔を形成した後に、周辺領域で、ゲート配線とデータ配線の上に位置するゲート絶縁膜、第１保護膜および第２保護膜などの絶縁膜を同時にエッチングしてゲートパッド部とデータパッド部を露出する第２接触孔と第３接触孔を形成する。また、表示領域に第１接触孔を形成するとき、ゲート絶縁膜をエッチングしないため、第１接触孔がゲート配線と少なくとも一部重畳してもゲート配線の上にはゲート絶縁膜が位置するようにする。
【選択図】図１

Description

本発明は、薄膜トランジスタアレイ基板に関するものである。
液晶表示装置は現在最も幅広く使用されているフラットパネルの表示装置のうちの一つであって、画素電極と共通電極など電界生成電極（ｆｉｅｌｄ ｇｅｎｅｒａｔｉｎｇ ｅｌｅｃｔｒｏｄｅ）が形成されている二枚のアレイ基板とその間に入っている液晶層を含む。液晶表示装置は電界生成電極に電圧を印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子の向きを決定し入射光の偏光を制御することによって映像を映す。
他の種類の液晶表示装置においては、液晶層に電界を生成する二つの電界生成電極をいずれも同じ薄膜トランジスタアレイ基板に形成する種類のものがある。
薄膜トランジスタアレイ基板に二つの電界生成電極を形成する場合、薄膜トランジスタと電界生成電極の間に複数の絶縁膜が配置される。薄膜トランジスタと電界生成電極を電気的に接続するための接触孔を複数の絶縁膜に形成するとき、各絶縁膜をエッチングする工程によって接触孔の幅が広くなる。
このように接触孔の幅が広くなる場合、薄膜トランジスタアレイ基板を利用する液晶表示装置の開口率が低下する。
一方、ゲート絶縁膜とドレイン電極とが共に配置される場所にドレイン電極を露出する接触孔を形成するとき、ゲート絶縁膜と保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）を共にエッチングする場合、薄膜トランジスタのドレイン電極を露出する接触孔がゲート配線と一部重畳する場合、ドレイン電極とゲート配線の短絡が発生する可能性があり、映像不良を引き起こす。
本発明が解決しようとする技術的課題は、薄膜トランジスタアレイ基板に二つの電界生成電極を形成する場合にも、接触孔の幅が大きくなることを防止できる薄膜トランジスタアレイ基板を提供することにある。
本発明の実施例による薄膜トランジスタアレイ基板は、表示領域と前記表示領域周辺の周辺領域を含む基板、前記基板の表示領域に位置するゲート線と前記基板の周辺領域に位置するゲートパッド部、前記ゲート線および前記ゲートパッド部の上に位置するゲート絶縁膜、前記ゲート絶縁膜の上に位置し、前記基板の表示領域に位置するデータ線およびドレイン電極と前記基板の周辺領域に位置するデータパッド部、前記ドレイン電極を露出する第１接触孔を有する第１保護膜、前記第１保護膜の前記第１接触孔を通して前記ドレイン電極と接続された第１電界生成電極、前記第１電界生成電極上に位置する第２保護膜、そして前記第２保護膜の上に位置する第２電界生成電極を含み、前記第１接触孔に位置する前記第１電界生成電極は前記第２保護膜によって覆われており、前記周辺領域に位置する前記ゲート絶縁膜、前記第１保護膜および前記第２保護膜は前記ゲートパッド部を露出する第２接触孔を有し、そして前記周辺領域に位置する前記第１保護膜および前記第２保護膜は前記データパッド部を露出する第２接触孔を有する。
前記薄膜トランジスタアレイ基板は、前記第１保護膜と前記第２保護膜の間に位置する有機膜をさらに含むことができる。
前記有機膜は色フィルタであってもよい。
前記有機膜は前記表示領域に位置し、前記周辺領域には位置しなくてもよい。
前記有機膜は前記表示領域と前記周辺領域に位置し、前記周辺領域に位置する前記有機膜の厚さは前記表示領域に位置する前記有機膜の厚さより薄くてもよい。
前記第１電界生成電極と前記第２電界生成電極のうちのいずれか一つは複数の枝電極を有してもよい。
前記第１接触孔は前記ドレイン電極と重畳しない前記ゲート線の一部と重畳し、前記第１接触孔と重畳する前記ゲート線の一部は前記ゲート絶縁膜で覆われていてもよい。
本発明の一実施例による薄膜トランジスタアレイ基板の製造方法は、周辺領域と表示領域を有する基板を準備し、前記基板の前記表示領域にゲート線を形成し前記基板の前記周辺領域にゲートパッド部を形成し、前記ゲート線と前記ゲートパッド部の上にゲート絶縁膜を形成し、前記基板の前記表示領域にデータ線およびドレイン電極を形成し、前記基板の前記周辺領域にデータパッド部を形成し、前記基板の前記周辺領域と前記表示領域に第１保護膜を積層し、前記第１保護膜をエッチングして、前記ドレイン電極の一部を露出する第１接触孔を形成し、前記第１接触孔を通して前記ドレイン電極と接続された第１電界生成電極を形成し、前記第１電界生成電極上に第２保護膜を積層し、前記周辺領域に位置する前記ゲート絶縁膜、第１保護膜および第２保護膜をエッチングして前記ゲートパッド部を露出する第２接触孔を形成し、前記第１保護膜と前記第２保護膜をエッチングして、前記データパッド部を露出する第３接触孔を形成し、そして前記第２保護膜の上に第２電界生成電極を形成することを含む。
前記第１保護膜に前記ドレイン電極を露出する前記第１接触孔を形成するときは、前記第１保護膜の上に開口部を有する有機膜を形成し、そして前記有機膜をエッチングマスクにして前記第１保護膜をエッチングすることを含むことができる。
前記第１保護膜に前記ドレイン電極を露出する前記第１接触孔を形成するときは前記第１保護膜をエッチングした後に、前記有機膜を物理的平坦化することをさらに含むことができる。
前記第１保護膜に前記ドレイン電極を露出する前記第１接触孔を形成するときは、前記第１保護膜の上に有機膜を形成し、前記有機膜上に感光膜パターンを形成し、そして前記感光膜パターンをエッチングマスクにして前記第１保護膜をエッチングすることを含むことができる。
前記第１保護膜に前記ドレイン電極を露出する前記第１接触孔を形成するときは前記第１保護膜をエッチングした後に、前記感光膜パターンを除去する段ことをさらに含むことができる。
前記有機膜を形成するときは前記第１保護膜の上に色フィルタを形成することを含むことができる。
前記有機膜を形成するときは前記有機膜を前記表示領域にだけ形成し、前記周辺領域には形成しないことがある。
前記有機膜を形成するときは、前記周辺領域に位置する前記有機膜の厚さを前記表示領域に位置する前記有機膜の厚さより薄いように形成することができる。
本発明の実施例による薄膜トランジスタアレイ基板は、表示領域では、ゲート絶縁膜をエッチングせず、ドレイン電極と電界生成電極の間に位置する第１保護膜だけをエッチングして、電界生成電極と薄膜トランジスタのドレイン電極を接続するための第１接触孔を形成した後に、周辺領域で、ゲート配線とデータ配線の上に位置するゲート絶縁膜、第１保護膜および第２保護膜などの絶縁膜を同時にエッチングして、ゲートパッド部とデータパッド部を露出する第２接触孔と第３接触孔を形成することによって、表示領域に形成される、電界生成電極と薄膜トランジスタのドレイン電極とを接続する第１接触孔の幅が広くなるのを防止することができる。
また、本発明の実施例による薄膜トランジスタアレイ基板は表示領域に第１接触孔を形成するとき、ゲート絶縁膜をエッチングしないため、第１接触孔がゲート配線と少なくとも一部が重畳してもゲート配線の上にはゲート絶縁膜が位置して、ドレイン電極とゲート配線の間の短絡を防止することができる。
本発明の一実施例による薄膜トランジスタアレイ基板の配置図である。 図１の薄膜トランジスタアレイ基板のＩＩ−ＩＩ線による断面図である。 図１の薄膜トランジスタアレイ基板のＩＩＩ−ＩＩＩ線による断面図である。 図１の薄膜トランジスタアレイ基板のＩＶ−ＩＶ線による断面図である。 図１の薄膜トランジスタアレイ基板のＶ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の配置図である。 図６の薄膜トランジスタアレイ基板のＶＩＩ−ＶＩＩ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を順に示した断面図であって、図１のＩＩＩ−ＩＩＩ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を順に示した断面図であって、図１のＩＩＩ−ＩＩＩ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を順に示した断面図であって、図１のＩＩＩ−ＩＩＩ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を順に示した断面図であって、図１のＩＩＩ−ＩＩＩ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を順に示した断面図であって、図１のＩＩＩ−ＩＩＩ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。 本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。
以下、添付図面を参考にして本発明の実施例について本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳しく説明する。しかし、本発明は様々な異なる形態に具現されることができ、ここで説明する実施例に限られない。
図において様々な層および領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似の部分については同一の符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする場合、これは他の部分の“真上”にある場合だけでなくその中間にまた他の部分がある場合も含む。逆に、ある部分が他の部分の“真上”にあるとする場合には中間に他の部分がないことを意味する。
それでは、図面を参考にして本発明の実施例について説明する。
まず、図１乃至図５を参考にして、本発明の一実施例による薄膜トランジスタアレイ基板について説明する。図１は本発明の一実施例による薄膜トランジスタアレイ基板の配置図であり、図２は図１の薄膜トランジスタアレイ基板のＩＩ−ＩＩ線による断面図であり、図３は図１の薄膜トランジスタアレイ基板のＩＩＩ−ＩＩＩ線による断面図であり、図４は図１の薄膜トランジスタアレイ基板のＩＶ−ＩＶ線による断面図であり、図５は図１の薄膜トランジスタアレイ基板のＶ−Ｖ線による断面図である。
図１乃至図５を参考にすれば、絶縁基板１１０の上に複数のゲート線（ｇａｔｅ ｌｉｎｅ）１２１を含む複数のゲート導電体が形成されている。
各ゲート線１２１は下方または上方に突出した複数のゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）１２４、他の層と外部駆動回路との接続のために提供される面積が大きいゲートパッド部１２９を含む。ゲート線１２１は表示領域に位置し、ゲートパッド部１２９は表示領域の周辺の周辺領域に位置する。ゲート信号を生成するゲート駆動回路（図示せず）は基板１１０の上に付着されるフレキシブルプリント回路膜（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示せず）の上に装着されてもよく、基板１１０の上に直接装着されてもよい。
ゲート線１２１、ゲート電極１２４およびゲートパッド部１２９をゲート導電体とする場合、ゲート導電体１２１、１２４、１２９は単一膜であってもよく、二つ以上の導電膜を含む多重膜であってもよい。
ゲート導電体１２１、１２４、１２９の上には窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などからなるゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成されている。
ゲート絶縁膜１４０の上には水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）（非晶質シリコンは略称ａ−Ｓｉという）または多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏｎ）などからなる複数の半導体１５１が形成されている。複数の半導体１５１はゲート電極１２４に向かって延長された複数の突出部１５４を含む。
半導体１５１、１５４の上には複数の抵抗性接触部材（ｏｈｍｉｃ ｃｏｎｔａｃｔ）１６１、１６３、１６５が形成されている。
抵抗性接触部材１６１、１６３、１６５のうちの抵抗性接触部材１６３、１６５は対をなして半導体１５１の突出部１５４の上に配置されている。
半導体１５１、１５４は酸化物半導体であってもよく、この場合、抵抗性接触部材１６１、１６３、１６５は省略されてもよい。
抵抗性接触部材１６１、１６３、１６５の上には複数のデータ線（ｄａｔａ ｌｉｎｅ）１７１および複数のドレイン電極（ｄｒａｉｎ ｅｌｅｃｔｒｏｄｅ）１７５を含むデータ導電体が形成されている。
データ線１７１はデータ信号を伝達し、主に縦方向にのびてゲート線１２１と交差する。各データ線１７１はゲート電極１２４に向かってのびた複数のソース電極（ｓｏｕｒｃｅ ｅｌｅｃｔｒｏｄｅ）１７３、他の層と外部駆動回路との接続のために提供される面積が大きいデータパッド部１７９を含む。データ線１７１は表示領域に位置し、データパッド部１７９は表示領域の周辺の周辺領域に位置する。データ信号を生成するデータ駆動回路（図示せず）は基板１１０の上に付着されるフレキシブルプリント回路膜（図示せず）の上に装着されてもよく、基板１１０の上に直接装着されてもよい。
データ線１７１は、ゲート線１２１の延長方向と斜角をなす周期的な折れ曲がった部位（例えば、Ｖ型の部位）を含む。データ線１７１とゲート線１２１の延長方向との間の斜角は４５度以上であってもよい。しかし、本発明の他の一実施例による薄膜トランジスタアレイ基板の場合、データ線１７１は一直線にのびていてもよい。
ソース電極１７３はデータ線１７１が一部拡張されて形成され、ドレイン電極１７５はゲート電極１２４を中心にソース電極１７３と向き合う部分を含む。ドレイン電極１７５はソース電極１７３と同じ幅を有する四角形状を有してもよく、ドレイン電極１７５とソース電極１７３の幅は同じであってもよい。
一つのゲート電極１２４、一つのソース電極１７３および一つのドレイン電極１７５は半導体１５１の突出部１５４とともに一つの薄膜トランジスタ（ｔｈｉｎ−ｆｉｌｍ−ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）をなし、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５の間の半導体１５１の突出部１５４に形成される。
データ線１７１とドレイン電極１７５の上には第１保護膜１８０ｘが形成されている。第１保護膜１８０ｘは窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの無機絶縁物質などからなることができる。
第１保護膜１８０ｘの上には有機膜１８０ｙが位置する。有機膜１８０ｙは有機物質を含み、有機膜１８０ｙの表面は概して平坦であってもよい。ゲートパッド部１２９およびデータパッド部１７９に対応する周辺領域で、有機膜１８０ｙは除去されている。しかし、本発明の他の一実施例による薄膜トランジスタアレイ基板の場合、有機膜１８０ｙはゲートパッド部１２９およびデータパッド部１７９に対応する周辺領域にも位置することができ、表示領域に位置する有機膜１８０ｙに比べて、周辺領域に位置する有機膜１８０ｙの厚さが薄くてもよい。
図示していないが、本発明の他の一実施例による薄膜トランジスタアレイ基板の場合、有機膜１８０ｙは色フィルタであってもよく、この場合、有機膜１８０ｙの上に配置される膜をさらに含んでもよい。例えば、色フィルタの上に配置されて、色フィルタの顔料が液晶層に流入することを防止するための蓋膜（ｃａｐｐｉｎｇ ｌａｙｅｒ）をさらに含んでもよく、蓋膜は窒化ケイ素（ＳｉＮｘ）のような絶縁物質から形成してもよい。
有機膜１８０ｙの上には複数の第１電界生成電極１９１が形成されている。第１電界生成電極１９１はＩＴＯまたはＩＺＯなどの透明な導電物質から形成してもよい。本実施例で第１電界生成電極１９１は無穴の平板形状であり、ゲート線１２１とデータ線１７１で囲まれている画素領域内に位置する。
表示領域の第１保護膜１８０ｘにはドレイン電極１７５の一部を露出する第１接触孔１８５が形成されている。第１接触孔１８５は第１保護膜１８０ｘと有機膜１８０ｙとに整列して形成されている。第１接触孔１８５はドレイン電極１７５の一端が位置する領域内に位置し、薄膜トランジスタアレイ基板の開口率が増加する。
第１電界生成電極１９１は第１接触孔１８５を通じて、ドレイン電極１７５と物理的電気的に接続される。
第１電界生成電極１９１および有機膜１８０ｙの上には第２保護膜１８０ｚが形成されている。
表示領域に位置する第１接触孔１８５内に位置する第１電界生成電極１９１は第２保護膜１８０ｚで覆われている。つまり、表示領域に位置する第１接触孔１８５は第１保護膜１８０ｘにだけ形成され、ゲート絶縁膜１４０と第２保護膜１８０ｚには形成されない。
表示領域の第２保護膜１８０ｚの上には第２電界生成電極２７０が形成されており、周辺領域の第２保護膜１８０ｚの上には第１接続部材（ｃｏｎｔａｃｔ ａｓｓｉｓｔａｎｔ）８１および第２接触補助部材８２が形成されている。第２電界生成電極２７０は、互いに概して平行にのびており、互いに離隔されている複数の枝電極２７１と複数の接続部２７２を含む。第２電界生成電極２７０の枝電極２７１はデータ線１７１に沿って曲げられてもよい。しかし、本発明の他の一実施例による薄膜トランジスタアレイ基板の場合、データ線１７１と第２電界生成電極２７０の枝電極２７１は一直線にのびていてもよい。
隣接した画素領域内に位置する第２電界生成電極２７０は複数の接続部２７２を通じて互いに接続され、同じ大きさの電圧が印加される。
周辺領域に位置するゲート絶縁膜１４０、第１保護膜１８０ｘ、そして第２保護膜１８０ｚにはゲートパッド部１２９を露出する第２接触孔１８１が形成されており、周辺領域に位置する第１保護膜１８０ｘおよび第２保護膜１８０ｚにはデータパッド部１７９を露出する第３接触孔１８２が形成されている。
第１接触補助部材８１と第２接触補助部材８２はそれぞれ第２接触孔１８１および第２接触孔１８２を通じてゲートパッド部１２９およびデータパッド部１７９と接続される。接触補助部材８１、８２はゲートパッド部１２９およびデータパッド部１７９と外部装置との接着性を補完してこれらを保護する。
先に説明した通り、表示領域に位置する第１接触孔１８５内に位置する第１電界生成電極１９１は第２保護膜１８０ｚで覆われている。つまり、表示領域に位置する第１接触孔１８５は第１保護膜１８０ｘにだけ形成され、ゲート絶縁膜１４０と第２保護膜１８０ｚには形成されない。
しかし、周辺領域に位置する第２接触孔１８１はゲート絶縁膜１４０、第１保護膜１８０ｘ、そして第２保護膜１８０ｚに形成されており、第３接触孔１８２は第１保護膜１８０ｘおよび第２保護膜１８０ｚに形成されている。
このように、表示領域に位置する第１接触孔１８５を第１保護膜１８０ｘにだけ形成することによって、第１保護膜１８０ｘと第２保護膜１８０ｚそしてゲート絶縁膜１４０を共にエッチングして第２接触孔１８１を形成したり、第１保護膜１８０ｘと第２保護膜１８０ｚを共にエッチングして第３接触孔１８２を形成する場合に比べて、第１接触孔１８５の幅を狭く形成することができる。
第１電界生成電極１９１には第１接触孔１８５を通じてドレイン電極１７５と接続されてデータ電圧が印加され、第２電界生成電極２７０には外部から入力される基準電圧が印加される。
データ電圧と基準電圧が印加される第１電界生成電極１９１と第２電界生成電極２７０は液晶層（図示せず）に電界を生成する。
本実施例による薄膜トランジスタアレイ基板の場合、第２保護膜１８０ｚの下に板型の第１電界生成電極１９１が配置され、第２保護膜１８０ｚの上に複数の枝電極２７１を有する第２電界生成電極２７０が配置されるが、本発明の他の一実施例による薄膜トランジスタアレイ基板の場合、第２保護膜１８０ｚの下に複数の枝電極を有する第２電界生成電極２７０が配置されてもよく、第２保護膜１８０ｚの上に板型の第１電界生成電極１９１が配置されてもよい。また、第１電界生成電極１９１と第２電界生成電極２７０のうちのいずれか一つは枝電極を含んでもよく、残りの一つは板型であってもよい。また、第１電界生成電極１９１と第２電界生成電極２７０のうちのいずれか一つには基準電圧が印加されてもよく、残りの一つはデータ電圧が印加されてもよい。
つまり、本発明の実施例による薄膜トランジスタアレイ基板のすべての特徴は、薄膜トランジスタアレイ基板の上に二つの電界生成電極がいずれも配置されるすべての場合に適用可能である。
先に説明したように、本発明の実施例による薄膜トランジスタアレイ基板は第１接触孔１８５を形成するとき、第１保護膜１８０ｘだけをエッチングし、ゲート絶縁膜１４０をエッチングしないため、第１接触孔１８５がゲート導電体の一部分と重畳する場合にも、ゲート導電体とドレイン電極とが第１電界生成電極１９１を通じて短絡されることを防止することができる。
これについて、図６および図７を参考にして、より詳しく説明する。図６は本発明の他の一実施例による薄膜トランジスタアレイ基板の配置図であり、図７は図６の薄膜トランジスタアレイ基板のＶＩＩ−ＶＩＩ線による断面図である。
図６および図７を参考にすれば、本実施例による薄膜トランジスタアレイ基板は、図１乃至図５に示した実施例による薄膜トランジスタアレイ基板とほとんど類似している。同一の構成要素に対する説明は省略する。
しかし、図６および図７を参考にすれば、本実施例による薄膜トランジスタアレイ基板の第１接触孔１８５は、領域Ａにおいて、ドレイン電極１７５の上に配置され、同時にゲート電極１２４の一部分の上にも位置する。つまり、第１接触孔１８５はゲート導線とオーバーラップするが、ここではゲート導線はデータ導線とオーバーラップしない。
図７を参考にすれば、第１接触孔１８５はドレイン電極１７５の上部の表面の一部とドレイン電極１７５の側面とを露出させ、領域Ａにおいてゲート電極１２４と重畳する位置に形成される。ゲート絶縁膜１４０は第１電界生成電極１９１がゲート電極１２４に接触するのを防ぐ。
万一、第１接触孔１８５を形成する際、第２接触孔１８１および第２接触孔１８２と共にゲート絶縁膜１４０と第１保護膜１８０ｘおよび第２保護膜１８０ｚを共にエッチングして形成することになると、図７の領域Ａに位置するゲート絶縁膜１４０もエッチングされて、ゲート電極１２４が露出することになる。したがって、第１接触孔１８５内に位置する第１電界生成電極１９１を通じて、ゲート電極１２４とドレイン電極１７５は互いに短絡されることになる。
しかし、本発明の実施例による薄膜トランジスタアレイ基板の場合、第１接触孔１８５を形成するとき、第１保護膜１８０ｘだけエッチングし、ゲート絶縁膜１４０をエッチングしないため、第１接触孔１８５がゲート導電体の一部分と重畳する場合にも、ゲート導電体とドレイン電極が第１電界生成電極１９１を通じて短絡されることを防止することができる。
図１乃至図５に示した実施例による薄膜トランジスタアレイ基板の多くの特徴は本実施例による薄膜トランジスタアレイ基板に全て適用可能である。
以下、図１乃至図５、および図８乃至図２０を参考にして、本発明の一実施例による薄膜トランジスタアレイ基板の製造方法について説明する。図８乃至図１１は本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの一部の段階を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。図１２Ａおよび図１２Ｂは本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を順に示した断面図であって、図１のＩＩＩ−ＩＩＩ線による断面図である。図１３乃至図１６、および図１７乃至図２０は本発明の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの例示的な実施例を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。
まず、図８乃至図１１に示したように、絶縁基板１１０の上にゲート電極１２４とゲートパッド部１２９を含むゲート導電体１２１、１２４、１２９を形成し、ゲート導電体１２１、１２４、１２９の上にゲート絶縁膜１４０を積層し、半導体１５１、１５４、抵抗性接触部材１６１、１６３、１６５、そしてソース電極１７３およびデータパッド部１７９を含むデータ線１７１とドレイン電極１７５を含むデータ導電体１７１、１７３、１７５、１７９を形成する。
その後、データ導電体１７１、１７３、１７５、１７９の上に第１保護膜１８０ｘを積層し、第１保護膜１８０ｘの上に有機膜１８０ｙを形成し、第１保護膜１８０ｘに第１接触孔１８５を形成する。このとき、第１接触孔１８５は第１保護膜１８０ｘと有機膜１８０ｙとに整列して形成されている。このとき、周辺領域にも有機膜１８０ｙを配置してもよく、この場合、周辺領域に位置する有機膜１８０ｙの厚さは表示領域に位置する有機膜１８０ｙの厚さより薄くてもよい。
以下、図１２Ａ、図１２Ｂおよび図９を参考にして、第１接触孔を形成する方法について説明する。
まず、図１２Ａに示したように、データ導電体１７１、１７３、１７５、１７９の上に第１保護膜１８０ｘを積層し、第１保護膜１８０ｘの上に有機膜１８０ｙを形成する。このとき、有機膜１８０ｙは第１開口部１８５ａを有する。第１開口部１８５ａの幅は第１接触孔１８５の幅より狭くてもよい。
その後、図１２Ｂに示したように、有機膜１８０ｙをエッチングマスクにして、第１保護膜１８０ｘをエッチングして、第１保護膜１８０ｘに第１接触孔１８５を形成する。このとき、部分Ｂに示したように、第１保護膜１８０ｘに形成された第１接触孔１８５はアンダーカットによって、有機膜１８０ｙの第１開口部１８５ａの幅より広く形成される。その後、有機膜１８０ｙを
1389146138250_0
（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）方式などで一部除去して、有機膜１８０ｙの高さを一部低くしながら第１開口部１８５ａの幅を第１接触孔１８５と同じか広く形成して、第１接触孔１８５が第１保護膜１８０ｘおよび有機膜１８０ｙにおいて整列して形成される。
このように、第１接触孔１８５を有機膜１８０ｙをエッチングマスクにして形成することによって、１回の露光工程で形成し、製造費用を減少させてもよい。
次に、図１３乃至図１６に示したように、表示領域に第１接触孔１８５を通じてドレイン電極１７５と接続されている第１電界生成電極１９１を形成する。
図１７乃至図２０を参考にすれば、表示領域の第１電界生成電極１９１の上に第２保護膜１８０ｚを積層し、周辺領域には第２保護膜１８０ｚを積層した後、周辺領域に位置するゲート絶縁膜１４０、第１保護膜１８０ｘ、そして第２保護膜１８０ｚを共にエッチングしてゲートパッド部１２９を露出させる第２接触孔１８１を形成し、第１保護膜１８０ｘおよび第２保護膜１８０ｚを共にエッチングして、データパッド部１７９を露出させる第３接触孔１８２を形成する。
次に、図２乃至図５に示したように、表示領域の第２保護膜１８０ｚの上に第２電界生成電極２７０を形成し、周辺領域の第２接触孔１８１および第３接触孔１８２の上に第１接触補助部材８１および第２接触補助部材８２を形成する。
つまり、表示領域に位置する第１接触孔１８５は第１保護膜１８０ｘにだけ形成され、ゲート絶縁膜１４０と第２保護膜１８０ｚには形成されない。
しかし、周辺領域に位置する第２接触孔１８１はゲート絶縁膜１４０、第１保護膜１８０ｘ、そして第２保護膜１８０ｚに形成されており、第３接触孔１８２は第１保護膜１８０ｘおよび第２保護膜１８０ｚに形成されている。
このように、本発明の実施例による薄膜トランジスタアレイ基板の製造方法によれば、表示領域に位置する第１接触孔１８５を第１保護膜１８０ｘにだけ形成することによって、第１保護膜１８０ｘと第２保護膜１８０ｚそしてゲート絶縁膜１４０を共にエッチングして第２接触孔１８１を形成したり、第１保護膜１８０ｘと第２保護膜１８０ｚを共にエッチングして第３接触孔１８２を形成する場合に比べて、第１接触孔１８５の幅を狭く形成してもよい。また、本発明の実施例による薄膜トランジスタアレイ基板の製造方法によれば、第１接触孔１８５を形成するとき、第１保護膜１８０ｘだけエッチングし、ゲート絶縁膜１４０をエッチングしないようにして、第１接触孔１８５がゲート導電体の一部分と重畳する場合にも、ゲート導電体とドレイン電極が第１電界生成電極１９１を通じて短絡されることを防止してもよい。
以下、図１乃至図５および、図２１乃至図３３を参考にして、本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法について説明する。図２１乃至図２４は本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの一部の段階を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。図２５Ａおよび図２５Ｃは本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの一部の段階を順に示した断面図であって、図１のＩＩＩ−ＩＩＩ線による断面図である。図２６乃至図２９、および図３０乃至図３３は本発明の他の一実施例による薄膜トランジスタアレイ基板の製造方法のうちの一部の段階を示した断面図であって、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶ、Ｖ−Ｖ線による断面図である。
まず、図２１乃至図２４に示したように、絶縁基板１１０の上にゲート電極１２４とゲートパッド部１２９を含むゲート導電体１２１、１２４、１２９を形成し、ゲート導電体１２１、１２４、１２９の上にゲート絶縁膜１４０を積層し、半導体１５１、１５４、抵抗性接触部材１６１、１６３、１６５、そしてソース電極１７３およびデータパッド部１７９を含むデータ線１７１とドレイン電極１７５を含むデータ導電体１７１、１７３、１７５、１７９を形成する。
その後、データ導電体１７１、１７３、１７５、１７９の上に第１保護膜１８０ｘを積層し、第１保護膜１８０ｘの上に有機膜１８０ｙを形成し、第１保護膜１８０ｘに第１接触孔１８５を形成する。このとき、第１接触孔１８５は第１保護膜１８０ｘと有機膜１８０ｙとに整列して形成されている。ここで、周辺領域にも有機膜１８０ｙを配置してもよく、この場合、周辺領域に位置する有機膜１８０ｙの厚さは表示領域に位置する有機膜１８０ｙの厚さより薄くてもよい。
以下、図２５Ａ乃至図２５Ｃ、および図２２を参考にして、第１接触孔を形成する方法について説明する。
まず、図２５Ａに示したように、データ導電体１７１、１７３、１７５、１７９の上に第１保護膜１８０ｘを積層し、第１保護膜１８０ｘの上に有機膜１８０ｙを形成する。このとき、有機膜１８０ｙは第２開口部１８５ｂを有する。第２開口部１８５ｂの幅は第１接触孔１８５の幅とほとんど同じであってもよい。
その後、図２５Ｂに示したように、有機膜１８０ｙの上に感光膜パターン４００ａを形成する。
図２５Ｃを参考にすれば、感光膜パターン４００ａをエッチングマスクにして、第１保護膜１８０ｘをエッチングして、第１保護膜１８０ｘに第１接触孔１８５を形成する。ここで、第１接触孔１８５は第１保護膜１８０ｘと有機膜１８０ｙとに整列して形成される。その後、感光膜パターン４００ａを除去して、図２２に示したように、第１接触孔１８５を完成する。
このように、第１接触孔１８５を有機膜１８０ｙではなく追加的な感光膜パターン４００ａをエッチングマスクにして形成することによって、有機膜１８０ｙをエッチングマスクにして第１接触孔１８５を形成する前述した実施例に比べて、感光膜パターン４００ａを形成する工程が追加されるが、アンダーカットを防止するための有機膜１８０ｙの
1389146138250_1
過程を省略してもよい。
次に、図２６乃至図２９に示したように、表示領域に第１接触孔１８５を通じてドレイン電極１７５と接続されている第１電界生成電極１９１を形成する。
図３０乃至図３３を参考にすれば、表示領域の第１電界生成電極１９１の上に第２保護膜１８０ｚを積層し、周辺領域には第２保護膜１８０ｚを積層した後、周辺領域に位置するゲート絶縁膜１４０、第１保護膜１８０ｘ、そして第２保護膜１８０ｚを共にエッチングしてゲートパッド部１２９を露出させる第２接触孔１８１を形成し、第１保護膜１８０ｘおよび第２保護膜１８０ｚを共にエッチングして、データパッド部１７９を露出させる第３接触孔１８２を形成する。
次に、図２乃至図５に示したように、表示領域の第２保護膜１８０ｚの上に第２電界生成電極２７０を形成し、周辺領域の第２接触孔１８１および第３接触孔１８２の上に第１接触補助部材８１および第２接触補助部材８２を形成する。
つまり、表示領域に位置する第１接触孔１８５は第１保護膜１８０ｘにだけ形成され、ゲート絶縁膜１４０と第２保護膜１８０ｚには形成されない。
しかし、周辺領域に位置する第２接触孔１８１はゲート絶縁膜１４０、第１保護膜１８０ｘ、そして第２保護膜１８０ｚに形成されており、第３接触孔１８２は第１保護膜１８０ｘおよび第２保護膜１８０ｚに形成されている。
このように、本発明の実施例による薄膜トランジスタアレイ基板の製造方法によれば、表示領域に位置する第１接触孔１８５を第１保護膜１８０ｘにだけ形成することによって、第１保護膜１８０ｘと第２保護膜１８０ｚそしてゲート絶縁膜１４０を共にエッチングして第２接触孔１８１を形成したり、第１保護膜１８０ｘと第２保護膜１８０ｚを共にエッチングして第３接触孔１８２を形成する場合に比べて、第１接触孔１８５の幅を狭く形成してもよい。また、本発明の実施例による薄膜トランジスタアレイ基板の製造方法によれば、第１接触孔１８５を形成するとき、第１保護膜１８０ｘだけエッチングし、ゲート絶縁膜１４０をエッチングしないようにして、第１接触孔１８５がゲート導電体の一部分と重畳する場合にも、ゲート導電体とドレイン電極が第１電界生成電極１９１を通じて短絡されることを防止してもよい。
本実施例による薄膜トランジスタアレイ基板の場合、互いに重畳する二つの電界生成電極のうちのいずれか一つは板型であり、残りの一つは枝部を有するものとして説明したが、本発明は一つのアレイ基板に二つの電界生成電極を有する他の全ての形態の薄膜トランジスタアレイ基板に適用可能である。
以上で本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形および改良形態をも本発明の権利範囲に属する。

Claims (9)

  1. 表示領域と前記表示領域周辺の周辺領域を含む基板、
    前記基板の表示領域に位置するゲート線と前記基板の周辺領域に位置するゲートパッド部、
    前記ゲート線および前記ゲートパッド部の上に位置するゲート絶縁膜、前記ゲート絶縁膜の上に位置し、前記基板の表示領域に位置するデータ線およびドレイン電極と前記基板の周辺領域に位置するデータパッド部、
    前記ドレイン電極を露出する第１接触孔を有する第１保護膜、
    前記第１保護膜の前記第１接触孔を通して前記ドレイン電極と接続された第１電界生成電極、
    前記第１電界生成電極上に位置する第２保護膜、そして
    前記第２保護膜の上に位置する第２電界生成電極を含み、
    前記第１接触孔に位置する前記第１電界生成電極は前記第２保護膜によって覆われており、
    前記周辺領域に位置する前記ゲート絶縁膜、前記第１保護膜および前記第２保護膜は前記ゲートパッド部を露出する第２接触孔を有し、そして
    前記周辺領域に位置する前記第１保護膜および前記第２保護膜は前記データパッド部を露出する第２接触孔を有することを特徴とする薄膜トランジスタアレイ基板。
  2. 前記第１保護膜と前記第２保護膜の間に位置する有機膜をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
  3. 前記有機膜は色フィルタであることを特徴とする請求項２に記載の薄膜トランジスタアレイ基板。
  4. 前記有機膜は前記表示領域に位置し、前記周辺領域には位置しないことを特徴とする請求項２に記載の薄膜トランジスタアレイ基板。
  5. 前記有機膜は前記表示領域と前記周辺領域に位置し、前記周辺領域に位置する前記有機膜の厚さは前記表示領域に位置する前記有機膜の厚さより薄いことを特徴とする請求項２に記載の薄膜トランジスタアレイ基板。
  6. 前記第１電界生成電極と前記第２電界生成電極のうちのいずれか一つは複数の枝電極を有することを特徴とする請求項２に記載の薄膜トランジスタアレイ基板。
  7. 前記第１接触孔は前記ドレイン電極と重畳しない前記ゲート線の一部と重畳し、前記第１接触孔と重畳する前記ゲート線の一部は前記ゲート絶縁膜で覆われていることを特徴とする請求項２に記載の薄膜トランジスタアレイ基板。
  8. 前記第１電界生成電極と前記第２電界生成電極のうちのいずれか一つは複数の枝電極を有することを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
  9. 前記第１接触孔は前記ドレイン電極と重畳しない前記ゲート線の一部と重畳し、前記第１接触孔と重畳する前記ゲート線の一部は前記ゲート絶縁膜で覆われていることを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
JP2014001779A 2013-01-10 2014-01-08 薄膜トランジスタアレイ基板 Active JP6309766B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130002982A KR101994974B1 (ko) 2013-01-10 2013-01-10 박막 트랜지스터 표시판 및 그 제조 방법
KR10-2013-0002982 2013-01-10

Publications (2)

Publication Number Publication Date
JP2014134798A true JP2014134798A (ja) 2014-07-24
JP6309766B2 JP6309766B2 (ja) 2018-04-11

Family

ID=49546338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014001779A Active JP6309766B2 (ja) 2013-01-10 2014-01-08 薄膜トランジスタアレイ基板

Country Status (5)

Country Link
US (2) US9123873B2 (ja)
EP (1) EP2755082A3 (ja)
JP (1) JP6309766B2 (ja)
KR (1) KR101994974B1 (ja)
CN (1) CN103926770B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI526761B (zh) * 2014-08-20 2016-03-21 友達光電股份有限公司 液晶顯示面板
US11442318B2 (en) 2016-02-02 2022-09-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Dual-gate array substrate and display device
US11906864B2 (en) 2016-02-02 2024-02-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Dual-gate array substrate and display device
CN105572996B (zh) 2016-02-02 2019-01-25 京东方科技集团股份有限公司 一种双栅极阵列基板及显示装置
CN108388057B (zh) * 2018-03-16 2020-09-29 深圳市华星光电半导体显示技术有限公司 阵列基板
CN110473895B (zh) * 2018-05-09 2022-01-18 京东方科技集团股份有限公司 一种oled显示基板及其制作方法、显示装置
CN210429261U (zh) * 2019-09-12 2020-04-28 昆山国显光电有限公司 显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328385A (ja) * 2001-04-26 2002-11-15 Hitachi Ltd 液晶表示装置
JP2002368228A (ja) * 2001-06-13 2002-12-20 Matsushita Electric Ind Co Ltd 液晶表示装置とその駆動方法
US6650380B2 (en) * 2001-12-20 2003-11-18 Lg.Philips Lcd Co., Ltd. Method of fabricating TFT-LCD device comprising double insulating layers
JP2004226975A (ja) * 2003-01-17 2004-08-12 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2008076800A (ja) * 2006-09-22 2008-04-03 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2009053658A (ja) * 2007-08-01 2009-03-12 Epson Imaging Devices Corp 液晶表示パネル、その製造方法
JP2009124152A (ja) * 2007-11-14 2009-06-04 Samsung Electronics Co Ltd アレイ基板及びこれの製造方法
US20120280237A1 (en) * 2011-05-03 2012-11-08 Hee-Young Kwack Thin Film Transistor Substrate and Method for Fabricating the Same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW542932B (en) 1998-02-09 2003-07-21 Seiko Epson Corp Liquid crystal panel and electronic appliances
JP3114723B2 (ja) * 1998-08-03 2000-12-04 日本電気株式会社 液晶表示装置およびその製造方法
KR100335498B1 (ko) 1999-12-22 2002-05-08 윤종용 반도체 소자의 퓨즈부 구조 및 그 형성방법
KR20010063295A (ko) 1999-12-22 2001-07-09 박종섭 인플랜 필드 스위칭 모드 액정표시장치의 제조방법
TW575775B (en) 2001-01-29 2004-02-11 Hitachi Ltd Liquid crystal display device
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100840326B1 (ko) * 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
TW200531284A (en) * 2003-07-29 2005-09-16 Samsung Electronics Co Ltd Thin film array panel and manufacturing method thereof
KR20060001165A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101144706B1 (ko) 2004-12-29 2012-05-24 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI246461B (en) 2005-05-12 2006-01-01 Benq Corp Method of manufacturing fluid injector
KR20070079350A (ko) 2006-02-02 2007-08-07 삼성전자주식회사 표시 기판의 제조 방법
US7615866B2 (en) 2006-05-23 2009-11-10 Freescale Semiconductor, Inc. Contact surrounded by passivation and polymide and method therefor
JP2008042131A (ja) 2006-08-10 2008-02-21 Opnext Japan Inc 半導体光素子およびその製造方法
KR101293561B1 (ko) * 2006-10-11 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20090013490A (ko) 2007-08-02 2009-02-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20090050230A (ko) 2007-11-15 2009-05-20 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
KR20090096226A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100972554B1 (ko) 2008-03-19 2010-07-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP5247312B2 (ja) * 2008-09-01 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶表示装置
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20130011856A (ko) 2011-07-22 2013-01-30 삼성디스플레이 주식회사 표시기판 및 그 제조방법
KR20130034359A (ko) * 2011-09-28 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20130061420A (ko) * 2011-12-01 2013-06-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101973584B1 (ko) * 2012-02-10 2019-04-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101971594B1 (ko) * 2012-02-16 2019-04-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328385A (ja) * 2001-04-26 2002-11-15 Hitachi Ltd 液晶表示装置
JP2002368228A (ja) * 2001-06-13 2002-12-20 Matsushita Electric Ind Co Ltd 液晶表示装置とその駆動方法
US6650380B2 (en) * 2001-12-20 2003-11-18 Lg.Philips Lcd Co., Ltd. Method of fabricating TFT-LCD device comprising double insulating layers
JP2004226975A (ja) * 2003-01-17 2004-08-12 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2008076800A (ja) * 2006-09-22 2008-04-03 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2009053658A (ja) * 2007-08-01 2009-03-12 Epson Imaging Devices Corp 液晶表示パネル、その製造方法
JP2009124152A (ja) * 2007-11-14 2009-06-04 Samsung Electronics Co Ltd アレイ基板及びこれの製造方法
US20120280237A1 (en) * 2011-05-03 2012-11-08 Hee-Young Kwack Thin Film Transistor Substrate and Method for Fabricating the Same

Also Published As

Publication number Publication date
EP2755082A2 (en) 2014-07-16
US20140191256A1 (en) 2014-07-10
KR101994974B1 (ko) 2019-07-02
JP6309766B2 (ja) 2018-04-11
EP2755082A3 (en) 2014-08-27
US9515096B2 (en) 2016-12-06
CN103926770A (zh) 2014-07-16
CN103926770B (zh) 2019-05-10
US9123873B2 (en) 2015-09-01
KR20140090852A (ko) 2014-07-18
US20150364497A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
JP6309766B2 (ja) 薄膜トランジスタアレイ基板
JP6382496B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
KR102071008B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8101445B2 (en) Thin film transistor array panel and method for manufacturing the same
JP4722468B2 (ja) 薄膜トランジスタ表示板
KR20140095797A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102098712B1 (ko) 표시 장치 및 이의 제조 방법
JP5683874B2 (ja) 薄膜トランジスタアレイパネル及びその製造方法
JP6336765B2 (ja) 表示装置
US9075273B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20140145785A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20160083999A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101649732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20140088810A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
US9608015B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101995922B1 (ko) 박막 트랜지스터 표시의 제조 방법
KR102093903B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20160092466A (ko) 액정 표시 장치 및 그 제조 방법
KR100859523B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR20050017900A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050068539A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180315

R150 Certificate of patent or registration of utility model

Ref document number: 6309766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250