JP6382496B2 - 薄膜トランジスタアレイ基板及びその製造方法 - Google Patents

薄膜トランジスタアレイ基板及びその製造方法 Download PDF

Info

Publication number
JP6382496B2
JP6382496B2 JP2013209433A JP2013209433A JP6382496B2 JP 6382496 B2 JP6382496 B2 JP 6382496B2 JP 2013209433 A JP2013209433 A JP 2013209433A JP 2013209433 A JP2013209433 A JP 2013209433A JP 6382496 B2 JP6382496 B2 JP 6382496B2
Authority
JP
Japan
Prior art keywords
film
protective film
hydrogen
contact hole
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013209433A
Other languages
English (en)
Other versions
JP2014093521A (ja
Inventor
智 榮 朴
智 榮 朴
有 光 丁
有 光 丁
湘 甲 金
湘 甲 金
俊 傑 李
俊 傑 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2014093521A publication Critical patent/JP2014093521A/ja
Application granted granted Critical
Publication of JP6382496B2 publication Critical patent/JP6382496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、薄膜トランジスタアレイ基板及びその製造方法に関する。
液晶表示装置は、現在最も汎用されているフラットパネル表示装置の一種であり、画素電極や共通電極など電場生成電極（electric field generating electrode）が形成されている二枚の表示板と、これらの間に挟持されている液晶層と、を備える。液晶表示装置は、電場生成電極に電圧を印加して液晶層に電場を生成し、これにより液晶層の液晶分子の方向を決定し、入射光の偏光を制御することにより映像を表示する。
かような液晶表示装置において、液晶層に電場を生成する二つの電場生成電極を両方とも薄膜トランジスタアレイ基板の上に形成することがある。
薄膜トランジスタアレイ基板に二つの電場生成電極を形成する場合に、薄膜トランジスタと電場生成電極との間に複数の絶縁膜が配設され、複数の絶縁膜のうちの少なくとも一つには有機絶縁膜を用いることができる。薄膜トランジスタと電場生成電極とを電気的に接続するためのコンタクト孔を複数の絶縁膜に形成するときに、各絶縁膜をエッチングする工程によってコンタクト孔の幅が大きくなる。このようにコンタクト孔の幅が大きくなる場合に、薄膜トランジスタアレイ基板を用いる液晶表示装置の開口率が低下してしまう。
一方、複数の絶縁膜にコンタクト孔を形成するときに、絶縁膜のエッチング特性によってコンタクト孔の断面が逆テーパ構造を有する場合に、その上に形成される電場生成電極がコンタクト孔内において断線されることがある。したがって、コンタクト孔の断面を正テーパ構造を有するように形成せねばならない。
本発明の目的は、薄膜トランジスタアレイ基板に二つの電場生成電極を形成し、コンタクト孔の幅が大きくなることを防ぐことのできる薄膜トランジスタアレイ基板及びその製造方法を提供することにある。
本発明の他の目的は、コンタクト孔の断面を正テーパ構造を有するように形成して、コンタクト孔内における電場生成電極の断線を防ぐことのできる薄膜トランジスタアレイ基板及びその製造方法を提供することにある。
本発明の一実施形態に係る薄膜トランジスタアレイ基板は、基板と、基板の上に配設され、ゲートパッド部を備えるゲート線と、ゲート線の上に配設されるゲート絶縁膜と、ゲート絶縁膜の上に配設されてソース電極とデータパッド部とを備えるデータ線及びゲート絶縁膜の上に配設されるドレイン電極と、データ線及びドレイン電極の上に配設される第１の保護膜と、第１の保護膜の上に配設される第１の電場生成電極と、第１の電場生成電極の上に配設される第２の保護膜と、第２の保護膜の上に配設される第２の電場生成電極と、を備え、第１の保護膜及び第２の保護膜は無機物であり、ゲート絶縁膜と、第１の保護膜及び第２の保護膜は、ゲートパッド部の一部を露出させる第１のコンタクト孔を有し、第１の保護膜及び第２の保護膜は、データパッド部の一部を露出させる第２のコンタクト孔を有し、第１のコンタクト孔及び第２のコンタクト孔のうちの一方以上は、下方から上方に向かうに従って断面積が大きくなる正テーパ構造を有する。
ゲート絶縁膜と、第１の保護膜及び第２の保護膜のうちの少なくとも一つは、下層及び下層の上に配設される上層を備え、上層のコンタクト孔の断面積が下層のコンタクト孔の断面積よりも大きくてもよい。
第１の保護膜は、単一膜であってもよい。
第２の保護膜は、下層と下層の上に配設される上層とを備える二重膜であってもよい。
第１の保護膜のエッチング速度は、第２の保護膜の下層のエッチング速度に等しいかそれよりも小さく、第２の保護膜の下層のエッチング速度は、第２の保護膜の上層のエッチング速度よりも小さくてもよい。
ゲート絶縁膜のエッチング速度は、第１の保護膜のエッチング速度よりも小さくてもよい。
第１の保護膜のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合は、第２の保護膜の下層のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合にほぼ等しいかそれよりも小さく、第２の保護膜の下層のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合は、第２の保護膜の上層のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合よりも小さくてもよい。
薄膜トランジスタアレイ基板は、第１の保護膜と第１の電場生成電極との間に配設される有機膜をさらに備え、有機膜は、ゲートパッド部及びデータパッド部に対応する領域には配設されなくてもよい。
第１の保護膜及び第２の保護膜は、ドレイン電極の一部を露出させるドレイン電極コンタクト孔を有し、第２の電場生成電極は、ドレイン電極コンタクト孔を介してドレイン電極と接続され、ドレイン電極コンタクト孔は、下方から上方に向かうに従って断面積が大きくなる正テーパ構造を有していてもよい。
有機膜は、ドレイン電極コンタクト孔を囲繞する開口部を有していてもよい。
本発明の他の実施形態に係る薄膜トランジスタアレイ基板は、基板と、基板の上に配設され、ゲートパッド部を備えるゲート線と、ゲート線の上に配設されるゲート絶縁膜と、ゲート絶縁膜の上に配設されてソース電極とデータパッド部とを備えるデータ線及びゲート絶縁膜の上に配設されるドレイン電極と、データ線及びドレイン電極の上に配設される第１の保護膜と、第１の保護膜の上に配設される第１の電場生成電極と、第１の電場生成電極の上に配設される第２の保護膜と、第２の保護膜の上に配設される第２の電場生成電極と、を備え、第１の保護膜及び第２の保護膜は無機物であり、第１の保護膜内のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合は、第２の保護膜内のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合よりも大きい。
第２の保護膜は、下層と下層の上に配設される上層とを備える二重膜であり、第１の保護膜のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合は、第２の保護膜の下層のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合にほぼ等しいかそれよりも小さく、第２の保護膜の下層のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合は、第２の保護膜の上層のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合よりも小さくてもよい。
本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法は、基板の上にゲートパッド部を備えるゲート線を形成するステップと、ゲート線の上にゲート絶縁膜を成膜するステップと、ゲート絶縁膜の上に半導体を形成するステップと、半導体の上に、ソース電極とデータパッド部とを備えるデータ線と、ドレイン電極と、を形成するステップと、データ線及びドレイン電極の上に第１の保護膜を成膜するステップと、第１の保護膜の上に第１の電場生成電極を形成するステップと、第１の電場生成電極の上に第２の保護膜を成膜するステップと、第２の保護膜の上に第２の電場生成電極を形成するステップと、を含み、第１の保護膜のエッチング速度は、第２の保護膜のエッチング速度よりも小さい。
第２の保護膜を成膜するステップは、第１の保護膜の上に第１の膜を成膜するステップと、第１の膜の上に第２の膜を成膜するステップと、を含み、第２の膜のエッチング速度は、第１の膜のエッチング速度よりも速くてもよい。
第１の膜を成膜するステップにおいては、第１の膜を、第１の保護膜のエッチング速度にほぼ等しいかそれよりも大きいエッチング速度を有するように成膜してもよい。
ゲート絶縁膜を成膜するステップにおいては、ゲート絶縁膜を、第１の保護膜のエッチング速度よりも小さいエッチング速度を有するように成膜してもよい。
薄膜トランジスタアレイ基板の製造方法は、第２の保護膜及び第３の保護膜をエッチングしてコンタクト孔を形成するステップをさらに含み、コンタクト孔を形成するステップにおいては、コンタクト孔を、下方から上方に向かうに従って断面積が大きくなる正テーパ構造を有するように形成してもよい。
薄膜トランジスタアレイ基板の製造方法は、第１の保護膜と第２の保護膜との間に有機絶縁膜を成膜するステップをさらに含み、有機絶縁膜を成膜するステップにおいては、コンタクト孔の周りには有機絶縁膜を成膜しなくてもよい。
薄膜トランジスタアレイ基板の製造方法は、第１の保護膜と第２の保護膜との間に有機絶縁膜を成膜するステップをさらに含み、有機絶縁膜は、ゲートパッド部及びデータパッド部に対応する領域には成膜しなくてもよい。
薄膜トランジスタアレイ基板の製造方法は、ゲート絶縁膜と、第１の保護膜及び第２の保護膜にゲートパッド部の一部を露出させる第１のコンタクト孔を形成するステップをさらに含んでいてもよい。
第１のコンタクト孔を形成するステップにおいては、第１のコンタクト孔を、下方から上方に向かうに従って断面積が大きくなる正テーパ構造を有するように形成してもよい。
薄膜トランジスタアレイ基板の製造方法は、第１の保護膜及び第２の保護膜にデータパッド部の一部を露出させる第２のコンタクト孔を形成するステップをさらに含んでいてもよい。
第２のコンタクト孔を形成するステップにおいては、第２のコンタクト孔を、下方から上方に向かうに従って断面積が大きくなる正テーパ構造を有するように形成してもよい。
第１の保護膜は、第２の保護膜よりも高温で成膜されてもよい。
第２の保護膜を成膜するステップは、第１の保護膜の上に第１の膜を成膜するステップと、第１の膜の上に第２の膜を成膜するステップと、を含み、第１の膜は、第２の膜よりも高温で成膜されてもよい。
ゲート絶縁膜は、第１の保護膜にほぼ等しいかそれよりも高い温度で成膜されてもよい。
薄膜トランジスタアレイ基板の製造方法においては、第１の保護膜内のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合を、第２の保護膜内のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合よりも大きくしてもよい。
第２の保護膜を成膜するステップは、第１の保護膜の上に第１の膜を成膜するステップと、第１の膜の上に第２の膜を成膜するステップと、を含み、第１の保護膜のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合を、第２の保護膜の第１の膜のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合にほぼ等しいかそれよりも小さくし、第２の保護膜の第１の膜のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合を、第２の保護膜の第２の膜のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合よりも小さくしてもよい。
本発明の一実施形態に係る薄膜トランジスタアレイ基板は、コンタクト孔が形成される領域のゲート絶縁膜から、第１の保護膜と、第２の保護膜の下層及び第２の保護膜の上層に向かうに従ってドライエッチング速度が速くなることから、コンタクト孔が形成される絶縁膜の膜厚が厚くならず、これにより、コンタクト孔の幅が大きくなることを防ぐことができる。
また、本発明の一実施形態に係る薄膜トランジスタアレイ基板は、コンタクト孔の断面を正テーパ構造を有するように形成することから、コンタクト孔内における電場生成電極の断線を防ぐことができる。
本発明の一実施形態に係る薄膜トランジスタアレイ基板のレイアウト図である。 図１の薄膜トランジスタアレイ基板をII-II’線に沿って切り取った断面図である。 図１の薄膜トランジスタアレイ基板をIII-III’線に沿って切り取った断面図である。 図１の薄膜トランジスタアレイ基板をIV-IV’線に沿って切り取った断面図である。 図１の薄膜トランジスタアレイ基板をV-V’線に沿って切り取った断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の一部を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。 本発明の一実施例による保護膜のエッチング速度を示すグラフである。 本発明の一実施例によるコンタクト孔の断面を示す電子顕微鏡写真である。 本発明の一実施例によるコンタクト孔の断面を示す電子顕微鏡写真である。
以下、本発明の実施形態につき、本発明が属する技術分野において通常の知識を持った者が容易に実施できる程度に詳しく説明する。しかしながら、本発明は種々の異なる形態で実現可能であり、ここで説明する実施形態に限定されない。
図中、複数の層および領域を明確に表現するために、厚さを拡大して示す。明細書全般に亘って類似する部分に対しては同じ図面符号を付する。層、膜、領域、板などの部分が他の部分の「上に」あるとしたとき、これは、他の部分の「直上に」ある場合だけではなく、これらの間に他の部分がある場合も含む。逆に、ある部分が他の部分の「真上に」あるとしたときには、これらの間に他の部分がないことを意味する。
以下、添付図面に基づいて本発明の実施形態について説明する。
先ず、図１から図６に基づいて、本発明の一実施形態に係る薄膜トランジスタアレイ基板について説明する。図１は、本発明の一実施形態に係る薄膜トランジスタアレイ基板のレイアウト図であり、図２は、図１の薄膜トランジスタアレイ基板をII-II’線に沿って切り取った断面図であり、図３は、図１の薄膜トランジスタアレイ基板をIII-III’線に沿って切り取った断面図であり、図４は、図１の薄膜トランジスタアレイ基板をIV-IV’線に沿って切り取った断面図であり、図５は、図１の薄膜トランジスタアレイ基板をV-V’線に沿って切り取った断面図であり、そして図６は、本発明の一実施形態に係る薄膜トランジスタアレイ基板の一部を示す断面図である。
図１から図６を参照すると、絶縁基板１１０の上に複数本のゲート線１２１が形成されている。
各ゲート線１２１は、下方に突き出た複数のゲート電極１２４と、他の層または外部駆動回路との接続のための大面積のゲートパッド部１２９と、を備える。ゲート信号を生成するゲート駆動回路（図示せず）は、基板１１０の上に取り付けられるフレキシブルプリント回路膜（図示せず）の上に取り付けられてもよく、基板１１０の上に直接的に取り付けられてもよい。
ゲート線１２１は単一膜であってもよく、２以上の導電膜を備える多重膜であってもよい。
ゲート線１２１の上には、ゲート絶縁膜１４０が成膜されている。ゲート絶縁膜１４０は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの無機絶縁物などから形成されてもよい。
ゲート絶縁膜１４０の上には、複数の半導体１５１が形成されている。半導体１５１は、ゲート電極１２４に向かって拡張されている突出部１５４を備える。半導体１５１は、アモルファスシリコン、ポリシリコン、酸化物半導体などであってもよい。本発明の他の実施形態に係る液晶表示装置においては、半導体１５１は、ゲート電極１２４の上にだけ配設されてもよい。
半導体１５１は、データパッド部１７９の下に配設される端部１５９を備える。
半導体１５１の上には、複数の抵抗性接触部材１６１、１６３、１６５、１６９が形成されている。抵抗性接触部材１６３、１６５は、ゲート電極１２４を中心として相対向し、且つ、対をなして半導体１５１の突出部１５４の上に配設されている。抵抗性接触部材１６９は、後述するデータパッド部１７９の下に配設される。
抵抗性接触部材１６１、１６３、１６５、１６９は、リンなどのｎ型不純物が高濃度でドープされているｎ+水素化非晶質シリコンなどの物質から形成されてもよく、シリサイドから形成されてもよい。しかしながら、本発明の他の実施形態に係る液晶表示装置においては、抵抗性接触部材１６１、１６３、１６５、１６９は省略されてもよい。例えば、半導体１５１が酸化物半導体においては、抵抗性接触部材１６１、１６３、１６５、１６９は省略されてもよい。
抵抗性接触部材１６１、１６３、１６５、１６９の上には、複数本のデータ線１７１と複数のドレイン電極１７５とを備えるデータ導電体が形成されている。
データ線１７１はデータ信号を送信し、主として縦方向に延びてゲート線１２１と交差する。各データ線１７１は、ゲート電極１２４に向かって延びた複数のソース電極１７３と、他の層または外部駆動回路との接続のための大面積のデータパッド部１７９と、を備える。データ信号を生成するデータ駆動回路（図示せず）は、基板１１０の上に取り付けられるフレキシブルプリント回路膜（図示せず）の上に取り付けられてもよく、基板１１０の上に直接的に取り付けられてもよい。
データ線１７１は周期的に折れ曲がっており、ゲート線１２１の延在方向と斜角をなす。データ線１７１がゲート線１２１の延在方向となす斜角は、４５度以上であってもよい。しかしながら、本発明の他の実施形態に係る薄膜トランジスタアレイ基板においては、データ線１７１は一直線状に延びていてもよい。
ドレイン電極１７５は、ゲート電極１２４を中心としてソース電極１７３と向かい合う棒状端部と、大面積の他方の端部と、を備える。
データ導電体１７１、１７５は単一膜であってもよく、２以上の導電膜を備える多重膜であってもよい。
ゲート電極１２４と、ソース電極１７３及びドレイン電極１７５は、半導体１５１の突出部１５４とともにスイッチング素子である薄膜トランジスタ（thin-film-transistor；ＴＦＴ）をなす。半導体１５１は、薄膜トランジスタが配設される半導体１５１の突出部１５４を除くと、データ線１７１、ドレイン電極１７５，その下部の抵抗性接触部材１６１及び１６５とほぼ同じ平面上に形成されてもよい。
データ線１７１と、ドレイン電極１７５及び露出された半導体１５１の突出部１５４の上には、第１の保護膜１８０ｘが成膜されている。第１の保護膜１８０ｘは、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの無機絶縁物などから形成されてもよい。
第１の保護膜１８０ｘは、ゲート絶縁膜１４０よりも低温で成膜する。また、第１の保護膜１８０ｘのエッチング速度は、ゲート絶縁膜１４０のエッチング速度よりも大きい。
第１の保護膜１８０ｘの一部の上には、有機絶縁膜８０が配設される。有機絶縁膜８０の表面は、略平らであってもよい。
有機絶縁膜８０は、第１の開口部１８５ａを有する。
有機絶縁膜８０は、ゲートパッド部１２９及びデータパッド部１７９に対応する領域から除去されている。このため、有機絶縁膜８０は、ゲートパッド部１２９及びデータパッド部１７９を露出させる第１のコンタクト孔１８１及び第２のコンタクト孔１８２が形成される領域には配設されない。
また、有機絶縁膜８０の第１の開口部１８５ａは、ドレイン電極１７５と後述する画素電極１９１との物理的・電気的な接続のための第３のコンタクト孔１８５ｂが形成される領域を露出させるように形成される。このため、有機絶縁膜８０は、第３のコンタクト孔１８５ｂが形成される領域には配設されない。
このように、コンタクト孔１８１、１８２、１８５ｂが形成される領域には有機絶縁膜８０が配設されないため、膜厚の厚い有機絶縁膜にはコンタクト孔が形成されない。このため、コンタクト孔１８１、１８２、１８５ｂが形成される絶縁膜の膜厚を減らしてエッチング時間を短縮することができ、コンタクト孔１８１、１８２、１８５ｂの幅が大きくなることを防ぐことができる。
図示はしないが、本発明の他の実施形態に係る薄膜トランジスタアレイ基板においては、有機絶縁膜８０はカラーフィルタであってもよく、この場合、有機絶縁膜８０の上に配設されている膜をさらに備えていてもよい。例えば、カラーフィルタの上に配設されてカラーフィルタの顔料が液晶層に流入することを防ぐためのキャッピング膜をさらに備えていてもよく、キャッピング膜は、窒化ケイ素（ＳｉＮｘ）などの絶縁物質から成膜されてもよい。
有機絶縁膜８０の上には、第１の電場生成電極１３１が形成されている。第１の電場生成電極１３１は、酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）などの透明な導電物質から形成されてもよい。本実施形態において、第１の電場生成電極１３１は、板状を呈していてもよい。
第１の電場生成電極１３１は、図６に基づいて後述する複数の第４のコンタクト孔１８６ａ及び第５のコンタクト孔１８６ｂを介して表示領域の周辺領域に配設される共通電圧線１２５と接続されてそこに共通電圧が印加される。この詳細については、図６に基づいて後述する。
第１の電場生成電極１３１は、ドレイン電極１７５に対応する領域に形成されている第２の開口部１３８を有する。
第１の電場生成電極１３１及び第１の保護膜１８０ｘの一部の上には、第２の保護膜１８０ｙが成膜されている。第２の保護膜１８０ｙは、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの無機絶縁物などから形成されてもよい。第２の保護膜１８０ｙは、第１の膜１８０ｙｐと、第１の膜１８０ｙｐの上に配設される第２の膜１８０ｙｑと、を備える。第２の保護膜１８０ｙの第２の膜１８０ｙｑのエッチング速度は、第２の保護膜１８０ｙの第１の膜１８０ｙｐのエッチング速度よりも大きい。第２の保護膜１８０ｙの第１の膜１８０ｙｐは、第１の保護膜１８０ｘにほぼ等しいかそれよりも低い温度で成膜されてもよい。また、第１の保護膜１８０ｘ内の窒素の割合よりも、第２の保護膜１８０ｙ内の窒素の割合の方がさらに高い。より具体的に、第１の保護膜１８０ｘ及び第２の保護膜１８０ｙが窒化ケイ素を含むときに、第１の保護膜１８０ｘ内のケイ素と水素との結合数（[Ｓｉ-Ｈ]）に対する窒素と水素との結合数（[Ｎ-Ｈ]）の割合である[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値よりも、第２の保護膜１８０ｙ内のケイ素と水素との結合数（[Ｓｉ-Ｈ]）に対する窒素と水素との結合数（[Ｎ-Ｈ]）の割合である[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値の方がさらに大きい。ここで、第１の保護膜１８０ｘ及び第２の保護膜１８０ｙ内の[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値は、フーリエ変換赤外分光光度計（ＦＴ-ＩＲ spectrometer）により分析して得ることができる。なお、第２の保護膜１８０ｙの第１の膜１８０ｙｐ内のケイ素と水素との結合数（[Ｓｉ-Ｈ]）に対する窒素と水素との結合数（[Ｎ-Ｈ]）の割合である[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値は、第１の保護膜１８０ｘ内の[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値にほぼ等しいかそれよりも大きくてもよく、第２の保護膜１８０ｙの第２の膜１８０ｙｑ内の[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値は、第２の保護膜１８０ｙの第１の膜１８０ｙｐ内の[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値よりも大きくてもよい。
第２の保護膜１８０ｙの上に、第２の電場生成電極１９１が形成されている。第２の電場生成電極１９１は、酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）などの透明な導電物質から形成されてもよい。
第２の電場生成電極１９１は、互いにほぼ平行に延び、且つ、互いに離れている複数の枝状電極１９３と、枝状電極１９３の上端及び下端を継ぎ合わせる上部及び下部の横部１９２と、を備える。第２の電場生成電極１９１の枝状電極１９３は、データ線１７１に沿って折れ曲がっていてもよい。しかしながら、本発明の他の実施形態に係る薄膜トランジスタアレイ基板においては、データ線１７１及び第２の電場生成電極１９１の枝状電極１９３は一直線状に延びていてもよい。
第１の保護膜１８０ｘと、第２の保護膜１８０ｙ及びゲート絶縁膜１４０には、ゲートパッド部１２９の一部を露出させる第１のコンタクト孔１８１が形成されている。第１のコンタクト孔１８１は、少なくとも１以上であってもよく、その平面は、四角形など多角形であってもよく、円形であってもよく、楕円形であってもよい。第１のコンタクト孔１８１には、第１の接続部材８１が形成されている。第１の接続部材８１は、第２の電場生成電極１９１と同じ層に形成される。
上述したように、ゲートパッド部１２９が配設される領域には有機絶縁膜８０が配設されない。このため、ゲートパッド部１２９を露出させる第１のコンタクト孔１８１は相対的に膜厚の厚い有機絶縁膜８０には形成されず、相対的に膜厚の薄いゲート絶縁膜１４０と、第１の保護膜１８０ｘ及び第２の保護膜１８０ｙに形成される。このため、第１のコンタクト孔１８１を形成するとき、エッチング時間を短縮することができ、エッチング時間が長くなるに従って第１のコンタクト孔１８１の断面積が大きくなることを防ぐことができる。
上述したように、ゲート絶縁膜１４０は第１の保護膜１８０ｘよりも高温で成膜され、第１の保護膜１８０ｘよりも小さいエッチング速度を有する。また、第２の保護膜１８０ｙの第１の膜１８０ｙｐは、第１の保護膜１８０ｘにほぼ等しいかそれよりも低い温度で成膜され、第１の保護膜１８０ｘにほぼ等しいかそれよりも大きいエッチング速度を有する。なお、第２の保護膜１８０ｙの第２の膜１８０ｙｑは、第２の保護膜１８０ｙの第１の膜１８０ｙｐよりも低温で成膜され、大きいエッチング速度を有する。
すなわち、ゲート絶縁膜１４０から、第１の保護膜１８０ｘと、第２の保護膜１８０ｙの第１の膜１８０ｙｐ及び第２の保護膜１８０ｙの第２の膜１８０ｙｑに向かうに従ってエッチング速度が速くなる。換言すると、第１のコンタクト孔１８１が形成されるゲート絶縁膜１４０と、第１の保護膜１８０ｘと、第２の保護膜１８０ｙの第１の膜１８０ｙｐ及び第２の保護膜１８０ｙの第２の膜１８０ｙｑは、上方に向かうに従ってエッチング速度が速くなる。このため、第１のコンタクト孔１８１は、ゲートパッド部１２９と接触する下方から上方に向かうに従って断面積が大きくなる正テーパ構造を有するように形成される。
また、第１の保護膜１８０ｘと、第２の保護膜１８０ｙの第１の膜１８０ｙｐ及び第２の保護膜１８０ｙの第２の膜１８０ｙｑは、上方に向かうに従って［Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値が大きくなる。
第１の保護膜１８０ｘ及び第２の保護膜１８０ｙには、データパッド部１７９の一部を露出させる第２のコンタクト孔１８２が形成されている。第２のコンタクト孔１８２は、少なくとも１以上であってもよく、その平面は、四角形など多角形であってもよく、円形であってもよく、楕円形であってもよい。第２のコンタクト孔１８２には、第２の接続部材８２が形成されている。第２の接続部材８２は、第２の電場生成電極１９１と同じ層に形成される。
さらに、第１の保護膜１８０ｘ及び第２の保護膜１８０ｙには、ドレイン電極１７５の一部を露出させる第３のコンタクト孔１８５ｂが形成されている。第３のコンタクト孔１８５ｂは、有機絶縁膜８０の第１の開口部１８５ａ及び第１の電場生成電極１３１の第２の開口部１３８により囲繞されている領域内に形成される。
上述したように、データパッド部１７９が配設される領域には、有機絶縁膜８０が配設されない。このため、データパッド部１７９を露出させる第２のコンタクト孔１８２は相対的に膜厚の厚い有機絶縁膜８０には形成されず、相対的に膜厚の薄い第１の保護膜１８０ｘ及び第２の保護膜１８０ｙに形成される。このため、第２のコンタクト孔１８２を形成するときに、エッチング時間を短縮することができて、エッチング時間が長くなるに従って第２のコンタクト孔１８２の断面積が大きくなることを防ぐことができる。
これと同様に、ドレイン電極１７５を露出させる第３のコンタクト孔１８５ｂは、有機絶縁膜８０の第１の開口部１８５ａにより囲繞される領域に形成される。このため、ドレイン電極１７５を露出させる第３のコンタクト孔１８５ｂは、相対的に膜厚の厚い有機絶縁膜８０には形成されず、相対的に膜厚の薄い第１の保護膜１８０ｘ及び第２の保護膜１８０ｙに形成される。このため、第２のコンタクト孔１８２を形成するとき、エッチング時間を短縮することができ、エッチング時間が長くなるに従って第２のコンタクト孔１８２の断面積が大きくなることを防ぐことができる。
上述したように、第２の保護膜１８０ｙの第１の膜１８０ｙｐは、第１の保護膜１８０ｘにほぼ等しいかそれよりも低い温度で成膜され、第１の保護膜１８０ｘにほぼ等しいかそれよりも大きいエッチング速度を有する。また、第２の保護膜１８０ｙの第２の膜１８０ｙｑは、第２の保護膜１８０ｙの第１の膜１８０ｙｐよりも低温で成膜され、大きいエッチング速度を有する。なお、第１の保護膜１８０ｘは、第２の保護膜１８０ｙの第１の膜１８０ｙｐにほぼ等しいかそれよりも小さいエッチング速度を有する単一膜として成膜される。
すなわち、第１の保護膜１８０ｘから、第２の保護膜１８０ｙの第１の膜１８０ｙｐ及び第２の保護膜１８０ｙの第２の膜１８０ｙｑに向かうに従ってエッチング速度が速くなる。換言すると、第２のコンタクト孔１８２及び第３のコンタクト孔１８５ｂが形成される第１の保護膜１８０ｘと、第２の保護膜１８０ｙの第１の膜１８０ｙｐ及び第２の保護膜１８０ｙの第２の膜１８０ｙｑは、上方に向かうに従ってエッチング速度が速くなる。このため、第２のコンタクト孔１８２は、データパッド部１７９と接触する下方から上方に向かうに従って断面積が大きくなる正テーパ構造を有するように形成され、第３のコンタクト孔１８５ｂも同様に、ドレイン電極１７５と接触する下方から上方に向かうに従って断面積が大きくなる正テーパ構造を有するように形成される。
このように、本発明の実施形態に係る薄膜トランジスタアレイ基板は、コンタクト孔１８１、１８２、１８５ｂが形成される複数の絶縁膜を、下層から上層に向かうに従ってエッチング速度が速くなるように成膜することにより、コンタクト孔１８１、１８２、１８５ｂを正テーパ構造を有するように形成することができる。このため、コンタクト孔１８１、１８２、１８５ｂを覆うように形成される接続部材８１、８２または第２の電場生成電極１９１がコンタクト孔１８１、１８２、１８５ｂ内において断線されることを防ぐことができる。コンタクト孔１８１、１８２、１８５ｂが逆テーパ構造を有するように形成される場合には、接続部材８１、８２または第２の電場生成電極１９１が断面積の狭いコンタクト孔１８１、１８２、１８５ｂの側壁の上側部にしか形成されず、断面積の大きいコンタクト孔１８１、１８２、１８５ｂの側壁の下側部には形成されなくなる。このため、コンタクト孔１８１、１８２、１８５ｂを覆うように形成される接続部材８１、８２または第２の電場生成電極１９１がコンタクト孔１８１、１８２、１８５ｂ内において断線される虞がある。
また、第１の保護膜１８０ｘを、第２の保護膜１８０ｙの第１の膜１８０ｙｐにほぼ等しいかそれよりも小さいエッチング速度を有する単一膜として成膜することにより、第１の保護膜１８０ｘと第２の保護膜１８０ｙとの間において発生しうる問題、すなわち、コンタクト孔の断面積が大きくなることを防ぐことができる。第１の保護膜１８０ｘを、第２の保護膜１８０ｙと同様に、エッチング速度の小さい下層とエッチング速度の大きい上層とを有するように成膜する場合には、第１の保護膜１８０ｘの下層をエッチングする間に第１の保護膜１８０ｘの上層がオーバエッチングされる虞があり、第１の保護膜１８０ｘの上層に形成されるコンタクト孔の断面積が第２の保護膜１８０ｙの第１の膜１８０ｙｐに形成されるコンタクト孔の断面積よりも大きくなる虞がある。この場合には、コンタクト孔を覆うように形成する導電層が断線される虞があり、第１の保護膜１８０ｘと第２の保護膜１８０ｙとの間に配設される第１の電場生成電極１３１が露出される虞もある。
しかしながら、本発明の実施形態に係る薄膜トランジスタアレイ基板においては、第１の保護膜１８０ｘが、第２の保護膜１８０ｙの第１の膜１８０ｙｐにほぼ等しいかそれよりも小さいエッチング速度を有する単一膜として成膜されているので、このような導電層の断線や第１の電場生成電極１３１の露出を防ぐことができる。
図６を参照すると、絶縁基板１１０の上に共通電圧線１２５が形成されている。共通電圧線１２５は、複数の画素が存在する表示領域ＤＡの周辺領域ＲＡに配設される。共通電圧線１２５は、共通電圧Ｖｃｏｍなど所定の電圧を送信し、周辺領域ＲＡの少なくとも一部に配設されてもよい。周辺領域ＲＡには有機絶縁膜８０が配設されない。
周辺領域ＲＡに形成されている第１の電場生成電極１３１の端部１３２は、第２の保護膜１８０ｙに形成されている第４のコンタクト孔１８６ａによって露出され、共通電圧線１２５は、ゲート絶縁膜１４０と、第１の保護膜１８０ｘ及び第２の保護膜１８０ｙに形成されている第５のコンタクト孔１８６ｂによって露出される。第４のコンタクト孔１８６ａ及び第５のコンタクト孔１８６ｂによって露出されている第１の電場生成電極１３１の端部１３２及び共通電圧線１２５の一部の上には、第３の接続部材８６が形成されている。このため、第１の電場生成電極１３１は、第４のコンタクト孔１８６ａ及び第５のコンタクト孔１８６ｂを介して表示領域の周辺領域に配設される共通電圧線１２５と接続されてそこに共通電圧が印加される。
このように、第１の電場生成電極１３１は、第４のコンタクト孔１８６ａ及び第５のコンタクト孔１８６ｂを介して共通電圧線１２５に接続されてそこに共通電圧が印加され、第２の電場生成電極１９１は、第３のコンタクト孔１８５ｂを介してドレイン電極１７５と接続されてそこにデータ電圧が印加される。
共通電圧及びデータ電圧が印加された第１の電場生成電極１３１及び第２の電場生成電極１９１は、液晶層（図示せず）に電場を生成する。
本実施形態に係る薄膜トランジスタアレイ基板においては、第２の保護膜１８０ｙの下に板状の第１の電場生成電極１３１が配設され、第２の保護膜１８０ｙの上に枝部を有する第２の電場生成電極１９１が配設されるが、本発明の他の実施形態に係る薄膜トランジスタアレイ基板においては、第２の保護膜１８０ｙの下に枝部を有する第２の電場生成電極１９１が配設され、第２の保護膜１８０ｙの上に板状の第１の電場生成電極１３１が配設される。また、第１の電場生成電極１３１及び第２の電場生成電極１９１のうちのいずれか一方は枝状電極を備えていてもよく、もう一方は板状を呈していてもよい。なお、第１の電場生成電極１３１及び第２の電場生成電極１９１のうちのいずれか一方には共通電圧が印加され、もう一方にはデータ電圧が印加される。
すなわち、本発明の実施形態に係る薄膜トランジスタアレイ基板の特徴は、薄膜トランジスタアレイ基板の上に二つの電場生成電極である共通電極及び画素電極が両方とも配設されるあらゆる場合に適用可能な点である。
以下、図７から図３０に基づいて、本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法について説明する。図７から図３０は、本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を示す断面図である。
まず、図７から図１０に示すように、絶縁基板１１０の上にゲート電極１２４及びゲートパッド部１２９を備えるゲート線１２１を形成する。このとき、周辺領域に配設されている共通電圧線を共に形成してもよい。次いで、ゲート線１２１及び共通電圧線の上にゲート絶縁膜１４０を積層した後に、半導体１５１を積層し、抵抗性接触部材をなす層を形成する。次いで、ソース電極１７３とデータパッド部１７９とを備えるデータ線１７１と、ドレイン電極１７５と、を有するデータ導電体を形成する。次いで、データ導電体をマスクとして、抵抗性接触部材をなす層をエッチングして、抵抗性接触部材１６１、１６３、１６５、１６９を完成し、半導体１５１の突出部１５４の一部を露出させる。ゲート絶縁膜１４０は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの無機絶縁物などから形成されてもよい。
次いで、図１１から図１４を参照すると、データ導電体１７１、１７５の上に第１の保護膜１８０ｘを積層する。第１の保護膜１８０ｘは、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの無機絶縁物などから形成されてもよい。第１の保護膜１８０ｘは、ゲート絶縁膜１４０よりも低温で成膜される。なお、第１の保護膜１８０ｘのエッチング速度は、ゲート絶縁膜１４０のエッチング速度よりも大きい。
次いで、図１５から図１８に示すように、第１の保護膜１８０ｘの一部の上に、ドレイン電極１７５に対応する個所に形成されている第１の開口部１８５ａを有する有機絶縁膜８０を成膜する。有機絶縁膜８０は有機物質を含み、有機絶縁膜８０の表面は略平らであってもよい。有機絶縁膜８０は、ゲートパッド部１２９及びデータパッド部１７９に対応する領域には配設されない。有機絶縁膜８０は、カラーフィルタであってもよく、この場合、有機絶縁膜８０の上にキャッピング膜をさらに成膜してもよい。
次いで、図１９から図２２を参照すると、有機絶縁膜８０の上に、ドレイン電極１７５に対応する個所に形成されている第２の開口部１３８を有する第１の電場生成電極１３１を形成する。
次いで、図２３から図２６を参照すると、第１の電場生成電極１３１及び第１の保護膜１８０ｘの一部の上に、第１の膜１８０ｙｐと第１の膜１８０ｙｐの上に配設される第２の膜１８０ｙｑとを備える第２の保護膜１８０ｙを成膜する。第２の保護膜１８０ｙの第１の膜１８０ｙｐは、第２の保護膜１８０ｙの第２の膜１８０ｙｑよりも高温で成膜される。第２の保護膜１８０ｙの第２の膜１８０ｙｑのエッチング速度は、第２の保護膜１８０ｙの第１の膜１８０ｙｐのエッチング速度よりも大きい。第２の保護膜１８０ｙの第１の膜１８０ｙｐは、第１の保護膜１８０ｘにほぼ等しいかそれよりも低い温度で成膜される。第２の保護膜１８０ｙの第１の膜１８０ｙｐのエッチング速度は、第１の保護膜１８０ｘのエッチング速度よりも大きい。なお、第１の保護膜１８０ｘは、第２の保護膜１８０ｙの第１の膜１８０ｙｐにほぼ等しいかそれよりも小さいエッチング速度を有する単一膜として成膜される。このように、第１の保護膜１８０ｘを、第２の保護膜１８０ｙの第１の膜１８０ｙｐにほぼ等しいかそれよりも小さいエッチング速度を有する単一膜として成膜することにより、第１の保護膜１８０ｘと第２の保護膜１８０ｙとの間に発生しうる問題、すなわち、コンタクト孔の断面積が大きくなることを防ぐことができる。第１の保護膜１８０ｘを、第２の保護膜１８０ｙと同様に、エッチング速度の小さい下層とエッチング速度の大きい上層とを有するように成膜する場合には、第１の保護膜１８０ｘの下層をエッチングする間に第１の保護膜１８０ｘの上層がオーバエッチングされる虞があり、第１の保護膜１８０ｘの上層に形成されるコンタクト孔の断面積が第２の保護膜１８０ｙの第１の膜１８０ｙｐに形成されるコンタクト孔の断面積よりも大きくなる虞がある。この場合、コンタクト孔を覆うように形成する導電層が断線される虞があり、第１の保護膜１８０ｘと第２の保護膜１８０ｙとの間に配設される第１の電場生成電極１３１が露出される虞もある。
しかしながら、本発明の実施形態に係る薄膜トランジスタアレイ基板の製造方法によれば、第１の保護膜１８０ｘを、第２の保護膜１８０ｙの第１の膜１８０ｙｐにほぼ等しいかそれよりも小さいエッチング速度を有する単一膜として成膜することにより、このような導電層の断線や第１の電場生成電極１３１の露出を防ぐことができる。
また、第１の保護膜１８０ｘ内の窒素の割合よりも第２の保護膜１８０ｙ内の窒素の割合の方をさらに高くする。より具体的に、第１の保護膜１８０ｘ及び第２の保護膜１８０ｙが窒化ケイ素を含むときに、第１の保護膜１８０ｘ内のケイ素と水素との結合数（[Ｓｉ-Ｈ]）に対する窒素と水素との結合数（[Ｎ-Ｈ]）の割合である[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値よりも、第２の保護膜１８０ｙ内のケイ素と水素との結合数（[Ｓｉ-Ｈ]）に対する窒素と水素との結合数（[Ｎ-Ｈ]）の割合である[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値の方をさらに大きくする。さらに、第２の保護膜１８０ｙの第１の膜１８０ｙｐ内のケイ素と水素との結合数（[Ｓｉ-Ｈ]）に対する窒素と水素との結合数（[Ｎ-Ｈ]）の割合である[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値を、第１の保護膜１８０ｘ内の[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値にほぼ等しいかそれよりも大きくし、第２の保護膜１８０ｙの第２の膜１８０ｙｑ内の[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値を、第２の保護膜１８０ｙの第１の膜１８０ｙｐ内の[Ｎ-Ｈ]／[Ｓｉ-Ｈ]の値よりも大きくする。
次いで、図２７から図３０に示すように、第２の保護膜１８０ｙの第２の膜１８０ｙｑと、第２の保護膜１８０ｙの第１の膜１８０ｙｑと、第１の保護膜１８０ｘ及びゲート絶縁膜１４０をこの順にエッチングして、ゲートパッド部１２９の一部を露出させる第１のコンタクト孔１８１と、データパッド部１７９の一部を露出させる第２のコンタクト孔１８２及びドレイン電極１７５の一部を露出させる第３のコンタクト孔１８５ｂを形成する。このとき、図６に示すように、第２の保護膜１８０ｙに周辺領域ＲＡに形成されている第１の電場生成電極１３１の端部１３２を露出させる第４のコンタクト孔１８６ａを形成し、ゲート絶縁膜１４０と、第１の保護膜１８０ｘ及び第２の保護膜１８０ｙに共通電圧線１２５の一部を露出させる第５のコンタクト孔１８６ｂを形成する。
このように、本発明の実施形態に係る薄膜トランジスタアレイ基板の製造方法においては、ゲート絶縁膜１４０を、第１の保護膜１８０ｘよりも高温で、第１の保護膜１８０ｘよりも小さいエッチング速度を有するように成膜する。また、第２の保護膜１８０ｙの第１の膜１８０ｙｐを、第１の保護膜１８０ｘにほぼ等しいかそれよりも低い温度で、第１の保護膜１８０ｘにほぼ等しいかそれよりも大きいエッチング速度を有するように成膜する。さらに、第２の保護膜１８０ｙの第２の膜１８０ｙｑを、第２の保護膜１８０ｙの第１の膜１８０ｙｐよりも低温で、大きいエッチング速度を有するように成膜する。
すなわち、ゲート絶縁膜１４０から、第１の保護膜１８０ｘ、第２の保護膜１８０ｙの第１の膜１８０ｙｐ及び第２の保護膜１８０ｙの第２の膜１８０ｙｑに向かうに従ってエッチング速度が速くなるように成膜する。このため、第１のコンタクト孔１８１と、第２のコンタクト孔１８２と、第３のコンタクト孔１８５ｂと、第４のコンタクト孔１８６ａ及び第５のコンタクト孔１８６ｂは、下方から上方に向かうに従って断面積が大きくなる正テーパ構造を有するように形成される。
また、本発明の実施形態に係る薄膜トランジスタアレイ基板の製造方法においては、第１の保護膜１８０ｘを、第２の保護膜１８０ｙの第１の膜１８０ｙｐにほぼ等しいかそれよりも小さいエッチング速度を有する単一膜として成膜する。このように、第１の保護膜１８０ｘを、第２の保護膜１８０ｙの第１の膜１８０ｙｐにほぼ等しいかそれよりも小さいエッチング速度を有する単一膜として成膜することにより、第１の保護膜１８０ｘと第２の保護膜１８０ｙとの間に発生しうる問題、すなわち、コンタクト孔の断面積が大きくなることを防ぐことができる。第１の保護膜１８０ｘを、第２の保護膜１８０ｙと同様に、エッチング速度の小さい下層とエッチング速度の大きい上層とを有するように成膜する場合には、第１の保護膜１８０ｘの下層をエッチングする間に第１の保護膜１８０ｘの上層がオーバエッチングされる虞があり、第１の保護膜１８０ｘの上層に形成されるコンタクト孔の断面積が第２の保護膜１８０ｙの第１の膜１８０ｙｐに形成されるコンタクト孔の断面積よりも大きくなる虞がある。この場合、コンタクト孔を覆うように形成する導電層が断線される虞があり、第１の保護膜１８０ｘと第２の保護膜１８０ｙとの間に配設される第１の電場生成電極１３１が露出される虞もある。しかしながら、本発明の実施形態に係る薄膜トランジスタアレイ基板の製造方法によれば、第１の保護膜１８０ｘを、第２の保護膜１８０ｙの第１の膜１８０ｙｐにほぼ等しいかそれよりも小さいエッチング速度を有する単一膜として成膜することにより、このような導電層の断線や第１の電場生成電極１３１の露出を防ぐことができる。
さらに、第１のコンタクト孔１８１と、第２のコンタクト孔１８２と、第３のコンタクト孔１８５ｂと、第４のコンタクト孔１８６ａ及び第５のコンタクト孔１８６ｂが形成される領域には、有機絶縁膜８０を成膜しない。このため、第１のコンタクト孔１８１と、第２のコンタクト孔１８２と、第３のコンタクト孔１８５ｂと、第４のコンタクト孔１８６ａ及び第５のコンタクト孔１８６ｂは相対的に膜厚の厚い有機絶縁膜８０には形成されず、相対的に膜厚の薄いゲート絶縁膜１４０と、第１の保護膜１８０ｘ及び第２の保護膜１８０ｙに形成される。このため、第１のコンタクト孔１８１と、第２のコンタクト孔１８２と、第３のコンタクト孔１８５ｂと、第４のコンタクト孔１８６ａ及び第５のコンタクト孔１８６ｂを形成するとき、エッチング時間を短縮することができて、エッチング時間が長くなるに従ってコンタクト孔の断面積が大きくなることを防ぐことができる。
さらにまた、第１の保護膜１８０ｘを、第２の保護膜１８０ｙの第１の膜１８０ｙｐにほぼ等しいかそれよりも小さいエッチング速度を有する単一膜として成膜することにより、第１の保護膜１８０ｘと第２の保護膜１８０ｙとの間に発生しうる問題、すなわち、コンタクト孔の断面積が大きくなることを防ぐことができる。
最後に、図１から図６に示すように、第２の保護膜１８０ｙの上に第２の電場生成電極１９１と、第１の接続部材８１と、第２の接続部材８２及び第３の接続部材８６を形成する。
第１の接続部材８１は、第１のコンタクト孔１８１によって露出されているゲートパッド部１２９を覆い、第２の接続部材８２は、第２のコンタクト孔１８２によって露出されているデータパッド部１７９を覆う。
第２の電場生成電極１９１は、第３のコンタクト孔１８５ｂによって露出されているドレイン電極１７５を覆って、ドレイン電極１７５と物理的・電気的に接続される。
第３の接続部材８６は、第４のコンタクト孔１８６ａによって露出されている第１の電場生成電極１３１の端部１３２及び第５のコンタクト孔１８６ｂによって露出されている共通電圧線１２５を覆って、第１の電場生成電極１３１と共通電圧線１２５とを電気的に接続する。
以下、表１を参照して本発明の一実施例について説明する。本実施例においては、本発明の実施形態に係る薄膜トランジスタアレイ基板と同様に、第１の保護膜１８０ｘを、第２の保護膜１８０ｙよりも高温で、第２の保護膜１８０ｙの第１の膜１８０ｙｐにほぼ等しいかそれよりも小さいエッチング速度を有する単一膜として成膜している。なお、第２の保護膜１８０ｙの第２の膜１８０ｙｑは第２の保護膜１８０ｙの第１の膜１８０ｙｐよりも大きいエッチング速度を有するように成膜している。
下記表１は、第１の保護膜１８０ｘをなす第１の層の成膜条件と、第２の保護膜１８０ｙの第１の膜１８０ｙｐをなす第２の層の成膜条件と、第２の保護膜１８０ｙの第２の膜１８０ｙｑをなす第３の層の成膜条件及び各層を同じ条件でドライエッチングする場合のエッチング速度を示す。


表１を参照すると、第１の保護膜１８０ｘをなす第１の層の成膜条件と、第２の保護膜１８０ｙの第１の膜１８０ｙｐをなす第２の層の成膜条件及び第２の保護膜１８０ｙの第２の膜１８０ｙｑをなす第３の層の成膜条件を調節することにより、第１の保護膜１８０ｘをなす第１の層から、保護膜１８０ｚの第１の膜１８０ｙｐをなす第２の層及び第２の保護膜１８０ｙの第２の膜１８０ｙｑをなす第３の層に向かうに従ってエッチング速度が速くなるということが分かる。
次いで、図３１から図３３に基づいて、本発明の他の実施例について説明する。図３１は、本発明の他の実施例による保護膜のエッチング速度を示すグラフであり、図３２及び図３３は、本発明の他の実施例によるコンタクト孔の断面を示す電子顕微鏡写真である。
本実施例においては、第１の保護膜１８０ｘを、第２の保護膜１８０ｙと同様に、エッチング速度の小さい下層とエッチング速度の大きい上層とを有する二重膜として成膜した後、各層のエッチング速度を測定して図３１に示す。
また、第１の保護膜１８０ｘを、第２の保護膜１８０ｙと同様に、エッチング速度の小さい下層とエッチング速度の大きい上層とを有する二重膜として成膜した場合Ａと、本発明の実施形態に係る薄膜トランジスタアレイ基板と同様に、第１の保護膜１８０ｘを、第２の保護膜１８０ｙの第１の膜１８０ｙｐよりもエッチング速度の小さい単一膜として成膜した場合Ｂについて、実際に形成されたコンタクト孔の断面を観察し、その結果を図３２及び図３３に示す。図３２は、場合Ａ及び場合Ｂについて、ゲート導電体を露出させるコンタクト孔を示す。図３２の（ａ）は場合Ａを示し、図３２の（ｂ）は場合Ｂを示す。図３３は、場合Ａ及び場合Ｂについてデータ導電体を露出させるコンタクト孔を示す。図３３の（ａ）は場合Ａを示し、図３３の（ｂ）は場合Ｂを示す。
まず、図３１を参照すると、各保護膜を、エッチング速度の大きい下層とエッチング速度の小さい上層とを有するように成膜した場合に、すなわち、第１の保護膜１８０ｘを、第２の保護膜１８０ｙと同様に、エッチング速度の小さい下層とエッチング速度の大きい上層とを有する二重膜として成膜した場合に、第１の保護膜１８０ｘの下層ｘ１のエッチング速度は、第１の保護膜１８０ｘの上層ｘ２のエッチング速度よりも遅かった。また、第２の保護膜１８０ｙの下層ｙ１のエッチング速度は、第２の保護膜１８０ｙの上層ｙ２のエッチング速度よりも遅かった。さらに、第１の保護膜１８０ｘの上層ｘ２のエッチング速度は、第２の保護膜１８０ｙの下層ｙ１のエッチングの速度よりも速かった。
このため、コンタクト孔が形成される第１の保護膜１８０ｘ及び第２の保護膜１８０ｙの下から上に向かうに従ってエッチング速度が次第に速くなるのではなく、第１の保護膜１８０ｘの下層ｘ１と第２の保護膜１８０ｙの下層ｙ１との間にエッチング速度の大きい第１の保護膜１８０ｘの上層ｘ２が存在して、第１の保護膜１８０ｘの上層ｘ２においてオーバエッチングされるということが分かる。
図３２及び図３３の（ａ）を参照すると、第１の保護膜１８０ｘを、第２の保護膜１８０ｙと同様に、エッチング速度の小さい下層とエッチング速度の大きい上層とを有する二重膜として成膜した場合Ａに、図３２及び図３３の（ａ）にそれぞれＡにて示すように、オーバエッチングされてコンタクト孔の断面積が大きくなった部分が観察された。
しかしながら、図３２及び図３３の（ｂ）を参照すると、本発明の実施形態に係る薄膜トランジスタアレイ基板と同様に、第１の保護膜１８０ｘを、第２の保護膜１８０ｙの第１の膜１８０ｙｐよりもエッチング速度の小さい単一膜として成膜した場合Ｂに比べて、実際に形成されたコンタクト孔は下方から上方に向かうに従って断面積が大きくなる正テーパ構造を有するということが分かる。
このように、本発明の実施形態に係る薄膜トランジスタ及びその製造方法によれば、第１の保護膜１８０ｘを、第２の保護膜１８０ｙの第１の膜１８０ｙｐにほぼ等しいかそれよりも小さいエッチング速度を有する単一膜として成膜することにより、第１の保護膜１８０ｘと第２の保護膜１８０ｙとの間に発生しうる問題、すなわち、コンタクト孔の断面積が大きくなることを防ぐことができるということが分かる。
本実施形態に係る薄膜トランジスタアレイ基板において、重なり合う二つの電場生成電極のうちのいずれか一方は板状を呈し、もう一方は枝部を有すると説明したが、本発明は、１枚の表示板に二つの電場生成電極を有する他のあらゆるタイプの薄膜トランジスタアレイ基板に適用可能である。
以上、本発明の好適な実施例について詳述したが、本発明の権利範囲はこれに何ら限定されるものではなく、次の特許請求の範囲において定義している本発明の基本概念を用いた当業者の種々の変形及び改良形態もまた本発明の権利範囲に属するものである。
１１０:基板
１２１:ゲート線
１２４:ゲート電極
１２９:ゲートパッド部
１２５:共通電圧線
１３１:第１の電場生成電極
１４０:ゲート絶縁膜
１５１、１５４、１５９:半導体
１６１、１６３、１６５、１６９:抵抗性接触部材
１７１:データ線
１７３:ソース電極
１７５:ドレイン電極
１７９:データパッド部
１８０ｘ:第１の保護膜
１８０ｙ:第２の保護膜
１８１、１８２、１８５ｂ、１８６ａ、１８６ｂ:コンタクト孔
１９１:第２の電場生成電極
８０:有機膜
８１、８２、８６:接続部材

Claims (16)

  1. 基板と、
    前記基板の上に配設され、ゲートパッド部を備えるゲート線と、
    前記ゲート線の上に配設されるゲート絶縁膜と、
    前記ゲート絶縁膜の上に配設されてソース電極とデータパッド部とを備えるデータ線及び前記ゲート絶縁膜の上に配設されるドレイン電極と、
    前記データ線及び前記ドレイン電極の上に配設される第１の保護膜と、
    前記第１の保護膜の上に配設される第１の電場生成電極と、
    前記第１の電場生成電極の上に配設される第２の保護膜と、
    前記第２の保護膜の上に配設される第２の電場生成電極と、
    を備え、
    前記第１の保護膜及び前記第２の保護膜は無機物であり、
    前記第１の保護膜内のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合は、第２の保護膜内のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合よりも大きい薄膜トランジスタアレイ基板。
  2. 前記第１の保護膜は単一膜であり、前記第２の保護膜は、下層と前記下層の上に配設される上層とを備える請求項１に記載の薄膜トランジスタアレイ基板。
  3. 前記第１の保護膜のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合は、前記第２の保護膜の前記下層のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合にほぼ等しいかそれよりも小さく、前記第２の保護膜の前記下層のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合は、前記第２の保護膜の前記上層のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合よりも小さい請求項２に記載の薄膜トランジスタアレイ基板。
  4. 基板の上にゲートパッド部を備えるゲート線を形成するステップと、
    前記ゲート線の上にゲート絶縁膜を成膜するステップと、
    前記ゲート絶縁膜の上に半導体を形成するステップと、
    前記半導体の上に、ソース電極とデータパッド部とを備えるデータ線と、ドレイン電極と、を形成するステップと、
    前記データ線及び前記ドレイン電極の上に第１の保護膜を成膜するステップと、
    前記第１の保護膜の上に第１の電場生成電極を形成するステップと、
    前記第１の電場生成電極の上に第２の保護膜を成膜するステップと、
    前記第２の保護膜の上に第２の電場生成電極を形成するステップと、
    を含み、
    前記第１の保護膜のエッチング速度は、前記第２の保護膜のエッチング速度よりも小さく、
    前記ゲート絶縁膜の成膜温度は前記第１の保護膜の成膜温度より高く、前記第１の保護膜の成膜温度は前記第２の保護膜の成膜温度より高いか同一な薄膜トランジスタアレイ基板の製造方法。
  5. 前記第２の保護膜を成膜するステップは、
    前記第１の保護膜の上に第１の膜を成膜するステップと、
    前記第１の膜の上に第２の膜を成膜するステップと、
    を含み、
    前記第２の膜のエッチング速度は、前記第１の膜のエッチング速度よりも大きい請求項４に記載の薄膜トランジスタアレイ基板の製造方法。
  6. 前記第１の膜を成膜するステップにおいては、前記第１の膜を、前記第１の保護膜のエッチング速度にほぼ等しいかそれよりも大きいエッチング速度を有するように成膜する請求項５に記載の薄膜トランジスタアレイ基板の製造方法。
  7. 前記ゲート絶縁膜を成膜するステップにおいては、前記ゲート絶縁膜を、前記第１の保護膜のエッチング速度よりも小さいエッチング速度を有するように成膜する請求項４に記載の薄膜トランジスタアレイ基板の製造方法。
  8. 前記第２の保護膜の下層及び前記下層の上に配設される前記第２の保護膜の上層をエッチングしてコンタクト孔を形成するステップをさらに含み、
    前記コンタクト孔を形成するステップにおいては、前記コンタクト孔を、下方から上方に向かうに従って断面積が大きくなる正テーパ構造を有するように形成する請求項４に記載の薄膜トランジスタアレイ基板の製造方法。
  9. 前記第１の保護膜と前記第２の保護膜との間に有機絶縁膜を成膜するステップをさらに含み、
    前記有機絶縁膜を成膜するステップにおいては、前記コンタクト孔の周りには前記有機絶縁膜を成膜しない請求項８に記載の薄膜トランジスタアレイ基板の製造方法。
  10. 前記第１の保護膜と前記第２の保護膜との間に有機絶縁膜を成膜するステップをさらに含み、
    前記有機絶縁膜は、前記ゲートパッド部及び前記データパッド部に対応する領域には成膜しない請求項４に記載の薄膜トランジスタアレイ基板の製造方法。
  11. 前記ゲート絶縁膜と、前記第１の保護膜及び前記第２の保護膜に前記ゲートパッド部の一部を露出させる第１のコンタクト孔を形成するステップをさらに含む請求項１０に記載の薄膜トランジスタアレイ基板の製造方法。
  12. 前記第１のコンタクト孔を形成するステップにおいては、前記第１のコンタクト孔を、下方から上方に向かうに従って断面積が大きくなるように形成する請求項１１に記載の薄膜トランジスタアレイ基板の製造方法。
  13. 前記第１の保護膜及び前記第２の保護膜に前記データパッド部の一部を露出させる第２のコンタクト孔を形成するステップをさらに含む請求項１０に記載の薄膜トランジスタアレイ基板の製造方法。
  14. 前記第２のコンタクト孔を形成するステップにおいては、前記第２のコンタクト孔を、下方から上方に向かうに従って断面積が大きくなるように形成する請求項１３に記載の薄膜トランジスタアレイ基板の製造方法。
  15. 前記第１の保護膜内のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合を、第２の保護膜内のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合よりも大きくする請求項４に記載の薄膜トランジスタアレイ基板の製造方法。
  16. 前記第２の保護膜を成膜するステップは、
    前記第１の保護膜の上に第１の膜を成膜するステップと、
    前記第１の膜の上に第２の膜を成膜するステップと、
    を含み、
    前記第１の保護膜のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合を、前記第２の保護膜の前記第１の膜のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合にほぼ等しいかそれよりも小さくし、
    前記第２の保護膜の前記第１の膜のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合を、前記第２の保護膜の前記第２の膜のケイ素と水素との結合濃度に対する窒素と水素との結合濃度の割合よりも小さくする請求項１５に記載の薄膜トランジスタアレイ基板の製造方法。
JP2013209433A 2012-11-01 2013-10-04 薄膜トランジスタアレイ基板及びその製造方法 Active JP6382496B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0123209 2012-11-01
KR1020120123209A KR102017204B1 (ko) 2012-11-01 2012-11-01 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2014093521A JP2014093521A (ja) 2014-05-19
JP6382496B2 true JP6382496B2 (ja) 2018-08-29

Family

ID=50546200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013209433A Active JP6382496B2 (ja) 2012-11-01 2013-10-04 薄膜トランジスタアレイ基板及びその製造方法

Country Status (4)

Country Link
US (2) US8853703B2 (ja)
JP (1) JP6382496B2 (ja)
KR (1) KR102017204B1 (ja)
CN (1) CN103811499B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI545733B (zh) * 2014-02-11 2016-08-11 群創光電股份有限公司 顯示面板
KR102228900B1 (ko) 2014-07-25 2021-03-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN104393020B (zh) 2014-11-21 2017-07-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102279884B1 (ko) 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102303605B1 (ko) 2015-01-09 2021-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN104766869B (zh) * 2015-04-07 2018-01-26 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置
JP2017003708A (ja) * 2015-06-08 2017-01-05 株式会社 オルタステクノロジー 液晶表示装置
TWI599834B (zh) * 2015-07-31 2017-09-21 友達光電股份有限公司 畫素結構及其製造方法
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
KR102670830B1 (ko) * 2016-10-31 2024-05-29 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
CN108227257B (zh) * 2018-02-06 2021-01-26 京东方科技集团股份有限公司 一种减薄装置及减薄方法
US11101294B2 (en) * 2018-10-19 2021-08-24 Sharp Kabushiki Kaisha Array substrate and display device

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654159B1 (ko) * 2000-02-10 2006-12-05 엘지.필립스 엘시디 주식회사 반사형 액정 표시장치 및 그 제조방법
KR100469345B1 (ko) 2001-11-22 2005-02-02 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조방법
US6882394B2 (en) 2002-05-30 2005-04-19 Fujitsu-Display Technologies Corporation Reflective liquid crystal display including a step of applying charged particles on the organic resin and film method of manufacturing
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
JP4417072B2 (ja) 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
KR100940909B1 (ko) * 2003-06-10 2010-02-08 엘지디스플레이 주식회사 반사투과형 액정표시장치
KR101107682B1 (ko) 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20070000893A (ko) 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
KR20070084851A (ko) * 2006-02-22 2007-08-27 삼성전자주식회사 반투과형 액정 표시 장치 및 이를 위한 표시판
US7746444B2 (en) 2006-06-26 2010-06-29 Lg Display Co., Ltd. Array substrate, liquid crystal display device having the same, and manufacturing method thereof
KR101295192B1 (ko) * 2006-06-29 2013-08-09 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR20080026957A (ko) * 2006-09-22 2008-03-26 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101293561B1 (ko) * 2006-10-11 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080053644A (ko) * 2006-12-11 2008-06-16 삼성전자주식회사 액정 표시 장치
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101326129B1 (ko) * 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2009103769A (ja) * 2007-10-22 2009-05-14 Hitachi Displays Ltd 表示装置
KR101346921B1 (ko) * 2008-02-19 2014-01-02 엘지디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR101461123B1 (ko) 2008-05-08 2014-11-14 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법
US8760479B2 (en) * 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
KR101522615B1 (ko) * 2008-11-05 2015-05-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101492106B1 (ko) * 2008-11-25 2015-02-11 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101260841B1 (ko) 2008-12-23 2013-05-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101592015B1 (ko) * 2009-03-05 2016-02-05 삼성디스플레이 주식회사 액정 표시 장치
JP5352333B2 (ja) * 2009-04-23 2013-11-27 株式会社ジャパンディスプレイ アクティブマトリクス型表示装置
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5280988B2 (ja) * 2009-11-09 2013-09-04 株式会社ジャパンディスプレイ 液晶表示装置の製造方法
KR20110053034A (ko) 2009-11-13 2011-05-19 엘지디스플레이 주식회사 Ｃｏｔ형 액정표시장치 및 그의 제조방법
KR101694151B1 (ko) 2009-12-11 2017-01-10 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101311874B1 (ko) * 2009-12-14 2013-09-26 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판의 제조 방법
KR20110124530A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101666368B1 (ko) 2010-05-20 2016-10-25 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
WO2012021197A2 (en) * 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
KR101148557B1 (ko) 2010-06-24 2012-05-25 하이디스 테크놀로지 주식회사 디스플레이 장치용 기판의 제조방법
US8547513B2 (en) * 2010-08-10 2013-10-01 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR101284714B1 (ko) 2010-09-20 2013-07-17 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
US20120127148A1 (en) * 2010-11-24 2012-05-24 Seong-Jun Lee Display substrate, display panel and display device
KR20120081666A (ko) * 2010-12-31 2012-07-20 삼성전자주식회사 액정 표시 장치 및 액정 표시 장치 제조용 노광 마스크
KR20120080885A (ko) * 2011-01-10 2012-07-18 삼성모바일디스플레이주식회사 액정 표시 장치
KR101787598B1 (ko) * 2011-02-07 2017-10-19 삼성디스플레이 주식회사 액정 표시 장치
KR20120124012A (ko) * 2011-05-02 2012-11-12 삼성디스플레이 주식회사 액정 표시 장치
KR20130011856A (ko) 2011-07-22 2013-01-30 삼성디스플레이 주식회사 표시기판 및 그 제조방법
KR20130031559A (ko) * 2011-09-21 2013-03-29 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20130061420A (ko) * 2011-12-01 2013-06-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101971594B1 (ko) * 2012-02-16 2019-04-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2014093521A (ja) 2014-05-19
US20150072484A1 (en) 2015-03-12
KR102017204B1 (ko) 2019-09-03
KR20140056862A (ko) 2014-05-12
CN103811499B (zh) 2018-05-22
US20140117361A1 (en) 2014-05-01
US9640566B2 (en) 2017-05-02
US8853703B2 (en) 2014-10-07
CN103811499A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
JP6382496B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
US7205570B2 (en) Thin film transistor array panel
JP6184268B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
JP6309766B2 (ja) 薄膜トランジスタアレイ基板
JP2006178368A (ja) アクティブマトリクス型表示装置及びその製造方法
US20110177639A1 (en) Method for manufacturing a thin film transistor array panel
KR20150051464A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102340409B1 (ko) 표시 장치
KR20140095797A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9429804B2 (en) Display device and manufacturing method thereof
JP6336765B2 (ja) 表示装置
CN106575062B (zh) 有源矩阵基板及其制造方法
JP2014106437A (ja) 液晶表示パネルおよびその製造方法
KR102356827B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US9153603B2 (en) Thin film transistor array panel and method of manufacturing the same
KR20140088810A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2013092613A (ja) 液晶表示装置及びその製造方法
JP2009271105A (ja) 液晶表示装置の製造方法
KR20150062186A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9224867B2 (en) Thin film transistor array panel and method of manufacturing the same
KR20170045404A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20060082313A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180802

R150 Certificate of patent or registration of utility model

Ref document number: 6382496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180810

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20181102

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250