KR100922802B1 - Ｔｆｔ 어레이 기판 및 그 제조방법 - Google Patents

Ｔｆｔ 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100922802B1
KR100922802B1 KR1020060138541A KR20060138541A KR100922802B1 KR 100922802 B1 KR100922802 B1 KR 100922802B1 KR 1020060138541 A KR1020060138541 A KR 1020060138541A KR 20060138541 A KR20060138541 A KR 20060138541A KR 100922802 B1 KR100922802 B1 KR 100922802B1
Authority
KR
South Korea
Prior art keywords
gate
layer
data
passivation
electrode
Prior art date
Application number
KR1020060138541A
Other languages
English (en)
Other versions
KR20080062585A (ko
Inventor
홍현석
이창빈
임주수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060138541A priority Critical patent/KR100922802B1/ko
Priority to JP2007325162A priority patent/JP4834652B2/ja
Priority to CN200710301838A priority patent/CN100580937C/zh
Priority to US12/003,626 priority patent/US8110830B2/en
Publication of KR20080062585A publication Critical patent/KR20080062585A/ko
Application granted granted Critical
Publication of KR100922802B1 publication Critical patent/KR100922802B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 노광마스크의 사용횟수를 줄여 공정 시간 및 공정 단가를 절감하고 포토레지스트 패턴 하부의 보호막을 과식각시켜 포토레지스트 패턴의 리프트 오프 방식을 용이하게 수행하고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것으로서, 특히 기판 상에 형성되는 게이트 배선, 게이트 전극 및 게이트 패드로 구성되는 게이트 배선층과, 상기 게이트 배선층 상에 형성되는 게이트 절연막과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과, 상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 형성되는 소스/드레인 전극 및 상기 데이터 배선의 끝단에 형성되는 데이터 패드로 구성되는 데이터 배선층과, 상기 드레인 전극과 콘택되는 화소 전극과, 상기 게이트 패드 및 데이터 패드에 콘택되는 제 1 및 제 2 산화방지막과, 상기 데이터 배선층 상에 적층되는 적어도 2층의 보호막을 구비하며, 상기 적어도 2층의 보호막 중 최상층의 보호막은 상기 화소 전극과 제 1 및 제 2 산화방지막이 형성된 영역을 제외한 나머지 영역에 형성되는 것을 특징으로 한다.
노광마스크, 회절노광, 리프트 오프, BOE

Description

ＴＦＴ 어레이 기판 및 그 제조방법{Thin Film Transistor Array Substrate And Method For Fabricating The Same}
도 1a 내지 도 1e는 종래 기술에 의한 TFT 어레이 기판의 공정단면도.
도 2는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 평면도.
도 3은 도 2의 Ⅰ-Ⅰ', Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ' 선상에서의 TFT 어레이 기판의 단면도.
도 4a 내지 도 4c는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 공정평면도.
도 5a 내지 도 5h는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 공정단면도.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 공정단면도.
*도면의 주요 부분에 대한 부호설명
111 : 기판 112 : 게이트 배선
112a : 게이트 전극 113 : 게이트 절연막
114 : 반도체층 115 : 데이터 배선
115a : 소스 전극 115b : 데이터 전극
117 : 화소전극 119 : 콘택홀
122 : 게이트 패드
125 : 데이터 패드
108, 109 : 제 1 ,제 2 포토레지스트 패턴
116, 118, 120 : 제 1 ,제 2 ,제 3 보호막
152, 155 : 제 1 ,제 2 산화방지막
162, 165 : 제 1 ,제 2 오픈영역
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 노광마스크의 사용횟수를 줄여 공정 시간 및 공정 단가를 절감하고 포토레지스트 패턴 하부의 보호막을 과식각시켜 포토레지스트 패턴의 리프트 오프 방식을 용이하게 수행하고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것이다.
액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징 때문에 평판 디스플레이 중에서도 그 비중이 증대되고 있다.
이러한 액정표시소자는 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토식각기술(photolithography)이다.
상기 포토식각기술은 패턴이 형성될 기판 상의 필름층에 자외선으로 감광하는 재료인 포토 레지스트를 코팅하고, 노광 마스크에 형성된 패턴을 포토 레지스트 위에 그대로 노광하여 현상하고, 이와 같이 패터닝된 포토 레지스트를 마스크로 활용하여 상기 필름층을 식각한 후 포토 레지스트를 스트립핑하는 일련의 복잡한 과정으로 이루어진다.
종래기술에 의한 액정표시소자용 TFT 어레이 기판은 기판 상에 게이트 배선층, 게이트 절연막, 반도체층, 데이터 배선층, 보호막, 화소전극을 형성하기 위해서 통상, 5~7마스크 기술을 사용하고 있는데, 이와같이 마스크를 이용하는 포토식각기술의 횟수가 많아지면 공정 오류의 확률이 증가한다.
이와같은 문제점을 극복하고자 최근, 포토리소그래피 공정의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하고자 "저마스크 기술"에 대한 연구가 활발하게 진행되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 TFT 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 의한 TFT 어레이 기판의 공정단면도이다.
종래 기술에 의한 액정표시소자용 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 1a에서와 같이, 기판(11) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착한 후, 제 1 마스크를 이용한 포토식각기술을 적용하여 복수개의 게이트 배선(도시하지 않음), 게이트 전극(12a) 및 게이트 패드(22)를 형성한다.
상기 포토식각기술은 다음과 같이 진행된다.
즉, 내열성이 우수하고 투명한 유리기판 상에 저항이 낮은 금속을 고온에서 증착하고 그 위에 포토레지스트(photoresist)를 도포한 후, 상기 포토레지스트 상부에 패턴층이 구비된 제 1 마스크를 위치시켜 빛을 선택적으로 조사함으로써 제 1 마스크의 패턴층과 동일한 패턴을 상기 포토레지스트 상에 형성시킨다.
다음, 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 포토레지스트를 패터닝한다. 상기 패터닝된 포토레지스트로부터 노출된 부분의 금속을 선택적으로 식각하여 원하는 패턴을 얻는 것이다.
다음, 도 1b에 도시된 바와 같이, 상기 게이트 전극(12a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(13)을 형성한다.
이어서, 상기 게이트 절연막(13) 위에 아몰퍼스 실리콘을 증착하고, 제 2 마스크를 이용한 사진식각기술로 패터닝하여 상기 게이트 전극(12a)에 오버랩되도록 상기 게이트 절연막(13) 상에 섬(island) 모양의 반도체층(14)을 형성한다.
계속해서, 도 1c에 도시된 바와 같이, 상기 반도체층(14)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착하고 제 3 마스크를 이용한 포토식각기술로 패터닝하여 데이터 배선층을 형성한다.
상기 데이터 배선층은 상기 게이트 배선과 교차하여 단위 화소영역을 정의하는 데이터 배선(도시하지 않음)과, 상기 반도체층(14)의 가장자리에 오버랩되는 소 스 전극(15a) 및 드레인 전극(15b)과, 패드부 영역의 데이터 패드(25)를 포함한다.
상기에서와 같이 적층된 게이트전극(12a), 게이트 절연막(13), 반도체층(14) 및 소스/드레인 전극(15a,15b)은 단위 픽셀에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 이룬다.
다음, 도 1d에 도시된 바와 같이, 상기 드레인 전극(15b)을 포함한 전면에 BCB 등의 유기절연물질 또는 SiNx의 무기절연물질을 도포하여 보호막(16)을 형성한다. 그리고, 제 4 마스크를 이용한 포토식각기술로 상기 보호막(16)의 일부를 제거하여 상기 드레인 전극(15b)이 노출되는 콘택홀(71)과 상기 게이트 패드(22)가 노출되는 제 1 패드오픈영역(81a)과 상기 데이터 패드(25)가 노출되는 제 2 패드오픈영역(81b)을 형성한다.
다음, 도 1e에 도시된 바와 같이, 상기 보호막(16)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 제 5 마스크를 이용한 포토식각기술을 적용하여 상기 드레인 전극(15b)에 전기적으로 연결되도록 화소영역에 화소전극(17)을 형성함으로써 TFT 어레이 기판을 완성한다. 이와 동시에 제 1 ,제 2 패드오픈영역을 커버하여 게이트 패드 및 데이터 패드의 산화를 방지하는 투명도전층(27)을 동시에 형성한다.
종래 기술에 의한 액정표시소자용 TFT 어레이 기판은 게이트 배선층, 반도체층, 데이터 배선층, 보호막의 콘택홀, 화소전극을 형성하기 위해서, 최소한 총 5번의 노광마스크를 사용하는데, 이와 같이 노광마스크의 사용횟수가 많아지면 공정이 복잡해지고 공정 시간 및 공정 비용이 많이 소요되므로 공정효율이 크게 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위해서, 제 1 노광마스크를 사용하여 게이트 배선층을 패터닝하고, 제 2 노광마스크를 사용하여 상기 에칭스토퍼를 형성하고, 제 3 노광마스크를 사용하여 반도체층과 n+a-Si과 데이터 배선층을 일괄 패터닝하고, 제 4 노광마스크를 사용하여 화소전극 및 산화방지막을 패터닝함으로써, 노광마스크를 총 4회 사용하여 박막트랜지스터 어레이 기판을 형성하는바, 공정을 간소화하고 공정비용을 절감할 수 있는 TFT 어레이 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT 어레이 기판은 기판 상에 형성되는 게이트 배선, 상기 게이트 배선으로부터 분기되는 게이트 전극 및 상기 게이트 배선의 끝단에 형성되는 게이트 패드로 구성되는 게이트 배선층과, 상기 게이트 배선층 상에 형성되는 게이트 절연막과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과, 상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 형성되는 소스/드레인 전극 및 상기 데이터 배선의 끝단에 형성되는 데이터 패드로 구성되는 데이터 배선층과, 상기 드레인 전극과 콘택되는 화소 전극과, 상기 게이트 패드 및 데이터 패드에 콘택되는 제 1 및 제 2 산화방지막과, 상기 데이터 배선층 상에 적층되는 적어도 2층의 보호막을 구비하며, 상기 적어도 2층의 보호막 중 최상층의 보호막은 상기 화소 전극과 제 1 및 제 2 산화방지막이 형성된 영역을 제외한 나머지 영역에 형성되는 것을 특징으로 한다.
그리고, 상기 TFT 어레이 기판의 제조방법은 기판 상에 게이트 배선, 게이트 전극 및 게이트 패드로 구성되는 게이트 배선층을 형성하는 단계와, 상기 게이트 배선층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극에 오버랩되는 반도체층을 형성하는 단계와, 상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 구비되는 소스/드레인 전극, 상기 데이터 배선의 끝단에 연결되는 데이터 패드로 구성되는 데이터 배선층을 형성하는 단계와, 상기 데이터 배선층을 포함한 전면에 적어도 2층의 보호막을 형성하는 단계와, 상기 적어도 2층의 보호막 중 최상층의 보호막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 적어도 2층의 보호막을 선택적으로 식각하여 콘택홀과 제 1 ,제 2 오픈영역을 형성함과 동시에 상기 포토레지스트 패턴 하부의 상기 최상층의 보호막을 수평으로 과식각시키는 단계와, 상기 포토레지스트를 포함한 전면에 도전물질을 증착하는 단계와, 상기 포토레지스트를 리프트-오프하여 상기 도전물질을 패터닝함으로써 상기 콘택홀을 통해 상기 드레인 전극에 콘택되는 화소전극과, 상기 제 1 ,제 2 오픈영역을 통해 상기 게이트 패드 및 데이터 패드에 각각 콘택되는 제 1 ,제 2 산화방지막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
삭제
이하, 첨부된 도면을 통해 본 발명의 실시예에 의한 TFT 어레이 기판 및 그 제조방법을 살펴보면 다음과 같다.
제 1 실시예
도 2는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 평면도이고, 도 3은 도 2의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'선상에서의 TFT 어레이 기판의 단면도이며, 도 4a 내지 도 4c는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 공정평면도이고, 도 5a 내지 도 5h는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 공정단면도이다.
본 발명의 제 1 실시예에 의한 액정표시소자용 TFT 어레이 기판은, 도 2 및 도 3에 도시된 바와 같이, 박막트랜지스터(TFT), 화소전극(PXL, 117), 게이트 배선(미도시) 및 데이터 배선(DL, 115)이 형성되어 있는 액티브 영역과, 게이트 패드(GP,122) 및 데이터 패드(DP,125)가 각각 형성되어 있는 패드부 영역으로 구분된다.
구체적으로, 상기 액티브 영역에는 서로 교차하는 게이트 배선(112) 및 데이터 배선(115)에 의해서 서브픽셀이 정의되고, 상기 두 배선의 교차 지점에는 게이트 전극(112a), 게이트 절연막(113), 반도체층(114), 소스/드레인 전극(115a,115b)이 적층되어 박막트랜지스터(TFT)를 구성한다. 이때, 패턴의 형태가 서로 다른 반도체층(114)과 소스/드레인 전극(115a, 115b)을 일괄 패터닝하기 위해서 회절노광마스크를 사용하여 포토식각공정을 수행하는데, 상기 반도체층과 소스/드레인 전극의 일부 모서리가 동일선상에 위치하고 또한 데이터 배선 하부에 비정질실리콘(104)이 동일한 패턴으로 형성되어 있음을 도 2 및 도 3을 통해 확인할 수 있다.
상기 데이터 배선층 상부에는 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질을 증착하여 형성된 제 1 보호막(116)과, BCB(Benzocyclobutene), 아크릴 수지 등의 유기절연물질을 도포하여 형성된 제 2 보호막(118)과, SiO2를 증착하여 형성된 제 3 보호막(120)이 차례로 적층된다. 이때, 제 3 보호막의 경우 제 2 보호막 및 포토레지스트와 식각선택비가 다른 물질로 형성되어야 하고 제 1 보호막과 식각선택비가 유사한 물질로 형성되어야 하며, 이로서 포토레지스트 패턴의 리프트-오프 공정에 의한 화소전극 및 산화방지막 형성이 가능해지며 이러한 내용 은 이후 제조방법 설명에서 서술하기로 한다.
그리고, 상기 제 3 보호막이 제거된 영역의 제 2 보호막 상에는 화소전극이 구비되며, 상기 화소전극은 제 1 ,제 2 ,제 3 보호막을 제거하여 형성된 콘택홀(119)을 통해 상기 드레인 전극에 콘택된다.
한편, 패드부 영역에는 상기 게이트 배선(112)에서 연장 형성되어 외부 구동회로로부터 주사신호를 전달하는 게이트 패드(122)와, 상기 데이터 배선(115)에서 연장 형성되어 외부 구동회로로부터 비디오 신호를 전달하는 데이터 패드(125)가 구비되는데, 상기 게이트 패드 및 데이터 패드 상부에는 이들을 각각 커버하는 제 1 ,제 2 산화방지막(151,152)이 형성되며, 상기 제 1 산화방지막은 제 1 ,제 2 ,제 3 보호막 및 게이트 절연막을 제거하여 형성된 제 1 오픈영역(162)을 통해 상기 게이트 패드에 콘택되며, 상기 제 2 산화방지막은 제 1 ,제 2 ,제 3 보호막을 제거하여 형성된 제 2 오픈영역(165)을 통해 상기 데이터 패드에 콘택된다.
상기 게이트 배선(112), 게이트 전극(112a) 및 게이트 패드(122)가 서로 동일층에 구비되고, 상기 데이터 배선(115), 소스/드레인 전극(115a, 115b) 및 데이터 패드(125)가 서로 동일층에 구비되며, 화소전극(117) 및 제 1 ,제 2 산화방지막(152, 155)이 서로 동일층에 구비된다.
이러한 본발명에 의한 TFT 어레이 기판은 식각선택비가 서로 다른 제 1 ,제 2 ,제 3 보호막을 적층 형성하는 것을 특징으로 하는데, 상기 제 3 보호막은 상기 박막트랜지스터, 게이트 배선 및 데이터 배선 등의 비개구영역에 오버랩되도록 형성되며 화소전극 및 제 1 ,제 2 산화방지막이 형성되는 개구영역에는 제거됨을 특 징으로 한다. 즉, 상기 화소전극 및 제 1 ,제 2 산화방지막은 제 3 보호막이 제거된 부분에 한정하여 형성된다.
그리고, 상기 제 2 보호막으로 BCB(Benzocyclobutene) 또는 아크릴 수지 등의 유전율이 낮은 유기절연물질을 사용하므로 데이터 배선과 화소전극의 모서리를 서로 오버랩시켜도 기생 커패시턴스가 거의 발생하지 않는다. 이와같이,데이터 배선과 화소전극 사이에 유기절연물질을 개재시켜 화소전극의 면적을 최대한 크게 형성되도록 데이터 배선과 화소전극을 서로 오버랩시킬 수 있으므로 소자의 개구율이 향상된다.
도시하지는 않았으나, 상기와 같이 화소전극과 박막트랜지스터가 형성되어 있는 TFT 어레이 기판은 공통전극과 컬러필터층이 형성되어 있는 대향기판과 대향합착된 후 두 기판 사이에 액정이 충진되어 액정표시소자가 완성되며, 상기 화소전극과 공통전극 사이에 형성되는 수직전계에 의해 상기 액정이 구동된다.
상기 액정표시소자의 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 4a 및 도 5a에 도시된 바와 같이, 투명하고 내열성이 우수한 기판(111) 상에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속물질 바람직하게는, 몰리브덴과 AlNd의 적층막을 스퍼터링(sputtering) 방법으로 차례로 증착한 뒤, 제 1 노광마스크를 이용한 포토식각공정으로 일괄 패터닝하여 게이트 배선(112)과, 상기 게이트 배선으로부터 분기되는 TFT영역의 게이트 전극(112a)과, 게이트 패드부 영역(GP)의 게이트 패드(122)를 형 성한다.
그리고, 도 4b 및 도 5b에 도시된 바와 같이, 상기 게이트 전극(112a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(113)을 형성한다.
이어서, 상기 게이트 절연막(113) 위에 비정질 실리콘(amorphous silicon, a-Si)(104) 및 금속물질(105)을 차례로 증착한다. 상기 금속물질로는 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등을 사용할 수 있다.
이후, 상기 비정질 실리콘(104) 및 금속물질(105)의 적층막을 일괄패터닝하기 위해서 회절노광마스크를 사용하는데, 구체적으로, 상기 금속물질 상에 스핀(spin)법, 롤 코팅(roll coating)법 등으로 UV 경화성 수지(Ultraviolet curable resin)인 포토 레지스트(Photo resist)를 도포한 후, 상기 포토 레지스트 상부에 소정의 패턴이 형성된 제 2 노광마스크를 씌워서 UV 또는 x-선 파장에 노출시켜 노광시킨 뒤, 노광된 포토 레지스트를 현상하여 2중 단차의 제 1 포토레지스트 패턴(108)을 형성한다.
상기 포토레지스트를 2중 단차로 형성하기 위해서 제 2 노광마스크로 회절노광마스크를 사용하는데, 회절노광마스크는 투명기판 상에 금속재질의 차광층 및 반투명층이 형성되어, 투명영역, 반투명 영역, 차광영역의 3영역으로 분할되는데, 투명영역에는 광투과율이 100%이고, 차광영역은 광투과율이 0%이며, 반투명 영역은 광투과율이 0%~100%이하가 된다.
따라서, 회절 노광된 상기 제 1 포토레지스트 패턴(108)의 잔존 두께도 3영역으로 구분되는데, 회절노광 마스크의 투명 영역에 얼라인되어 이후 현상공정에서 완전히 제거되는 부분과, 회절노광 마스크의 차광 영역에 얼라인되어 이후 현상공정에서 전혀 제거되지 않는 부분과, 회절노광 마스크의 반투명 영역에 얼라인되어 중간단차를 가지는 부분으로 구분된다.
이로써, 회절노광 및 현상된 제 1 포토레지스트 패턴(108)은 2중단차를 가지는데, 소스/드레인 전극이 형성되는 영역과 데이터 배선 및 데이터 패드가 형성되는 영역의 포토레지스트는 제거되지 않고 그대로 남아있고, 소스전극과 드레인 전극 사이의 채널영역의 포토레지스트는 중간단차를 가진다.
이후, 2중 단차의 제 1 포토레지스트 패턴(108)을 마스크로 하여 상기 비정질 실리콘 및 금속물질의 적층막을 일괄식각함으로써, 데이터 배선(115)과, TFT 영역의 반도체층(114) 및 소스/드레인 전극(115a/115b)의 적층막과, 데이터 패드부의 데이터 패드(125)를 형성한다. 이때, 소스전극과 드레인 전극은 일체형으로 연결되어 있는 상태이며 소스전극과 드레인 전극 하부에는 반도체층이 동일한 패턴으로 형성되며, 상기 데이터 배선(115) 및 데이터 패드(125) 하부에도 비정질실리콘(104)이 동일한 패턴으로 남아있게 된다.
계속해서, 낮은 단차의 제 1 포토레지스트 패턴이 완전히 제거될 때까지 상기 제 1 포토레지스트 패턴(108)을 에싱하고, 에싱된 제 1 포토레지스트 패턴 사이로 노출된 소스전극과 드레인 전극 사이를 식각하여 소스전극(115a)과 드레인 전 극(115b)을 서로 분리한다. 소스전극과 드레인 전극 사이의 반도체층(114)은 채널영역이 된다.
이로써, 데이터 배선(115) 및 데이터 패드(125) 하부에는 비정질실리콘(104)이 동일한 패턴으로 구비되고, 소스/드레인 전극(115a, 115b) 하부에는 채널영역을 포함하며 비정질실리콘 물질로 형성되는 반도체층(114)이 완성된다.
여기서, 게이트 전극(112a)과, 상기 게이트 전극 상에 형성된 게이트 절연막(113)과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층(114)과, 상기 반도체층 양끝에 형성된 소스/드레인 전극(115a,115b)이 박막트랜지스터를 구성한다.
이후, 도 5c에 도시된 바와 같이, 남아있는 제 1 포토레지스트 패턴을 완전히 제거하고, 상기 소스/드레인 전극(115a,115b)을 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질을 증착하여 제 1 보호막(116)을 형성하고, 그 위에 BCB(Benzocyclobutene), 아크릴 수지 등의 유기절연물질을 도포하여 제 2 보호막(118)을 형성하며, 그 위에 SiO2를 증착하여 제 3 보호막(120)을 형성한다.
이어서, 도 5d에 도시된 바와 같이, 포토 레지스트(Photo resist)를 도포한 후, 상기 포토 레지스트 상부에 소정의 패턴이 형성된 제 3 노광마스크를 씌워서 노광시킨 뒤, 노광된 포토 레지스트를 현상하여 2중 단차의 제 2 포토레지스트 패턴(109)을 형성한다.
상기 제 2 포토레지스트 패턴을 2중 단차로 형성하기 위해서 제 3 노광마스크로 회절노광마스크를 사용하는데, 회절노광마스크는 전술한 바와 같이, 투명영역, 반투명 영역, 차광영역의 3영역으로 분할되며, 회절 노광된 제 2 포토 레지스트 패턴(109)의 잔존 두께도 3영역으로 구분된다.
즉, 게이트 패드(122) 및 데이터 패드(125)가 오픈될 영역과 드레인 전극(115b)이 노출될 영역의 포토레지스트는 모두 제거되고, 화소전극이 형성될 영역의 포토레지스트는 중간단차를 가지며, 나머지 영역의 포토레지스트는 제거되지 않고 그대로 남아있다.
이후, 도 5e에 도시된 바와 같이, 이중단차의 제 2 포토레지스트 패턴(109)을 마스크로 하여 ICP(Induced Coupled Plasma) 등의 건식식각을 이용하여 제 3 보호막(120)을 식각하고, 산소(O2) 플라즈마를 이용한 에싱공정으로 제 2 보호막(118)을 식각한다. 산소 플라즈마를 이용한 에싱공정에서는 유기막이 식각되므로 무기절연물질인 제 1 보호막(116)은 식각되지 않지만, 제 2 포토레지스트 패턴(109)의 단차는 동시에 낮아진다. 즉, 후속공정에서 화소전극이 형성될 영역에 해당하는 중간단차의 제 2 포토레지스트 패턴은 제거되어 제 3 보호막(120)이 노출되고 높은 단차의 제 2 포토레지스트의 패턴은 그 높이가 낮아진다.
이어서, 도 5f에 도시된 바와 같이, 드레인 전극(115b), 게이트 패드(122) 및 데이터 패드(125)를 에칭스토퍼로 하여 상부의 제 1 보호막(116) 또는 게이트 절연막(113)을 식각하여 상기 드레인 전극이 노출되는 콘택홀(119)과, 상기 게이트 패드가 노출되는 제 1 오픈영역(162)과, 상기 데이터 패드가 노출되는 제 2 오픈영역(165)을 형성한다. 이때, SiO2인 제 3 보호막(120)도 동시에 식각되어 제 2 포토레지스트 패턴(109)과 △P의 갭차이를 형성하고, 화소전극이 형성될 영역에서의 제 2 보호막(118)을 노출시킨다. 이때, 후속공정에서 제 2 포토레지스트 패턴을 리프트-오프시키기 위해 스트리퍼를 사용하는데, △P의 갭차이는 상기 리프트-오프용 스트리퍼가 제 2 포토레지스트 패턴과 제 3 보호막 사이에 침투할 수 있도록 하기 위한 스트리퍼 침투용 공간이 된다.
구체적으로, 제 1 보호막(116), 게이트 절연막(113) 및 제 3 보호막(120)을 HF계 및/또는 NH4F계 에천트, 예를 들면 버퍼드 옥사이드 에천트(Buffered Oxide Etchant; 이하, BOE)를 이용한 습식 식각 공정으로 식각한다.
특히, 제 3 보호막(120)은 제 2 포토레지스트 패턴(109)과 제 2 보호막(118)의 계면 사이로 침투하는 에천트에 의해 수평 방향으로 빠르게 과식각된다. 이에 따라, 패터닝된 제 3 보호막(152)의 측면은 제 2 포토레지스트 패턴의 에지부보다 수평 방향으로 △P 만큼 안쪽으로 깊이 들어가게 된다. 제 3 보호막과 제 2 포토레지스트 패턴 사이의 △P가 더 커지게 됨으로써 이후공정에서 제 2 포토레지스트 패턴을 제거하는 리프트-오프 효율을 향상시킬 수 있게 된다.
다음, 도 5g에 도시된 바와 같이, 상기 제 2 포토레지스트 패턴(109)을 포함한 전면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO, ZnO 등의 투명한 도전물질(117a)을 일정한 두께로 증착한다.
그리고, 상기 제 2 포토레지스트 패턴을 리프트-오프시키면, 제 2 포토레지스트 패턴과 동시에 제 2 포토레지스트 패턴 상에 증착된 투명한 도전물질이 제거되는데, 남아있는 투명한 도전물질은, 도 5h에 도시된 바와 같이, 화소전극(117) 및 제 1 ,제 2 산화방지막(152, 155)이 된다.
상기 화소전극(117)은 콘택홀(119)을 통해 드레인 전극(115b)에 콘택되고 상기 제 1 ,제 2 산화방지막(152, 155)은 각각 게이트 패드(122) 및 데이터 패드(125)가 외부에 노출되지 않도록 커버하여 이들이 산화되는 것을 방지한다.
참고로, 화소전극(117) 및 제 1 ,제 2 산화방지막(152, 155)은 제 2 포토레지스트 패턴 및 제 3 보호막(120)이 없는 영역에 투명한 도전물질이 증착되어 형성되므로 제 3 보호막이 제거된 부분에 한정하여 형성된 것과 같은 구조를 가지게 된다.
이상에서와 같이 형성된 본 발명에 의한 TFT 어레이 기판은 게이트 배선층을 형성하는 제 1 단계와, 비정질실리콘 및 금속물질을 회절노광마스크를 사용하여 일괄패터닝함으로써 반도체층 및 데이터 배선층을 형성하는 제 2 단계와, 무기절연물질인 제 1 보호막, 유기절연물질인 제 2 보호막 및 SiO2인 제 3 보호막을 회절노광마스크를 사용하여 일괄패터닝함으로써 콘택홀 및 오픈영역을 형성하고 포토레지스트 패턴 하부의 제 3 보호막을 수평으로 과식각시켜 △P를 형성함과 아울러, △P에 스트리퍼를 침투시켜 포토레지스트 패턴의 리프트 오프 방식을 용이하게 수행하여 화소전극 및 산화방지막을 형성하는 제 3 단계에서 각각 노광마스크를 사용함으로 써 마스크 공정수를 줄이는 것을 특징으로 한다. 총 3번 노광마스크를 사용하므로 저마스크 기술로서 유용하다 할 것이다.
제 2 실시예
한편, 제 2 실시예의 제 1 ,제 2 단계는 상기 제 1 실시예와 동일하나 제 3 단계에서 차이가 난다. 즉, 제 1 노광마스크를 사용하여 게이트 배선층을 형성하는 제 2 단계와, 제 2 노광마스크인 회절노광마스크를 사용하여 반도체층 및 데이터 배선층을 일괄형성하는 하는 제 2 단계까지는 상기 제 1 실시예와 동일하나, 콘택홀, 오픈영역, 화소전극 및 산화방지막을 형성하는 제 3 단계에서 큰 차이가 있다.
이하에서는 제 3 단계에 대해서만 구체적으로 살펴보기로 한다.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 공정단면도이다.
먼저, 도 6a에 도시된 바와 같이, 제 2 단계를 수행하여 소스/드레인 전극(515a, 515b), 데이터 배선(515) 및 데이터 패드(525)가 이 형성되어 있는 기판(511) 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질을 증착하여 제 1 보호막(516)을 형성하고, 그 위에 SiO2를 증착하여 제 2 보호막(518)을 형성한다.
이어서, 도 6b에 도시된 바와 같이, 포토 레지스트(Photo resist)를 도포한 후, 상기 포토 레지스트 상부에 소정의 패턴이 형성된 제 3 노광마스크를 씌워서 노광시킨 뒤, 노광된 포토 레지스트를 현상하여 2중 단차의 포토레지스트 패 턴(509)을 형성한다.
상기 제 2 포토레지스트 패턴을 2중 단차로 형성하기 위해서 제 3 노광마스크로 회절노광마스크를 사용하는데, 회절노광마스크는 전술한 바와 같이, 투명영역, 반투명 영역, 차광영역의 3영역으로 분할되며, 회절 노광된 포토 레지스트 패턴(509)의 잔존 두께도 3영역으로 구분된다.
즉, 게이트 패드(522) 및 데이터 패드(525)가 오픈될 영역의 포토레지스트는 모두 제거되고, 화소전극이 형성될 영역의 포토레지스트는 중간단차를 가지며, 나머지 영역의 포토레지스트는 제거되지 않고 그대로 남아있다.
이후, 도 6c에 도시된 바와 같이, 이중단차의 제 2 포토레지스트 패턴(509)을 마스크로 하여 건식식각으로 제 1 ,제 2 보호막(516, 518)을 식각함으로써 제 1 ,제 2 오픈영역(562, 565)을 형성한다. 제 1 오픈영역을 통해 게이트 패드 상부의 게이트 절연막(513)이 노출되고 제 2 오픈영역을 통해 데이터 패드가 노출된다.
이어서, 산소(O2) 플라즈마를 이용한 에싱공정으로 2중 단차의 포토레지스트 패턴을 녹임으로써, 후속공정에서 화소전극이 형성될 영역에 해당하는 중간단차의 포토레지스트 패턴은 제거하여 제 2 보호막(518)을 노출시키고 높은 단차의 포토레지스트의 패턴은 그 높이를 낮춘다. 에싱공정에 의해서 포토레지스트 패턴의 높이만 낮추어지는 것이 아니라, 측면으로도 포토레지스트 패턴이 에싱되므로, 도 6c에 도시된 바와 같이, 제 1 오픈영역의 폭이 커지고 제 1 오픈영역을 통해 제 1 ,제 2 보호막의 모서리가 노출된다.
여기서, 상기 제 1 ,제 2 보호막(516, 518)을 건식식각하는 공정과 포토레지스트 패턴(509)을 에싱하는 공정에서 게이트 패드 상부의 게이트 절연막(513)이 완전히 제거되지 않도록 한다. 이와같이, 게이트 패드 상부에 게이트 절연막을 남겨두는 이유는 후속공정인 습식식각공정에서 게이트 패드 표면에 데미지를 가하지 않기 위해서이다.
일예로, 게이트 절연막, 제 1 보호막 및 제 2 보호막을 각각 4000Å, 2000Å, 1000Å의 두께로 형성할 수 있을 것인데, 이 경우 게이트 패드 상부에 약 1000Å정도의 게이트 절연막을 남겨둔다.
이어서, 도 6d에 도시된 바와 같이, 에싱된 포토레지스트 패턴(509)을 마스크로 하여 제 1 ,제 2 보호막(516, 518)을 습식식각한다. 이로써, 화소전극이 형성될 부분에는 드레인 전극을 포함한 게이트 절연막(513)이 외부로 노출되는 화소홀(519)을 형성하며, 제 1 오픈영역에는 일정두께 남아있었던 게이트 절연막을 완전제거한다.
이때, 에싱된 포토레지스트 패턴 사이로 노출된 제 1 ,제 2 보호막의 모서리도 식각되는데, 습식식각시 사용되는 에천트에 의해 제 1 보호막과 제 2 보호막의 식각속도가 달라지고 결국 제 2 보호막이 제 1 보호막보다 수평방향으로 보다 빨리 식각된다. 이로써, 제 2 보호막(518)과 포토레지스트 패턴(509) 사이에 △P의 갭차이가 발생하는데, △P의 갭차이는 후속공정에서 상기 포토레지스트 패턴을 리프트-오프시키기 위해 사용되는 상기 리프트-오프용 스트리퍼가 포토레지스트 패턴과 제 2 보호막 사이에 침투할 수 있도록 하기 위한 스트리퍼 침투 공간이 된다.
구체적으로, 제 1 보호막(516) 및 제 2 보호막(518)을 HF계 및/또는 NH4F계 에천트, 예를 들면 버퍼드 옥사이드 에천트(Buffered Oxide Etchant; 이하, BOE)를 이용한 습식 식각 공정으로 식각할 경우, SiNx인 제 1 보호막과 SiO2인 제 2 보호막의 식각속도가 1:5 정도되는데, BOE를 사용함으로써 △P를 용이하게 형성할 수 있다.
특히, 포토레지스트 패턴(509)과 제 1 보호막(518) 사이로 침투하는 BOE에 의해 제 2 보호막은 수평 방향으로 빠르게 과식각되며, 이에 따라, 패터닝된 제 2 보호막(552)의 측면은 포토레지스트 패턴의 에지부보다 수평 방향으로 △P 만큼 안쪽으로 깊이 들어가게 된다. 제 2 보호막과 포토레지스트 패턴 사이의 △P가 더 커지게 됨으로써 이후공정에서 포토레지스트 패턴을 제거하는 리프트-오프 효율을 향상시킬 수 있게 된다.
다음, 도 6e에 도시된 바와 같이, 상기 포토레지스트 패턴(509)을 포함한 전면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO, ZnO 등의 투명한 도전물질(517a)을 일정한 두께로 증착한다.
그리고, 상기 포토레지스트 패턴을 리프트-오프시키면, 포토레지스트 패턴과 동시에 포토레지스트 패턴 상에 증착된 투명한 도전물질이 제거되는데, 남아있는 투명한 도전물질은, 도 6f에 도시된 바와 같이, 화소전극(517) 및 제 1 ,제 2 산화방지막(552, 555)이 된다.
상기 화소전극(517)은 외부로 노출된 드레인 전극(515b)에 바로 콘택되고 상 기 화소홀(519)에 형성되며, 상기 제 1 ,제 2 산화방지막(552, 555)은 각각 게이트 패드(522) 및 데이터 패드(525)가 외부에 노출되지 않도록 커버하여 이들이 산화되는 것을 방지한다.
참고로, 화소전극(517) 및 제 1 ,제 2 산화방지막(552, 555)은 포토레지스트 패턴 및 제 2 보호막(520)이 없는 영역에 투명한 도전물질이 증착되어 형성되므로 제 2 보호막이 제거된 부분에 한정하여 형성된 것과 같은 구조를 가지게 된다.
이상에서와 같이 형성된 본 발명에 의한 TFT 어레이 기판은 게이트 배선층을 형성하는 제 1 단계와, 비정질실리콘 및 금속물질을 회절노광마스크를 사용하여 일괄패터닝함으로써 반도체층 및 데이터 배선층을 형성하는 제 2 단계와, 식각선택비가 서로 다른 무기물질인 제 1 ,제 2 보호막을 회절노광마스크로 일괄패터닝하여 콘택홀 및 오픈영역을 형성하고 포토레지스트 패턴 하부의 제 2 보호막을 수평으로 과식각시켜 △P를 형성함과 아울러, △P에 스트리퍼를 침투시켜 포토레지스트 패턴의 리프트 오프 방식을 용이하게 수행하여 화소전극 및 산화방지막을 형성하는 제 3 단계에서 각각 노광마스크를 사용함으로써 마스크 공정수를 줄이는 것을 특징으로 한다. 총 3번 노광마스크를 사용하므로 저마스크 기술로서 유용하다 할 것이다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 TFT 어레이 기판 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 이상에서와 같이 형성된 본 발명에 의한 TFT 어레이 기판은 게이트 배선층을 형성하는 제 1 단계와, 비정질실리콘 및 금속물질을 회절노광마스크를 사용하여 일괄패터닝함으로써 반도체층 및 데이터 배선층을 형성하는 제 2 단계와, 무기절연물질인 제 1 보호막, 유기절연물질인 제 2 보호막 및 SiO2인 제 3 보호막을 회절노광마스크를 사용하여 일괄패터닝함으로써 콘택홀 및 오픈영역을 형성하고 포토레지스트 패턴 하부의 제 3 보호막을 수평으로 과식각시켜 △P를 형성함과 아울러, 포토레지스트 패턴의 리프트 오프 방식을 적용하여 화소전극 및 산화방지막을 형성하는 제 3 단계에서 각각 노광마스크를 사용함으로써 노광마스크를 총 3회 사용하여 박막트랜지스터 어레이 기판을 형성할 수 있다.
이와같이, 노광마스크의 사용횟수를 줄임으로써 공정 시간 및 공정 단가를 절감할 수 있게 된다.
이때, 상기 제 3 단계를 식각선택비가 서로 다른 무기물질인 제 1 ,제 2 보호막을 회절노광마스크로 일괄패터닝하여 콘택홀 및 오픈영역을 형성하고 포토레지스트 패턴 하부의 제 2 보호막을 수평으로 과식각시켜 △P를 형성함과 아울러, 포토레지스트 패턴의 리프트 오프 방식을 적용하여 화소전극 및 산화방지막을 형성하는 방법으로 대체할 수도 있다.
둘째, 제 2 보호막으로 유전율이 낮은 유기절연물질을 사용하여 데이터 배선과 화소전극을 오버랩시키는 것이 가능해짐으로써 소자의 개구율이 향상된다. 이로써, 저마스크 공정에서 유기절연막을 사용하지 않음으로써 발생하였던 일반적인 개구율 감소 문제를 해결한 것이다.
셋째, 버퍼드 옥사이드 에천트(Buffered Oxide Etchant, BOE)를 사용하여 SiO2를 식각하므로 기존의 건식식각을 이용하여 △P를 형성하는 것보다 용이해졌으며, 결국 포토레지스트 패턴의 리프트 오프 공정이 쉬워진다.

Claims (35)

  1. 기판 상에 형성되는 게이트 배선, 상기 게이트 배선으로부터 분기되는 게이트 전극 및 상기 게이트 배선의 끝단에 형성되는 게이트 패드로 구성되는 게이트 배선층과,
    상기 게이트 배선층 상에 형성되는 게이트 절연막과,
    상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과,
    상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 형성되는 소스 전극 및 드레인 전극, 그리고 상기 데이터 배선의 끝단에 형성되는 데이터 패드로 구성되는 데이터 배선층과,
    상기 드레인 전극과 콘택되는 화소 전극과,
    상기 게이트 패드 및 데이터 패드에 콘택되는 제 1 및 제 2 산화방지막과,
    상기 데이터 배선층을 덮도록 순차적으로 적층된 제 1 내지 제 3 보호막을 구비하며,
    상기 제 1 내지 제 3 보호막 중 최상층에 위치한 제 3 보호막은 상기 게이트 전극 및 데이터 배선이 형성된 영역에 대응되는 제 2 보호막상에 형성되며,
    상기 화소 전극이 데이터 배선층을 오버랩하도록 상기 제 2 보호막상에 형성되며,
    상기 제 2 보호막이 유기 절연 물질로 이루어진 것을 특징으로 하는 TFT 어레이 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 보호막은 실리콘 질화물(SiNx)의 무기 절연 물질로, 상기 제 3 보호막은 SiO2의 무기 절연 물질로 형성되며,
    상기 제 2 보호막은 BCB(Benzocyclobutene) 또는 아크릴 수지의 유기 절연 물질로 형성되는 것을 특징으로 하는 TFT 어레이 기판.
  4. 제 3 항에 있어서,
    상기 데이터 배선과 화소전극은 그 모서리가 오버랩되는 것을 특징으로 하는 TFT 어레이 기판.
  5. 기판 상에 형성되는 게이트 배선, 상기 게이트 배선으로부터 분기되는 게이트 전극 및 상기 게이트 배선의 끝단에 형성되는 게이트 패드로 구성되는 게이트 배선층과,
    상기 게이트 배선층 상에 형성되는 게이트 절연막과,
    상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과,
    상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 형성되는 소스 전극 및 드레인 전극, 그리고 상기 데이터 배선의 끝단에 형성되는 데이터 패드로 구성되는 데이터 배선층과,
    상기 드레인 전극과 콘택되는 화소 전극과,
    상기 게이트 패드 및 데이터 패드에 콘택되는 제 1 및 제 2 산화방지막과,
    상기 데이터 배선층을 덮도록 순차적으로 적층된 제 1 및 제 2 보호막을 구비하며,
    상기 제 1 보호막은 실리콘 질화물(SiNx)의 무기 절연 물질로 형성되며;
    상기 제 2 보호막은 산화 실리콘(SiO2)의 무기 절연 물질로 형성되는 것을 특징으로 하는 TFT 어레이 기판.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 데이터 배선 및 데이터 패드 하부에 상기 반도체층 형성용 물질이 동일한 패턴으로 더 구비되고, 상기 반도체층, 소스 전극 및 드레인 전극의 모서리가 일치하는 것을 특징으로 하는 TFT 어레이 기판.
  8. 제 1 항에 있어서,
    상기 화소전극 및 제 1 및 제 2 산화방지막은 동일층에 구비되는 것을 특징으로 하는 TFT 어레이 기판.
  9. 제 8 항에 있어서,
    상기 화소전극은 상기 제 1 내지 제 3 보호막을 관통하는 콘택홀을 통해 상기 드레인 전극에 콘택되고,
    상기 제 1 산화방지막은 상기 제 1 내지 제 3 보호막, 그리고 게이트 절연막을 관통하여 상기 게이트 패드에 콘택되며,
    상기 제 2 산화방지막은 상기 제 1 내지 제 3 보호막을 관통하여 상기 데이터 패드에 콘택되는 것을 특징으로 하는 TFT 어레이 기판.
  10. 제 9 항에 있어서,
    상기 콘택홀은 상기 화소 전극과 중첩되는 영역의 상기 제 1 내지 제 3 보호막을 제거하여 형성되는 것을 특징으로 하는 TFT 어레이 기판.
  11. 기판 상에 게이트 배선, 게이트 전극 및 게이트 패드로 구성되는 게이트 배선층을 형성하는 단계와,
    상기 게이트 배선층을 포함한 전면에 게이트 절연막을 형성하는 단계와,
    상기 게이트 전극에 오버랩되는 반도체층을 형성하는 단계와,
    상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 구비되는 소스 전극 및 드레인 전극, 그리고 상기 데이터 배선의 끝단에 연결되는 데이터 패드로 구성되는 데이터 배선층을 형성하는 단계와,
    상기 데이터 배선층을 덮도록 순차적으로 전면에 제 1 내지 제 3 보호막을 순차적으로 적층하는 단계와,
    상기 제 1 내지 제 3 보호막 중 최상층에 위치한 제 3 보호막 상에 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴을 마스크로 하여 상기 제 1 내지 제 3 보호막을 선택적으로 식각하여 콘택홀과 제 1 및 제 2 오픈영역을 형성함과 동시에 상기 포토레지스트 패턴 하부의 상기 제 3 보호막을 수평으로 과식각시키는 단계와,
    상기 포토레지스트를 포함한 전면에 도전물질을 증착하는 단계와,
    상기 포토레지스트를 리프트-오프하여 상기 도전물질을 패터닝함으로써 상기 콘택홀을 통해 상기 드레인 전극에 콘택되는 화소전극과, 상기 제 1 및 제 2 오픈영역을 통해 상기 게이트 패드 및 데이터 패드에 각각 콘택되는 제 1 및 제 2 산화방지막을 형성하는 단계를 포함하며,
    상기 화소 전극이 상기 데이터 배선층을 오버랩하도록 상기 제 2 보호막상에 형성되며,
    상기 제 2 보호막이 유기 절연 물질로 이루어진 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  12. 제 11 항에 있어서,
    상기 포토레지스트 패턴은 상기 콘택홀과 제 1 및 제 2 오픈영역이 형성되는 부분에서 완전히 제거되고, 상기 화소전극이 형성되는 부분에서 중간단차를 가지며, 나머지 영역에서 제거되지 않고 남아있는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  13. 제 12 항에 있어서,
    상기 제 1 내지 제 3 보호막을 형성하는 단계에서, 상기 데이터 배선층을 덮도록 제1 내지 제3 보호막을 순차적으로 적층하며,
    상기 콘택홀과 제 1 및 제 2 오픈영역을 형성함과 동시에 상기 포토레지스트 패턴 하부의 상기 제 3 보호막을 수평으로 과식각시키는 단계에서, 상기 제 3 보호막은 건식식각으로 식각하고, 상기 제 2 보호막은 에싱공정으로 식각하며, 상기 제 1 보호막은 습식식각으로 식각하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  14. 제 13 항에 있어서,
    상기 에싱공정에서 중간단차의 포토레지스트 패턴이 에싱되어 완전히 제거되는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  15. 제 13 항에 있어서,
    상기 제 1 보호막은 BOE(Buffered Oxide Etchant)로 식각하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  16. 제 15 항에 있어서,
    상기 제 1 보호막을 BOE(Buffered Oxide Etchant)로 식각하는 단계에서, 상기 포토레지스트 패턴 하부의 제 3 보호막을 수평으로 과식각하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  17. 제 13 항에 있어서,
    상기 제 1 보호막은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)의 무기절연물질로 형성되며,
    상기 제 2 보호막은 BCB(Benzocyclobutene) 또는 아크릴 수지의 유기절연물질로 형성되며,
    상기 제 3 보호막은 SiO2로 형성되는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  18. 기판 상에 게이트 배선, 게이트 전극 및 게이트 패드로 구성되는 게이트 배선층을 형성하는 단계와,
    상기 게이트 배선층을 포함한 전면에 게이트 절연막을 형성하는 단계와,
    상기 게이트 전극에 오버랩되는 반도체층을 형성하는 단계와,
    상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 구비되는 소스 전극 및 드레인 전극, 그리고 상기 데이터 배선의 끝단에 연결되는 데이터 패드로 구성되는 데이터 배선층을 형성하는 단계와,
    상기 데이터 배선층을 덮도록 순차적으로 전면에 제 1 및 제 2 보호막을 순차적으로 적층하는 단계와,
    상기 제 1 및 제 2 보호막 중 최상층에 위치한 제 2 보호막 상에 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴을 마스크로 하여 상기 제 1 및 제 2 보호막을 선택적으로 식각하여 콘택홀과 제 1 및 제 2 오픈영역을 형성함과 동시에 상기 포토레지스트 패턴 하부의 상기 제 2 보호막을 수평으로 과식각시키는 단계와,
    상기 포토레지스트를 포함한 전면에 도전물질을 증착하는 단계와,
    상기 포토레지스트를 리프트-오프하여 상기 도전물질을 패터닝함으로써 상기 콘택홀을 통해 상기 드레인 전극에 콘택되는 화소전극과, 상기 제 1 및 제 2 오픈영역을 통해 상기 게이트 패드 및 데이터 패드에 각각 콘택되는 제 1 및 제 2 산화방지막을 형성하는 단계를 포함하며,
    상기 포토레지스트 패턴을 마스크로 하여 제 1 및 제 2 보호막을 선택적으로 식각하여 제 1 오픈영역을 형성하는 단계에서, 상기 게이트 패드 상부의 게이트 절연막을 남겨두는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  19. 삭제
  20. 제 18 항에 있어서,
    상기 포토레지스트 패턴을 마스크로 하여 제 1 및 제 2 보호막을 선택적으로 식각하여 제 1 및 제 2 오픈영역을 형성하는 단계이후,
    상기 포토레지스트 패턴에 대해 에싱공정을 수행하여 중간단차의 포토레지스트 패턴을 제거하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  21. 제 20 항에 있어서,
    상기 게이트 패드 상부에 남겨진 게이트 절연막은 상기 에싱공정에서 제거하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  22. 제 18 항에 있어서,
    상기 포토레지스트 패턴 하부의 제 2 보호막을 수평으로 과식각시키고 상기 드레인 전극이 노출되는 콘택홀을 형성하는 단계에서,
    상기 제 1 보호막보다 제 2 보호막의 식각속도가 빠른 에천트를 사용하여 습식식각을 수행하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  23. 제 22 항에 있어서,
    상기 습식식각에서 BOE(Buffered Oxide Etchant)를 에천트로 사용하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  24. 제 18 항에 있어서,
    상기 제 1 보호막은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)의 무기절연물질로 형성하며,
    상기 제 2 보호막은 SiO2로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  25. 제 11 항에 있어서,
    상기 콘택홀은 상기 드레인 전극 상부의 제 1 내지 제 3 보호막을 제거하여 형성하고,
    상기 제 1 오픈영역은 상기 게이트 패드 상부의 상기 제 1 내지 제 2 보호막 및 게이트 절연막을 제거하여 형성하며,
    상기 제 2 오픈영역은 상기 데이터 패드 상부의 상기 제 1 내지 제 3 보호막을 제거하여 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  26. 제 25 항에 있어서,
    상기 콘택홀은 상기 화소 전극과 중첩되는 영역의 상기 제 1 내지 제 3 보호막을 제거하여 형성되는 것을 특징으로 하는 TFT 어레이 기판의 제조 방법.
  27. 제 11 항에 있어서,
    상기 반도체층 및 데이터 배선층은 회절노광 마스크를 사용하여 동시에 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020060138541A 2006-12-29 2006-12-29 Ｔｆｔ 어레이 기판 및 그 제조방법 KR100922802B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060138541A KR100922802B1 (ko) 2006-12-29 2006-12-29 Ｔｆｔ 어레이 기판 및 그 제조방법
JP2007325162A JP4834652B2 (ja) 2006-12-29 2007-12-17 Ｔｆｔアレイ基板の製造方法
CN200710301838A CN100580937C (zh) 2006-12-29 2007-12-18 薄膜晶体管阵列基板及其制造方法
US12/003,626 US8110830B2 (en) 2006-12-29 2007-12-28 Thin film transistor array substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138541A KR100922802B1 (ko) 2006-12-29 2006-12-29 Ｔｆｔ 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080062585A KR20080062585A (ko) 2008-07-03
KR100922802B1 true KR100922802B1 (ko) 2009-10-21

Family

ID=39611759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138541A KR100922802B1 (ko) 2006-12-29 2006-12-29 Ｔｆｔ 어레이 기판 및 그 제조방법

Country Status (4)

Country Link
US (1) US8110830B2 (ko)
JP (1) JP4834652B2 (ko)
KR (1) KR100922802B1 (ko)
CN (1) CN100580937C (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360886B (en) * 2007-10-30 2012-03-21 Chunghwa Picture Tubes Ltd A method for manufacturing a flat panel display
KR101461123B1 (ko) * 2008-05-08 2014-11-14 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법
KR101237096B1 (ko) * 2008-08-21 2013-02-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
CN102160105B (zh) * 2008-09-19 2014-06-11 株式会社半导体能源研究所 显示装置及其制造方法
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101569766B1 (ko) 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101840922B (zh) * 2009-03-16 2012-05-30 北京京东方光电科技有限公司 阵列基板及制造方法
CN101582431B (zh) * 2009-07-01 2011-10-05 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5280988B2 (ja) * 2009-11-09 2013-09-04 株式会社ジャパンディスプレイ 液晶表示装置の製造方法
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
CN101976656B (zh) * 2010-09-08 2013-03-20 信利半导体有限公司 薄膜场效应三极管阵列及液晶显示器制备方法
TWI435152B (zh) * 2011-08-16 2014-04-21 Chunghwa Picture Tubes Ltd 形成接觸窗的方法
KR101903671B1 (ko) 2011-10-07 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102017204B1 (ko) * 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103117284A (zh) 2013-02-01 2013-05-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102094847B1 (ko) 2013-07-03 2020-03-31 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN103700626B (zh) 2013-12-25 2017-02-15 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN104103583B (zh) * 2014-06-24 2017-02-15 京东方科技集团股份有限公司 阵列基板及其制作方法和显示面板
KR20160066580A (ko) * 2014-12-02 2016-06-13 삼성디스플레이 주식회사 표시 장치
CN104934442B (zh) * 2015-04-30 2018-02-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及显示装置
CN105118838B (zh) * 2015-09-22 2017-11-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
KR102550322B1 (ko) * 2016-03-22 2023-07-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN107331619A (zh) * 2017-06-28 2017-11-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置、曝光装置
JP2019066719A (ja) * 2017-10-03 2019-04-25 シャープ株式会社 表示パネル
CN109659304A (zh) * 2017-10-12 2019-04-19 上海和辉光电有限公司 一种阵列基板、显示面板及显示装置
US20190206907A1 (en) * 2017-12-28 2019-07-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
KR102480898B1 (ko) * 2018-01-05 2022-12-26 삼성디스플레이 주식회사 표시 장치
KR102223681B1 (ko) * 2018-05-30 2021-03-08 삼성디스플레이 주식회사 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법
CN110556284B (zh) * 2018-06-04 2022-08-19 厦门乾照光电股份有限公司 发光二极管的芯片的制造方法和溅射方法
CN109755127B (zh) * 2018-12-27 2020-11-10 中国科学院物理研究所 一种用于芯片制造的刻蚀与沉积-剥离融合方法
CN109491101B (zh) * 2019-01-09 2020-10-16 中国科学院光电技术研究所 一种大口径薄膜衍射透镜微结构刻蚀传递方法及工装
WO2020257324A1 (en) * 2019-06-17 2020-12-24 Applied Materials, Inc. Method of forming thin film transistors
KR20210095277A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220157929A (ko) * 2020-03-24 2022-11-29 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 디스플레이 장치, 및 어레이 기판을 제조하는 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058042A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
KR20050068466A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR100560398B1 (ko) * 2003-10-30 2006-03-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101090256B1 (ko) 2005-01-17 2011-12-06 삼성전자주식회사 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058042A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
KR20050068466A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
JP4834652B2 (ja) 2011-12-14
US8110830B2 (en) 2012-02-07
JP2008165229A (ja) 2008-07-17
US20080169470A1 (en) 2008-07-17
CN101211930A (zh) 2008-07-02
KR20080062585A (ko) 2008-07-03
CN100580937C (zh) 2010-01-13

Similar Documents

Publication Publication Date Title
KR100922802B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
US8236628B2 (en) Array substrate and manufacturing method
KR101192750B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
JP4408271B2 (ja) 液晶表示装置及びその製造方法
KR101277218B1 (ko) 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법
KR20070112954A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
KR101222952B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
US8018564B2 (en) Liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
KR20070043070A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP4397859B2 (ja) 液晶表示装置およびその製造方法
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080043969A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101174776B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101229415B1 (ko) 반사투과형 액정표시장치용 기판 및 그 제조방법
KR101287215B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR20060125137A (ko) Ｔｆｔ 어레이 기판의 제조방법
KR20080048234A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101813719B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
KR101319324B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR20080058762A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070056556A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101982727B1 (ko) 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee