KR101982727B1 - 어레이 기판 - Google Patents

어레이 기판 Download PDF

Info

Publication number
KR101982727B1
KR101982727B1 KR1020120143610A KR20120143610A KR101982727B1 KR 101982727 B1 KR101982727 B1 KR 101982727B1 KR 1020120143610 A KR1020120143610 A KR 1020120143610A KR 20120143610 A KR20120143610 A KR 20120143610A KR 101982727 B1 KR101982727 B1 KR 101982727B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
oxide semiconductor
gate
electrode
layer
Prior art date
Application number
KR1020120143610A
Other languages
English (en)
Other versions
KR20140075354A (ko
Inventor
임은정
유상희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120143610A priority Critical patent/KR101982727B1/ko
Publication of KR20140075354A publication Critical patent/KR20140075354A/ko
Application granted granted Critical
Publication of KR101982727B1 publication Critical patent/KR101982727B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 다수의 화소영역이 정의된 표시영역이 구비된 기판 상에 일 방향으로 연장하는 게이트 배선과; 상기 각 화소영역 내에 구비되며 상기 게이트 배선과 연결된 게이트 전극과; 상기 게이트 배선 및 게이트 전극 위로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선의 연장방향으로 위치하는 모든 화소영역을 관통하며 상기 게이트 전극에 대응하여 라인 형태로 형성된 산화물 반도체층과; 상기 라인 형태의 산화물 반도체층을 노출시키는 반도체층 콘택홀을 구비하며 전면에 형성된 에치스토퍼와; 상기 각 화소영역 내에 상기 에치스토퍼 위로 상기 반도체층 콘택홀을 통해 각각 상기 라인 형태의 산화물 반도체층과 접촉하며 서로 이격하며 형성된 소스 전극 및 드레인 전극을 포함하는 어레이 기판을 제공한다.

Description

어레이 기판{Array substrate}
본 발명은 어레이 기판에 관한 것이며, 특히 소자 특성 안정성이 우수한 산화물 반도체층을 가지며 소스 전극과 게이트 전극이 중첩함에 기인하는 기생용량(Cgs)을 저감시키고, 나아가 하프톤 또는 회절 노광 마스크의 사용에 의해 마스크 공정 수를 저감시킬 수 있는 구성을 갖는 고 해상도의 어레이 기판에 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저 소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
도 1은 일반적인 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 부분에 대한 단면을 도시한 것이다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 다수의 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(15)이 형성되어 있다.
또한, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다.
또한, 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때 상기 스위칭 영역(TrA)에 순차 적층 형성된 게이트 전극(15)과 게이트 절연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있으며, 상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다. 이때, 상기 데이터 배선(33) 하부에는 상기 오믹콘택층(26)과 액티브층(22)을 이루는 동일한 물질로 제 1 패턴(27)과 제 2 패턴(23)의 이중층 구조를 갖는 반도체 패턴(29)이 형성되어 있다.
전술한 구조를 갖는 종래의 어레이 기판(11)에 있어서 상기 스위칭 영역(TrA)에 구성된 박막트랜지스터(Tr)의 반도체층(28)을 살펴보면, 순수 비정질 실리콘의 액티브층(22)은 그 상부로 서로 이격하는 오믹콘택층(26)이 형성된 부분의 제 1 두께(t1)와 상기 오믹콘택층(26)이 제거되어 노출된 된 부분의 제 2 두께(t2)가 달리 형성됨을 알 수 있다.
이러한 액티브층(22)의 두께 차이(t1 ≠ t2)는 제조 방법에 기인한 것이며, 상기 액티브층(22)의 두께 차이(t1 ≠ t2), 더욱 정확히는 그 내부에 채널층이 형성되는 소스 및 드레인 전극 사이로 노출된 부분에서 그 두께가 줄어들게 됨으로써 상기 박막트랜지스터(Tr)의 특성 저하가 발생하고 있다.
따라서, 최근에는 도 2(종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도)에 도시한 바와 같이, 오믹콘택층을 필요로 하지 않고 산화물 반도체 물질을 이용하여 단일층 구조의 산화물 반도체층(61)을 구비한 박막트랜지스터가 개발되었다.
이러한 산화물 반도체층(61)은 오믹콘택층을 형성하지 않아도 되므로 종래의 비정질 실리콘으로 이루어진 반도체층을 구비한 어레이 기판에서와 같이 유사한 재질인 불순물 비정질 실리콘으로 이루어진 서로 이격하는 오믹콘택층을 형성하기 위해 진행하는 건식식각에 노출될 필요가 없으므로 박막트랜지스터(Tr)의 특성 저하를 방지할 수 있다.
나아가 산화물 반도체층은 비정질 실리콘의 반도체층 대비 캐리어의 이동도 특성이 수배 내지 십 수배 더 크므로 구동용 박막트랜지스터로서 동작하는데 더 유리한 장점을 갖는다.
하지만, 이러한 산화물 반도체층은 금속물질로 이루어진 금속층의 패터닝을 위한 식각액에 노출되는 경우, 상기 금속층과 식각 선택비가 없어 식각되어 제거되거나, 또는 상기 금속층의 패터닝을 위한 식각액에 노출에 의해 그 내부 분자 구조가 손상되어 박막트랜지스터(Tr)의 특성을 저하시킬 수 있다.
더욱이 이렇게 산화물 반도체층이 금속액의 식각액에 노출되는 경우, 박막트랜지스터의 구동 또는 스위칭 신뢰성 특성이 저하되며, 특히 BTS(Bias temperature stress) 검사 시 시간이 지남에 따라 문턱전압(Vth) 변화율이 상대적으로 크게 변동되므로 표시영역 내에서의 특성 산포가 커져 어레이 기판의 표시품질에 부정적 영향을 끼칠 수 있다.
따라서, 이러한 문제를 해결하고자 상기 소스 및 드레인 전극(81, 83) 형성을 위한 패터닝 시 그 하부에 위치하는 아일랜드 형태의 산화물 반도체층(77)의 중앙부 즉 채널을 형성하는 부분이 상기 소스 및 드레인 전극(81, 83)을 이루는 금속물질과 반응하는 식각액에 노출되지 않도록 하기 위해 상기 산화물 반도체층(77) 중앙부에 대응하여 그 상부에 무기절연물질로 이루어진 아일랜드 형태의 에치스토퍼(79)를 구비하고 있다.
하지만, 이렇게 아일랜드 형태의 산화물 반도체층(77)과 이의 상부에 아일랜드 형태의 에치스토퍼(79)를 구비한 박막트랜지스터(Tr)를 포함하는 종래의 어레이 기판(71)은 상기 아일랜드 형태의 에치스토퍼(79)가 구비됨으로서 상기 산화물 반도체층(77)과 소스 및 드레인 전극(81, 83)의 접촉을 위한 마진을 확보해야 하므로 소스 및 드레인 (81, 83)전극이 상대적으로 길게 형성된다.
따라서, 상기 소스 및 드레인 전극(81, 83) 각각이 게이트 전극과의 중첩영역이 증가함에 의한 기생용량(Cgs)이 커지며, 나아가 이러한 구성을 갖는 어레이 기판의 제조 시에는 화소전극을 형성하는 단계까지 상기 에치스토퍼(79) 형성을 위해 1회의 마스크 공정이 추가되어 총 6회(또는 5회) 마스크 공정이 진행되고 있다.
마스크 공정은 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립의 총 5개의 단위 공정을 포함하여 진행되므로 그 공정이 복잡하고 많은 약액이 사용되므로 마스크 공정 수가 증가하면 증가할수록 제조 시간이 길어져 단위 시간당 생상성이 저하되며, 불량 발생 빈도가 높아지며, 제조 비용이 상승한다.
따라서, 각 화소영역내에 아일랜드 형태의 산화물 반도체층(77)과 이의 상부로 아일랜드 형태의 에치스토퍼(79)를 구비한 어레이 기판(71)의 경우 기생용량 저감 및 마스크 공정을 줄여 제조 비용을 저감시키는 것이 요구되고 있는 실정이다.
한편, 최근에는 평판 표시장치 일례로 TV등에 있어서 풀HD(1080 * 1920)급의 고해상도를 갖는 제품이 선호되고 있으며, 상대적으로 대면적을 갖는 제품인 TV 이외에 그 표시 화상이 TV 대비 상대적으로 작은 개인 휴대 전자 기기인 테블릿 PC나 핸드폰에서까지도 풀HD급의 고해상도를 적용이 요구되고 있는 실정이다.
상대적으로 대면적을 갖는 TV 등에서는 1080 * 1920의 해상도를 갖는 표시영역을 구현 시 화소영역의 크기에 여유가 있지만, 표시면적이 수 인치 수준 인 개인용 전자기기인 테블릿 PC 또는 핸드폰에서는 풀 HD급 해상도를 구현하기 위해서는 TV대비 각 화소영역의 크기는 상대적으로 매우 작아지게 된다.
하지만, 테블릿 PC 나 핸드폰 등의 상대적으로 작은 표시영역을 갖는 제품에 적용되는 어레이 기판에 있어서는 화소영역의 면적 나아가 그 단축 폭이 상대적으로 작으므로 각 화소영역 내에서 단축방향을 폭을 고려하여 박막트랜지스터가 형성되어야 하다.
따라서 화소영역의 단축방향의 폭에 영향을 끼치는 구성요소 일례로 각 화소영역 내에 아일랜드 형태로 형성되는 산화물 반도체층은 이의 패터닝 오차 마진이 작아지고 있는 실정이다.
특히, 어레이 기판의 제조에 있어서 마스크 수 저감을 위해 이용되는 회절 또는 하프톤 노광 등은 반투과영역 형성을 위한 최소한의 간격이 요구되므로 고 해상도의 어레이 기판의 제조에 사용하는 것은 점점 어려워지고 있는 실정이다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 산화물 반도체층이 금속물질을 패터닝하기 위한 식각액에 의해 손상되지 않도록 하여 신뢰성 및 산포 특성을 향상시킬 수 있으며, 상대적으로 화소영역의 단축 폭이 매우 작은 고해상도를 모델에 대응해서도 산화물 반도체층과 타 구성요소의 형성을 위해 하프톤 노광을 실시할 수 있는 구조를 제안함으로서 종래의 아일랜드 형태의 에치스토퍼를 구비한 어레이 기판의 제조 대비 1회의 마스크 공정을 저감시켜 공정 단순화를 구현할 수 있는 산화물 반도체층을 구비한 어레이 기판을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판은, 다수의 화소영역이 정의된 표시영역이 구비된 기판 상에 일 방향으로 연장하는 게이트 배선과; 상기 각 화소영역 내에 구비되며 상기 게이트 배선과 연결된 게이트 전극과; 상기 게이트 배선 및 게이트 전극 위로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선의 연장방향으로 위치하는 모든 화소영역을 관통하며 상기 게이트 전극에 대응하여 라인 형태로 형성된 산화물 반도체층과; 상기 라인 형태의 산화물 반도체층을 노출시키는 반도체층 콘택홀을 구비하며 전면에 형성된 에치스토퍼와; 상기 각 화소영역 내에 상기 에치스토퍼 위로 상기 반도체층 콘택홀을 통해 각각 상기 라인 형태의 산화물 반도체층과 접촉하며 서로 이격하며 형성된 소스 전극 및 드레인 전극을 포함한다.
이때, 상기 반도체층 콘택홀은 각 화소영역별로 상기 서로 이격하는 소스 전극 및 드레인 전극에 각각 대응하여 두 개 형성되거나, 또는 하나의 화소영역에 대응하여 이의 내부에 구비된 드레인 전극과 이웃하는 화소영역에 구비되는 소스 전극에 대응하여 연결된 형태로 한 개가 형성되는 것이 특징이다.
그리고, 상기 라인 형태의 산화물 반도체층은 동일한 폭을 가지며 형성된 것이 특징이다.
또한, 상기 라인 형태의 산화물 반도체층은 각 화소영역 내에서 제 1 폭을 갖는 부분과 상기 제 1 폭보다 작은 제 2 폭을 갖는 부분으로 이루어지며, 상기 제 2 폭을 갖는 부분은 상기 각 게이트 전극과 중첩하여 채널이 형성되는 부분인 것이 특징이다.
그리고, 상기 반도체층 콘택홀을 정사각형 또는 직사각형을 포함하는 다각형, 원형, 타원형 중 어느 하나의 형태를 이루며, 상기 라인 형태의 산화물 반도체층은 상기 각 게이트 배선과 이격하여 형성된 것이 특징이다.
또한, 상기 데이터 배선과 소스 및 드레인 전극 위로 형성된 제 1 보호층과; 상기 제 1 보호층 위로 형성되며 평탄한 표면을 갖는 제 2 보호층과; 상기 제 2 보호층 위로 형성되며 상기 표시영역에 형성된 공통전극과; 상기 공통전극 위로 형성된 제 3 보호층과; 상기 제 3 보호층 위로 각 화소영역별로 상기 드레인 전극과 접촉하며 형성되며 바(bar) 형태의 다수의 개구를 갖는 화소전극을 더 포함한다.
본 발명의 실시예에 따른 (프린지 필드 스위칭 모드 액정표시장치용) 어레이 기판은 라인 형태의 산화물 반도체층과 게이트 패드 콘택홀을 갖는 게이트 절연막을 반투과영역을 포함하는 회절노광 또는 하프톤 노광 마스크를 이용한 노광법에 하나의 마스크 공정으로 진행할 수 있으므로 총 8 회의 마스크 공정을 진행하여 완성될 수 있다.
따라서, 종래의 아일랜드 형태의 산화물 반도체층을 1회의 마스크 공정을 진행하고, 게이트 절연막에 게이트 패드전극을 노출시키는 게이트 패드 콘택홀을 형성을 위해 별도의 제 1 마스크 공정을 진행함으로서 총 9회의 마스크 공정을 진하여 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 제조 방법 대비 1회의 의 마스크 공정을 생략할 수 있으므로 마스크 공정 생략에 의한 공정 단축 및 제조 비용을 저감시키는 효과가 있다.
또한, 게이트 배선의 연장방향으로 이웃하는 모든 화소영역에 대응하여 연결된 라인 형태를 갖는 산화물 반도체층을 구비함으로서 회절노광 또는 하프톤 노광 진행 시 요구되는 마진을 필요로 하지 구성을 이루므로 하프톤 노광 또는 회절노광시 요구되는 마진 제한을 갖지 않으므로 공정 진행 자유도가 높으며 하프톤 또는 회절노광 진행시 패터닝 불량을 저감시키는 효과가 있다.
나아가 에치스토퍼가 기판 전면에 형성되는 구성을 이루며, 소스 및 드레인 전극과 산화물 반도체층이 반도체층 콘택홀에 연결되는 구성을 이룸으로서 게이트 전극과 중첩되는 소스 및 드레인 전극의 면적을 종래의 아일랜드 형태의 에치스토퍼가 형성되는 어레이 기판 대비 줄일 수 있으므로 게이트 전극과 소스 전극 또는 게이트 전극과 드레인 전극간의 중첩에 기인하는 기생용량(Cgs)을 저감시키는 효과가 있다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 도면.
도 2는 종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3은 본 발명의 실시예에 따른 산화물 반도체층을 갖는 박막트랜지스터를 포함하는 어레이 기판의 표시영역 일부에 대한 평면도로서 서로 이웃한 2개의 화소영역에 있어 박막트랜지스터가 형성된 부분에 대한 도면.
도 4a 내지 도 4f는 본 발명의 실시예에 따른 어레이 기판에 있어 산화물 반도체층과 에치스토퍼 내에 구비되는 반도체층 콘택홀과 소스 및 드레인 전극의 다양한 형태를 나타낸 도면.
도 5는 도 3을 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도.
도 6a 내지 6n은 본 발명의 실시예에 따른 라인 형태의 산화물 반도체층을 갖는 박막트랜지스터를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 3은 본 발명의 실시예에 따른 산화물 반도체층을 갖는 박막트랜지스터를 포함하는 어레이 기판의 표시영역 일부에 대한 평면도로서 서로 이웃한 2개의 화소영역에 있어 박막트랜지스터가 형성된 부분에 대한 도면이다. 이때, 설명의 편의상 상기 화소영역(P)내의 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA)이라 정의한다.
도시한 바와 같이, 본 발명의 실시예에 따른 산화물 박막트랜지스터(Tr)를 포함하는 어레이 기판(101)에는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(103)과 데이터 배선(130)이 구비되고 있다.
그리고, 상기 각 화소영역(P)의 스위칭 영역(TrA)에는 상기 게이트 배선(103)에서 분기하며 게이트 전극(105)이 돌출 형성되고 있다.
또한, 본 발명의 실시예에 따른 어레이 기판(101)에 있어서 각 화소영역(P) 내의 스위칭 영역(TrA)에는 산화물 반도체층(105)을 구비한 산화물 박막트랜지스터(Tr)가 형성되고 있다.
이때, 본 발명의 실시예에 있어서 가장 특징적인 것으로 상기 산화물 반도체층(120)은 각 화소영역(P) 내에 아일랜드 형태로 구성되는 것이 아니라 상기 게이트 배선이 연장하는 방향으로 이웃하는 모든 화소영역(P)에 걸쳐 연결되며 마치 배선을 형성한 것과 같이 라인 형태로 형성되고 있는 것이다.
따라서, 상기 산화물 반도체층(120)은 각 게이트 배선(103)과 이격하며 마치 배선을 이루듯이 형성되고 있는 것이 특징이다.
이때, 라인 형태로 이루어진 상기 산화물 반도체층(120)은 동일한 폭을 가지며 형성될 수도 있으며, 또는 각 화소영역(P)별로 콘택홀이 형성되어야 하는 부분 즉 추후 소스 및 드레인 전극(133, 136)과 중첩되는 부분에 대해서는 제 1 폭을 가지며, 실질적으로 채널이 형성되는 부분 또는 화소영역(P)간의 경계영역에 대응해서는 상기 제 1 폭보다 작은 제 2 폭을 가지며 형성될 수도 있다.
그리고, 이러한 다양한 형태를 갖는 라인 형태의 산화물 반도체층(120)은 각 화소영역(P) 내부 더욱 정확히는 각 스위칭 영역(TrA) 내부로 상기 게이트 배선(103)에서 돌출 형성된 게이트 전극(105)에 대응해서만 중첩되도록 형성되고 있으며, 상기 게이트 배선(103)과는 중첩하지 않는 것이 특징이다.
상기 산화물 반도체층(120)이 이렇게 게이트 전극(105)과만 중첩하는 구조를 이루는 것은 상기 산화물 반도체층(120)이 라인 형태로 이웃한 화소영역(P)간에 연결되는 특성에 기인한 것으로 이웃하는 화소영역(P)간에 영향없이 각 화소영역(P) 내에 스위칭 소자인 박막트랜지스터(Tr)를 구성하기 위함이다.
그리고, 이러한 구성을 갖는 라인 형태의 산화물 반도체층(120)에 대응하여 각 화소영역(P)의 스위칭 영역(TrA)에 있어서는 서로 이격하며 소스 전극(133) 및 드레인 전극(136)이 형성되고 있다.
이때, 상기 소스 전극(133) 및 드레인 전극(136)과 라인 형태의 상기 산화물 반도체층(120) 사이에는 상기 산화물 반도체층(120)의 양 끝단을 각각 노출시키는 반도체층 콘택홀(124)을 갖는 에치스토퍼(123)가 구비되고 있으며, 상기 에치스토퍼(123) 상부로 상기 반도체층 콘택홀(124)을 통해 상기 라인 형태의 산화물 반도체층(120)과 각각 접촉하며 상기 소스 전극(133) 및 드레인 전극(136)이 형성되고 있다.
한편, 상기 각 화소영역(P)에 구비되는 상기 소스 전극(133)은 상기 데이터 배선(130)과 연결되며 상기 데이터 배선(130)에서 분기하여 형성되고 있다.
이때, 상기 각 화소영역(P) 내의 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(105)과 게이트 절연막(110)과 라인 형태의 산화물 반도체층(120)과 반도체층 콘택홀(124)을 구비한 에치스토퍼(123)와 서로 이격하는 소스 전극(133) 및 드레인 전극(136)은 산화물 박막트랜지스터(Tr)를 이룬다.
한편, 본 발명의 실시예에 따른 어레이 기판(101)에 있어 라인 형태로 형성되는 상기 산화물 반도체층(120)은 좌우로 이웃하는 화소영역(P) 간에 연결되며 형성되고 있지만, 게이트 전극(105)과 중첩되는 부분에 대응해서만이 서로 이격하며 형성된 소스 전극(133)및 드레인 전극(136) 사이에서 채널이 형성되며, 게이트 전극(105)과 중첩되지 않는 부분에서는 채널이 형성되지 않는다.
따라서, 라인 형태의 상기 산화물 반도체층(120)은 비로 좌우로 이웃하는 화소영역(P)간에 연결되며 형성되고 있다 하더라도 이웃하는 화소영역(P)간에는 전혀 영향을 주지 않고 각 화소영역(P) 내의 구비되는 박막트랜지스터(Tr)의 온/오프 스위칭 구동을 정상적으로 구동하도록 하는 구성요소가 되는 것이 특징이다.
한편, 이러한 구성을 가지며 형성된 박막트랜지스터(Tr) 위로 무기절연물질로 이루어진 제 1 보호층(140)과 이의 상부로 평탄한 표면을 갖는 제 2 보호층(150)이 형성되고 있으며, 상기 제 2 보호층(150) 위로 표시영역 전면에 대응하여 투명한 도전성 물질로 이루어진 공통전극(155)이 형성되고 있다.
이때 상기 공통전극(155)은 각 스위칭 영역(TrA)에 대응해서는 제거됨으로서 상기 소스 및 드레인 전극(133, 136)과 중첩함에 기인하는 기생용량을 저감시키는 구성을 이룰 수 있다.
그리고, 상기 공통전극(155) 위로 제 3 보호층(160)이 구비되고 있으며, 상기 제 3 보호층(160)과 더불어 상기 제 2 및 제 1 보호층(150, 140)에는 상기 각 스위칭 영역(TrA)에 있어 상기 각 드레인 전극(136)을 노출시키는 드레인 콘택홀(163)이 구비되고 있다.
또한, 상기 제 3 보호층(160) 위로 상기 드레인 콘택홀(163)을 통해 상기 드레인 전극(136)과 접촉하며 각 화소영역(P)별로 판 형태의 화소전극(170)이 형성되고 있다.
이때, 상기 각 화소전극(170)에는 각 화소영역(P) 별로 바(bar) 형태를 갖는 다수의 개구(op)가 구비되고 있다.
각 화소전극(170) 내에 이렇게 바(bar) 형태를 갖는 다수의 개구(op)가 구비됨으로서 상기 화소전극(170) 하부에 위치하는 공통전극(155)과 프린지 필드를 형성하게 된다.
이러한 구성을 갖는 어레이 기판(101)은 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판을 이룬다.
본 발명의 실시예에 따른 어레이 기판(101)에 있어서는 공통전극(155) 상부로 화소전극(170)이 형성된 것을 일례로 보이고 있지만, 상기 화소전극(170)과 공통전극(155)은 서로 그 위치가 바뀔 수 있으며, 이 경우 바(bar) 형태의 개구는(op) 공통전극(155)에 구성되는 것이 특징이다.
한편, 상기 어레이 기판(101)은 일례로 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)의 구성을 나타내고 있지만, 라인 형태를 갖는 상기 산화물 반도체층(120)을 포함하는 박막트랜지스터(Tr) 상부에 구비되는 구성요소는 다양하게 변경할 수 있으며,이를 통해 상기 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101) 이외에 트위스트 네마틱 모드 액정표시장치 또는 횡전계형 액정표시장치용 어레이 기판(미도시)을 이룰 수도 있다.
즉, 상기 제 1 보호층(140) 위로 공통전극(155)을 대신하여 각 박막트랜지스터(Tr)의 드레인 전극(136)과 연결된 판 형태의 화소전극(미도시)이 각 화소영역(P)별로 구비되는 경우 트위스트 네마틱 모드 액정표시장치용 어레이 기판(미도시)이 된다.
그리고, 상기 제 1 보호층(140) 위로 각 화소영역(P) 별로 바(bar) 형태를 갖는 다수의 화소전극(미도시)을 형성하고, 이와 더불어 상기 각 바(bar) 형태의 화소전극(미도시)과 교대하는 형태로 바(bar) 형태의 공통전극(미도시)을 형성하는 경우 횡전계형 액정표시장치용 어레이 기판(미도시)이 된다.
한편, 전술한 구성을 갖는 본 발명의 실시예에 따른 어레이 기판은 산화물 반도체층(120)이 각 화소영역(P)별로 아일랜드 형태로 형성되지 않고, 좌우로 이웃하는 화소영역(P)에 대응하여 모두 연결되는 라인 형태로 이루어짐으로서 마스크 저감을 위해 상기 산화물 반도체층(120)과 반도체층 콘택홀(124)을 갖는 에치스토퍼(123)를 동시에 하나의 마스크 공정을 진행하여 형성하더라도 공정 확보를 위한 마진을 필요로 하지 않는다.
따라서 빛의 투과영역과 차단영역 및 반투과영역을 갖는 하프톤 노광 마스크를 이용하여 하프톤 노광을 진행 시 반투과영역 형성을 위해 요구되는 마진이 필요로 되지 않으므로 공정 안정성을 확보할 수 있는 장점이 있다.
이러한 공정 안전성에 대해서는 추후 어레이 기판의 제조 공정을 통해 상세히 설명한다.
한편, 도 4a 내지 도 4f는 본 발명의 실시예에 따른 어레이 기판에 있어 산화물 반도체층과 에치스토퍼 내에 구비되는 반도체층 콘택홀(124)과 소스 및 드레인 전극의 다양한 형태를 나타낸 도면이다.
도시한 바와같이, 라인 형태를 갖는 산화물 반도체층(120)은 동일한 폭을 가지며 형성될 수도 있고, 또는 각 화소영역(P) 내에서의 형태가 제 1 폭과 이보다 작은 제 2 폭을 갖는 형태를 이룰 수도 있다.
그리고, 에치스토퍼(123)에 구비되는 반도체층 콘택홀(124)은 각 스위칭 영역(TrA) 내에서 소스 전극(133) 및 드레인 전극(136)에 대응하여 각각 형성될 수도 있으며, 나아가 하나의 스위칭 영역(TrA)에 구비되는 드레인 전극(136)과 이웃하는 스위칭 영역(TrA)에 구비되는 소스 전극(133)에 대응하여 하나의 반도체층 콘택홀(124)이 구비되도록 형성될 수도 있다.
각 화소영역(P)에 있어 에치스토퍼(123) 내에 반도체층 콘택홀(124)이 하나가 형성되건 또는 두 개가 형성되건 각 화소영역(P) 내에 형성되는 소스 전극(133) 및 드레인 전극(136) 사이의 이격영역 즉, 채널이 형성되는 부분에 대응해서는 상기 반도체층 콘택홀(124)은 구비되지 않고 여전히 에치스토퍼(123)가 위치하고 있으므로 추후 상기 소스 및 드레인 전극(133, 136) 패터닝을 위한 식각액에 노출되지 않는다.
소스 및 드레인 전극(133, 136)에 대응하여 각각 상기 반도체층 콘택홀(124)이 구비되는 경우 각 화소영역(P)에는 2개의 반도체층 콘택홀(124)이 구비되며, 하나의 화소영역(P)을 기준으로 이와 이웃하는 화소영역(P)과 더불어 연결되는 형태로 산화물 반도체층(120)이 구비되는 경우 하나의 화소영역(P)에는 하나의 반도체층 콘택홀(124)이 구비된다.
이러한 반도체층 콘택홀(124)의 평면 형태 또한 다양하게 변형될 수 있다. 즉 상기 반도체층 콘택홀(124)은 직사각형 또는 정사각형을 포함하는 다각형 형태, 원 또는 타원 형태가 될 수도 있다.
이러한 평면 구성을 갖는 본 발명의 실시예에 따른 어레이 기판의 단면 구조에 대해 설명한다.
도 5는 도 3을 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도이다.
도시한 바와 같이, 투명한 유리 또는 플라스틱 재질로 이루어진 절연기판(101) 상에 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 이루거나 또는 둘 이상의 물질로 이루어져 이중층 이상의 다중층 구조를 이루며 일 방향으로 연장하는 게이트 배선(미도시)이 형성되고 있다.
또한, 각 스위칭 영역(TrA)에는 상기 게이트 배선(미도시)에서 분기한 형태로 상기 게이트 전극(105)이 형성되어 있다.
이때, 도면에 있어서는 상기 게이트 배선(미도시) 및 게이트 전극(105)은 단일층 구조를 이루는 것을 일례로 도시하였다.
상기 게이트 배선(미도시)과 게이트 전극(105) 위로 상기 기판(101) 전면에 절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트 절연막(110)이 형성되고 있다.
다음, 상기 게이트 절연막(110) 위로 산화물 반도체 물질 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 아일랜드 형태의 산화물 반도체층(120)이 형성되고 있다.
이때, 상기 산화물 반도체층(120)은 상기 게이트 전극(105)을 관통하며 상기 게이트 배선(미도시)과 이격하여 라인 형태를 이루며 동일한 게이트 배선(미도시)에서 분기하여 형성된 게이트 전극(105) 모두에 대응하며 산화물 반도체층(120)이 형성되고 있다.
다음, 라인 형태를 갖는 상기 산화물 반도체층(120) 위로 상기 기판(101) 전면에 대응하여 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)로 이루어진 에치스토퍼(123)가 형성되고 있다.
이때, 상기 에치스토퍼(123)에는 각 화소영역(P)별 또는 서로 이웃하는 두 개의 화소영역(P)에 걸쳐 상기 산화물 반도체층(120)을 노출시키는 반도체층 콘택홀(124)이 구비되고 있는 것이 특징이다.
도면에 있어서는 상기 반도체층 콘택홀(124)이 각 화소영역(P) 내에 2개씩 형성된 것을 일례로 나타내었다.
다음, 상기 에치스토퍼(123) 상부에는 각 화소영역(P)의 경계에 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)이 형성되고 있으며, 각 스위칭 영역(TrA)에 있어서는 상기 에치스토퍼(123) 위로 서로 이격하는 형태의 소스 전극(133) 및 드레인 전극(136)이 형성되고 있다.
이때, 상기 소스 전극(133) 및 드레인 전극(136)은 상기 에치스토퍼(123)에 구비된 반도체층 콘택홀(124)을 통해 상기 산화물 반도체층(120)과 각각 접촉하고 있다.
한편, 도면에 나타나지 않았지만 상기 소스 전극(133)은 상기 데이터 배선(미도시)에서 분기한 형태를 이룬다.
상기 데이터 배선(미도시)과 소스 및 드레인 전극(133, 136)은 저저항 금속물질인 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 이루거나 또는 둘 이상의 물질로 이루어져 이중층 이상의 다중층 구조를 이룬다. 도면에 있어서는 상기 데이터 배선(미도시)과 소스 및 드레인 전극(133, 136)은 단일층 구조를 이루는 것을 일례로 도시하였다.
다음, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(133, 136) 위로 무기절연물질로 이루어진 제 1 보호층(140)이 형성되고 있으며, 상기 제 1 보호층(140) 위로 유기절연물질 예를들면 포토아크릴로 이루어지며 평탄한 표면을 갖는 제 2 보호층(150)이 형성되고 있다.
상기 제 2 보호층(150) 위로 표시영역 전면에 대응하여 투명한 도전성 물질로 이루어진 공통전극(155)이 형성되고 있다. 이때, 상기 공통전극(155)은 각 스위칭 영역(TrA)에 대응해서는 제거됨으로서 상기 소스 및 드레인 전극(133, 136)과 중첩함에 기인하는 기생용량을 저감시키는 구성을 이룰 수 있다.
그리고, 상기 공통전극(155) 위로 제 3 보호층(160)이 구비되고 있으며, 상기 제 3 보호층(160)과 더불어 이의 하부에 위치하는 제 2 및 제 1 보호층(150, 140)에는 상기 각 스위칭 영역(TrA)에 있어 상기 각 드레인 전극(136)을 노출시키는 드레인 콘택홀(163)이 구비되고 있다.
또한, 상기 제 3 보호층(160) 위로 상기 드레인 콘택홀(163)을 통해 상기 드레인 전극(136)과 접촉하며 각 화소영역(P)별로 판 형태의 화소전극(170)이 형성되고 있다.
이때, 상기 각 화소전극(170)에는 각 화소영역(P) 별로 바(bar) 형태를 갖는 다수의 개구(op)가 구비되고 있다.
이러한 구성을 갖는 어레이 기판(101)은 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판을 이룬다.
본 발명의 실시예에 따른 어레이 기판(101)에 있어서는 공통전극(155) 상부로 화소전극(170)이 형성된 것을 일례로 보이고 있지만, 상기 화소전극(170)과 공통전극(155)은 서로 그 위치가 바뀔 수 있으며, 이 경우 바(bar) 형태의 개구(op)는 공통전극(155)에 구성되는 것이 특징이다.
이러한 단면 구성을 갖는 어레이 기판(101)은 도 3을 통해 설명하였듯이 상기 제 1 보호층(140) 상에 각 화소영역(P)별로 판형태의 화소전극(미도시)을 구성함으로서 트위스틱 네마틱 모드 액정표시장치용 어레이 기판(미도시)을 이룰 수도 있고, 상기 제 1 보호층(140) 위로 바(bar) 형태로 서로 교대하는 형태의 화소전극(미도시) 및 공통전극(미도시)을 형성 시 횡전계형 액정표시장치용 어레이 기판(미도시)을 이룰 수도 있다.
이러한 구성을 갖는 어레이 기판(101)은 상기 에치스토퍼(123)가 기판(101) 전면에 형성되는 구성을 이루며, 상기 소스 및 드레인 전극(133, 136) 각각이 상기 산화물 반도체층(120)과 상기 반도체층 콘택홀(124)을 통해 접촉되는 구성을 이룸으로서 게이트 전극(105)과 중첩되는 소스 및 드레인 전극(133, 136)의 면적을 종래의 아일랜드 형태의 에치스토퍼가 형성되는 어레이 기판 대비 줄일 수 있으므로 게이트 전극(105)과 소스 전극(133) 또는 게이트 전극(105)과 드레인 전극(136)간의 중첩에 기인하는 기생용량(Cgs)을 저감시키는 효과가 있다.
이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 6a 내지 6n은 본 발명의 실시예에 따른 산화물 반도체층을 갖는 박막트랜지스터를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 이때, 설명의 편의상 상기 화소영역(P)내의 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA)이라 정의하였으며, 게이트 배선의 일끝단의 게이트 패드전극이 형성되는 패드부(PA)까지 함께 도시하였다.
우선, 도 6a에 도시한 바와 같이, 투명한 절연기판(101) 예를 들어 유리 또는 플라스틱으로 이루어진 기판(101) 상에 저저항 금속물질 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리티타늄(MoTi) 중 선택된 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 이중층 이상 다중층 구조를 갖는 제 1 금속층(미도시)을 형성한다.
이후, 상기 제 1 금속층(미도시)을 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 상기 제 1 금속층(미도시)의 식각, 포토레지스트의 스트립의 일련의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로서 일 방향으로 연장하는 게이트 배선(미도시)과, 상기 게이트 배선(미도시)에서 각 화소영역(P) 내의 스위칭 영역(TrA)으로 분기하는 게이트 전극(105)을 형성한다.
이때, 상기 패드부(PA)에 있어서는 상기 게이트 배선(미도시)의 일끝단과 연결된 게이트 패드전극(107)을 형성한다.
다음, 도 6b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(105) 및 게이트 패드전극(107) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(110)을 형성하고, 연속하여 상기 게이트 절연막(110) 위로 산화물 반도체 물질 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나를 증착하거나 또는 도포하여 산화물 반도체 물질층(112)을 형성한다.
다음, 도 6c에 도시한 바와 같이, 상기 산화물 반도체 물질층(112) 위로 포토레지스트를 도포하여 제 1 포토레지스트층(181)을 형성하고, 상기 제 1 포토레지스트층(181)에 대해 빛의 투과영역(TA)과 차단영역(BA) 그리고 상기 투과영역(TA)보다는 작고 차단영역(BA)보다는 빛의 투과량이 큰 반투과영역(HTA)을 갖는 회절노광 마스크(191) 또는 하프톤 노광 마스크(미도시)를 이용하여 노광을 실시한다.
이후, 도 6d에 도시한 바와같이, 상기 노광된 제 1 포토레지스트층(도 6c의 181)을 현상함으로서 제 1 두께를 갖는 제 1 포토레지스트 패턴(181a)과, 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(181b)을 형성한다.
상기 제 1 포토레지스트 패턴(181a)은 라인 형태의 산화물 반도체층(도 4n의 120)이 형성되어야 할 부분에 대응하여 형성하고, 패드부(PA)에 있어 게이트 패드전극(107)에 대응해서는 상기 포토레지스트층(도 6c의 181)을 제거하고, 그 이외의 영역에 대응해서는 상기 제 2 포토레지스트 패턴(181b)이 형성되도록 한다.
이때, 본 발명의 특성 상, 노광 마스크(191)의 반투과영역(HTA)에 대응되는 부분은 매우 넓은 면적을 가지게 되며, 투과영역(TA)과 차단영역(BA)에 대응하는 부분 또한 상기 제 1 포토레지스트 패턴(181a)의 형성 또는 포토레지스트층(도 6c의 181)의 제거가 충분히 이루어질 정도의 최소폭은 확보되므로 상기 제 1 및 제 2 포토레지스트 패턴(181a, 181b)을 형성하는 것에는 문제되지 않는다.
즉, 상기 산화물 반도체층(도 4n의 120)은 본 발명의 특성상 표시영역 정도의 길이를 갖는 영역이 됨으로서 상기 게이트 배선(미도시)의 연장방향으로는 노광 마스크(191)의 투과영역(TA)과 반투과영역(HTA)이 교대하는 형태를 이루지 않고 투과영역만이 형성되는 구성을 갖는다.
한편, 비교예로서 종래와 같이 산화물 반도체층이 각 화소영역별로 아일랜드 형태를 이루도록 하는 경우, 상기 아일랜드 형태의 반도체층이 형성되어야 할 부분에는 노광 마스크의 투과영역이, 그리고 서로 이웃하는 아일랜드 형태의 산화물 반도체층간의 이격영역에 대응해서는 반투과영역이 대응되어야 하며, 이 경우 아일랜드 형태의 산화물 반도체층을 위해서는 게이트 배선의 길이방향으로 투과영역과 반투과영역이 교대하며 반복하는 형태를 이루게 된다.
이때, 고해상도 구현을 위해 화소영역의 단축폭이 일례로 300ppi의 해상도를 갖는 핸드폰 또는 테블릿 pc용 액정표시장치의 경우 15 내지 20㎛ 정도가 되며, 이러한 단축폭 내에 산화물 반도체층을 각 화소영역로 이격하는 아일랜드 형태로 구현하게 되면, 산화물 반도체층간의 이격간격은 2 내지 5㎛ 정도가 된다.
이러한 구성을 갖는 아일랜드 형태의 산화물 반도체층 구현을 위해서는 게이트 배선의 길이방향으로 노광 마스크에 있어 산화물 반도체층간의 이격영역에 대응해서는 반투과영역이 대응되어야 하는데 2 내지 5㎛정도의 간격에 대응하여 반투과영역이 대응되도록 한다 하더하도 반투과영역으로서의 역할이 잘 이루어지지 않아 패터닝 불량을 초래하게 된다.
즉, 노광 마스크의 반투과영역이 제 역할을 하여 정상적으로 제 2 두께의 포토레지스트 패턴을 구현하기 위해서는 최소 4㎛ 이상의 폭이 요구되며, 이 경우 2 내지 4㎛ 정도의 이격 간격을 갖는 산화물 반도체층은 구현할 수 없게 되거나, 공정 안정성이 매우 떨어지게 되어 불량률이 증가되며 이는 제조 비용을 상승을 초래하는 문제를 발생시킨다.
하지만, 본 발명의 실시예에 따른 어레이 기판(101)의 경우, 산화물 반도체층(도 4n의 120)이 화소영역(P)의 크기에 관계없이 게이트 배선(미도시)과 이격하는 라인 형태를 이룸으로서 하프톤 또는 회절 노광 마스크(191)에 있어서 상기 산화물 반도체층(도 4n의 120)이 형성되는 부분에 대응해서 게이트 배선(미도시)의 길이 방향으로는 투과영역(TA)만이 존재하며 투과영역(TA)과 반투과영역(HTA)이 교대하는 형태를 이루지 않는다.
따라서, 고해상도 구현을 위해 화소영역(P)의 단축 방향의 폭이 작아지더라도 산화물 반도체층(120)이 형성되는 부분에 대응해서는 반투과영역(HTA) 형성을 위한 제한이 없으므로 안정적으로 어레이 기판(101) 상에 제 1 두께의 제 1 포토레지스트 패턴(181a)과 제 2 두께의 제 2 포토레지스트 패턴(181b)을 형성할 수 있는 것이 특징이다.
다음, 도 6e에 도시한 바와같이, 상기 제 1 및 제 2 포토레지스트 패턴(181a, 181b) 외측으로 노출된 상기 산화물 반도체 물질층(112)과 이의 하부에 위치하는 게이트 절연막(110)을 순차적으로 또는 일괄 식각하여 제거함으로서 상기 패드부(PA)에 있어 상기 게이트 패드전극(107)을 노출시키는 제 1 게이트 패드 콘택홀(114)을 형성한다.
다음, 도 6f에 도시한 바와같이, 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 상기 제 2 포토레지스트 패턴(도 6e의 191b)을 제거함으로서 상기 제 1 포토레지스트(181a) 외측으로 상기 산화물 반도체 물질층(112)을 노출시킨다.
상기 애싱(ashing)에 의해 상기 제 1 포토레지스트 패턴(181a) 또한 그 두께가 줄어들지만 여전히 상기 산화물 반도체 물질층(112) 상부에 남아있게 된다.
다음, 도 6g에 도시한 바와같이, 상기 제 1 포토레지스트 패턴(181a) 외측으로 노출된 상기 산화물 반도체 물질층(도 6f의 112)을 제거함으로서 게이트 배선(미도시)의 연장 방향으로 이웃하는 화소영역(P) 전체에 대해 연결된 라인 형태를 갖는 산화물 반도체층(120)을 형성한다.
다음, 도 6h에 도시한 바와같이, 스트립(strip)을 진행하여 상기 제 1 포토레지스트 패턴(도 6g의 181a)을 제거함으로서 상기 라인 형태의 산화물 반도체층(120)을 노출시킨다.
다음, 도 6i에 도시한 바와같이, 라인 형태의 산화물 반도체층(120) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 에치스토퍼층(미도시)을 형성하고, 마스크 공정을 진행하여 이를 패터닝함으로서 상기 산화물 반도체층(120)을 노출시키는 반도체층 콘택홀(124)을 형성하고, 동시에 패드부(PA)에 있어서는 상기 게이트 패드전극(107)을 노출시키며 상기 제 1 게이트 패드 콘택홀(114)과 중첩하는 제 2 게이트 패드 콘택홀(125)을 한다. 이 경우 상기 에치스토퍼층(미도시)은 에치스토퍼(123)를 이루게 된다.
이때, 상기 반도체층 콘택홀(124)은 각 화소영역(P)별로 하나 또는 추후 형성된 소스 전극(133) 및 드레인 전극(136)에 대응하여 각각 형성할 수도 있다.
각 화소영역(P)별로 하나의 반도체층 콘택홀(124)이 구비되는 경우, 하나의 화소영역(P)을 기준으로 추후 드레인 전극(136)이 형성될 부분과 이웃하는 화소영역(P)에서 추후 소스 전극(133)이 형성될 부분을 연결시키는 형태로 형성된다.
또한, 각 화소영역(P) 내에서 상기 반도체층 콘택홀(124)이 하나 또는 두 개 형성되는가에 관계없이 동일한 화소영역(P) 내에 추후 형성되는 소스 전극(도 4n의 133) 및 드레인 전극(도 4n의 136) 사이의 이격간격에는 상기 반도체층 콘택홀(124)이 형성되지 않음으로서 상기 에치스토퍼(123)가 산화물 반도체층(120)을 덮는 형태를 이루게 됨으로서 채널이 형성되는 부분은 추후 형성되는 소스 전극(도 4n의 133) 및 드레인 전극(도 4n의 136) 패터닝을 위한 식각액에 노출되지 않는 구성을 이룬다.
다음, 도 6j에 도시한 바와같이, 상기 반도체층 콘택홀(124)과 제 2 게이트 패드 콘택홀(125)이 구비된 에치스토퍼(123) 위로 저저항 금속물질 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리티타늄(MoTi) 중 선택된 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 이중층 이상 다중층 구조를 갖는 제 2 금속층(미도시)을 형성한다.
이후, 상기 제 2 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로서 상기 에치스토퍼(123) 위로 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)과, 패드부(PA)에 있어 상기 데이터 배선(미도시)의 일끝단과 연결된 데이터 패드전극(미도시)을 형성하고, 동시에 상기 각 화소영역(P)에 서로 이격하는 소스 전극(133) 및 드레인 전극(136)을 형성한다.
이때, 상기 소스 전극(133)은 상기 데이터 배선(미도시)에서 분기한 형태를 이루며, 상기 소스 전극(133)과 드레인 전극(136)은 각각 상기 반도체층 콘택홀(124)을 통해 상기 산화물 반도체층(120)과 접촉하도록 형성하는 것이 특징이다.
동시에 패드부(PA)에 있어서는 상기 제 2 게이트 패드 콘택홀(125)을 통해 상기 게이트 패드전극(107)과 접촉하는 제 1 보조 게이트 패드전극(137)을 형성한다.
한편, 상기 각 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(105)과, 게이트 절연막(110)과, 라인 형태의 산화물 반도체층(120)과, 에치스토퍼(123)와, 소스 및 드레인 전극(133, 136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
다음, 도 6k에 도시한 바와같이, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(133, 136) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로서 제 1 보호층(140)을 형성한다.
이후, 상기 제 1 보호층(140) 위로 전면에 포토아크릴을 도포하여 유기절연막(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로서 상기 각 스위칭 영역(TrA)에 있어 드레인 전극(136)에 대응하여 상기 제 1 보호층(140)을 노출시키는 동시에 패드부(PA)에 대응하는 상기 제 1 보호층(140)을 노출시키는 형태를 갖는 제 2 보호층(150)을 형성한다.
다음, 도 6l에 도시한 바와같이, 상기 제 2 보호층(150) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고 이를 마스크 공정을 통해 패터닝함으로서 표시영역의 전면에 대응하여 연결된 형태를 가지며 각 스위칭 영역(TrA)을 노출시키는 형태의 공통전극(155)을 형성한다.
다음, 도 6m에 도시한 바와같이, 상기 공통전극(155) 위로 무기절연물질 예를들어 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로서 제 3 보호층(160)을 형성한다.
이후, 상기 스위칭 영역(TrA)과 패드부(PA)에 있어 상기 제 3 보호층(160)과 제 1 보호층(140)을 동시에 패터닝함으로서 상기 각 스위칭 영역(TrA)에 있어서는 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀(163)을 형성하고, 상기 패드부(PA)에 있어서는 상기 제 1 게이트 보조패드 전극(137)을 노출시키는 제 3 게이트 패드 콘택홀(165)과, 상기 데이터 패드전극(미도시)을 노출시키는 데이터 패드 콘택홀(미도시)을 형성한다.
다음, 도 6n에 도시한 바와같이, 상기 제 3 보호층(160) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고 이를 마스크 공정을 진행하여 패터닝함으로서 각 화소영역(P)에 있어서는 상기 드레인 콘택홀(163)을 통해 상기 드레인 전극(136)과 접촉하며 바(bar) 형태의 다수의 개구(op)를 갖는 화소전극(170)을 형성하고, 동시에 패드부(PA)에 있어서는 상기 제 3 게이트 패드 콘택홀(165)을 통해 상기 제 1 보조 게이트 패드전극(137)과 접촉하는 제 2 보조 게이트 패드전극(173)과, 상기 데이터 패드 콘택홀(미도시)을 통해 상기 데이터 패드전극(미도시)과 접촉하는 보조 데이터 패드전극(미도시)을 형성함으로서 본 발명의 실시예에 따른 어레이 기판(101)을 완성한다.
이렇게 제조되는 어레이 기판(101)의 경우 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)을 이루게 된다.
전술한 바와같이 진행되는 본 발명의 실시예에 따른 (프린지 필드 스위칭 모드 액정표시장치용) 어레이 기판(101)은 라인 형태의 산화물 반도체층(120)과 제 1 게이트 패드 콘택홀(114)을 갖는 게이트 절연막(110)을 반투과영역을 포함하는 회절노광 또는 하프톤 노광 마스크(도 6c의 191)를 이용한 노광법에 하나의 마스크 공정으로 진행할 수 있으므로 총 8 회의 마스크 공정을 진행하여 완성될 수 있다.
따라서, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은 종래의 아일랜드 형태의 산화물 반도체층을 1회의 마스크 공정을 진행하고, 게이트 절연막에 게이트 패드전극을 노출시키는 게이트 패드 콘택홀을 형성을 위해 별도의 제 1 마스크 공정을 진행함으로서 총 9회의 마스크 공정을 진하여 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 제조 방법 대비 1회의 의 마스크 공정을 생략할 수 있으므로 마스크 공정 생략에 의한 공정 단축 및 제조 비용을 저감시키는 효과가 있다.
나아가, 게이트 배선의 연장방향으로 이웃하는 모든 화소영역(P)에 대응하여 연결된 라인 형태를 갖는 산화물 반도체층(120)을 구비함으로서 회절노광 또는 하프톤 노광 진행 시 요구되는 마진을 필요로 하지 구성을 이루므로 하프톤 노광 또는 회절 노광 시 요구되는 마진 제한을 갖지 않으므로 공정 진행 자유도가 높으며 하프톤 또는 회절노광 진행시 패터닝 불량을 저감시키는 효과가 있다.
101 : 어레이 기판
103 : 게이트 배선
105 : 게이트 전극
120 : (라인 형태의)산화물 반동체층
124 : 반도체층 콘택홀
130 : 데이터 배선
133 : 소스 전극
136 : 드레인 전극
163 : 드레인 콘택홀
170 : 화소전극
P : 화소영역
Tr : (스위칭) 박막트랜지스터
TrA : 스위칭 영역

Claims (10)

  1. 다수의 화소영역이 정의된 표시영역이 구비된 기판 상에 일 방향으로 연장되는 게이트 배선과;
    상기 다수의 화소영역 각각에 구비되며 상기 게이트 배선과 연결된 게이트 전극과;
    상기 게이트 배선 및 게이트 전극 위로 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 상기 게이트 배선의 연장방향으로 상기 다수의 화소영역을 통하여 연결되는 라인 형태로 형성된 산화물 반도체층과;
    상기 산화물 반도체층을 노출시키는 반도체층 콘택홀을 구비하며 전면에 형성된 에치스토퍼와;
    상기 다수의 화소영역 각각에 상기 에치스토퍼 위로 상기 반도체층 콘택홀을 통해 각각 상기 산화물 반도체층과 접촉하며 서로 이격하며 형성된 소스 전극 및 드레인 전극
    을 포함하는 어레이 기판.
  2. 제 1 항에 있어서,
    상기 반도체층 콘택홀은,
    상기 다수의 화소영역 별로 상기 소스 전극 및 드레인 전극에 각각 대응하여 두 개의 홀 형상으로 형성되거나,
    하나의 화소영역에 대응하여 이의 내부에 구비된 상기 드레인 전극과 이웃하는 화소영역에 구비되는 상기 소스 전극에 양단이 대응되는 연결된 한 개의 홀 형상으로 형성되는 것이 특징인 어레이 기판.
  3. 제 1 항에 있어서,
    상기 산화물 반도체층은 동일한 폭을 가지며 형성된 것이 특징인 어레이 기판.
  4. 제 1 항에 있어서,
    상기 산화물 반도체층은 상기 다수의 화소영역 각각에서 제 1 폭을 갖는 부분과 상기 제 1 폭보다 작은 제 2 폭을 갖는 부분으로 이루어지며, 상기 제 2 폭을 갖는 부분은 상기 게이트 전극과 중첩하여 채널이 형성되는 부분인 것이 특징인 어레이 기판.
  5. 제 1 항에 있어서,
    상기 반도체층 콘택홀은 정사각형 또는 직사각형을 포함하는 다각형, 원형, 타원형 중 어느 하나의 형태를 이루는 것이 특징인 어레이 기판.
  6. 제 1 항에 있어서,
    상기 산화물 반도체층은 상기 게이트 배선과 이격하여 형성된 것이 특징인 어레이 기판.
  7. 제 1 항에 있어서,
    상기 게이트 배선과 교차하여 상기 다수의 화소영역을 정의하는 데이터배선과;
    상기 데이터 배선과 상기 소스 및 드레인 전극 위로 형성된 제 1 보호층과;
    상기 제 1 보호층 위로 형성되며 평탄한 표면을 갖는 제 2 보호층과;
    상기 제 2 보호층 위로 형성되며 상기 표시영역에 형성된 공통전극과;
    상기 공통전극 위로 형성된 제 3 보호층과;
    상기 제 3 보호층 위로 상기 다수의 화소영역 각각에 상기 드레인 전극과 접촉하며 형성되며 바(bar) 형태의 다수의 개구를 갖는 화소전극
    을 더 포함하는 어레이 기판.
  8. 기판 상부에, 일 방향으로 연장되는 게이트 배선과, 상기 게이트 배선에 연결되고 다수의 화소영역 각각에 배치되는 게이트 전극과, 상기 게이트 배선에 연결되는 게이트 패드전극을 형성하는 단계와;
    상기 게이트 배선, 상기 게이트 전극 및 상기 게이트 패드전극 상부에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부에, 상기 게이트 전극에 대응하여 상기 게이트 배선의 연장방향으로 상기 다수의 화소영역을 통하여 연결되는 라인 형태의 산화물 반도체층을 형성하는 단계와;
    상기 산화물 반도체층 상부에, 상기 산화물 반도체층을 노출시키는 반도체층 콘택홀을 갖는 에치스토퍼를 형성하는 단계와;
    상기 에치스토퍼 상부의 상기 다수의 화소영역 각각에, 상기 반도체층 콘택홀을 통해 각각 상기 산화물 반도체층에 접촉하며 서로 이격하는 소스 전극 및 드레인 전극을 형성하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 산화물 반도체층을 형성하는 단계는,
    상기 게이트 절연막 상부에 산화물 반도체 물질층을 형성하는 단계와;
    상기 산화물 반도체 물질층 상부에 제 1 포토레지스트층을 형성하고, 투과영역, 차단영역 및 반투과영역을 갖는 노광 마스크를 통하여 상기 제 1 포토레지스트층을 노광 한 후 현상하여, 상기 투과영역에 대응되고 제 1 두께를 갖는 제 1 포토레지스트 패턴과 상기 반투과영역에 대응되고 상기 제 1 두께보다 작은 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴 외측으로 노출된 상기 산화물 반도체 물질층과 상기 게이트 절연막을 식각하여 상기 게이트 패드전극을 노출하는 제 1 게이트 패드 콘택홀을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴을 애싱 하여 상기 제 2 포토레지스트 패턴을 제거한 후, 상기 제 1 포토레지스트 패턴 외측으로 노출된 상기 산화물 반도체 물질층을 식각하여 상기 산화물 반도체층을 형성하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 노광 마스크의 상기 산화물 반도체층에 대응되는 부분에는 상기 반투과영역을 제외한 상기 투과영역이 배치되는 어레이 기판의 제조 방법.
KR1020120143610A 2012-12-11 2012-12-11 어레이 기판 KR101982727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120143610A KR101982727B1 (ko) 2012-12-11 2012-12-11 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120143610A KR101982727B1 (ko) 2012-12-11 2012-12-11 어레이 기판

Publications (2)

Publication Number Publication Date
KR20140075354A KR20140075354A (ko) 2014-06-19
KR101982727B1 true KR101982727B1 (ko) 2019-05-27

Family

ID=51128099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120143610A KR101982727B1 (ko) 2012-12-11 2012-12-11 어레이 기판

Country Status (1)

Country Link
KR (1) KR101982727B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109516A (ja) * 2010-11-15 2012-06-07 Samsung Mobile Display Co Ltd 酸化物半導体薄膜トランジスタ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110048333A (ko) * 2009-11-02 2011-05-11 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20110058355A (ko) * 2009-11-26 2011-06-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109516A (ja) * 2010-11-15 2012-06-07 Samsung Mobile Display Co Ltd 酸化物半導体薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
KR20140075354A (ko) 2014-06-19

Similar Documents

Publication Publication Date Title
US9923068B2 (en) Array substrate and method of fabricating the same
KR101772511B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
US8298843B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20030082651A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20070043070A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP4578402B2 (ja) 薄膜トランジスタ基板及びその製造方法
KR100869740B1 (ko) 액정표시소자 및 그 제조방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070045751A (ko) 포토 마스크
KR101369758B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR101982727B1 (ko) 어레이 기판
KR101261966B1 (ko) 박막트랜지스터 기판과 이의 제조방법
KR101960743B1 (ko) 어레이 기판 및 이의 제조방법
KR20130030146A (ko) 어레이 기판 및 이의 제조방법
KR101848496B1 (ko) 고투과 수평 전계형 액정표시장치 및 그 제조 방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR20150051531A (ko) 액정표시장치의 제조방법
KR102454084B1 (ko) 액정표시장치 및 그 제조방법
KR101997637B1 (ko) 표시 장치용 어레이 기판 및 그 제조 방법
KR20140128551A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant