KR101261966B1 - 박막트랜지스터 기판과 이의 제조방법 - Google Patents

박막트랜지스터 기판과 이의 제조방법 Download PDF

Info

Publication number
KR101261966B1
KR101261966B1 KR1020060134197A KR20060134197A KR101261966B1 KR 101261966 B1 KR101261966 B1 KR 101261966B1 KR 1020060134197 A KR1020060134197 A KR 1020060134197A KR 20060134197 A KR20060134197 A KR 20060134197A KR 101261966 B1 KR101261966 B1 KR 101261966B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
wiring
gate
photoresist pattern
Prior art date
Application number
KR1020060134197A
Other languages
English (en)
Other versions
KR20080060096A (ko
Inventor
탁영미
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060134197A priority Critical patent/KR101261966B1/ko
Publication of KR20080060096A publication Critical patent/KR20080060096A/ko
Application granted granted Critical
Publication of KR101261966B1 publication Critical patent/KR101261966B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터 기판과 이의 제조방법에 관한 것이다. 본 발명에 따른 박막트랜지스터 기판은, 절연기판 상에 게이트 전극을 포함하는 게이트 배선과, 공통전압선을 형성하는 단계와; 게이트 배선과 공통전압선을 덮도록 게이트 절연막, 반도체층, 저항접촉층 및 제1감광막을 차례로 적층하는 단계와; 제1감광막을 노광 및 현상하여 공통전압선의 일부를 노출시키는 개구부와, 게이트 전극에 대응하는 제1메인감광막패턴과, 개구부 및 제1메인감광막패턴 이외의 제1메인감광막패턴보다 얇은 제1서브감광막패턴을 갖는 제1감광막패턴을 형성하는 단계와; 개구부에 의하여 노출된 반도체층 및 저항접촉층이 제거되고, 제1메인감광막패턴만이 남도록 식각 및 에싱하는 단계와; 제1메인감광막패턴의 하부에 위치하는 반도체층과 저항접촉층만이 남도록 반도체층과 저항접촉층을 식각하는 단계와; 잔존하는 제1메인감광막패턴을 제거한 후, 반도체층과 저항접촉층을 덮도록 제1배선층, 제2배선층 및 제2감광막을 차례로 적층하는 단계와; 제2감광막을 노광 및 현상하여 데이터 배선층으로 형성될 영역에 대응하는 제2메인감광막패턴과, 제2메인감광막패턴보다 얇으며 전극층으로 형성될 영역에 대응하는 제2서브감광막패턴을 갖는 제2감광막패턴을 형성하는 단계와; 제2메인감광막패턴과 제2서브감광막패턴에 의하여 노출된 제1배선층 및 제2배선층을 제거하고, 제2메인감광막패턴만이 남도록 식각 및 에싱하는 단계와; 외부로 노출된 제2배선층을 제거하는 단계를 포함하는 것을 특징으로 한다. 이에 의해, 사용되는 사진식각공정(Photolithograpy)의 수를 절감함으로써 생 산성이 향상되고 제조비용이 절감된 박막트랜지스터 기판이 제공된다.

Description

박막트랜지스터 기판과 이의 제조방법{THIN FILM TRANSISTOR SUBSTRATE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명에 따르는 박막트랜지스터 기판의 배치도,
도2는 도1의 a-a' 및 b-b'를 따른 단면도,
도3 내지 도14는 본 발명에 따르는 박막트랜지스터 기판의 제조방법을 순차적으로 설명하기 위한 도면이다.
* 도면의 주요부분의 부호에 대한 설명 *
100 : 박막트랜지스터 기판 121, 123 : 게이트 배선
125 : 공통전압선 130 : 게이트 절연막
140 : 반도체층 150 : 저항접촉층
161, 171 : 데이터 배선 162, 172 : 소스 전극
163, 173 : 소스 전극 165 : 화소전극
165a : 제1화소전극영역 165b : 제2화소전극영역
168 : 공통전극 168a : 제1공통전극영역
168b : 제공통전극영역
본 발명은 박막트랜지스터 기판과 이의 제조방법에 관한 것으로, 더욱 자세하게는, 사용되는 사진식각공정(Photolithograpy)의 수를 절감함으로써 생산성이 향상되고 제조비용을 절감할 수 있는 박막트랜지스터 기판과 이의 제조방법에 관한 것이다.
최근, 표시장치 중에서 소형, 경량화의 장점을 가지는 평판표시장치(flat display device)가 각광을 받고 있다. 이러한 평판표시장치 중에는, 액정표시장치(LIQUID CRYSTAL DISPLAY DEVICE), 유기전계발광장치(ORGANIC LIGHT EMITTING DIODE), PDP(PLASMA DISPLAY PANEL) 등이 있다.
이러한 표시장치는 공통적으로, 게이트배선, 데이터 배선 등의 신호선과 박막트랜지스터가 마련된 박막트랜지스터 기판을 포함한다. 이러한 박막트랜지스터 기판은 복수의 층을 절연기판 상에 적층한 후, 각 층을 사진식각공정(Photolithography)을 통하여 원하는 형상으로 패터닝하여 제조된다.
일예로, IPS모드에 적용되는 박막트랜지스터 기판을 제조하는 경우 사용되는 사진식각공정은 게이트 배선의 패터닝, 반도체층과 저항 접촉층(Ohmic Contact Layer)의 패터닝, 데이터 배선의 패터닝, 보호막의 패터닝 및 화소전극과 공통전극의 패터닝 과정에서 각각 요구되어, 총 5번이 수행된다.
그러나. 이러한 사진식각공정(Photolithography)은 세정(cleaning), 감광막(PR) 도포, 마스크를 이용한 감광막의 노광, 감광막의 현상, 식각(etch), 에싱(ashing) 및 세정 등의 일련의 공정이 요구되는 복잡하며 장시간이 소요되는 공 정으로, 사진식각공정의 수가 증가할수록 박막트랜지스터 기판의 생산성이 저하되고 제조비용이 상승하는 문제점이 있다.
본 발명의 목적은 사용되는 사진식각공정(Photolithograpy)의 수를 절감함으로써 생산성이 향상되고 제조비용이 절감된 박막트랜지스터 기판을 제공하는 것이다.
본 발명의 다른 목적은 사용되는 사진식각공정(Photolithograpy)의 수를 절감함으로써 생산성이 향상되고 제조비용을 절감할 수 있는 박막트랜지스터 기판의 제조방법을 제공하는 것이다.
상기의 목적은, 본 발명에 따라, 절연기판과; 절연기판 상에 형성되어 있는 게이트 배선 및 공통전압선과; 게이트 배선 및 공통전압선을 덮고 있으며, 공통전압선의 일부는 노출시키는 노출홀이 형성되어 있는 게이트 절연막과; 게이트 배선의 일영역에 대응하여 게이트 절연막 상에 형성되어 있는 반도체층과; 반도체층과 게이트 절연막 상에 형성되어 있으며, 제1배선층과 제1배선층 상에 위치하는 제2배선층으로 구성된 데이터 배선층과; 게이트 절연막 상에 형성되어 있으며, 상기 제1배선층으로 구성된 전극층을 포함하며, 데이터 배선층은 게이트 배선과 교차하도록 형성되어 있는 데이터 배선과, 데이터 배선으로부터 분지되어 반도체층 상으로 연장되어 있는 소스 전극 및 반도체층 상에서 소스 전극과 이격되어 배치된 드레인 전극을 포함하고, 전극층은 드레인 전극의 제1배선층으로부터 연장되어 게이트 절 연막 상에 형성되어 있는 화소전극과, 노출홀을 통하여 공통전압선과 연결되어 있으며 화소전극과 상호 반복되어 배치되어 있는 공통전극을 포함하는 것을 특징으로 하는 박막트랜지스터 기판에 의하여 달성된다.
여기서, 게이트 배선은 일방향으로 연장된 게이트선과, 게이트선의 일부로써 박막트랜지스터를 구성하는 게이트 전극을 포함하며, 반도체층은 게이트 전극 상의 게이트 절연막에 형성되어 있을 수 있다.
그리고, 공통전압선은 게이트 배선과 데이터 배선이 교차하여 정의하는 화소영역의 가장자리를 따라 형성되어 있을 수 있다.
또한, 반도체층은 게이트 전극에 인접한 공통전압선 상의 게이트 절연막에 더 형성되어 있을 수 있다.
여기서, 반도체층과 데이터 배선층 사이에는 저항접촉층이 개재되어 있으며, 게이트 전극 상에 위치하는 저항접촉층은 게이트 전극 상에서 양측으로 분리되어 있을 수 있다.
그리고, 드레인 전극은 소스 전극과 분리되어 게이트 전극에 인접한 공통전압선 상으로 연장되어 있을 수 있다.
또한, 화소전극은 드레인 전극의 제1배선층으로부터 연장되어 공통전압선의 일부와 중첩되어 있는 제1화소전극영역과, 제1화소전극영역으로부터 데이터 배선을 따라 복수개로 연장되어 있는 제2화소전극영역을 포함할 수 있다.
그리고, 공통전극은 공통전압선의 일부와 중첩되어 노출홀을 통하여 공통전압선과 연결되어 있는 제1공통전극영역과, 제1공통전극영역으로부터 복수개로 연장 되어 제2화소전극영역과 상호 교호적으로 배치되어 있는 제2공통전극영역을 포함할 수 있다.
또한, 제1배선층은 구리(Cu), 알루미늄(Al), 알미네리윰(AlNd) 및 이들의 합금을 포함하고, 제2배선층은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 및 이들의 합금을 포함할 수 있다.
본 발명의 다른 목적은, 본 발명에 따라, 절연기판 상에 게이트 전극을 포함하는 게이트 배선과, 공통전압선을 형성하는 단계와; 게이트 배선과 공통전압선을 덮도록 게이트 절연막, 반도체층, 저항접촉층 및 제1감광막을 차례로 적층하는 단계와; 제1감광막을 노광 및 현상하여 공통전압선의 일부를 노출시키는 개구부와, 게이트 전극에 대응하는 제1메인감광막패턴과, 개구부 및 제1메인감광막패턴 이외의 제1메인감광막패턴보다 얇은 제1서브감광막패턴을 갖는 제1감광막패턴을 형성하는 단계와; 개구부에 의하여 노출된 반도체층 및 저항접촉층이 제거되고, 제1메인감광막패턴만이 남도록 식각 및 에싱하는 단계와; 제1메인감광막패턴의 하부에 위치하는 반도체층과 저항접촉층만이 남도록 반도체층과 상기 저항접촉층을 식각하는 단계와; 잔존하는 제1메인감광막패턴을 제거한 후, 반도체층과 저항접촉층을 덮도록 제1배선물질층, 제2배선물질층 및 제2감광막을 차례로 적층하는 단계와; 제2감광막을 노광 및 현상하여 데이터 배선층으로 형성될 영역에 대응하는 제2메인감광막패턴과, 제2메인감광막패턴보다 얇으며 전극층으로 형성될 영역에 대응하는 제2서브감광막패턴을 갖는 제2감광막패턴을 형성하는 단계와; 제2메인감광막패턴과 제2서브감광막패턴에 의하여 노출된 제1배선물질층 및 제2배선물질층을 제거하여 제1 배선층과 제2배선층을 형성하고, 제2메인감광막패턴만이 남도록 식각 및 에싱하는 단계와; 외부로 노출된 제2배선층을 제거하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법에 의하여 달성된다.
여기서, 개구부에 의하여 노출된 반도체층과 저항접촉층을 제거함과 동시에 게이트 절연막을 제거하여 공통전압선의 일부를 노출시키는 노출홀을 형성하는 단계를 포함할 수 있다.
그리고, 제1메인감광막패턴의 하부에 위치하는 반도체층과 저항접촉층만이 남도록 반도체층과 저항접촉층을 식각함과 동시에 개구부에 의하여 노출된 게이트 절연막을 제거하여 공통전압선의 일부를 노출시키는 노출홀을 형성하는 단계를 포함할 수 있다.
또한, 제1메인감광막패턴은 게이트 전극에 인접한 공통전압선 상의 게이트 절연막 상에 더 형성되어 있을 수 있다.
그리고, 제1감광막패턴을 형성하는 단계는 슬릿마스크(slit mask) 및 해프톤마스크(half tone mask) 중 어느 하나의 제1마스크를 이용하여 제1감광막을 노광할 수 있다.
또한, 제1감광막은 노광된 부분이 현상공정에서 제거되는 포지티브형(positive type)이며, 제1마스크는 빛이 차단되는 차단부, 빛이 투과되는 투과부 및 빛의 투과율이 상기 투과부보다 낮은 반투과부를 포함하며, 제1감광막패턴을 형성하는 단계는 제1메인감광막패턴에 차단부가 대응하고, 제1서브감광막패턴에 반투과부가 대응하며, 개구부에 투과부가 대응하도록 제1마스크를 제1감광막 상에 배치 하는 단계를 포함할 수 있다.
여기서, 제2감광막패턴을 형성하는 단계는 슬릿마스크(slit mask) 및 해프톤마스크(half tone mask) 중 어느 하나의 제2마스크를 이용하여 제2감광막을 노광할 수 있다.
그리고, 제2감광막은 노광된 부분이 현상공정에서 제거되는 포지티브형(positive type)이며, 제2마스크는 빛이 차단되는 차단부, 빛이 투과되는 투과부 및 빛의 투과율이 상기 투과부보다 낮은 반투과부를 포함하며, 제2감광막패턴을 형성하는 단계는 제2메인감광막패턴에 차단부가 대응하고, 제2서브감광막패턴에 반투과부가 대응하며, 제2메인감광막패턴과 제2서브감광막패턴의 사이영역에 투과부가 대응하도록 제2마스크를 제2감광막 상에 배치하는 단계를 포함할 수 있다.
여기서, 제1배선물질층 및 제2배선물질층을 제거단계는 게이트 전극 상에 위치하는 저항접촉층이 양측으로 분리되도록 저항접촉층을 패터닝하는 단계를 더 포함할 수 있다.
그리고, 데이터 배선층은 데이터 배선, 소스 전극 및 드레인 전극을 포함하며, 제1배선물질층 및 제2배선물질층을 제거를 통하여 제1배선층과 제2배선층으로 구성된 게이트 배선과 교차하는 데이터 배선, 테이터 배선으로부터 분지되어 반도체층 상으로 연장된 소스 전극 및 게이트 전극을 중심으로 소스 전극과 이격되어 있는 드레인 전극이 제조될 수 있다.
또한, 전극층은 화소전극과 공통전극을 포함하며, 외부로 노출된 제2배선층의 제거를 통하여 화소전극과 화소전극과 상호 반복적으로 배치되어 있는 공통전극 이 제조될 수 있다.
그리고, 화소전극은 드레인 전극의 제1배선층으로 연장되어 공통전압선의 일부와 중첩되어 있는 제1화소전극영역과, 제1화소전극영역으로부터 데이터 배선을 따라 복수개로 연장되어 있는 제2화소전극영역을 포함할 수 있다.
또한, 공통전극은 공통전압선의 일부와 중첩되어 노출홀을 통하여 공통전압선과 연결되어 있는 제1공통전극영역과, 제1공통전극영역으로부터 복수개로 연장되어 제2화소전극영역과 상호 교호적으로 배치되어 있는 제2공통전극영역을 포함할 수 있다.
그리고, 제1배선층은 구리(Cu), 알루미늄(Al), 알미네리윰(AlNd) 및 이들의 합금을 포함하고, 제2배선층은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 및 이들의 합금을 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명한다.
도1은 본 발명에 따르는 박막트랜지스터 기판의 배치도이고, 도2는 도1의 a-a' 및 b-b'를 따른 단면도이다.
이하의 설명에서는 어떤 막(층)이 다른 막(층)의 상에 형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우뿐만 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함하는 것으로 한다.
박막트랜지스터 기판(100)은, 도1 및 도2에 도시된 바와 같이, 절연기판(110) 상에 형성된 게이트 배선(121, 123), 공통전압선(125), 게이트 배선(121, 123)과 교차하도록 마련된 데이터 배선(161, 171), 게이트배선(121, 123)과 데이터 배선(161, 171)의 교차지점에 형성된 박막트랜지스터(T) 및 게이트배선(121, 123)과 데이터 배선(161, 171)이 교차하여 정의되는 화소영역에 형성된 화소전극(165)과 공통전극(168)을 포함한다.
절연기판(110)은 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진다.
게이트 배선(121, 123)은 가로방향으로 뻗어 있는 게이트선(121), 게이트선(121)의 단부에 연결되어 외부로부터의 게이트 신호를 인가 받아 게이트선(121)으로 전달하는 게이트 패드(미도시) 및 게이트선(121)의 일부로써 박막트랜지스터(T)를 구성하는 게이트 전극(123)을 포함한다. 게이트 전극(123)은, 도1에 도시된 바와 같이, 게이트선(121)으로부터 폭이 확장된 형성되거나, 도시된 바와 달리, 게이트선(121)으로부터 분기되어 있을 수 있다.
게이트 배선(121, 123)과 동일한 층에는 공통전압선(125)가 형성되어 있다. 공통전압선(125)은 게이트 배선(121, 123)과 데이터 배선(161, 171)이 교차하여 정의하는 화소영역의 가장자리를 따라 형성되어 있다. 공통전압선(125)은 후술할 노출홀(131)을 통하여 공통전극(168)과 연결되어 공통전극(168)에 공통전압을 인가한다. 이러한 공통전압선(125)은 게이트 배선(121, 123) 동일한 재질로 동시에 형성되나, 물리적으로 분리되어 있다. 각 픽셀에 형성된 공통전압선(125)은 모두 연결되어 있다.
이러한 게이트 배선(121, 123)과 공통전압선(125)은 금속 단일층 또는 다중층일 수 있으며, 몰리브덴, 망간, 텅스텐, 니켈, 알루미늄, 크롬, 금, 은 및 이들 의 합금 등을 포함할 수 있다. 다중층으로 게이트 배선(121, 123)과 공통전압선(125)을 형성하는 이유는 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위함이다. 다층으로 형성하는 이유에 대하여는 후술할 데이터 배선(161, 171)을 설명하는 단락에서 구체적으로 설명하기로 한다.
게이트 배선(121, 123), 공통전압선(125) 및 이들에 의하여 덮여 있지 않은 절연기판(110) 상에는 게이트 절연막(130)이 형성되어 있다. 게이트 절연막(130)은 질화규소(SiNx), 산화규소(SiOx) 등으로 이루어진 무기 절연막이다. 게이트 절연막(130)에는 공통전압선(125)의 일부를 노출시키는 노출홀(131)이 형성되어 있다.
게이트 전극(123)에 대응하는 게이트 절연막(130) 위에는 반도체층(140)과 저항접촉층(150)이 형성되어 있다. 그리고, 게이트 전극(123)에 인접하여 위치하는 공통전압선(125)에 대응하는 게이트 절연막(130) 상에도 반도체층(140)과 저항접촉층(150)이 형성되어 있다. 반도체층(140)은 비정질 실리콘(amorphous silicon), 결정형 실리콘(poly silicon) 등의 반도체로 이루어질 수 있다. 반도체층(140)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 만들어진 저항접촉층(150)이 형성되어 있다. 소스 전극(162, 172)과 드레인 전극(163, 173) 사이의 채널부에서는 저항접촉층(150)이 제거되어 양 쪽으로 분리되어 있다. 즉, 게이트 전극(123) 상에 위치하는 저항접촉층(150)은 양측으로 분리되어 있다.
한편, 도시되지는 않았으나, 게이트 전극(123)에 인접하여 위치하는 공통전압선(125)에 대응하는 게이트 절연막(130) 상에 반도체층(140)과 저항접촉층(150) 이 형성되어 있지 않을 수도 있다. 게이트 전극(123)에 인접하여 위치하는 공통전압선(125)에 대응하는 게이트 절연막(130) 상에 반도체층(140)과 저항접촉층(150)을 형성하는 이유는 다음과 같다. 첫째, 공통전압선(125)과 드레인 전극(163, 173) 사이에 반도체층(140)과 저항접촉층(150)을 삽입함으로써 공통전압선(125)과 드레인 전극(163, 173) 사이의 기생용량을 최소화할 수 있다. 둘째, 드레인 전극(163, 173)의 패터닝 과정에서 하부에 반도체층(140)과 저항접촉층(150)이 없다면 게이트 절연막(130)이 식각액에 의하여 절단되면서 공통전압선(125)과 드레인 전극(163, 173) 사이에 쇼트(short)가 발생될 수 있다. 이러한 쇼트(short)를 미연에 방지하기 위한 것이다.
게이트 절연막(130)과 저항접촉층(150) 상에는 제1배선층(161, 162, 163, 165, 168)이 형성되어 있으며, 제1배선층(161, 162, 163, 165, 168) 상에는 제2배선층(171, 172, 173)이 형성되어 있다. 여기서, 제1배선층(161, 162, 163)과 제2배선층(171, 172, 173)의 이중층으로 구성된 부분은 데이터 배선층으로 정의되고, 제1배선층(165, 168)만으로 구성된 부분은 전극층으로 정의된다.
데이터 배선층은 게이트 배선(121, 123)과 교차하도록 형성되어 있는 데이터 배선(161, 171)과, 데이터 배선(161, 171)으로부터 분지되어 상기 반도체층(140) 상으로 연장되어 있는 소스 전극(162, 172) 및 상기 반도체층(140) 상에서 소스 전극(162, 172)과 이격되어 있는 드레인 전극(163, 173)을 포함한다. 데이터 배선(161, 171)은, 도1에 도시된 바와 같이, 일부 절곡된 형상으로 마련될 수도 있으며, 도시되지 않았으나, 직선형상으로 마련될 수도 있다. 드레인 전극(163, 173)은 소스 전극(162, 172)과 분리되어 상기 게이트 전극(123)에 인접한 공통전압선(125) 상으로 연장되어 있다.
이러한 구조에 의하여, 박막트랜지스터(T)가 제조된다.
이러한 데이터 배선층은 상술한 바와 같이 하부의 제1배선층(161, 162, 163)과 상부의 제2배선층(171, 172, 173)으로 이루어져 있으며, 제1배선층(161, 162, 163)과 제2배선층(171, 172, 173) 각각은 금속 단일층 또는 다중층으로 이루어질 수 있다. 제1배선층은 구리(Cu), 알루미늄(Al), 알미네리윰(AlNd) 및 이들의 합금을 포함할 수 있으며, 제2배선층은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 및 이들의 합금을 포함할 수 있다. 다중층으로 데이터 배선층을 형성하는 이유는 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위함이다. 이중층을 예로 들어 설명하면, 제1배선층(161, 162, 163)에는 알루미늄 또는 알루미늄합금을 포함하고, 제2배선층(171, 172, 173)에는 크롬을 포함한다. 즉, 하부층으로 배선저항에 의한 신호저항을 막기 위해 비저항이 작은 알루미늄 또는 알루미늄 합금을 사용하고, 상부층으로 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생하는 알루미늄 또는 알루미늄 합금의 단점을 보안하기 위해 화학약품에 내식성이 강한 크롬, 몰리브덴, 몰리브덴-텅스텐 및 몰리브덴-텅스텐 나이트라이드 중에서 선택된 적어도 하나 이상을 사용한다.
전극층은 게이트 절연막(130) 상에 제1배선층(165, 168)만으로 형성되어 있으며, 화소전극(165)과 공통전극(168)을 포함한다.
화소전극(165)은 드레인 전극의 제1배선층(163)으로부터 연장되어 공통전압 선(125)의 일부와 중첩되도록 형성되어 있는 제1화소전극영역(165a)과, 상기 제1화소전극영역(165a)으로부터 상기 데이터 배선(161, 171)을 따라 복수개로 분리도어 연장되어 있는 제2화소전극영역(165b)을 포함한다. 제2화소전극영역(165b)은 상기 데이터 배선(161, 171)과 같이 적어도 일부 절곡된 형태로 마련되어 있다.
공통전극(168)은 공통전압선(125)의 일부와 중첩되어 있는 제1공통전극영역(168a)과, 상기 제1공통전극영역(168a)으로부터 복수개로 분리되어 상기 데이터 배선(161, 171)을 따라 연장되어 있는 제2공통전극영역(168b)을 포함한다. 제1공통전극영역(168a)은 노출홀(131)을 통하여 공통전압선(125)과 물리적으로 연결되어 공통전압선(125)으로부터 공통전압을 인가 받는다. 제2공통전극영역(168b)은 상기 제2화소전극영역(165b)과 상호 반복하여 배치되도록 마련되어 있다. 즉, 제2공통전극영역(168b)과 제2화소전극영역(165b)은 상호 교호적으로 배치되어 있다.
본 발명에 따르는 화소전극(165)와 공통전극(168)은 종래와 달리 투명의 전극물질로 제조되지 않고, 데이터 배선(161, 171)과 같은 금속층으로 이루어져 있다. 이에 의하여 화소영역의 개구율이 줄어드는 단점이 있으나, 다음과 같은 장점이 있다. 종래에는 화소전극(165)과 공통전극(168)에 의하여 액정층에 닿는 표면이 평탄하지 못하였다. 즉, 화소전극(165)과 공통전극(168)에 의하여 형성된 단차에 의하여, 화소전극(165)과 공통전극(168)에 인접한 액정층은 형성된 전계에 따라 배열되지 못하였다. 이에 따라, 블랙신호가 인가된 경우에 빛샘이 발생되는 문제점이 있었다. 그러나, 본 발명에서는 화소전극(165)과 공통전극(168)이 빛의 투과율이 낮은 금속층으로 이루어지기 때문에 상술한 바와 같은 표면의 불균일에도 불구하고 블랙신호가 인가된 경우 빛샘이 최소화되게 된다. 즉, 액정층을 통과한 빛은 투과율이 낮은 화소전극(165)과 공통전극(168)에 의하여 차단되어 빛샘이 최소화된다. 이에 따라 대비비(contrast ratio)가 증가하여 화질이 개선되는 장점이 있다.
특히, 이러한 구조는 후술하는 바와 같이 종래와 비교하여 사진식각공정(Photolithograpy)의 수를 절감할 수 있어, 박막트랜지스터 기판의 생산성이 향상되고 제조비용을 절감할 수 있다.
한편, 이와 같은 구조의 박막트랜지스터 기판은 IPS모드, FFS모드, AH-IPS모드에 모두 적용할 수 있다.
이하, 도3 내지 도14를 참조하여 본 발명에 따르는 박막트랜지스터 기판의 제조방법에 대하여 설명한다.
도3 내지 도13은 본 발명에 따르는 박막트랜지스터 기판의 제조방법을 순차적으로 설명하기 위한 단면도이고, 도14는 상술한 박막트랜지스터 기판의 제조방법의 다른 실시예를 설명하기 위한 도면이다.
한편, 이하의 설명에서 사용되는 감광막은 유기물질이 사용될 수 있으며, 노광된 부분이 제거되는 포지티브(Positive)형인 경우를 예로 들어 설명한다. 그러나, 감광막은 이에 한정되지 않고 노광되지 않은 부분이 제거되는 네거티브(Negative)형 일 수 있다.
우선, 도3에 도시된 바와 같이, 절연기판(110) 상에 게이트 배선 물질을 증착한 후, 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(121), 게이트 전극(123)을 포함하는 게이트 배선(122)과 공통전압선(125)을 형성한다.
다음, 도 4와 같이 게이트 절연막(130), 반도체층(140), 저항접촉층(150)의 삼층막을 연속하여 적층한 후, 저항접촉층(150) 상에 유기물질의 제1감광막(210)을 균일한 두께(d1)로 도포한다. 여기서, 게이트 절연막(130), 반도체층(140), 저항접촉층(150) 및 제1감광막(210)의 적층은 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD), 스퍼터링(sputtering), 증발법(Evaporatipn) 및 무전해 도금법 등과 같은 공지의 방법에 따른다.
이어, 도5에 도시된 바와 같이, 제1감광막(210) 상에 차단부(410), 투과부(420) 및 반투과부(430)로 구성된 제1마스크(400)를 정렬 및 배치하고, 배치된 제1마스크(400)를 이용하여 제1감광막(210)을 노광한다. 여기서, 제1마스크(400)는 슬릿마스크(slit mask) 또는 해프톤 마스크(half tone mask)일 수 있다. 본 발명에 따르는 제1마스크(400)는 반도체층(140)의 패터닝 후에 반도체층(140)이 잔존할 영역에 대응하여 차단부(410)가 마련되어 있고, 후술할 노출홀(131, 도7참조)이 형성될 영역에 대응하여 투과부(420)가 마련되어 있으며, 그 이외의 영역에는 반투과부(430)가 마련되도록 설계되어 있다.
다음, 도6에 도시된 바와 같이, 노광된 제1감광막(210)을 현상하여 공통전압선(125)의 일부를 노출시키는 개구부(250c)와, 게이트 전극(123)에 대응하는 제1메인감광막패턴(250a)과, 개구부(250c) 및 제1메인감광막패턴(250a) 이외의 영역으로 제1메인감광막패턴(250a)보다 얇은 제1서브감광막패턴(250b)를 갖는 제1감광막패턴(250)을 형성한다. 이와 같이 제1감광막패턴(250)이 형성되는 원리는, 상기 제1마스크(400, 도5참조)의 차단부(410, 도5참조)가 제1메인감광막패턴(250a)이에 대 응하고, 반투과부(430, 도5참조)가 제1서브감광막패턴(250b)에 대응하며, 투과부(420, 도5참조)가 개구부(250c)에 대응하도록 상기 제1마스크(400, 도5참조)를 배치하여 제1감광막(210, 도5참조)의 노광량을 달리 하였기 때문이다. 이에 따라, 제1감광막패턴(250)은 서로 다른 두께를 가지지도록 형성된다. 구체적으로, 제1메인감광막패턴(250a)의 두께(d1)는 제1서브감광막패턴(250b)의 두께(d2)보다 두껍게 형성되며, 개구부(250c)에서는 제1감광막(210, 도5참조)이 제거되어 있다. 제1메인감광막패턴(250a)은 현상시 제거되지 않아 제1감광막(210, 도5참조)의 두께(d1)와 실질적으로 동일하나, 다소 낮아질 수도 있다.
그 후, 제1감광막패턴(250)을 기초로 저항접촉층(150), 반도체층(140) 및 게이트 절연막(130)을 식각하여, 도7과 같이 공통전압선(125)의 일부를 노출시키는 노출홀(131)을 형성한다. 식각은 건식식각(dry etch)이 사용될 수 있다. 식각과정에서 잔존하는 제1감광막패턴(250, 도6참조)의 두께는 다소 낮아지게 된다. 연속하여, 잔존하는 제1감광막패턴(250, 도6참조)을 균일하게 에싱(ashing)하여 제1메인감광막패턴(250a)만이 남도록 한다.
한편, 다른 실시예로 도14에 도시된 바와 같이, 건식식각 과정에서 저항접촉층(150)과 반도체층(140)만을 제거하도록 할 수 있다. 즉, 개구부(250c, 도6참조) 상의 게이트 절연막(130)이 제거되지 않도록 식각할 수 있다. 이와 같이 하는 이유는 게이트 전극(123)과 이에 인접한 공통전압선(125) 상에만 반도체층(140)과 저항접촉층(150)이 남도록 패터닝하는 과정에서, 노출홀(131)에 노출된 공통전압선(125)이 식각되는 것을 최소화하기 위한 것이다. 도14와 같이 개구부(250c, 도6 참조) 상의 게이트 절연막(130)이 잔존하는 경우, 이러한 게이트 절연막(130)은 후술하는 반도체층(140)과 저항접촉층(150)의 패터닝 과정에서 제거된다. 그러나, 도7과 같이 노출홀(131)에 공통전압선(125)가 노출되도록 식각한 경우, 후술하는 반도체층(140)과 저항접촉층(150)의 패터닝 과정에서 식각비를 조절하여 노출홀(131)에 노출된 공통전압선(125)이 식각되지 않게 제어할 수도 있다.
이어, 잔존하는 제1메인감광막패턴(250a, 도7참조)을 이용하여 반도체층(140)과 저항접촉층(150)을 식각하여, 도8과 같이, 게이트 전극(123)과 이에 인접한 공통전압선(125) 상에만 반도체층(140)과 저항접촉층(150)이 남도록 패터닝한다. 여기서, 식각은 건식식각(dry etch)가 사용될 수 있다. 한편, 도14와 같이 패터닝된 경우에는 상술한 바와 같이 노출홀(131)에 대응하는 게이트 절연막(130)은 반도체층(140)과 저항접촉층(150)을 식각과정에서 제거되어 공통전압선(125)의 일부가 노출홀(131)에 노출되게 된다.
한편, 도시되지는 않았으나, 게이트 전극(123)에 인접하여 위치하는 공통전압선(125)에 대응하는 게이트 절연막(130) 상에 반도체층(140)과 저항접촉층(150)이 형성되어 있지 않을 수도 있다. 이 경우, 상술한 제1마스크(400, 도5참조)의 설계도 변경되게 된다. 게이트 전극(123)에 인접하여 위치하는 공통전압선(125)에 대응하는 게이트 절연막(130) 상에 반도체층(140)과 저항접촉층(150)을 형성하는 이유는 다음과 같다. 첫째, 공통전압선(125)과 드레인 전극(163, 173) 사이에 반도체층(140)과 저항접촉층(150)을 삽입함으로써 공통전압선(125)과 드레인 전극(163, 173) 사이의 기생용량을 최소화할 수 있다. 둘째, 드레인 전극(163, 173)의 패터닝 과정에서 하부에 반도체층(140)과 저항접촉층(150)이 없다면 게이트 절연막(130)이 식각액에 의하여 절단되면서 공통전압선(125)과 드레인 전극(163, 173) 사이에 쇼트(short)가 발생될 수 있다. 이러한 쇼트(short)를 미연에 방지하기 위한 것이다.
그 후, 잔존하는 제1메인감광막패턴(250a, 도8참조)을 스트립(strip)을 이용하여 제거한 후, 도9에 도시된 바와 같이, 제1배선물질층(160), 제2배선물질층(170) 및 제2감광막(310)을 차례로 적층한다. 제1배선물질층(160)은 구리(Cu), 알루미늄(Al), 알미네리윰(AlNd) 및 이들의 합금을 포함하고, 제2배선물질층(170)은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 및 이들의 합금을 포함할 수 있다.
이어, 도10에 도시된 바와 같이, 제2감광막(310) 상에 차단부(510), 투과부(520) 및 반투과부(530)로 구성된 제2마스크(500)를 정렬 및 배치하고, 배치된 제2마스크(500)를 이용하여 제2감광막(310)을 노광한다. 여기서, 제2마스크(500)는 슬릿마스크(slit mask) 또는 해프톤 마스크(half tone mask)일 수 있다. 본 발명에 따르는 제2마스크(500)는 제1 및 제2전극물질층(160, 170)의 패터닝 후에 데이터 배선층으로 형성될 영역에 대응하여 차단부(510)가 마련되어 있고, 후술할 전극층이 형성될 영역에 대응하여 반투과부(530)가 마련되어 있으며, 그 이외의 영역에는 투과부(520)가 마련되도록 설계되어 있다.
다음, 도11에 도시된 바와 같이, 노광된 제2감광막(310)을 현상하여 데이터 배선층으로 형성될 영역에 대응하는 제2메인감광막패턴(350a)과, 전극층으로 형성될 영역에 대응하는 제2서브감광막패턴(350b)을 갖는 제2감광막패턴(350)을 형성한다. 이와 같이 제2감광막패턴(350)이 형성되는 원리는, 상기 제2마스크(500, 도10 참조)의 차단부(510, 도10참조)가 제2메인감광막패턴(350a)이에 대응하고, 반투과부(530, 도10참조)가 제2서브감광막패턴(350b)에 대응하도록 상기 제2마스크(500, 도10참조)를 배치하여 제2감광막(310, 도10참조)의 노광량을 달리 하였기 때문이다. 이에 따라, 제2감광막패턴(350)은 서로 다른 두께를 가지지도록 형성된다. 구체적으로, 제2메인감광막패턴(350a)의 두께(d3)는 제2서브감광막패턴(350b)의 두께(d4)보다 두껍게 형성되며, 제2메인감광막패턴(350a)과 제2서브감광막패턴(350b)의 사이에서는 제2감광막(310, 도10참조)이 제거되어 있다.
그 후, 도12에 도시된 바와 같이, 제2메인감광막패턴(350a)과 제2서브감광막패턴(350b)에 의하여 노출된 제1배선물질층(160, 도10참조)과 제2배선물질층(170, 도10참조)을 제거하여 제1배선층(161, 162, 163, 165, 168)과 제2배선층(171, 172, 173, 175, 178)을 형성한다. 이에 따라, 제2메인감광막패턴(350a)만이 남는다. 여기서, 게이트 전극(123) 상에 위치하는 저항접촉층(150)이 제거되어 양측으로 분리된다. 그리고, 제1배선물질층(160, 도10참조) 및 제2배선물질층(170, 도10참조)의 제거를 통하여 상기 제1배선층(161, 162, 163, 165, 168)과 상기 제2배선층(171, 172, 173, 175, 178)으로 구성된 데이터 배선(161, 171), 테이터 배선(161, 171)으로부터 분지되어 반도체층(140) 상으로 연장된 상기 소스 전극(162, 172) 및 게이트 전극(123)을 중심으로 소스 전극(162, 172)과 이격되어 있는 드레인 전극(163, 173)이 제조된다.
이어, 도13에 도시된 바와 같이, 외부로 노출된 제2배선층(175, 178)을 제거하여 화소전극(165)과 공통전극(168)을 형성한다. 화소전극(165)과 공통전 극(168)은 화소영역에서 상호 반복적으로 배치되도록 형성된다. 화소전극(165)은 드레인 전극(163, 173)의 제1배선층(163)으로 연장되어 공통전압선(125)의 일부와 중첩되어 있는 제1화소전극영역(165a)과, 제1화소전극영역(165a)으로부터 데이터 배선(161, 171)을 따라 복수개로 분리되어 연장되어 있는 제2화소전극영역(165b)을 포함한다. 공통전극(168)은 공통전압선(125)의 일부와 중첩되어 노출홀(131)을 통하여 공통전압선(125)과 연결되어 있는 제1공통전극영역(165a)과, 제1공통전극영역(168a)으로부터 복수개로 분리되어 연장되어 제2화소전극영역(165b)과 상호 교호적으로 배치되어 있는 제2공통전극영역(168b)을 포함한다.
이에 이하여, 하나의 화소(pixel)을 구동하기 위한 게이트 배선(121, 135),공통전압선(125), 데이터 배선(161, 171), 박막트랜지스터(T), 화소전극(165) 및 공통전극(168)이 완성된다.
이상에 살펴본 바와 같이, 본 발명에 따르는 박막트랜지스터 기판의 제조방법은 단지 3번의 마스크를 사용하는 사진식각공정(Photolithograpy)에 의하여 박막트랜지스터 기판을 완성할 수 있다. 이에 따라, 박막트랜지스터 기판의 제조공정에서 생산성이 향상되고 제조비용을 절감할 수 있다.
한편, 이와 같은 방법에 따라 제조된 박막트랜지스터 기판은 IPS모드, FFS모드, AH-IPS모드에 모두 적용할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 사용되는 사진식각공정(Photolithograpy)의 수를 절감함으로써 생산성이 향상되고 제조비용을 절감할 수 있는 박막트랜지스터 기판이 제공된다.
또한, 사용되는 사진식각공정(Photolithograpy)의 수를 절감함으로써 생산성이 향상되고 제조비용을 절감할 수 있는 박막트랜지스터 기판의 제조방법이 제공된다.

Claims (23)

  1. 절연기판과;
    상기 절연기판 상에 형성되어 있는 게이트 배선 및 공통전압선과;
    상기 게이트 배선 및 상기 공통전압선을 덮고 있으며, 상기 공통전압선의 일부는 노출시키는 노출홀이 형성되어 있는 게이트 절연막과;
    상기 게이트 배선의 일영역에 대응하여 상기 게이트 절연막 상에 형성되어 있는 반도체층과;
    상기 반도체층과 상기 게이트 절연막 상에 형성되어 있으며, 제1배선층과 상기 제1배선층 상에 위치하는 제2배선층으로 구성된 데이터 배선층과;
    상기 게이트 절연막 상에 형성되어 있으며, 상기 제1배선층으로 구성된 전극층을 포함하며,
    상기 데이터 배선층은 상기 게이트 배선과 교차하도록 형성되어 있는 데이터 배선과, 상기 데이터 배선으로부터 분지되어 상기 반도체층 상으로 연장되어 있는 소스 전극 및 상기 반도체층 상에서 상기 소스 전극과 이격되어 배치된 드레인 전극을 포함하고,
    상기 전극층은 상기 드레인 전극의 제1배선층으로부터 연장되어 상기 게이트 절연막 상에 형성되어 있는 화소전극과, 상기 노출홀을 통하여 상기 공통전압선과 연결되어 있으며 상기 화소전극과 상호 반복되어 배치되어 있는 공통전극을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  2. 제 1항에 있어서,
    상기 게이트 배선은 일방향으로 연장된 게이트선과, 상기 게이트선의 일부로써 박막트랜지스터를 구성하는 게이트 전극을 포함하며,
    상기 반도체층은 상기 게이트 전극 상의 상기 게이트 절연막에 형성되어 있는 것을 특징으로 하는 박막트랜지스터 기판.
  3. 제 1항에 있어서,
    상기 공통전압선은 상기 게이트 배선과 상기 데이터 배선이 교차하여 정의하는 화소영역의 가장자리를 따라 형성되어 있는 것을 특징으로 하는 박막트랜지스터 기판.
  4. 제 2항에 있어서,
    상기 반도체층은 상기 게이트 전극에 인접한 상기 공통전압선 상의 상기 게이트 절연막에 더 형성되어 있는 것을 특징으로 하는 박막트랜지스터 기판.
  5. 제 4항에 있어서,
    상기 반도체층과 상기 데이터 배선층 사이에는 저항접촉층이 개재되어 있으며,
    상기 게이트 전극 상에 위치하는 상기 저항접촉층은 상기 게이트 전극 상에 서 양측으로 분리되어 있는 것을 특징으로 하는 박막트랜지스터 기판.
  6. 제 1항에 있어서,
    상기 드레인 전극은 상기 소스 전극과 분리되어 상기 게이트 전극에 인접한 상기 공통전압선 상으로 연장되어 있는 것을 특징으로 하는 박막트랜지스터 기판.
  7. 제 6항에 있어서,
    상기 화소전극은 상기 드레인 전극의 제1배선층으로부터 연장되어 상기 공통전압선의 일부와 중첩되어 있는 제1화소전극영역과, 상기 제1화소전극영역으로부터 상기 데이터 배선을 따라 복수개로 연장되어 있는 제2화소전극영역을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  8. 제 7항에 있어서,
    상기 공통전극은 상기 공통전압선의 일부와 중첩되어 상기 노출홀을 통하여 상기 공통전압선과 연결되어 있는 제1공통전극영역과, 상기 제1공통전극영역으로부터 복수개로 연장되어 상기 제2화소전극영역과 상호 교호적으로 배치되어 있는 제2공통전극영역을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  9. 제 1항에 있어서,
    상기 제1배선층은 구리(Cu), 알루미늄(Al), 알미네리윰(AlNd) 및 이들의 합 금을 포함하고, 상기 제2배선층은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 및 이들의 합금을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  10. 절연기판 상에 게이트 전극을 포함하는 게이트 배선과, 공통전압선을 형성하는 단계와;
    상기 게이트 배선과 상기 공통전압선을 덮도록 게이트 절연막, 반도체층, 저항접촉층 및 제1감광막을 차례로 적층하는 단계와;
    상기 제1감광막을 노광 및 현상하여 상기 공통전압선의 일부를 노출시키는 개구부와, 상기 게이트 전극에 대응하는 제1메인감광막패턴과, 상기 개구부 및 상기 제1메인감광막패턴 이외의 상기 제1메인감광막패턴보다 얇은 제1서브감광막패턴을 갖는 제1감광막패턴을 형성하는 단계와;
    상기 개구부에 의하여 노출된 상기 반도체층 및 상기 저항접촉층이 제거되고, 상기 제1메인감광막패턴만이 남도록 식각 및 에싱하는 단계와;
    상기 제1메인감광막패턴의 하부에 위치하는 상기 반도체층과 상기 저항접촉층만이 남도록 상기 반도체층과 상기 저항접촉층을 식각하는 단계와;
    잔존하는 상기 제1메인감광막패턴을 제거한 후, 상기 반도체층과 상기 저항접촉층을 덮도록 제1배선물질층, 제2배선물질층 및 제2감광막을 차례로 적층하는 단계와;
    상기 제2감광막을 노광 및 현상하여 데이터 배선층으로 형성될 영역에 대응하는 제2메인감광막패턴과, 상기 제2메인감광막패턴보다 얇으며 전극층으로 형성될 영역에 대응하는 제2서브감광막패턴을 갖는 제2감광막패턴을 형성하는 단계와;
    상기 제2메인감광막패턴과 상기 제2서브감광막패턴에 의하여 노출된 상기 제1배선물질층 및 상기 제2배선물질층을 제거하여 제1배선층과 제2배선층을 형성하고, 상기 제2메인감광막패턴만이 남도록 식각 및 에싱하는 단계와;
    외부로 노출된 제2배선층을 제거하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  11. 제 10항에 있어서,
    상기 개구부에 의하여 노출된 상기 반도체층과 상기 저항접촉층을 제거함과 동시에 상기 게이트 절연막을 제거하여 상기 공통전압선의 일부를 노출시키는 노출홀을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  12. 제 10항에 있어서,
    상기 제1메인감광막패턴의 하부에 위치하는 상기 반도체층과 상기 저항접촉층만이 남도록 상기 반도체층과 상기 저항접촉층을 식각함과 동시에 상기 개구부에 의하여 노출된 상기 게이트 절연막을 제거하여 상기 공통전압선의 일부를 노출시키는 노출홀을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  13. 제 10항에 있어서,
    상기 제1메인감광막패턴은 상기 게이트 전극에 인접한 상기 공통전압선 상의 상기 게이트 절연막 상에 더 형성되어 있는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  14. 제 13항에 있어서,
    상기 제1감광막패턴을 형성하는 단계는 슬릿마스크(slit mask) 및 해프톤마스크(half tone mask) 중 어느 하나의 제1마스크를 이용하여 상기 제1감광막을 노광하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  15. 제 14항에 있어서,
    상기 제1감광막은 노광된 부분이 현상공정에서 제거되는 포지티브형(positive type)이며,
    상기 제1마스크는 빛이 차단되는 차단부, 빛이 투과되는 투과부 및 빛의 투과율이 상기 투과부보다 낮은 반투과부를 포함하며,
    상기 제1감광막패턴을 형성하는 단계는 상기 제1메인감광막패턴에 상기 차단부가 대응하고, 상기 제1서브감광막패턴에 상기 반투과부가 대응하며, 상기 개구부에 상기 투과부가 대응하도록 상기 제1마스크를 상기 제1감광막 상에 배치하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  16. 제 10항에 있어서,
    상기 제2감광막패턴을 형성하는 단계는 슬릿마스크(slit mask) 및 해프톤마스크(half tone mask) 중 어느 하나의 제2마스크를 이용하여 상기 제2감광막을 노광하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  17. 제 16항에 있어서,
    상기 제2감광막은 노광된 부분이 현상공정에서 제거되는 포지티브형(positive type)이며,
    상기 제2마스크는 빛이 차단되는 차단부, 빛이 투과되는 투과부 및 빛의 투과율이 상기 투과부보다 낮은 반투과부를 포함하며,
    상기 제2감광막패턴을 형성하는 단계는 상기 제2메인감광막패턴에 상기 차단부가 대응하고, 상기 제2서브감광막패턴에 상기 반투과부가 대응하며, 상기 제2메인감광막패턴과 상기 제2서브감광막패턴의 사이영역에 상기 투과부가 대응하도록 상기 제2마스크를 상기 제2감광막 상에 배치하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  18. 제 10항에 있어서,
    상기 제1배선물질층 및 상기 제2배선물질층을 제거단계는 상기 게이트 전극 상에 위치하는 상기 저항접촉층이 양측으로 분리되도록 상기 저항접촉층을 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  19. 제 10항에 있어서,
    상기 데이터 배선층은 데이터 배선, 소스 전극 및 드레인 전극을 포함하며,
    상기 제1배선물질층 및 상기 제2배선물질층을 제거를 통하여 상기 제1배선층과 상기 제2배선층으로 구성된 상기 게이트 배선과 교차하는 상기 데이터 배선, 상기 데이터 배선으로부터 분지되어 상기 반도체층 상으로 연장된 상기 소스 전극 및 상기 게이트 전극을 중심으로 상기 소스 전극과 이격되어 있는 상기 드레인 전극이 제조되는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  20. 제 19항에 있어서,
    상기 전극층은 화소전극과 공통전극을 포함하며,
    외부로 노출된 상기 제2배선층의 제거를 통하여 상기 화소전극과 상기 화소전극과 상호 반복적으로 배치되어 있는 상기 공통전극이 제조되는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  21. 제 20항에 있어서,
    상기 화소전극은 상기 드레인 전극의 상기 제1배선층으로 연장되어 상기 공통전압선의 일부와 중첩되어 있는 제1화소전극영역과, 상기 제1화소전극영역으로부터 상기 데이터 배선을 따라 복수개로 연장되어 있는 제2화소전극영역을 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  22. 제 21항에 있어서,
    상기 공통전극은 상기 공통전압선의 일부와 중첩되어 노출홀을 통하여 상기 공통전압선과 연결되어 있는 제1공통전극영역과, 상기 제1공통전극영역으로부터 복수개로 연장되어 상기 제2화소전극영역과 상호 교호적으로 배치되어 있는 제2공통전극영역을 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  23. 제 10항에 있어서,
    상기 제1배선물질층은 구리(Cu), 알루미늄(Al), 알미네리윰(AlNd) 및 이들의 합금을 포함하고, 상기 제2배선물질층은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 및 이들의 합금을 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
KR1020060134197A 2006-12-26 2006-12-26 박막트랜지스터 기판과 이의 제조방법 KR101261966B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134197A KR101261966B1 (ko) 2006-12-26 2006-12-26 박막트랜지스터 기판과 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134197A KR101261966B1 (ko) 2006-12-26 2006-12-26 박막트랜지스터 기판과 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20080060096A KR20080060096A (ko) 2008-07-01
KR101261966B1 true KR101261966B1 (ko) 2013-05-08

Family

ID=39812774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134197A KR101261966B1 (ko) 2006-12-26 2006-12-26 박막트랜지스터 기판과 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101261966B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2472311B1 (en) * 2009-08-24 2017-05-03 Sharp Kabushiki Kaisha Liquid crystal display device
TWI676066B (zh) * 2018-01-05 2019-11-01 友達光電股份有限公司 液晶顯示裝置

Also Published As

Publication number Publication date
KR20080060096A (ko) 2008-07-01

Similar Documents

Publication Publication Date Title
KR101772511B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
US9523895B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP4817178B2 (ja) 液晶表示装置の製造方法
JP4553920B2 (ja) 液晶表示装置の製造方法
KR101112538B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
JP2007108746A (ja) 薄膜トランジスタ表示板の製造方法
KR101039022B1 (ko) 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20050260780A1 (en) Liquid crystal display device and fabricating method thereof
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
KR20070045751A (ko) 포토 마스크
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101261966B1 (ko) 박막트랜지스터 기판과 이의 제조방법
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR101614769B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070072111A (ko) 액정표시소자 및 그 제조방법
KR101982727B1 (ko) 어레이 기판
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101586860B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7