KR101294237B1 - 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 - Google Patents
프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 Download PDFInfo
- Publication number
- KR101294237B1 KR101294237B1 KR1020100097822A KR20100097822A KR101294237B1 KR 101294237 B1 KR101294237 B1 KR 101294237B1 KR 1020100097822 A KR1020100097822 A KR 1020100097822A KR 20100097822 A KR20100097822 A KR 20100097822A KR 101294237 B1 KR101294237 B1 KR 101294237B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- pixel
- drain
- layer
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 167
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000011241 protective layer Substances 0.000 claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 10
- 239000010949 copper Substances 0.000 claims description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 36
- 239000004020 conductor Substances 0.000 claims description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 31
- 229910052802 copper Inorganic materials 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 27
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- 239000011733 molybdenum Substances 0.000 claims description 12
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 4
- 230000005684 electric field Effects 0.000 description 15
- 239000010409 thin film Substances 0.000 description 14
- 239000007769 metal material Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 239000011651 chromium Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004148 unit process Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- -1 acryl Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은, 화소영역이 정의 기판 상에 일방향으로 연장하는 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 화소영역 내에 판 형태의 투명한 화소전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 및 화소전극 위로 상기 기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 이와 중첩하는 반도체층과 상기 반도체층 상부로 서로 이격하는 소스 및 드레인 전극을 형성하고, 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극과 데이터 배선 위로 상기 드레인 전극과 화소전극을 노출시키는 드레인 콘택홀 및 화소 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀과 화소 콘택홀을 통해 상기 드레인 전전극 및 화소전극과 동시에 접촉하는 투명한 드레인 화소 연결패턴을 형성하고, 상기 드레인 화소 연결패턴과 이격하며, 상기 화소전극에 대응하여 바(bar) 형태로 일정간격 이격하는 다수의 제 1 개구를 구비한 투명한 공통전극을 형성하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법과 이에 의해 제조된 어레이 기판을 제공한다.
Description
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특히, 게이트 및 데이터 배선을 구리를 저저항 특성을 갖는 구리로서 형성하면서도 구리 배선의 손상없이 5마스크 공정에 의해 제조할 수 있는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법에 관한 것이다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.
이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관하여 상세히 설명한다.
도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.
도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다.
상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.
도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도이다.
우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다.
그러므로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우방향으로 약 80∼85o방향에서도 반전현상 없이 가시 할 수 있다.
다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프(off)상태이므로 상기 공통전극과 화소전극 간에 수평전계가 형성되지 않으므로 액정층(11)의 배열 상태가 변하지 않는다.
하지만, 이러한 횡전계형 액정표시장치는 시야각을 향상시키는 장점을 갖지만 개구율 및 투과율이 낮은 단점을 갖는다.
따라서, 이러한 횡전계형 액정표시장치의 단점을 개성하기 위하여 프린지 필드(Fringe field)에 의해 액정이 동작하는 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치(fringe field switching mode LCD)가 제안되었다.
도 3은 종래의 프린지 필드 스위칭 모드 액정표시장치의 어레이 기판에 있어 하나의 화소영역에 대한 평면도이다.
도시한 바와 같이, 일방향으로 다수의 게이트 배선(43)이 연장하며 구성되어 있으며, 이러한 다수의 게이트 배선(43)과 교차하여 다수의 화소영역(P)을 정의하며 다수의 데이터 배선(51)이 구성되고 있다.
또한 상기 다수의 화소영역(P) 각각에는 이를 정의한 상기 데이터 배선(51)및 게이트 배선(43)과 연결되며, 게이트 전극(45)과 게이트 절연막(미도시)과 반도체층(미도시)과 소스 및 드레인 전극(55, 58)을 포함하는 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다.
또한, 각 화소영역(P)에는 상기 드레인 콘택홀(59)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(58)과 전기적으로 연결되며 판 형태의 화소전극(60)이 형성되어 있다.
또한, 상기 다수의 화소영역(P)이 형성된 표시영역 전면에는 각 화소영역(P)에 대응하여 상기 판 형태의 화소전극(60)과 중첩하며 상기 각 화소전극(60)에 대응하여 일정간격 이격하는 다수의 바(bar) 형태의 개구(oa)가 구비된 공통전극(75)이 형성되고 있다. 이때, 상기 공통전극(75)은 표시영역 전면에 형성되나 도면에 나타내기 위해 하나의 화소영역(P)에 대응되는 부분을 점선으로 나타내었다.
이러한 구성을 갖는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(41)은 상기 각 화소영역(P)별로 상기 판 형태의 화소전극(60)과 이와 대응하여 다수의 바(bar) 형태의 개구(oa)를 구비한 상기 공통전극(75)에 전압이 인가됨으로써 프린지 필드(Fringe field)를 형성하게 된다.
이러한 구조를 갖는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(40)은 통상 6회의 마스크 공정을 통해 제조되고 있다.
도 4a 내지 도 4f는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 단계별 공정 단면도로서 하나의 화소영역과 게이트 패드부 및 데이터 패드부에 대한 단면도이다.
도 4a에 도시한 바와 같이, 기판(40) 상에 금속물질층(미도시)을 형성하고 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립의 단위 공정을 포함하는 마스크 공정을 진행함으로서 일 방향으로 연장하는 게이트 배선(미도시)과 이와 연결된 게이트 전극(43) 및 게이트 패드전극(44)을 형성한다.
다음, 도 4b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(43) 위로 게이트 절연막(46)을 전면에 형성하고, 연속하여 상기 게이트 절연막(46) 위로 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 형성하고, 마스크 공정을 진행하여 패터닝함으로서 각 게이트 전극(43)에 대응하는 상기 게이트 절연막(46) 상에 액티브층(49a)과 불순물 비정질 실리콘 패턴(48)을 형성한다.
다음, 도 4c에 도시한 바와 같이, 상기 액티브층(49a)과 불순물 비정질 실리콘 패턴(48)이 형성된 기판(40)의 전면에 투명 도전성 물질을 증착하고 이에 대해 마스크 공정을 진행하여 각 화소영역(P)에 화소전극(50)을 형성한다.
다음, 도 4d에 도시한 바와 같이, 상기 화소전극(50)과 불순물 비정질 실리콘 패턴(도 4c의 48) 위로 금속층(미도시)을 형성하고 이를 패터닝함으로서 상기 게이트 배선(미도시)과 교차하는 데이터 배선(52) 및 이외 연결된 데이터 패드전극(53)과, 상기 불순물 비정질 실리콘 패턴(도 4c의 48) 상부에 서로 이격하는 소스 및 드레인 전극(54, 56)을 형성한다. 이때, 상기 소스 전극(54)은 상기 데이터 배선(52)과 연결되도록 하며, 상기 드레인 전극(56)의 일 끝단은 상기 화소전극(50)이 형성된 부분까지 연장 형성함으로써 상기 화소전극(50)과 접촉하도록 한다.
이후, 건식식각을 진행하여 상기 소스 및 드레인 전극(54, 56) 사이로 노출된 상기 불순물 비정질 실리콘 패턴(도 4c의 48)을 제거함으로써 상기 소스 및 드레인 전극(54, 56) 하부에 서로 이격하는 오믹콘택층(49b)을 형성한다. 이때, 상기 액티브층(49a)과 오믹콘택층(49b)은 반도체층(49)을 이루며, 상기 게이트 전극(43)과 게이트 절연막(46)과 반도체층(49)과 소스 및 드레인 전극(54, 56)은 박막트랜지스터(Tr)를 이룬다.
다음, 도 4e에 도시한 바와 같이, 상기 데이터 배선(52)과 소스 및 드레인 전극(54, 56) 상부로 절연물질로서 보호층(60)을 형성하고, 이를 패터닝함으로써 게이트 패드전극(44)과 데이터 패드전극(53)을 각각 노출시키는 게이트 및 데이터 패드 콘택홀(62, 64)을 형성한다.
다음, 도 4f에 도시한 바와 같이, 상기 게이트 및 데이터 패드 콘택홀(62, 64)을 갖는 상기 보호층(60) 위로 투명 도전성 물질을 증착하여 투명 도전성 물질층(미도시)을 형성하고, 이에 대해 마스크 공정을 진행함으로써 각 화소영역(P)에 구비된 상기 각 화소전극(50)에 대응하여 다수의 바(bar) 형태의 개구(oa)를 갖는 공통전극(65)을 형성함으로써 종래의 프린지 스위칭 모드 액정표시장치용 어레이 기판(40)을 완성한다.
하지만, 전술한 바와 같이 6회의 마스크 공정을 진행하여 프린지 스위칭 모드 액정표시장치용 어레이 기판을 완성하는 경우 1회의 마스크 공정은 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 포토레지스트의 스트립 등의 단위 공정으로 이루어지는 바, 마스크 공정이 많을수록 공정시간이 많이 걸리고, 이에 의해 단위 시간당 생산성이 저하되며, 어레이 기판의 제조 비용이 상승한다.
또한, 최근에는 표시장치가 대형화되므로 액정표시장치 또한 이에 부응하여 대면적화가 이루어짐으로서 배선의 길이가 길어져 배선의 내부 저항에 기인한 신호 지연 등의 문제가 발생되고 있는 실정이다.
본 발명은 이러한 문제를 해결하기 위해 안출된 것으로, 대면적화를 이루더라도 신호 지연 등의 문제를 발생시키지 않으며, 마스크 공정 수를 저감하여 제조 비용 및 제조 시간을 줄임으로써 단위 시간당 생산성을 향상시킬 수 있는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법은, 화소영역이 정의된 기판 상에 일방향으로 연장하는 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 기판 상의 상기 화소영역 내에 판 형태의 투명한 화소전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 및 화소전극 위로 상기 기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 이와 중첩하는 반도체층과 상기 반도체층 상부로 서로 이격하는 소스 및 드레인 전극을 형성하고, 동시에 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극과 데이터 배선 위로 상기 드레인 전극과 화소전극을 노출시키는 드레인 콘택홀 및 화소 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀과 화소 콘택홀을 통해 상기 드레인 전극 및 화소전극과 동시에 접촉하는 투명한 드레인 화소 연결패턴을 형성하고, 상기 드레인 화소 연결패턴과 이격하며, 상기 화소전극에 대응하여 바(bar) 형태로 일정간격 이격하는 다수의 제 1 개구를 구비한 투명한 공통전극을 형성하는 단계를 포함한다.
이때, 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 중첩하는 상기 반도체층과 소스 및 드레인 전극과 데이터 배선을 형성하는 단계는, 상기 게이트 절연막 위로 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 제 1 금속층을 형성하는 단계와; 상기 제 1 금속층 위로 제 1 두께를 갖는 제 1 포토레지스트 패턴과 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 제 1 금속층과 그 하부의 불순물 및 순수 비정질 실리콘층을 제거함으로써 상기 데이터 배선과, 소스 드레인 패턴을 형성하고 상기 소스 드레인 패턴 하부로 불순물 비정질 실리콘 패턴과 액티브층을 형성하는 단계와; 애싱을 실시하여 상기 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 포토레지스트 패턴이 제거됨으로서 노출된 상기 소스 드레인 패턴을 제거하여 서로 이격하는 상기 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 불순물 비정질 실리콘 패턴을 제거함으로써 서로 이격하는 오믹콘택층을 형성함으로써 상기 액티브층과 오믹콘택층으로 이루어진 상기 반도체층을 형성하는 단계를 포함한다.
또한, 상기 다수의 제 1 개구를 구비한 투명한 상기 공통전극을 형성하는 단계는, 상기 액티브층에 대응하는 상기 공통전극에 제 2 개구를 형성하는 단계를 포함하거나, 또는 상기 데이터 배선에 대응하는 상기 공통전극에 제 3 개구를 형성하는 단계를 포함한다.
또한, 상기 다수의 제 1 개구는 그 중앙부를 기준으로 대칭적으로 꺾인 구조를 갖도록 형성하는 것이 특징이다.
또한, 상기 화소전극과 상기 공통전극을 형성하는 단계 각각은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고 이를 패터닝하는 단계를 포함한다.
또한, 상기 게이트 배선과 게이트 전극과 데이터 배선과 소스 및 드레인 전극은 구리 또는 구리합금의 단일층 구조로 형성되거나, 또는 몰리브덴 또는 몰리브덴 합금의 하부층과 구리 또는 구리 합금의 상부층으로 구성되어 이중층 구조로 이루어지는 것이 특징이다.
상기 게이트 배선을 형성하는 단계는 상기 게이트 배선의 일끝단과 연결된 게이트 패드전극을 형성하는 단계를 포함하며, 상기 데이터 배선을 형성하는 단계는 상기 데이터 배선의 일끝단과 연결된 데이터 패드전극을 형성하는 단계를 포함하며, 상기 드레인 콘택홀과 화소 콘택홀을 갖는 상기 보호층을 형성하는 단계는 상기 게이트 패드전극 및 데이터 패드전극을 각각 노출시키는 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 형성하는 단계를 포함하며, 상기 다수의 제 1 개구를 갖는 공통전극을 형성하는 단계는 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 형성하는 단계를 포함한다.
본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은, 화소영역이 정의된 기판 상에 형성된 일방향으로 연장하는 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극과; 상기 기판 상의 상기 화소영역 내에 형성된 투명한 화소전극; 상기 게이트 배선과 게이트 전극 및 화소전극을 덮으며 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 상기 화소영역을 정의하며 형성된 데이터 배선과; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 이와 중첩하는 반도체층과 상기 반도체층 상부로 서로 이격하는 소스 및 드레인 전극과; 상기 소스 및 드레인 전극과 데이터 배선을 덮으며 상기 드레인 전극과 화소전극을 각각 노출시키는 드레인 콘택홀 및 화소 콘택홀을 갖는 보호층과; 상기 보호층 위로 상기 드레인 콘택홀과 화소 콘택홀을 통해 상기 드레인 전전극 및 화소전극과 동시에 접촉하는 투명한 드레인 화소 연결패턴과; 상기 보호층 위로 상기 드레인 화소 연결패턴과 이격하며, 상기 화소전극에 대응하여 바(bar) 형태로 일정간격 이격하는 다수의 제 1 개구를 구비하며 형성된 투명한 공통전극을 포함한다.
또한, 상기 다수의 제 1 개구를 구비한 투명한 공통전극에는 상기 액티브층에 대응하여 제 2 개구와 상기 데이터 배선에 대응하여 제 3 개구가 형성될 수 있으며, 상기 다수의 제 1 개구는 그 중앙부를 기준으로 대칭적으로 꺾인 구조를 갖도록 형성될 수 있다.
또한, 상기 화소전극과 상기 공통전극과 상기 드레인 화소 연결패턴은 각각 투명 도전성 물질로 이루어진 것이 특징이다.
또한, 상기 게이트 배선과 게이트 전극과 데이터 배선과 소스 및 드레인 전극은 구리 또는 구리합금의 단일층 구조로 이루어지거나, 또는, 몰리브덴 또는 몰리브덴 합금의 하부층과 구리 또는 구리 합금의 상부층으로 구성되어 이중층 구조로 이루어지는 것이 특징이다.
또한, 상기 게이트 배선의 일끝단과 연결된 게이트 패드전극과, 상기 데이터 배선의 일끝단과 연결된 데이터 패드전극이 구비되며, 상기 보호층에는 상기 게이트 상기 게이트 패드 및 데이터 패드를 각각 노출시키는 게이트 패드 콘택홀 및 데이터 패드 콘택홀이 구비되며, 상기 보호층 위로 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 포함한다.
본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은 5회의 마스크 공정을 진행하여 완성됨으로서 종래의 6마스크 공정대비 1회의 마스크 공정을 줄여 제조 시간 및 제조 비용을 저감시키는 효과가 있다.
본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은, 게이트 및 데이터 배선을 저저항 금속물질인 구리로 형성함으로써 종래와 동일한 두께 및 폭을 갖는 게이트 및 데이터 배선을 형성하더라도 신호 지연 등의 문제는 발생하지 않는 장점을 갖는다.
또한, 본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은 구리를 이용하여 게이트 및 데이터 배선을 형성하면서도 콘택 불량을 방지하고, 구리가 채널부 상에 잔류되는 것을 방지함으로써 박막트랜지스터의 특성 저하를 억제하는 장점이 있다.
도 1은 일반적인 횡전계형 액정표시장치의 일부를 개략적으로 도시한 단면도.
도 2a, 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도.
도 3은 종래의 프린지 필드 스위칭 모드 액정표시장치의 어레이 기판의 하나의 화소영역에 대한 평면도.
도 4a 내지 도 4f는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 단계별 공정 단면도.
도 5a 내지 도 5g는 본 발명의 제 1 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역과 게이트 및 데이터 패드전극이 형성되는 게이트 및 데이터 패드부에 대한 제조 단계별 공정 단면도.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역과 게이트 및 데이터 패드전극이 형성되는 게이트 및 데이터 패드부에 대한 제조 단계별 공정 단면도.
도 2a, 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도.
도 3은 종래의 프린지 필드 스위칭 모드 액정표시장치의 어레이 기판의 하나의 화소영역에 대한 평면도.
도 4a 내지 도 4f는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 단계별 공정 단면도.
도 5a 내지 도 5g는 본 발명의 제 1 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역과 게이트 및 데이터 패드전극이 형성되는 게이트 및 데이터 패드부에 대한 제조 단계별 공정 단면도.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역과 게이트 및 데이터 패드전극이 형성되는 게이트 및 데이터 패드부에 대한 제조 단계별 공정 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
<제 1 실시예>
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역과 게이트 및 데이터 패드전극이 형성되는 게이트 및 데이터 패드부에 대한 제조 단계별 공정 단면도이다. 설명의 편의를 위해 각 화소영역 내에 스위칭 소자인 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.
우선, 도 5a에 도시한 바와 같이, 투명한 절연기판(101) 상에 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 및 크롬(Cr) 중 하나 또는 둘 이상의 물질을 전면에 증착하여 제 1 금속층(미도시)을 형성한다.
이후, 상기 제 1 금속층(미도시)을 포토레지스트의 도포, 포토 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 상기 제 1 금속층(미도시)의 식각 및 포토레지스트의 스트립(strip) 등의 일련의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 단일층 또는 다중층 구조를 가지며 제 1 방향으로 연장하는 다수의 게이트 배선(미도시)을 형성하고, 동시에 상기 스위칭 영역(TrA)에 상기 게이트 배선(미도시)과 연결된 게이트 전극(108)을 형성한다.
또한, 상기 게이트 패드부(GPA)에는 상기 게이트 배선(미도시)과 연결되며 단일층 또는 다중층 구조를 갖는 게이트 패드전극(109)을 형성한다.
다음, 도 5b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(108) 및 게이트 패드전극(109) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 상기 기판(101) 전면에 게이트 절연막(115)을 형성한다.
연속하여 상기 게이트 절연막(115) 상부로 순수 비정질 실리콘층(117)과 불순물 비정질 실리콘층(118)을 형성하고, 상기 불순물 비정질 실리콘층(미도시) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 및 크롬(Cr) 중 하나 또는 둘 이상의 물질을 전면에 증착하여 제 2 금속층(128)을 형성한다.
이후, 상기 제 2 금속층(128) 위로 포토레지스트층(미도시)을 형성하고 이를 하프톤 노광 또는 회절노광을 실시하고 현상함으로써 제 1 두께를 갖는 제 1 포토레지스트 패턴(191a)과 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(191b)을 형성한다. 이때, 상기 제 1 포토레지스트 패턴(191a)은 추후 소스 및 드레인 전극(도 5e의 133, 136)과 데이터 배선(도 5e의 130) 및 데이터 패드전극(도 5e의 138)이 형성될 부분에 대응하여 형성하고, 상기 제 2 포토레지스트 패턴(191b)은 상기 소스 및 드레인 전극(도 5g의 133, 136) 사이의 이격영역에 대응하여 형성한다.
다음, 도 5c에 도시한 바와 같이, 상기 제 1 및 제 2 포토레지스트 패턴(191a, 191b) 외부로 노출된 상기 제 2 금속층(도 5b의 128)과 그 하부의 불순물 및 순수 비정질 실리콘층(도 5b의 118, 117)을 식각하여 제거함으로써 상기 게이트 절연막(115) 상에 상기 게이트 배선(미도시)과 교차하며 제 2 방향으로 연장하여 다수의 화소영역(P)을 정의하는 다수의 데이터 배선(130)을 형성하고, 동시에 상기 스위칭 영역(TrA)에 있어서 상기 데이터 배선(130)과 연결된 소스 드레인 패턴(132)과 그 하부로 순차적으로 적층된 불순물 비정질 실리콘 패턴(119)과 순수 비정질 실리콘의 액티브층(120a)을 형성한다. 또한, 상기 데이터 패드부(GPA)에는 상기 데이터 배선(130)과 연결된 데이터 패드전극(138)을 형성한다. 이때, 데이터 배선(130)과 데이터 패드전극(138) 하부에는 제조 공정 진행 특성 상 상기 게이트 절연막(115)을 기준으로 그 상부에 순수 비정질 실리콘의 제 1 패턴(121a)과 상기 불순물 비정질 실리콘의 제 2 패턴(121b)으로 이루어진 더미패턴(121)이 형성된다.
다음, 도 5d에 도시한 바와 같이, 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 상기 제 2 포토레지스트 패턴(도 5c의 191b)을 제거한다.
이후, 상기 제 2 포토레지스트 패턴(도 5c의 191b)이 제거됨으로써 새롭게 노출되는 상기 소스 드레인 패턴(도 5c의 132)의 중앙부를 식각하여 제거함으로써 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성한다.
다음, 연속하여 상기 소스 및 드레인 전극(133, 136) 사이로 노출된 상기 불순물 비정질 실리콘 패턴(도 5c의 119)을 건식식각을 진행하여 제거함으로써 상기 소스 및 드레인 전극(133, 136) 하부로 서로 이격하며 상기 액티브층(120a)을 노출시키는 오믹콘택층(120b)을 형성한다. 이때, 상기 액티브층(120a)과 오믹콘택층(120b)은 반도체층(120)을 이룬다.
이러한 공정에 의해 상기 스위칭 영역(TrA)에 순차 적층된 게이트 전극(108), 게이트 절연막(115), 반도체층(120), 서로 이격하는 소스 및 드레인 전극(133, 136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
다음, 도 5e에 도시한 바와 같이, 스트립(strip)을 진행하여 상기 소스 및 드레인 전극(133, 136)과 데이터 배선(130) 및 데이터 패드전극(138) 상부에 남아있는 제 1 포토레지스트 패턴(도 5d의 191a)을 제거한다.
이후, 상기 소스 및 드레인 전극(133, 136)과 데이터 배선(130) 및 데이터 패드전극(138) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 제 1 투명 도전성 물질층(미도시)을 형성하고, 이에 대해 마스크 공정을 진행함으로써 패터닝하여 각 화소영역(P) 내에 상기 드레인 전극(136)의 일 끝단과 접촉하는 판 형태의 화소전극(139)을 형성한다.
다음, 5f에 도시한 바와같이, 상기 박막트랜지스터(Tr)와 데이터 배선(130) 및 데이터 패드전극(138) 위로 전면에 무기절연물질 예를들면, 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 보호층(140)을 형성한다.
이후, 상기 보호층(140)과 그 하부에 위치하는 상기 게이트 절연막(115)을 패터닝함으로써 상기 게이트 패드부(GPA)에 있어서는 상기 게이트 패드전극(109)을 노출시키는 게이트 패드 콘택홀(147)을 형성하고, 상기 데이터 패드부(GPA)에 있어서는 데이터 패드전극(138)을 노출시키는 데이터 패드 콘택홀(148)을 형성한다.
다음, 도 5g에 도시한 바와 같이, 상기 게이트 및 데이터 패드 콘택홀(147, 148)을 구비한 상기 보호층(140) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 기판(101) 전면에 증착하여 제 2 투명 도전성 물질층(미도시)을 형성한다.
이후, 상기 제 2 투명 도전성 물질층(미도시)에 대해 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P) 내에 구비된 각 화소전극(139)에 대응하여 다수의 바(bar) 형태의 개구(oa)를 갖는 공통전극(160)을 형성한다.
동시에 게이트 패드부(GPA)에 있어서는 게이트 패드 콘택홀(147)을 통해 상기 게이트 패드전극(109)과 접촉하는 게이트 보조 패드전극(162)을 형성하고, 데이터 패드부(GPA)에 있어서는 상기 데이터 패드홀(148)을 통해 상기 데이터 패드전극(138)과 접촉하는 데이터 보조 패드전극(164)을 형성함으로써 본 발명의 제 1 실시예에 따른 프린지 필드 스위칭 액정표시장치용 어레이 기판(101)을 완성한다.
전술한 바와 같이 제조된 본 발명의 제 1 실시예에 따른 프린지 필드 스위칭 액정표시장치용 어레이 기판(101)의 경우 총 5회의 마스크 공정을 진행함으로써 종래 대비 1회의 마스크 공정을 저감함으로써 공정 단순화 및 제조 비용을 저감할 수 있는 것이 특징이다.
한편, 이러한 제 1 실시예에 따른 프린지 필드 스위칭 액정표시장치용 어레이 기판(101)의 제조 방법에 있어서, 대면적화에 대응하여 신호지연 등의 문제 발생을 억제시키기 위해 상기 게이트 및 데이터 배선을 저저항 금속물질인 구리로서 형성하는 경우, 접합력 저감 및 표면 손상에 의한 콘택 불량이 발생하고 있다.
구리 및 구리합금 이외에 언급한 금속물질(알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 몰리브덴 합금(MoTi), 크롬(Cr))로 게이트 및 데이터 배선을 형성하는 경우는 문제되지 않지만, 구리 또는 구리합금으로 게이트 및 데이터 배선을 형성하는 경우, 특히 투명 도전성 물질용 식각액에 노출 시 투명 도전성 물질과 접촉되는 화소전극과 드레인 전극의 계면으로 침투하여 이들 두 물질층간의 접합력을 약화시킴으로써 콘택 저항 등을 증가시켜 콘택 불량을 야기하며 나아가 박막트랜지스터의 특성을 저하시켜 구동 불량을 일으키고 있다.
본 발명의 제 2 실시예에서는 이러한 구리 및 구리 합금을 이용 시 발생하는 문제점을 해결할 수 있는 5마스크 공정을 통한 프린지 필드 스위칭 액정표시장치용 어레이 기판의 제조방법에 대해 설명한다.
<제 2 실시예>
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역과 게이트 및 데이터 패드전극이 형성되는 게이트 및 데이터 패드부에 대한 제조 단계별 공정 단면도이다. 설명의 편의를 위해 각 화소영역 내에 스위칭 소자인 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.
우선, 도 6a에 도시한 바와 같이, 투명한 절연기판(201) 상에 저저항 특성을 갖는 금속물질인 구리(Cu) 또는 구리합금을 전면에 증착하여 제 1 금속층(미도시)을 형성한다.
이후 상기 제 1 금속층에 대해 포토레지스트의 도포, 포토 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 상기 제 1 금속층(미도시)의 식각 및 포토레지스트의 스트립(strip) 등의 일련의 단위 공정을 포함하는 마스크 공정을 진행하여 상기 제 1 금속층(미도시)을 패터닝함으로써 제 1 방향으로 연장하는 다수의 게이트 배선(미도시)을 형성하고, 동시에 상기 스위칭 영역(TrA)에 상기 게이트 배선(미도시)과 연결된 게이트 전극(208)을 형성한다. 또한, 상기 게이트 패드부(GPA)에는 상기 게이트 배선(미도시)과 연결된 게이트 패드전극(209)을 형성한다.
이때, 상기 절연기판(201) 상에 상기 구리(Cu) 또는 구리합금을 증착하기 전에 접착력 향상을 위해 몰리브덴(Mo) 또는 몰리티타늄(MoTi) 등의 몰리브덴 합금을 우선적으로 증착한 후 상기 구리(Cu) 또는 구리합금을 증착하고 이를 패터닝함으로서 상기 게이트 배선(미도시)과 게이트 전극(208) 및 게이트 패드전극(209)은 이중층 구조를 이루도록 할 수도 있다.
또한, 제 2 실시예의 경우, 상기 게이트 배선(미도시) 형성 시 구리(Cu) 또는 구리합금만을 언급하였지만, 구리 또는 구리합금 이외에 제 1 실시예에서 언급한 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 몰리브덴 합금(MoTi) 및 크롬(Cr)을 이용할 수 있음은 자명하다 할 것이다.
다음, 도 6b에 도시한 바와 같이, 상기 구리(Cu) 또는 구리 합금 재질의 게이트 배선(미도시)과 게이트 전극(208) 및 게이트 패드전극(209)이 형성된 기판(201) 상에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 제 1 투명 도전성 물질층(미도시)을 형성하고, 이에 대해 마스크 공정을 진행함으로써 패터닝하여 각 화소영역(P) 내에 판 형태의 화소전극(210)을 형성한다.
이 경우 상기 구리(Cu) 또는 구리합금으로 이루어진 게이트 배선(미도시)과 게이트 전극(208) 및 게이트 패드전극(208)이 상기 제 1 투명 도전성 물질층(미도시)의 패터닝 시 이용되는 투명 도전성 물질층용 식각액에 노출되지만, 이 경우 상기 게이트 배선(미도시)과 게이트 전극(208) 및 게이트 패드전극(209) 상부에 투명 도전성 물질로 이루어지는 패턴이 구비되지 않고 모두 제거된다. 따라서, 구리(Cu) 또는 구리합금 물질과 투명 도전성 물질층(미도시) 사이의 계면으로 투명 도전성 물질층용 식각액이 침투하여 접합력을 저하시키는 등의 문제는 발생하지 않으므로 문제되지 않는다.
다음, 도 6c에 도시한 바와 같이, 상기 화소전극(210)과 게이트 배선(미도시)과 게이트 전극(208) 및 게이트 패드전극(209) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 상기 기판(201) 전면에 게이트 절연막(215)을 형성한다.
다음, 상기 게이트 절연막(215) 상부로 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 형성하고, 상기 불순물 비정질 실리콘층(미도시) 위로 저저항 금속물질인 구리(Cu) 또는 구리합금을 증착함으로써 제 2 금속층(미도시)을 형성한다. 이때, 변형예로서 상기 게이트 배선(미도시)을 형성한 것과 동일하게 상기 불순물 비정질 실리콘층(미도시) 위로 상기 구리(Cu) 또는 구리합금을 증착하기 전에 접합력 향상을 위해 몰리브덴(Mo) 또는 몰리티타늄(MoTi) 등의 몰리브덴 합금을 더욱 증착하여 상기 2 금속층(미도시)은 이중층 구조를 이루도록 할 수도 있다. 나아가, 이러한 상기 제 2 금속층(미도시)의 형성은 제 1 실시예에 제시된 금속물질을 모두 이용할 수도 있음은 자명할 것이다.
이후, 상기 제 2 금속층(미도시) 위로 포토레지스트층(미도시)을 형성하고 이를 하프톤 노광 또는 회절노광을 실시하고 현상함으로써 제 1 두께를 갖는 제 1 포토레지스트 패턴(291a)과 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(291b)을 형성한다.
이때, 상기 제 1 포토레지스트 패턴(291a)은 추후 소스 및 드레인 전극(도 6f의 233, 236)과 데이터 배선(도 6f의 230) 및 데이터 패드전극(도 6f의 238)이 형성될 부분에 대응하여 형성하고, 상기 제 2 포토레지스트 패턴(291b)은 상기 소스 및 드레인 전극(도 6f의 233, 236) 사이의 이격영역에 대응하여 형성한다.
다음, 상기 제 1 및 제 2 포토레지스트 패턴(291a, 291b) 외부로 노출된 상기 제 2 금속층(미도시)과 그 하부의 불순물 및 순수 비정질 실리콘층(미도시)을 식각하여 제거함으로써 상기 게이트 절연막(215) 상에 상기 게이트 배선(미도시)과 교차하며 제 2 방향으로 연장하여 다수의 화소영역(P)을 정의하는 다수의 데이터 배선(230)을 형성하고, 동시에 상기 스위칭 영역(TrA)에 있어서 상기 데이터 배선(230)과 연결된 소스 드레인 패턴(232)과 그 하부로 순차적으로 적층된 불순물 비정질 실리콘 패턴(219)과 순수 비정질 실리콘의 액티브층(220a)을 형성한다.
또한, 상기 데이터 패드부(GPA)에는 상기 데이터 배선(230)과 연결된 데이터 패드전극(238)을 형성한다.
이때, 데이터 배선(230)과 데이터 패드전극(238) 하부에는 제조 공정 진행 특성 상 상기 게이트 절연막(215)을 기준으로 그 상부에 순수 비정질 실리콘의 제 1 패턴(221a)과 상기 불순물 비정질 실리콘의 제 2 패턴(221b)으로 이루어진 더미패턴(221)이 형성된다.
다음, 도 6d에 도시한 바와 같이, 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 상기 제 2 포토레지스트 패턴(도 6c의 291b)을 제거한다.
이후, 상기 제 2 포토레지스트 패턴(도 6c의 291b)이 제거됨으로써 새롭게 노출되는 상기 소스 드레인 패턴(도 6c의 232)의 중앙부를 식각하여 제거함으로서 서로 이격하는 소스 및 드레인 전극(233, 236)을 형성한다.
다음, 연속하여 상기 소스 및 드레인 전극(233, 236) 사이로 노출된 상기 불순물 비정질 실리콘 패턴(미도시)을 건식식각을 진행하여 제거함으로써 상기 소스 및 드레인 전극(233, 236) 하부로 서로 이격하며 상기 액티브층(220a)을 노출시키는 오믹콘택층(220b)을 형성한다.
이러한 공정에 의해 상기 스위칭 영역(TrA)에 순차 적층된 게이트 전극(208), 게이트 절연막(215), 반도체층(220), 서로 이격하는 소스 및 드레인 전극(233, 236)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
다음, 도 6e에 도시한 바와 같이, 스트립(strip)을 진행하여 상기 소스 및 드레인 전극(233, 236)과 데이터 배선(230) 및 데이터 패드전극(238) 상부에 남아있는 제 1 포토레지스트 패턴(도 6d의 291a)을 제거한다.
다음, 상기 박막트랜지스터(Tr)와 데이터 배선(230) 위로 전면에 무기절연물질 예를들면, 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 보호층(240)을 형성한다.
이후, 상기 보호층(240)과 그 하부에 위치하는 상기 게이트 절연막(215)을 패터닝함으로써 상기 드레인 전극(236) 일 끝단을 노출시키는 드레인 콘택홀(243)과 상기 드레인 전극(236)과 인접한 부분의 상기 화소전극(210)을 노출시키는 화소 콘택홀(246)을 형성한다.
동시에 상기 게이트 패드부(GPA)에 있어서는 상기 게이트 패드전극(209)을 노출시키는 게이트 패드 콘택홀(247)을 형성하고, 상기 데이터 패드부(GPA)에 있어서는 데이터 패드전극(238)을 노출시키는 데이터 패드 콘택홀(248)을 형성한다.
한편, 스위칭 영역(TrA)에서의 진행된 공정을 살펴보면, 본 발명의 제 2 실시예에 따른 제조 공정은 소스 및 드레인 전극(233, 236) 사이로 액티브층(220a)을 노출시킨 후, 바로 보호층(240)이 형성됨으로써 상기 소스 및 드레인 전극(233, 236) 사이로 노출된 액티브층(220a) 표면이 식각액 특히 식각액에 노출되지 않음을 알 수 있다.
상기 투명 도전성 물질용 식각액에는 투명 도전성 물질이 녹아 있으며, 이러한 투명 도전성 물질용 식각액에 액티브층이 노출되는 경우 상기 투명 도전성 물질용 식각액 내에 녹아있는 투명 도전성 물질이 액티브층 표면에 잔류될 수 있으며 이 경우 박막트랜지스터의 특성이 저하되며 구동 불량을 야기할 수 있다.
하지만, 본 발명의 제 2 실시예의 경우 채널을 이루는 액티브층(220a)이 투명 도전성 물질용 식각액 등에 노출되지 않음으로 채널이 오염되는 것을 막아 박막트랜지스터(Tr)의 특성 저하 등을 억제할 수 있는 것이 특징이다.
다음, 도 6f에 도시한 바와 같이, 상기 드레인 콘택홀(243)과 화소 콘택홀(246)과 게이트 및 데이터 패드 콘택홀(247, 248)을 구비한 상기 보호층(240) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 기판 전면에 증착하여 제 2 투명 도전성 물질층(미도시)을 형성한다.
이후, 상기 제 2 투명 도전성 물질층(미도시)에 대해 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P) 내에 상기 드레인 콘택홀(243)과 화소 콘택홀(246)을 통해 상기 드레인 전극(236) 및 화소전극(210)과 동시에 접촉하는 드레인 화소 연결패턴(261)을 형성하고 동시에, 상기 드레인 화소 연결패턴(261)과 이격하며 각 화소영역(P) 내에 구비된 각 화소전극(210)에 대응하여 바(bar) 형태를 가지며 일정간격 이격하는 다수의 제 1 개구(oa1)를 갖는 공통전극(260)을 형성한다.
동시에 상기 게이트 패드부(GPA)에 있어서는 상기 게이트 패드 콘택홀(247)을 통해 상기 게이트 패드전극(209)과 접촉하는 게이트 보조 패드전극(262)을 형성하고, 상기 데이터 패드부(GPA)에 있어서는 상기 데이터 패드홀(248)을 통해 상기 데이터 패드전극(238)과 접촉하는 데이터 보조 패드전극(264)을 형성함으로써 본 발명의 제 2 실시예에 따른 프린지 필드 스위칭 액정표시장치용 어레이 기판(201)을 완성한다.
한편, 상기 공통전극(260)에는 상기 화소전극(210)과 대응되어 바(bar) 형태를 갖는 다수의 제 1 개구(oa1) 이외에 상기 스위칭 영역(TrA)의 상기 액티브층(220a)에 대응해서도 제 2 개구(oa2)가 구비될 수도 있으며, 나아가 데이터 배선(230)에 대응해서도 제 3 개구(미도시)가 형성될 수 있다.
상기 공통전극(260) 내에 상기 제 2 개구(oa2)를 형성하는 것은 상기 공통전극(260)과 액티브층(220a) 하부에 구비된 게이트 전극(208)이 중첩하여 형성됨으로써 이들 두 구성요소(260, 208) 및 이들 구성요소(260, 208) 사이에 개재된 게이트 절연막(215), 반도체층(220), 보호층(240)을 유전체층으로 하여 기생용량이 형성되어 상기 액티브층(220a) 내부에 채널 형성을 방해할 수 있으므로 이를 방지하기 위함이다.
또한, 상기 데이터 배선(230)에 대응해서 상기 공통전극(260)에 제 3 개(미도시)를 형성하는 것은 데이터 배선(230)과 공통전극(260)과 보호층(240)에 의해 기생용량이 형성되며, 이에 의해 데이터 배선(230)을 통해 화소전극(210)으로 인가되는 신호 전압의 지연 또는 저감을 야기할 수 있으므로 이를 억제하기 위함이다.
또한, 도면에 나타나지 않았지만, 상기 다수의 제 1 개구(oa1)는 각 화소영역(P)별로 상기 제 1 개구(oa1)를 평면에서 바라보았을 때 그 중앙부가 상하로 대칭적으로 꺾인 형태를 이룰 수도 있다. 이는 상기 다수의 제 1 개구(oa1)를 그 중앙부를 기준을 대칭적으로 꺾인 형태를 갖도록 형성함으로써 이중 도메인을 이루도록 하여 방위각 변화에 따른 컬러 쉬프트 현상을 방지하기 위함이다.
한편, 전술한 바와 같이 본 발명의 제 2 실시예에 의해 제조된 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(201)의 경우, 구리(Cu) 또는 구리합금으로 이루어진 부분과 투명 도전성 물질로 이루어진 부분이 접합된 상태에서 투명 도전성 물질용 식각액에 노출되는 부분은 존재하지 않으므로, 즉 투명 도전성 물질용 식각액이 이들 두 물질로 이루어진 구성요소의 계면으로 침투하여 접합력을 약화시킬 수 있는 부분이 없으므로 콘택 불량은 원천적으로 방지될 수 있는 것이 특징이다.
상기 드레인 콘택홀(243)과 화소 콘택홀(246), 게이트 및 데이터 콘택홀(247, 248)의 경우, 제 2 투명 도전성 물질의 증착 시 완전히 제 2 투명 도전성 물질층에 의해 덮혀진 상태에서 제 2 투명 도전성 물질층의 패터닝이 진행되고, 이들 콘택홀(243, 246, 247, 248) 내부는 각각 드레인 화소 연결패턴(261)과 게이트 및 데이터 보조 패드전극(262, 264)에 의해 덮혀진 상태를 유지함으로써 투명 도전성 물질용 식각액이 계면을 통해 침투할 여지가 없으므로 콘택 불량은 발생되지 않는다.
발명은 전술한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
201 : 어레이 기판 208 : 게이트 전극
209 : 게이트 패드전극 210 : 화소전극
215 : 게이트 절연막 220 : 반도체층
220a : 액티브층 220b : 오믹콘택층
221 : 더미패턴 221a, 221b : 제 1 및 제 2 패턴
230 : 데이터 배선 233 : 소스 전극
236 : 드레인 전극 238 : 데이터 패드전극
240 : 보호층 243 : 드레인 콘택홀
246 : 화소 콘택홀 247 : 게이트 패드 콘택홀
248 : 데이터 패드 콘택홀 260 : 공통전극
261 : 드레인 화소 패턴 DPA : 데이터 패드부
GPA : 게이트 패드부 oa1, oa2 : 제 1 및 제 2 개구
P : 화소영역 Tr : 박막트랜지스터
TrA : 스위칭 영역
209 : 게이트 패드전극 210 : 화소전극
215 : 게이트 절연막 220 : 반도체층
220a : 액티브층 220b : 오믹콘택층
221 : 더미패턴 221a, 221b : 제 1 및 제 2 패턴
230 : 데이터 배선 233 : 소스 전극
236 : 드레인 전극 238 : 데이터 패드전극
240 : 보호층 243 : 드레인 콘택홀
246 : 화소 콘택홀 247 : 게이트 패드 콘택홀
248 : 데이터 패드 콘택홀 260 : 공통전극
261 : 드레인 화소 패턴 DPA : 데이터 패드부
GPA : 게이트 패드부 oa1, oa2 : 제 1 및 제 2 개구
P : 화소영역 Tr : 박막트랜지스터
TrA : 스위칭 영역
Claims (14)
- 화소영역이 정의된 기판 상에 제 1 마스크 공정을 진행하여 일방향으로 연장하는 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와;
상기 기판 상의 상기 화소영역 내에 제 2 마스크 공정을 진행하여 판 형태의 투명한 화소전극을 형성하는 단계와;
상기 게이트 배선과 게이트 전극 및 화소전극 위로 상기 기판 전면에 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 위로 제 3 마스크 공정을 진행하여 상기 게이트 전극에 대응하여 이와 중첩하는 반도체층과 상기 반도체층 상부로 서로 이격하는 소스 및 드레인 전극을 형성하고, 동시에 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와;
상기 소스 및 드레인 전극과 데이터 배선 위로 제 4 마스크 공정을 진행하여 상기 드레인 전극과 화소전극을 노출시키는 드레인 콘택홀 및 화소 콘택홀을 갖는 보호층을 형성하는 단계와;
상기 보호층 위로 제 5 마스크 공정을 진행하여 상기 드레인 콘택홀과 화소 콘택홀을 통해 상기 드레인 전극 및 화소전극과 동시에 접촉하는 투명한 드레인 화소 연결패턴을 형성하고, 상기 드레인 화소 연결패턴과 이격하며, 상기 화소전극에 대응하여 바(bar) 형태로 일정간격 이격하는 다수의 제 1 개구를 구비한 투명한 공통전극을 형성하는 단계
를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,
상기 게이트 절연막 위로 제 3 마스크 공정을 진행하여 상기 게이트 전극에 대응하여 중첩하는 상기 반도체층과 소스 및 드레인 전극과 데이터 배선을 형성하는 단계는,
상기 게이트 절연막 위로 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 제 1 금속층을 형성하는 단계와;
상기 제 1 금속층 위로 제 1 두께를 갖는 제 1 포토레지스트 패턴과 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와;
상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 제 1 금속층과 그 하부의 불순물 및 순수 비정질 실리콘층을 제거함으로써 상기 데이터 배선과, 소스 드레인 패턴을 형성하고 상기 소스 드레인 패턴 하부로 불순물 비정질 실리콘 패턴과 액티브층을 형성하는 단계와;
애싱을 실시하여 상기 제 2 포토레지스트 패턴을 제거하는 단계와;
상기 제 2 포토레지스트 패턴이 제거됨으로서 노출된 상기 소스 드레인 패턴을 제거하여 서로 이격하는 상기 소스 및 드레인 전극을 형성하는 단계와;
상기 소스 및 드레인 전극 사이로 노출된 불순물 비정질 실리콘 패턴을 제거함으로써 서로 이격하는 오믹콘택층을 형성함으로써 상기 액티브층과 오믹콘택층으로 이루어진 상기 반도체층을 형성하는 단계
를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,
상기 다수의 제 1 개구를 구비한 투명한 상기 공통전극을 형성하는 단계는,
상기 반도체층에 대응하는 상기 공통전극에 제 2 개구를 형성하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,
상기 다수의 제 1 개구를 구비한 투명한 상기 공통전극을 형성하는 단계는,
상기 데이터 배선에 대응하는 상기 공통전극에 제 3 개구를 형성하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,
상기 다수의 제 1 개구는 그 중앙부를 기준으로 대칭적으로 꺾인 구조를 갖도록 형성하는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,
상기 화소전극과 상기 공통전극을 형성하는 단계 각각은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고 이를 패터닝하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,
상기 게이트 배선과 게이트 전극과 데이터 배선과 소스 및 드레인 전극은 구리 또는 구리합금의 단일층 구조로 형성되거나,
또는 몰리브덴 또는 몰리브덴 합금의 하부층과 구리 또는 구리 합금의 상부층으로 구성되어 이중층 구조로 이루어지는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,
상기 게이트 배선을 형성하는 단계는 상기 게이트 배선의 일끝단과 연결된 게이트 패드전극을 형성하는 단계를 포함하며,
상기 데이터 배선을 형성하는 단계는 상기 데이터 배선의 일끝단과 연결된 데이터 패드전극을 형성하는 단계를 포함하며,
상기 드레인 콘택홀과 화소 콘택홀을 갖는 상기 보호층을 형성하는 단계는 상기 게이트 패드전극 및 데이터 패드전극을 각각 노출시키는 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 형성하는 단계를 포함하며,
상기 다수의 제 1 개구를 갖는 공통전극을 형성하는 단계는 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 형성하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법.
- 화소영역이 정의된 기판 상에 제 1 마스크 공정을 통해 형성된 일방향으로 연장하는 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극과;
상기 기판 상의 상기 화소영역 내에 제 2 마스크 공정을 통해 형성된 투명한 화소전극과;
상기 게이트 배선과 게이트 전극 및 화소전극을 덮으며 형성된 게이트 절연막과;
상기 게이트 절연막 위로 제 3 마스크 공정을 통해 형성되며, 상기 게이트 배선과 교차하는 상기 화소영역을 정의하며 형성된 데이터 배선과 상기 게이트 전극에 대응하여 이와 중첩하는 반도체층과 상기 반도체층 상부로 서로 이격하는 소스 및 드레인 전극과;
상기 소스 및 드레인 전극과 데이터 배선을 덮으며 제 4 마스크 공정을 통해 형성된 상기 드레인 전극과 화소전극을 각각 노출시키는 드레인 콘택홀 및 화소 콘택홀을 갖는 보호층과;
상기 보호층 위로 제 5 마스크 공정을 통해 형성되며, 상기 드레인 콘택홀과 화소 콘택홀을 통해 상기 드레인 전극 및 화소전극과 동시에 접촉하는 투명한 드레인 화소 연결패턴과 상기 드레인 화소 연결패턴과 이격하며 상기 화소전극에 대응하여 바(bar) 형태로 일정간격 이격하는 다수의 제 1 개구가 구비된 투명한 공통전극
을 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
- 제 9 항에 있어서,
상기 다수의 제 1 개구가 구비된 상기 공통전극에는 상기 반도체층에 대응하여 제 2 개구와 상기 데이터 배선에 대응하여 제 3 개구가 형성된 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
- 제 9 항에 있어서,
상기 다수의 제 1 개구는 그 중앙부를 기준으로 대칭적으로 꺾인 구조를 갖도록 형성하는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
- 제 9 항에 있어서,
상기 화소전극과 상기 공통전극과 상기 드레인 화소 연결패턴은 각각 투명 도전성 물질로 이루어진 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
- 제 9 항에 있어서,
상기 게이트 배선과 게이트 전극과 데이터 배선과 소스 및 드레인 전극은 구리 또는 구리합금의 단일층 구조로 이루어지거나,
또는, 몰리브덴 또는 몰리브덴 합금의 하부층과 구리 또는 구리 합금의 상부층으로 구성되어 이중층 구조로 이루어지는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
- 제 9 항에 있어서,
상기 게이트 배선의 일끝단과 연결된 게이트 패드전극과, 상기 데이터 배선의 일끝단과 연결된 데이터 패드전극이 구비되며,
상기 보호층에는 상기 게이트 상기 게이트 패드 및 데이터 패드를 각각 노출시키는 게이트 패드 콘택홀 및 데이터 패드 콘택홀이 구비되며,
상기 보호층 위로 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극
을 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100097822A KR101294237B1 (ko) | 2010-10-07 | 2010-10-07 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 |
| US13/218,803 US8803147B2 (en) | 2010-10-07 | 2011-08-26 | Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100097822A KR101294237B1 (ko) | 2010-10-07 | 2010-10-07 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120036116A KR20120036116A (ko) | 2012-04-17 |
| KR101294237B1 true KR101294237B1 (ko) | 2013-08-07 |
Family
ID=45924435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100097822A KR101294237B1 (ko) | 2010-10-07 | 2010-10-07 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8803147B2 (ko) |
| KR (1) | KR101294237B1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101314787B1 (ko) * | 2009-10-01 | 2013-10-08 | 엘지디스플레이 주식회사 | 어레이 기판 |
| KR101529557B1 (ko) * | 2011-06-09 | 2015-06-19 | 엘지디스플레이 주식회사 | 프린지 필드형 액정표시장치의 제조방법 |
| CN102254917B (zh) * | 2011-07-07 | 2014-05-21 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制法 |
| JP6225453B2 (ja) * | 2012-05-24 | 2017-11-08 | 日亜化学工業株式会社 | 半導体装置 |
| WO2014002448A1 (ja) * | 2012-06-28 | 2014-01-03 | シャープ株式会社 | 表示装置用基板及びそれを備えた表示装置 |
| KR102162888B1 (ko) * | 2013-06-27 | 2020-10-08 | 엘지디스플레이 주식회사 | 액정표시장치 어레이 기판 및 그 제조방법 |
| KR102118332B1 (ko) | 2013-08-12 | 2020-06-04 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
| CN103730473B (zh) * | 2013-12-25 | 2016-02-10 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法、显示装置 |
| CN104133313A (zh) * | 2014-06-18 | 2014-11-05 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、液晶显示装置 |
| KR102261760B1 (ko) | 2014-07-29 | 2021-06-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| WO2016147074A1 (en) * | 2015-03-17 | 2016-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Touch panel |
| CN108594547B (zh) | 2018-05-02 | 2021-08-10 | 京东方科技集团股份有限公司 | 像素结构及其制作方法、阵列基板和显示装置 |
| CN110471551B (zh) | 2018-05-09 | 2023-05-12 | 瀚宇彩晶股份有限公司 | 触控显示器以及触控显示器的制作方法 |
| CN110190072B (zh) * | 2019-06-20 | 2021-09-07 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060079035A (ko) * | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 |
| KR20080012676A (ko) * | 2006-08-04 | 2008-02-12 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 액정표시소자, 그 제조 방법 및 그 구동 방법 |
| KR20100098900A (ko) * | 2009-03-02 | 2010-09-10 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101191442B1 (ko) * | 2004-04-29 | 2012-10-16 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
| KR101192073B1 (ko) * | 2005-06-28 | 2012-10-17 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 |
| KR101197223B1 (ko) * | 2005-09-09 | 2012-11-02 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR20070070382A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| GB2464143B (en) * | 2008-06-25 | 2011-03-30 | Lg Display Co Ltd | Array substrate for fringe field switching mode liquid crystal display device and fringe field switching mode liquid crystal display device including the same |
| KR101517034B1 (ko) * | 2008-12-04 | 2015-05-04 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치용 어레이 기판 |
-
2010
- 2010-10-07 KR KR1020100097822A patent/KR101294237B1/ko active IP Right Grant
-
2011
- 2011-08-26 US US13/218,803 patent/US8803147B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060079035A (ko) * | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 |
| KR20080012676A (ko) * | 2006-08-04 | 2008-02-12 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 액정표시소자, 그 제조 방법 및 그 구동 방법 |
| KR20100098900A (ko) * | 2009-03-02 | 2010-09-10 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8803147B2 (en) | 2014-08-12 |
| KR20120036116A (ko) | 2012-04-17 |
| US20120086009A1 (en) | 2012-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101250319B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101294232B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법 | |
| KR101221261B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US20100203687A1 (en) | Method of manufacturing an array substrate for lcd device having double-layered metal structure | |
| KR101431136B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| US8298843B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR20110138964A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US7528409B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| KR20110061773A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20110048333A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| US7768587B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101369758B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR20100021152A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20120015162A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20130067442A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20120113430A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법 | |
| KR20120130983A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101275068B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR100443538B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20130030146A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR102010393B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR102035004B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 5 |