KR101529557B1 - 프린지 필드형 액정표시장치의 제조방법 - Google Patents

프린지 필드형 액정표시장치의 제조방법 Download PDF

Info

Publication number
KR101529557B1
KR101529557B1 KR1020110055784A KR20110055784A KR101529557B1 KR 101529557 B1 KR101529557 B1 KR 101529557B1 KR 1020110055784 A KR1020110055784 A KR 1020110055784A KR 20110055784 A KR20110055784 A KR 20110055784A KR 101529557 B1 KR101529557 B1 KR 101529557B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
amorphous silicon
thin film
silicon thin
pattern
Prior art date
Application number
KR1020110055784A
Other languages
English (en)
Other versions
KR20120136694A (ko
Inventor
조용수
최영석
김동희
문교호
김철태
최규선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110055784A priority Critical patent/KR101529557B1/ko
Publication of KR20120136694A publication Critical patent/KR20120136694A/ko
Application granted granted Critical
Publication of KR101529557B1 publication Critical patent/KR101529557B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F2001/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned, e.g. planar

Abstract

본 발명의 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치의 제조방법은 화소전극을 패터닝한 후에 백채널-에치(back channel etch)를 진행하는 한편, 건식 스트립(dry strip) 대신에 습식 스트립(wet strip)을 진행하여 드레인전극 상부에 구리 혼합물(Cu compound)의 생성을 억제함으로써 상기 드레인전극과 화소전극 사이의 접속 불량을 최소화하는 것을 특징으로 한다.

Description

프린지 필드형 액정표시장치의 제조방법{METHOD OF FABRICATING FRINGE FIELD SWITCHING LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 프린지 필드형 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 고해상도 및 광시야각을 구현할 수 있는 프린지 필드형 액정표시장치의 제조방법에 관한 것이다.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.

상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.

이하, 도면을 참조하여 일반적인 액정표시장치에 대해서 상세히 설명한다.

도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도이다.

도면에 도시된 바와 같이, 일반적인 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.

상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(Black Matrix; BM)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.

또한, 상기 어레이 기판(10)은 종횡으로 배열되어 다수의 화소영역(P)을 정의하는 다수의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.

이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.

이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.

이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이를 상세히 설명하면 다음과 같다.

도 2 및 도 3은 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 단면도로써, 화소전극과 공통전극 사이에 형성되는 프린지 필드가 슬릿을 관통하여 화소영역 및 공통전극 상에 위치하는 액정분자를 구동시킴으로써 화상을 구현하는 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치의 어레이 기판 일부를 개략적으로 나타내고 있다.

상기 프린지 필드형 액정표시장치는 액정분자가 수평으로 배향되어 있는 상태에서 하부에 공통전극이 형성되는 한편 상부에 화소전극이 형성됨에 따라 전계가 수평 및 수직 방향으로 발생하여 액정분자가 트위스트(twist)와 틸트(tilt)되어 구동되어 진다.

이때, 상기 도 2는 총 6번의 포토리소그래피(photolithography)공정(이하, 마스크공정이라 함)을 통해 어레이 기판을 제작한 경우이며, 상기 도 3은 총 5번의 마스크공정을 통해 어레이 기판을 제작한 경우를 나타내고 있다.

상기 도 2 및 도 3을 참조하면, 일반적인 프린지 필드형 액정표시장치의 어레이 기판(10)에는 상기 투명한 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(미도시)과 데이터라인(미도시)이 형성되어 있으며, 상기 게이트라인과 데이터라인의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.

상기 박막 트랜지스터는 상기 게이트라인에 연결된 게이트전극(21), 상기 데이터라인에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오스/드레인전극(22, 23) 사이의 절연을 위한 게이트절연막(15a) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소오스전극(22)과 드레인전극(23) 사이에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.

이때, 상기 액티브층(24)의 소오스/드레인영역은 오믹-콘택층(ohmic contact layer)(25n)을 통해 상기 소오스/드레인전극(22, 23)과 오믹-콘택을 형성하게 된다.

상기 화소영역 내에는 공통전극(8)과 화소전극(18)이 형성되어 있으며, 이때 상기 공통전극(8)은 박스 형태의 상기 화소전극(18)과 함께 프린지 필드를 발생시키기 위해 상기 공통전극(8) 내에 다수의 슬릿(8s)을 포함하고 있다.

이때, 상기 도 2에 도시된 화소전극(18)은 제 1 보호막(15b)에 형성된 콘택홀을 통해 상기 드레인전극(23)과 전기적으로 접속하는 한편, 상기 도 3에 도시된 화소전극(18)은 콘택홀 없이 상기 드레인전극(23)과 직접 전기적으로 접속하게 된다.

참고로, 상기 도 2에 도시된 도면부호 15c는 제 2 보호막을 나타낸다.

이와 같이 구성된 상기 어레이 기판은 컬럼 스페이서에 의해 일정한 셀갭이 유지된 상태에서 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙 매트릭스와 적, 녹 및 청색의 컬러를 구현하는 컬러필터 및 오버코트층(overcoat layer)이 형성되어 있다.

상기의 프린지 필드형 액정표시장치는 시야각이 넓은 장점을 가지고 있으며, 공통전극이 데이터라인 상부에까지 형성되는 경우 블랙 매트릭스 영역의 축소가 가능하여 개구율이 향상되는 이점이 있다.

이때, 상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정을 필요로 하므로 생산성 면에서 상기 마스크공정을 줄이는 방법이 요구되나, 한번의 마스크수를 줄인 상기 도 3의 프린지 필드형 액정표시장치의 경우에는 드레인전극과 접속하는 화소전극의 인듐-틴-옥사이드(Indium Tin Oxide; ITO)가 침식되는 불량이 발생하기도 한다.

도 4a 내지 도 4e는 상기 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.

도 4a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)과 게이트라인(미도시)을 형성한다.

다음으로, 도 4b에 도시된 바와 같이, 상기 게이트전극(21)과 게이트라인이 형성된 어레이 기판(10) 전면(全面)에 차례대로 게이트절연막(15a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 도전성 금속물질을 증착한다.

이후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 도전성 금속물질을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 게이트절연막(15a)이 개재된 상태에서 상기 비정질 실리콘 박막으로 이루어진 액티브층(24)을 형성하는 한편, 상기 액티브층(24) 위에 상기 도전성 금속물질로 이루어진 소오스전극(22)과 드레인전극(23)을 형성한다. 또한, 상기 제 2 마스크공정을 통해 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인(미도시)을 형성하게 된다.

이때, 상기 액티브층(24)과 소오스/드레인전극(22, 23) 사이에는 상기 액티브층(24)과 소오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(25n)이 형성되게 된다.

이후, 도 4c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 투명한 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.

그리고, 도 4d에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23) 및 데이터라인이 형성된 어레이 기판(10) 전면에 보호막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 보호막(15b)의 일부 영역을 제거하여 소정의 콘택홀(미도시)을 형성한다.

마지막으로, 도 4e에 도시된 바와 같이, 투명한 도전성 금속물질을 상기 어레이 기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 투명한 도전성 금속물질로 이루어진 공통전극(8)을 형성한다. 이때, 상기 공통전극(8)은 그 하부의 상기 화소전극(18)과 함께 프린지 필드를 발생시키기 위해 상기 공통전극(8) 내에 다수개의 슬릿(8s)을 포함하고 있다.

이와 같이 제조된 일반적인 프린지 필드형 액정표시장치는 드레인전극 위에 바로 화소전극을 형성함에 따라 한번의 마스크공정을 줄일 수 있으나, 공정상의 문제로 상기 드레인전극에 접속하는 화소전극의 ITO가 일부 침식하는 불량이 발생하기도 하는데, 이를 도면을 참조하여 상세히 설명한다.

도 5a 내지 도 5i는 상기 도 4b 및 도 4c에 도시된 제 2 마스크공정 및 제 3 마스크공정을 구체적으로 나타내는 단면도이다.

도 5a에 도시된 바와 같이, 상기 게이트전극(21)과 게이트라인이 형성된 어레이 기판(10) 전면에 차례대로 게이트절연막(15a), 비정질 실리콘 박막(20), n+ 비정질 실리콘 박막(25) 및 도전성 금속물질(30)을 증착한다.

이후, 상기 도전성 금속물질(30) 위에 포토레지스트와 같은 감광성물질로 이루어진 감광막을 형성한 후, 마스크를 통해 상기 감광막에 선택적으로 광을 조사한다.

그리고, 상기 노광된 감광막을 현상하고 나면, 상기 마스크의 차단영역과 제 2 투과영역을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(60a) 내지 제 3 감광막패턴(60c)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역에는 상기 감광막이 완전히 제거되어 상기 도전성 금속물질(30) 표면이 노출되게 된다.

다음으로, 도 5b에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(60a) 내지 제 3 감광막패턴(60c)을 마스크로 하여, 습식 식각(wet etching)을 통해 그 하부에 형성된 도전성 금속물질의 일부영역을 선택적으로 제거하게 되면, 상기 어레이 기판(10)에 상기 도전성 금속물질로 이루어진 도전막패턴(30')이 형성되게 된다.

계속해서, 도 5c에 도시된 바와 같이, 상기 제 1 감광막패턴(60a) 내지 제 3 감광막패턴(60c)을 마스크로 하여, 건식 식각(dry etching)을 통해 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막의 일부영역을 선택적으로 제거하게 되면, 상기 도전막패턴(30') 하부에 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어진 액티브층(24) 및 n+ 비정질 실리콘 박막패턴(25')이 각각 형성되게 된다.

이후, 상기 제 1 감광막패턴(60a) 내지 제 3 감광막패턴(60c)의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 5d에 도시된 바와 같이, 상기 제 2 투과영역의 제 3 감광막패턴이 완전히 제거되게 된다.

이때, 상기 제 1 감광막패턴 및 제 2 감광막패턴은 상기 제 3 감광막패턴의 두께만큼이 제거된 제 4 감광막패턴(60a') 및 제 5 감광막패턴(60b')으로 상기 차단영역에 대응하는 영역에만 남아있게 된다.

이후, 도 5e에 도시된 바와 같이, 상기 제 4 감광막패턴(60a') 및 제 5 감광막패턴(60b')을 마스크로 하여, 습식 식각을 통해 그 하부에 형성된 도전막패턴의 일부영역을 선택적으로 제거하게 되면, 상기 n+ 비정질 실리콘 박막패턴(25') 위에 상기 도전성 금속물질로 이루어진 소오스전극(22)과 드레인전극(23)이 형성되게 된다.

계속해서, 도 5f에 도시된 바와 같이, 상기 제 4 감광막패턴(60a') 및 제 5 감광막패턴(60b')을 마스크로 하여, 건식 식각을 통해 상기 n+ 비정질 실리콘 박막패턴의 일부영역을 선택적으로 제거(이하, 백채널-에치(back channel etch)라 함)하게 되면, 상기 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층(25n)이 형성되게 된다.

이때, 일반적으로 상기 건식 식각에는 SF6, Cl2, He 등이 혼합된 가스를 이용하게 되며, 상기 SF6, Cl2는 드레인전극(23)을 구성하는 구리(Cu)와 반응하여 CuF2, CuCl2 등의 구리 혼합물(compound)을 형성하게 된다.

다음으로, 도 5g에 도시된 바와 같이, 건식 스트립(dry strip)을 통해 상기 제 4 감광막패턴(60a') 및 제 5 감광막패턴(60b')을 제거하게 된다.

이때, 일반적으로 상기 건식 스트립에는 SF6, O2 등이 혼합된 가스를 이용하게 되며, 상기 SF6은 드레인전극(23)을 구성하는 구리와 반응하여 CuF2 등의 구리 혼합물을 형성하게 된다.

다음으로, 도 5h에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 ITO와 같은 투명한 도전성 금속물질(50)을 증착한 후, 마스크를 통해 소정의 감광막패턴(65)을 형성한다.

이후, 도 5i에 도시된 바와 같이, 상기 감광막패턴(65)을 마스크로 하여, 습식 식각을 통해 그 하부의 ITO의 일부영역을 선택적으로 제거하게 되면, 상기 ITO로 이루어진 화소전극(18)이 형성되게 된다.

이때, 상기 드레인전극(23) 위에 증착된 상기 ITO는 전술한 백채널-에치 및 감광막패턴의 건식 스트립을 통해 드레인전극(23) 위에 형성된 CuF2, CuCl2 등의 구리 혼합물들로 인해 상기 드레인전극(23)과의 결합이 약해져 상기 화소전극(18)의 패터닝 시 침식됨에 따라 접속 불량이 발생하게 된다(도 6a 및 도 6b 참조).

참고로, 상기 도 6a는 박막 트랜지스터 영역을 나타내는 현미경 사진이며, 상기 도 6b는 상기 도 6a에 도시된 박막 트랜지스터에 있어 드레인전극과 화소전극 사이의 접촉부를 나타내는 집속 이온 빔(Focused Ion Beam: FIB) 사진이다.

이와 같이 구리는 저저항 배선으로 유용한 재료이기 때문에 데이터 배선, 즉 소오스전극과 드레인전극 및 데이터라인을 형성하는데 사용되지만, 표면 반응성이 좋아서 빨리 산화되거나 다른 가스와 반응하여 새로운 결합구조를 가지기 때문에 공정 제어가 어려운 단점이 있다. 특히, 구리 재료로 배선을 형성한 경우 표면 상태에 따라서 저항의 증가 또는 ITO와의 접속 불량이 문제가 된다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 고해상도 및 광시야각을 구현하기 위한 프린지 필드형 액정표시장치에 있어, 구리 재료로 데이터 배선을 형성한 경우에 ITO로 이루어진 화소전극과의 안정적인 접속을 가능하도록 한 프린지 필드형 액정표시장치의 제조방법을 제공하는데 있다.

기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.

상기한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 프린지 필드형 액정표시장치의 제조방법은 화소전극을 패터닝한 후에 백채널-에치를 진행하는 한편, 건식 스트립 대신에 습식 스트립을 진행하여 드레인전극 상부에 구리 혼합물의 생성을 억제함으로써 상기 드레인전극과 화소전극 사이의 접촉 불량을 최소화하는 것을 특징으로 한다. 특히, 상기 본 발명의 제 1 실시예에 따른 프린지 필드형 액정표시장치는 상기 백채널-에치 공정을 화소전극의 습식 스트립 이후에 진행하는 것을 특징으로 한다. 또한, 본 발명의 프린지 필드형 액정표시장치는 한번의 콘택홀 형성 공정을 생략하고, 드레인전극 위에 ITO로 이루어진 화소전극을 형성하여 상기 드레인전극과 화소전극 사이를 직접 접속시키는 것을 특징으로 한다. 이때 발생하였던 ITO의 침식 불량은 기존 공정에서 구리 표면에 반응성 가스로 작용하였던 SF6, Cl2 공정, 즉 백채널-에치 공정을 ITO 증착 이후에 진행함으로써 개선할 수 있다.

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

본 발명의 다른 일 실시예에 따른 프린지 필드형 액정표시장치의 제조방법은 구리 표면과 반응을 잘하는 백채널-에치 공정을 ITO 증착 이후에 진행하는 대신에 건식 식각 시 사용되는 SF6, Cl2 등의 가스를 제어함으로써 구리와 ITO 사이의 직접 접속이 가능하게 하는 것을 특징으로 한다.

상술한 바와 같이, 본 발명에 따른 프린지 필드형 액정표시장치의 제조방법은 화소전극을 패터닝한 후에 백채널-에치를 진행하는 한편, 건식 스트립 대신에 습식 스트립을 진행하여 드레인전극 상부에 구리 혼합물의 생성을 억제함으로써 상기 드레인전극과 화소전극 사이의 접속 불량을 방지할 수 있게 된다. 그 결과 구리와 ITO 사이의 직접 접속이 가능하게 되어 마스크수를 줄일 수 있는 효과를 제공한다.

즉, 본 발명에 따른 프린지 필드형 액정표시장치의 제조방법은 구리 표면과 반응을 잘하는 백채널-에치 공정을 ITO 증착 이후에 진행하거나 건식 식각 시 사용되는 SF6, Cl2 등의 가스를 제어함으로써 구리와 ITO 사이의 직접 접속이 가능하게 된다.

도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.
도 2 및 도 3은 일반적인 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 단면도.
도 4a 내지 도 4e는 상기 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 5a 내지 도 5i는 상기 도 4b 및 도 4c에 도시된 제 2 마스크공정 및 제 3 마스크공정을 구체적으로 나타내는 단면도.
도 6a 및 도 6b는 상기 도 3에 도시된 어레이 기판 일부를 나타내는 사진.
도 7은 본 발명의 제 1 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 8은 본 발명의 제 1 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 단면도.
도 9a 내지 도 9e는 상기 도 7에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 10a 내지 도 10e는 상기 도 8에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 11a 내지 도 11l은 상기 도 10b 및 도 10c에 도시된 본 발명의 제 1 실시예에 따른 제 2 마스크공정 및 제 3 마스크공정을 구체적으로 나타내는 단면도.
도 12a 내지 도 12l은 본 발명의 제 2 실시예에 따른 제 2 마스크공정 및 제 3 마스크공정을 구체적으로 나타내는 단면도.
도 13a 내지 도 13e는 본 발명의 제 3 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 14a 내지 도 14l은 상기 도 13b 및 도 13c에 도시된 본 발명의 제 3 실시예에 따른 제 2 마스크공정 및 제 3 마스크공정을 구체적으로 나타내는 단면도.
도 15a 및 도 15b는 건식 스트립 대신에 습식 스트립을 진행한 경우의 어레이 기판 일부를 나타내는 사진.

이하, 첨부한 도면을 참조하여 본 발명에 따른 프린지 필드형 액정표시장치의 제조방법의 바람직한 실시예를 상세히 설명한다.

도 7은 본 발명의 제 1 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 화소전극과 공통전극 사이에 형성되는 프린지 필드가 슬릿을 관통하여 화소영역 및 화소전극 상에 위치하는 액정분자를 구동시킴으로써 화상을 구현하는 프린지 필드형 액정표시장치의 어레이 기판 일부를 나타내고 있다.

이때, 도면에는 설명의 편의를 위해 화소부와 데이터패드부 및 게이트패드부를 포함하는 하나의 화소를 나타내고 있으며, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.

또한, 도 8은 본 발명의 제 1 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 단면도로써, 상기 도 7에 도시된 어레이 기판의 A-A'선에 따른 단면을 개략적으로 나타내고 있다.

상기 도 7 및 도 8에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 프린지 필드를 발생시켜 액정분자를 구동시키는 화소전극(118)과 다수의 슬릿(108s)을 가진 공통전극(108)이 형성되어 있다.

상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123) 사이의 절연을 위한 게이트절연막(115a) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(124)을 포함한다.

이때, 상기 액티브층(124)의 소오스/드레인영역은 오믹-콘택층(125n)을 통해 상기 소오스/드레인전극(122, 123)과 오믹-콘택을 형성하게 된다.

그리고, 상기 소오스전극(122)의 일부는 일 방향으로 연장되어 상기 데이터라인(117)에 연결되며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 상기 화소전극(118)에 직접 전기적으로 접속하게 된다.

전술한 바와 같이 상기 화소영역 내에는 프린지 필드를 발생시키기 위해 공통전극(108)과 화소전극(118)이 형성되어 있는데, 이때 상기 공통전극(108)은 화소부 전체에 걸쳐 단일패턴으로 형성되는 한편 각각의 화소영역 내에서 다수의 슬릿(108s)을 가지도록 형성되어 있으며, 상기 화소전극(118)은 화소영역 내에 박스 형태로 형성되는 것을 특징으로 한다.

이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.

즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드라인(117p)에 연결되며, 상기 게이트패드라인(116p)과 데이터패드라인(117p)은 상기 게이트패드라인(116p)과 데이터패드라인(117p)에 각각 전기적으로 접속된 게이트패드전극(126p)과 데이터패드전극(127p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.

이때, 상기 데이터패드라인(117p)은 제 1 콘택홀(140a)을 통해 상기 데이터패드전극(127p)과 전기적으로 접속하게 되며, 상기 게이트패드라인(116p)은 제 2 콘택홀(140b)을 통해 상기 게이트패드전극(126p)과 전기적으로 접속하게 된다.

이와 같이 구성된 상기 본 발명의 제 1 실시예에 따른 프린지 필드형 액정표시장치는 드레인전극 위에 화소전극을 형성하여 콘택홀 없이 상기 드레인전극과 화소전극 사이를 접속시킴으로써 1번의 마스크공정을 생략할 수 있는 것을 특징으로 한다.

또한, 상기 본 발명의 제 1 실시예에 따른 프린지 필드형 액정표시장치는 화소전극을 패터닝한 후에 백채널-에치를 진행하는 한편, 건식 스트립 대신에 습식 스트립을 진행하여 드레인전극 상부에 구리 혼합물의 생성을 억제함으로써 상기 드레인전극과 화소전극 사이의 접촉 불량을 최소화하는 것을 특징으로 한다. 특히, 상기 본 발명의 제 1 실시예에 따른 프린지 필드형 액정표시장치는 상기 백채널-에치 공정을 화소전극의 습식 스트립 이후에 진행하는 것을 특징으로 한다.

즉, 본 발명의 제 1 실시예에 따른 프린지 필드형 액정표시장치는 한번의 콘택홀 형성 공정을 생략하고, 드레인전극 위에 ITO로 이루어진 화소전극을 형성하여 상기 드레인전극과 화소전극 사이를 직접 접속시키는 것을 특징으로 한다. 이때 발생하였던 ITO의 침식 불량은 기존 공정에서 구리 표면에 반응성 가스로 작용하였던 SF6, Cl2 공정, 즉 백채널-에치 공정을 ITO 증착 이후에 진행함으로써 개선할 수 있게 된다.

이하, 상기와 같이 구성되는 본 발명의 제 1 실시예에 따른 프린지 필드형 액정표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.

도 9a 내지 도 9e는 상기 도 7에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이며, 도 10a 내지 도 10e는 상기 도 8에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.

도 9a 및 도 10a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121)과 게이트라인(116)을 형성하며, 상기 어레이 기판(110)의 게이트패드부에 게이트패드라인(116p)을 형성한다.

이때, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.

여기서, 상기 제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.

다음으로, 도 9b 및 도 10b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한다. 이때, 상기 제 2 도전막은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 구리, 구리 합금, 알루미늄 등과 같은 저저항 불투명 도전물질이 상부에 형성된 적어도 2층 이상의 다층구조로 형성할 수 있다.

이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브층(124)을 형성하는 한편, 상기 액티브층(124) 위에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.

또한, 상기 제 2 마스크공정을 통해 상기 어레이 기판(110)의 화소부에 상기 게이트라인(116)과 함께 화소영역을 정의하는 데이터라인(117)을 형성하는 한편, 상기 어레이 기판(110)의 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)을 형성하게 된다.

이때, 상기 액티브층(124) 위에는 상기 액티브층(124)과 실질적으로 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125')이 형성되게 된다.

다음으로, 도 9c 및 도 10c에 도시된 바와 같이, 상기 액티브층(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)이 형성된 어레이 기판(110) 전면에 제 3 도전막을 형성한다. 이때, 상기 제 3 도전막은 화소전극을 형성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.

이후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 화소영역에 상기 제 3 도전막으로 이루어지며 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.

이때, 상기 제 3 마스크공정을 통해 상기 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브층(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.

이하, 상기의 제 2 마스크공정 및 제 3 마스크공정을 다음의 도면을 참조하여 구체적으로 설명한다.

도 11a 내지 도 11l은 상기 도 10b 및 도 10c에 도시된 본 발명의 제 1 실시예에 따른 제 2 마스크공정 및 제 3 마스크공정을 구체적으로 나타내는 단면도이다.

도 11a에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 차례대로 게이트절연막(115a), 비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 증착한다.

이때, 전술한 바와 같이 상기 제 2 도전막(130)은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 구리, 구리 합금, 알루미늄 등과 같은 저저항 불투명 도전물질이 상부에 형성된 적어도 2층 이상의 다층구조로 형성할 수 있다.

이후, 도 11b에 도시된 바와 같이, 상기 제 2 도전막(130)이 형성된 어레이 기판(110) 위에 포토레지스트와 같은 감광성물질로 이루어진 감광막(160)을 형성한 후 본 발명의 제 1 실시예에 따른 하프-톤 마스크(170) 또는 회절 마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 상기 회절 마스크를 포함하는 것으로 한다)를 통해 상기 감광막(160)에 선택적으로 광을 조사한다.

이때, 상기 하프-톤 마스크(170)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(170)를 투과한 광만이 상기 감광막(160)에 조사되게 된다.

이어서, 상기 하프-톤 마스크(170)를 통해 노광된 상기 감광막(160)을 현상하고 나면, 도 11c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(160a) 내지 제 3 감광막패턴(160c)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 2 도전막(130) 표면이 노출되게 된다.

이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(160a) 및 제 2 감광막패턴(160b)은 제 2 투과영역(II)을 통해 형성된 제 3 감광막패턴(160c)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.

다음으로, 도 11d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(160a) 내지 제 3 감광막패턴(160c)을 마스크로 하여, 습식 식각을 통해 그 하부에 형성된 제 2 도전막의 일부영역을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 도전막패턴(130')이 형성되게 된다.

계속해서, 도 11e에 도시된 바와 같이, 상기 제 1 감광막패턴(160a) 내지 제 3 감광막패턴(160c)을 마스크로 하여, 건식 식각을 통해 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막의 일부영역을 선택적으로 제거하게 되면, 상기 도전막패턴(130') 하부에 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어진 액티브층(124) 및 n+ 비정질 실리콘 박막패턴(125')이 각각 형성되게 된다.

이후, 상기 제 1 감광막패턴(160a) 내지 제 3 감광막패턴(160c)의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 11f에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 3 감광막패턴이 완전히 제거되게 된다.

이때, 상기 제 1 감광막패턴 및 제 2 감광막패턴은 상기 제 3 감광막패턴의 두께만큼이 제거된 제 4 감광막패턴(160a') 및 제 5 감광막패턴(160b')으로 상기 차단영역(III)에 대응하는 영역에만 남아있게 된다.

이후, 도 11g에 도시된 바와 같이, 상기 제 4 감광막패턴(160a') 및 제 5 감광막패턴(160b')을 마스크로 하여, 습식 식각을 통해 그 하부에 형성된 도전막패턴의 일부영역을 선택적으로 제거하게 되면, 상기 n+ 비정질 실리콘 박막패턴(125') 위에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)이 형성되게 된다. 이때, 도면에는 도시하지 않았지만, 상기 어레이 기판(110)의 화소부에는 상기 제 2 도전막으로 이루어지며 상기 게이트라인(116)과 함께 화소영역을 정의하는 데이터라인이 형성되는 한편, 상기 어레이 기판(110)의 데이터패드부에는 상기 제 2 도전막으로 이루어진 데이터패드라인이 형성되게 된다.

이후, 도 11h에 도시된 바와 같이, 습식 스트립을 통해 상기 제 4 감광막패턴(160a') 및 제 5 감광막패턴(160b')을 제거하게 된다.

이와 같이 본 발명의 제 1 실시예의 경우에는 구리와 반응하는 SF6 등의 가스를 이용하는 건식 스트립 대신에 습식 스트립을 이용함으로써 ITO 침식을 방지할 수 있게 된다. 참고로, 2차 이온 질량분석법(Secondary Ion Mass Spectrometry; SIMS)으로 구리 표면을 분석한 결과 습식 스트립 대비 건식 스트립 조건에서 F계 화합물의 함량이 높게 측정되는 것을 알 수 있었다.

다음으로, 도 11i에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 제 3 도전막(150)을 증착한 후, 그 위에 마스크를 통해 소정의 감광막패턴(165)을 형성한다. 이때, 상기 제 3 도전막(150)은 화소전극을 형성하기 위해 ITO 또는 IZO와 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.

이후, 도 11j에 도시된 바와 같이, 상기 감광막패턴(165)을 마스크로 하여, 습식 식각을 통해 그 하부의 제 3 도전막의 일부영역을 선택적으로 제거하게 되면, 상기 제 3 도전막으로 이루어지며 상기 드레인전극(123)과 직접 전기적으로 접속하는 화소전극(118)이 형성되게 된다.

다음으로, 도 11k에 도시된 바와 같이, 전술한 습식 스트립을 통해 상기 감광막패턴(165)을 제거하게 된다.

이후, 도 11l에 도시된 바와 같이, 건식 식각을 통해 상기 n+ 비정질 실리콘 박막패턴의 일부영역을 선택적으로 제거(즉, 백채널-에치)하게 되면, 상기 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층(125n)이 형성되게 된다.

이 경우 상기 백채널-에치 공정에 건식 식각을 이용하더라도 이미 드레인전극(123) 위에 화소전극(118)이 형성되어 있기 때문에 전술한 드레인전극(123)과 화소전극(118) 사이의 접속 불량은 발생하지 않게 된다.

이와 같이 화소전극(118)이 형성된 후에는 도 9d 및 도 10d에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 보호막(115b)을 형성한다.

이때, 상기 보호막(115b)은 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막으로 형성하거나 포토 아크릴과 같은 유기절연막으로 형성할 수 있다.

이후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 게이트절연막(115a) 및 보호막(115b)을 선택적으로 제거함으로써 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 형성한다.

다음으로, 도 9e 및 도 10e에 도시된 바와 같이, 상기 보호막(115b)이 형성된 어레이 기판(110) 전면에 제 4 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 4 도전막으로 이루어진 공통전극(108)을 형성하게 된다.

또한, 상기 제 4 마스크공정을 통해 상기 제 4 도전막을 선택적으로 제거함으로써 상기 데이터패드부 및 게이트패드부에 각각 상기 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 통해 상기 데이터패드라인(117p) 및 게이트패드라인(116p)에 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.

이때, 상기 제 4 도전막은 상기 공통전극(108)과 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하기 위해 ITO 또는 IZO와 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.

그리고, 상기 공통전극(108)은 화소부 전체에 걸쳐 단일패턴으로 형성되는 한편, 그 하부의 상기 화소전극(118)과 함께 프린지 필드를 발생시키기 위해 상기 공통전극(108) 내에 다수개의 슬릿(108s)을 포함하고 있다.

한편, 상기 본 발명의 제 1 실시예에 따른 프린지 필드형 액정표시장치는 백채널-에치 공정을 화소전극의 습식 스트립 이후에 진행하는 것을 특징으로 하나, 본 발명이 이에 한정되는 것은 아니며, 상기 백채널-에치 공정을 화소전극의 습식 스트립 이전에 진행할 수도 있으며, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.

참고로, 상기 본 발명의 제 2 실시예에 따른 프린지 필드형 액정표시장치의 제조방법은 제 2 마스크공정 및 제 3 마스크공정을 제외하고는 상기 본 발명의 제 1 실시예의 경우와 실질적으로 동일하므로 나머지 마스크공정에 대한 설명은 생략하기로 한다.

도 12a 내지 도 12l은 본 발명의 제 2 실시예에 따른 제 2 마스크공정 및 제 3 마스크공정을 구체적으로 나타내는 단면도이다.

도 12a에 도시된 바와 같이, 게이트전극(221)과 게이트라인(미도시) 및 게이트패드라인(미도시)이 형성된 어레이 기판(210) 전면에 차례대로 게이트절연막(215a), 비정질 실리콘 박막(220), n+ 비정질 실리콘 박막(225) 및 제 2 도전막(230)을 증착한다.

이때, 전술한 바와 같이 상기 제 2 도전막(230)은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 구리, 구리 합금, 알루미늄 등과 같은 저저항 불투명 도전물질이 상부에 형성된 적어도 2층 이상의 다층구조로 형성할 수 있다.

이후, 도 12b에 도시된 바와 같이, 상기 제 2 도전막(230)이 형성된 어레이 기판(20) 위에 포토레지스트와 같은 감광성물질로 이루어진 감광막(260)을 형성한 후 본 발명의 제 2 실시예에 따른 하프-톤 마스크(270)를 통해 상기 감광막(260)에 선택적으로 광을 조사한다.

이때, 상기 하프-톤 마스크(270)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(270)를 투과한 광만이 상기 감광막(260)에 조사되게 된다.

이어서, 상기 하프-톤 마스크(270)를 통해 노광된 상기 감광막(260)을 현상하고 나면, 도 12c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(260a) 내지 제 3 감광막패턴(260c)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 2 도전막(230) 표면이 노출되게 된다.

이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(260a) 및 제 2 감광막패턴(260b)은 제 2 투과영역(II)을 통해 형성된 제 3 감광막패턴(260c)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.

다음으로, 도 12d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(260a) 내지 제 3 감광막패턴(260c)을 마스크로 하여, 습식 식각을 통해 그 하부에 형성된 제 2 도전막의 일부영역을 선택적으로 제거하게 되면, 상기 어레이 기판(210)의 화소부에 상기 제 2 도전막으로 이루어진 도전막패턴(230')이 형성되게 된다.

계속해서, 도 12e에 도시된 바와 같이, 상기 제 1 감광막패턴(260a) 내지 제 3 감광막패턴(260c)을 마스크로 하여, 건식 식각을 통해 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막의 일부영역을 선택적으로 제거하게 되면, 상기 도전막패턴(230') 하부에 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어진 액티브층(224) 및 n+ 비정질 실리콘 박막패턴(225')이 각각 형성되게 된다.

이후, 상기 제 1 감광막패턴(260a) 내지 제 3 감광막패턴(260c)의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 12f에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 3 감광막패턴이 완전히 제거되게 된다.

이때, 상기 제 1 감광막패턴 및 제 2 감광막패턴은 상기 제 3 감광막패턴의 두께만큼이 제거된 제 4 감광막패턴(260a') 및 제 5 감광막패턴(260b')으로 상기 차단영역(III)에 대응하는 영역에만 남아있게 된다.

이후, 도 12g에 도시된 바와 같이, 상기 제 4 감광막패턴(260a') 및 제 5 감광막패턴(260b')을 마스크로 하여, 습식 식각을 통해 그 하부에 형성된 도전막패턴의 일부영역을 선택적으로 제거하게 되면, 상기 n+ 비정질 실리콘 박막패턴(225') 위에 상기 제 2 도전막으로 이루어진 소오스전극(222)과 드레인전극(223)이 형성되게 된다. 이때, 도면에는 도시하지 않았지만, 상기 어레이 기판(210)의 화소부에는 상기 제 2 도전막으로 이루어지며 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인이 형성되는 한편, 상기 어레이 기판(210)의 데이터패드부에는 상기 제 2 도전막으로 이루어진 데이터패드라인이 형성되게 된다.

이후, 도 12h에 도시된 바와 같이, 습식 스트립을 통해 상기 제 4 감광막패턴(260a') 및 제 5 감광막패턴(260b')을 제거하게 된다.

이때, 전술한 본 발명의 제 1 실시예와 동일하게 상기 본 발명의 제 2 실시예는 구리와 반응하는 SF6 등의 가스를 이용하는 건식 스트립 대신에 습식 스트립을 이용하여 상기 제 4 감광막패턴(260a') 및 제 5 감광막패턴(260b')을 제거함으로써 후술할 화소전극 패터닝 시 ITO 침식을 방지할 수 있게 된다.

다음으로, 도 12i에 도시된 바와 같이, 상기 어레이 기판(210) 전면에 제 3 도전막(250)을 증착한 후, 그 위에 마스크를 통해 소정의 감광막패턴(265)을 형성한다. 이때, 상기 제 3 도전막(250)은 화소전극을 형성하기 위해 ITO 또는 IZO와 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.

이후, 도 12j에 도시된 바와 같이, 상기 감광막패턴(265)을 마스크로 하여, 습식 식각을 통해 그 하부의 제 3 도전막의 일부영역을 선택적으로 제거하게 되면, 상기 제 3 도전막으로 이루어지며 상기 드레인전극(223)과 직접 전기적으로 접속하는 화소전극(218)이 형성되게 된다.

다음으로, 도 12k에 도시된 바와 같이, 건식 식각을 통해 상기 n+ 비정질 실리콘 박막패턴의 일부영역을 선택적으로 제거(즉, 백채널-에치)하게 되면, 상기 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층(225n)이 형성되게 된다.

이 경우 상기 백채널-에치 공정에 건식 식각을 이용하더라도 이미 드레인전극(223) 위에 화소전극(218)이 형성되어 있기 때문에 전술한 드레인전극(223)과 화소전극(218) 사이의 접속 불량은 발생하지 않게 된다.

이후, 도 12l에 도시된 바와 같이, 전술한 습식 스트립을 통해 상기 감광막패턴(265)을 제거하게 된다.

이와 같이 상기 본 발명의 제 1 실시예 및 제 2 실시예에 따른 프린지 필드형 액정표시장치는 구리 표면과 반응을 잘하는 백채널-에치 공정을 ITO 증착 이후에 진행하는 것을 특징으로 하나, 본 발명이 이에 한정되는 것은 아니며, 건식 식각 시 사용되는 SF6, Cl2 등의 가스를 제어함으로써 구리와 ITO 사이의 직접 접속이 가능하게 할 수도 있는데, 이를 다음의 본 발명의 제 3 실시예를 통해 상세히 설명한다.

도 13a 내지 도 13e는 본 발명의 제 3 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.

도 13a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(310)의 화소부에 게이트전극(321)과 게이트라인(미도시)을 형성하며, 상기 어레이 기판(310)의 게이트패드부에 게이트패드라인(미도시)을 형성한다.

이때, 상기 게이트전극(321)과 게이트라인 및 게이트패드라인은 제 1 도전막을 상기 어레이 기판(310) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.

다음으로, 도 13b에 도시된 바와 같이, 상기 게이트전극(321)과 게이트라인 및 게이트패드라인이 형성된 어레이 기판(310) 전면에 게이트절연막(315a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한다. 이때, 상기 제 2 도전막은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 구리, 구리 합금, 알루미늄 등과 같은 저저항 불투명 도전물질이 상부에 형성된 적어도 2층 이상의 다층구조로 형성할 수 있다.

이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 상기 어레이 기판(310)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브층(324)을 형성하는 한편, 상기 액티브층(324) 위에 상기 제 2 도전막으로 이루어진 소오스전극(322)과 드레인전극(323)을 형성한다.

또한, 상기 제 2 마스크공정을 통해 상기 어레이 기판(310)의 화소부에 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인(미도시)을 형성하는 한편, 상기 어레이 기판(310)의 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라인(미도시)을 형성하게 된다.

이때, 상기 액티브층(324)과 소오스/드레인전극(322, 323) 사이에는 상기 액티브층(324)의 소오스/드레인영역과 상기 소오스/드레인전극(322, 323) 사이를 오믹-콘택시키는 오믹-콘택층(325n)이 형성되게 된다.

다음으로, 도 13c에 도시된 바와 같이, 상기 액티브층(324)과 소오스/드레인전극(322, 323) 및 데이터라인이 형성된 어레이 기판(310) 전면에 제 3 도전막을 형성한다.

이후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 화소영역에 상기 제 3 도전막으로 이루어지며 상기 드레인전극(323)과 전기적으로 접속하는 화소전극(318)을 형성한다.

이하, 상기 본 발명의 제 3 실시예에 따른 제 2 마스크공정 및 제 3 마스크공정을 다음의 도면을 참조하여 구체적으로 설명한다.

도 14a 내지 도 14l은 상기 도 13b 및 도 13c에 도시된 본 발명의 제 3 실시예에 따른 제 2 마스크공정 및 제 3 마스크공정을 구체적으로 나타내는 단면도이다.

도 14a에 도시된 바와 같이, 상기 게이트전극(321)과 게이트라인 및 게이트패드라인이 형성된 어레이 기판(310) 전면에 차례대로 게이트절연막(315a), 비정질 실리콘 박막(320), n+ 비정질 실리콘 박막(325) 및 제 2 도전막(330)을 증착한다.

이때, 전술한 바와 같이 상기 제 2 도전막(330)은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 구리, 구리 합금, 알루미늄 등과 같은 저저항 불투명 도전물질이 상부에 형성된 적어도 2층 이상의 다층구조로 형성할 수 있다.

이후, 도 14b에 도시된 바와 같이, 상기 제 2 도전막(330)이 형성된 어레이 기판(310) 위에 포토레지스트와 같은 감광성물질로 이루어진 감광막(360)을 형성한 후 본 발명의 제 3 실시예에 따른 하프-톤 마스크(370)를 통해 상기 감광막(360)에 선택적으로 광을 조사한다.

이때, 상기 하프-톤 마스크(370)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(370)를 투과한 광만이 상기 감광막(360)에 조사되게 된다.

이어서, 상기 하프-톤 마스크(370)를 통해 노광된 상기 감광막(360)을 현상하고 나면, 도 14c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(360a) 내지 제 3 감광막패턴(360c)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 2 도전막(330) 표면이 노출되게 된다.

이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(360a) 및 제 2 감광막패턴(360b)은 제 2 투과영역(II)을 통해 형성된 제 3 감광막패턴(360c)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.

다음으로, 도 14d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(360a) 내지 제 3 감광막패턴(360c)을 마스크로 하여, 습식 식각을 통해 그 하부에 형성된 제 2 도전막의 일부영역을 선택적으로 제거하게 되면, 상기 어레이 기판(310)의 화소부에 상기 제 2 도전막으로 이루어진 도전막패턴(330')이 형성되게 된다.

계속해서, 도 14e에 도시된 바와 같이, 상기 제 1 감광막패턴(360a) 내지 제 3 감광막패턴(360c)을 마스크로 하여, 건식 식각을 통해 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막의 일부영역을 선택적으로 제거하게 되면, 상기 도전막패턴(330') 하부에 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어진 액티브층(324) 및 n+ 비정질 실리콘 박막패턴(325')이 각각 형성되게 된다.

이후, 상기 제 1 감광막패턴(360a) 내지 제 3 감광막패턴(360c)의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 14f에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 3 감광막패턴이 완전히 제거되게 된다.

이때, 상기 제 1 감광막패턴 및 제 2 감광막패턴은 상기 제 3 감광막패턴의 두께만큼이 제거된 제 4 감광막패턴(360a') 및 제 5 감광막패턴(360b')으로 상기 차단영역(III)에 대응하는 영역에만 남아있게 된다.

이후, 도 14g에 도시된 바와 같이, 상기 제 4 감광막패턴(360a') 및 제 5 감광막패턴(360b')을 마스크로 하여, 습식 식각을 통해 그 하부에 형성된 도전막패턴의 일부영역을 선택적으로 제거하게 되면, 상기 n+ 비정질 실리콘 박막패턴(325') 위에 상기 제 2 도전막으로 이루어진 소오스전극(322)과 드레인전극(323)이 형성되게 된다. 이때, 도면에는 도시하지 않았지만, 상기 어레이 기판(310)의 화소부에는 상기 제 2 도전막으로 이루어지며 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인이 형성되는 한편, 상기 어레이 기판(310)의 데이터패드부에는 상기 제 2 도전막으로 이루어진 데이터패드라인이 형성되게 된다.

계속해서, 도 14h에 도시된 바와 같이, 상기 제 4 감광막패턴(360a') 및 제 5 감광막패턴(360b')을 마스크로 하여, 건식 식각을 통해 상기 n+ 비정질 실리콘 박막패턴의 일부영역을 선택적으로 제거(즉, 백채널-에치)하게 되면, 상기 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층(325n)이 형성되게 된다.

이때, 일반적으로 상기 건식 식각에는 SF6, Cl2, He 등이 혼합된 가스를 이용하게 되나, 본 발명의 제 3 실시예의 경우에는 Cl2가 제거된 플라즈마 가스를 이용하는 것을 특징으로 한다.

즉, 상기 백채널-에치 공정 중에 사용하는 Cl2 가스에 의해 구리로 이루어진 데이터 배선 에지부에 CuCl2가 형성이 되고, 이는 ITO와의 접속 불량을 야기하여 화소전극 패터닝 시 상기 에지부에서의 ITO 침식을 발생시키게 된다. 이때, 상기 Cl2 가스는 비정질 실리콘 박막으로 이루어진 액티브층(324)과 게이트절연막(315a) 사이의 식각 선택비를 높이기 위해 사용하므로 식각 선택비를 고려하지 않으면 Cl2 가스를 제거할 수 있다.

이후, 도 14i에 도시된 바와 같이, 습식 스트립을 통해 상기 제 4 감광막패턴(360a') 및 제 5 감광막패턴(360b')을 제거하게 된다.

다음으로, 도 14j에 도시된 바와 같이, 상기 어레이 기판(310) 전면에 제 3 도전막(350)을 증착한 후, 그 위에 마스크를 통해 소정의 감광막패턴(365)을 형성한다. 이때, 상기 제 3 도전막(350)은 화소전극을 형성하기 위해 ITO 또는 IZO와 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.

이후, 도 14k에 도시된 바와 같이, 상기 감광막패턴(365)을 마스크로 하여, 습식 식각을 통해 그 하부의 제 3 도전막의 일부영역을 선택적으로 제거하게 되면, 상기 제 3 도전막으로 이루어지며 상기 드레인전극(323)과 직접 전기적으로 접속하는 화소전극(318)이 형성되게 된다.

다음으로, 도 14l에 도시된 바와 같이, 전술한 습식 스트립을 통해 상기 감광막패턴(365)을 제거하게 된다.

이와 같이 화소전극(318)이 형성된 후에는 도 13d에 도시된 바와 같이, 상기 어레이 기판(310) 전면에 보호막(315b)을 형성한다.

다음으로, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 게이트절연막(315a) 및 보호막(315b)을 선택적으로 제거함으로써 상기 어레이 기판(310)의 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인 및 게이트패드라인의 일부를 노출시키는 제 1 콘택홀(미도시) 및 제 2 콘택홀(미도시)을 형성한다.

이후, 도 13e에 도시된 바와 같이, 상기 보호막(315b)이 형성된 어레이 기판(310) 전면에 제 4 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(310)의 화소부에 상기 제 4 도전막으로 이루어진 공통전극(308)을 형성하게 된다.

또한, 상기 제 4 마스크공정을 통해 상기 제 4 도전막을 선택적으로 제거함으로써 상기 데이터패드부 및 게이트패드부에 각각 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 상기 데이터패드라인 및 게이트패드라인에 전기적으로 접속하는 데이터패드전극(미도시) 및 게이트패드전극(미도시)을 형성하게 된다.

이때, 상기 공통전극(308)은 화소부 전체에 걸쳐 단일패턴으로 형성되는 한편, 그 하부의 상기 화소전극(318)과 함께 프린지 필드를 발생시키기 위해 상기 공통전극(308) 내에 다수개의 슬릿(308s)을 포함하고 있다.

도 15a 및 도 15b는 건식 스트립 대신에 습식 스트립을 진행한 경우의 어레이 기판 일부를 나타내는 사진으로써, 상기 도 15a는 드레인전극과 화소전극 사이의 접촉부를 나타내는 전자주사현미경(Scanning Electron Microscope; SEM) 사진이며, 상기 도 15b는 상기 도 15a에 도시된 드레인전극과 화소전극 사이의 접촉부를 나타내는 집속 이온 빔 사진이다.

상기 도 15a 및 도 15b를 참조하면, 습식 스트립을 진행한 경우에 ITO 침식이 거의 일어나지 않았음을 알 수 있다.

이와 같이 구성된 상기 본 발명의 제 1 실시예 내지 제 3 실시예에 따른 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.

이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.

상기 본 발명의 제 1 실시예 내지 제 3 실시예에 따른 프린지 필드형 액정표시장치는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.

또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

108~308 : 공통전극 108s~308s : 슬릿
110~310 : 어레이 기판 116 : 게이트라인
117 : 데이터라인 118~318 : 화소전극
121~321 : 게이트전극 122~322 : 소오스전극
123~323 : 드레인전극 124~324 : 액티브층
125n~325n : 오믹-콘택층

Claims (14)

  1. 제 1 기판 위에 게이트전극과 게이트라인을 형성하는 단계;
    상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 게이트절연막, 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성하는 단계;
    상기 제 2 도전막 위에 제 1 감광막패턴 내지 제 3 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 제 3 감광막패턴을 마스크로 하여, 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거하여 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막으로 이루어진 액티브층과 n+ 비정질 실리콘 박막패턴 및 도전막패턴을 형성하는 단계;
    상기 제 3 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴과 제 2 감광막패턴을 상기 제 3 감광막패턴의 두께 만큼 제거하여 제 4 감광막패턴 및 제 5 감광막패턴을 형성하는 단계;
    상기 제 4 감광막패턴 및 제 5 감광막패턴을 마스크로 하여, 상기 도전막패턴을 선택적으로 제거하여 상기 n+ 비정질 실리콘 박막패턴 위에 상기 제 2 도전막으로 이루어진 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 소오스전극과 드레인전극 및 데이터라인을 형성한 후에 습식 스트립을 통해 상기 제 4 감광막패턴 및 제 5 감광막패턴을 제거하는 단계;
    상기 제 4 감광막패턴 및 제 5 감광막패턴이 제거된 제 1 기판 위에 제 3 도전막 및 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 마스크로 하여, 상기 제 3 도전막을 선택적으로 제거하여 상기 제 3 도전막으로 이루어지며 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계;
    습식 스트립을 통해 상기 감광막패턴을 제거한 후에, SF6, Cl2, He이 혼합된 플라즈마 가스를 이용한 건식 식각을 통해 상기 n+ 비정질 실리콘 박막만을 선택적으로 제거하여 상기 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층을 형성하는 단계;
    상기 오믹-콘택층이 형성된 제 1 기판 위에 보호막을 형성하는 단계;
    상기 보호막이 형성된 제 1 기판의 화소부 전체에 걸쳐 단일패턴으로 형성되는 한편, 각각의 화소영역 내에서 다수의 슬릿을 가져 상기 화소전극과 함께 프린지 필드를 발생시키는 공통전극을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하며,
    상기 제 2 도전막은 구리 또는 구리 합금의 불투명 도전물질이 상부에 형성된 적어도 2층 이상의 다층구조로 형성되는 프린지 필드형 액정표시장치의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제 1 기판 위에 게이트전극과 게이트라인을 형성하는 단계;
    상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 게이트절연막, 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성하는 단계;
    상기 제 2 도전막 위에 제 1 감광막패턴 내지 제 3 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 제 3 감광막패턴을 마스크로 하여, 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거하여 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막으로 이루어진 액티브층과 n+ 비정질 실리콘 박막패턴 및 도전막패턴을 형성하는 단계;
    상기 제 3 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴과 제 2 감광막패턴을 상기 제 3 감광막패턴의 두께 만큼 제거하여 제 4 감광막패턴 및 제 5 감광막패턴을 형성하는 단계;
    상기 제 4 감광막패턴 및 제 5 감광막패턴을 마스크로 하여, 상기 도전막패턴을 선택적으로 제거하여 상기 n+ 비정질 실리콘 박막패턴 위에 상기 제 2 도전막으로 이루어진 소오스전극과 드레인전극을 형성하는 단계;
    상기 제 4 감광막패턴 및 제 5 감광막패턴을 마스크로 하여, Cl2가 제거된 SF6 및 He이 혼합된 플라즈마 가스를 이용한 건식 식각을 통해 상기 n+ 비정질 실리콘 박막패턴을 선택적으로 제거하여 상기 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층을 형성하는 단계;
    상기 소오스전극과 드레인전극 및 오믹-콘택층을 형성한 후에 습식 스트립을 통해 상기 제 4 감광막패턴 및 제 5 감광막패턴을 제거하는 단계;
    상기 제 4 감광막패턴 및 제 5 감광막패턴이 제거된 제 1 기판 위에 제 3 도전막 및 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 마스크로 하여, 상기 제 3 도전막을 선택적으로 제거하여 상기 제 3 도전막으로 이루어지며 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계;
    상기 화소전극이 형성된 제 1 기판 위에 보호막을 형성하는 단계;
    상기 보호막이 형성된 제 1 기판의 화소부 전체에 걸쳐 단일패턴으로 형성되는 한편, 각각의 화소영역 내에서 다수의 슬릿을 가져 상기 화소전극과 함께 프린지 필드를 발생시키는 공통전극을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하며,
    상기 제 2 도전막은 구리 또는 구리 합금의 불투명 도전물질이 상부에 형성된 적어도 2층 이상의 다층구조로 형성되는 프린지 필드형 액정표시장치의 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 10 항에 있어서, 습식 스트립을 통해 상기 감광막패턴을 제거하는 단계를 추가로 포함하는 프린지 필드형 액정표시장치의 제조방법.
KR1020110055784A 2011-06-09 2011-06-09 프린지 필드형 액정표시장치의 제조방법 KR101529557B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110055784A KR101529557B1 (ko) 2011-06-09 2011-06-09 프린지 필드형 액정표시장치의 제조방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020110055784A KR101529557B1 (ko) 2011-06-09 2011-06-09 프린지 필드형 액정표시장치의 제조방법
US13/332,666 US8633043B2 (en) 2011-06-09 2011-12-21 Method of fabricating fringe field switching liquid crystal display device
CN201110461941.1A CN102819156B (zh) 2011-06-09 2011-12-30 边缘场切换液晶显示装置的制造方法
US14/138,929 US8785223B2 (en) 2011-06-09 2013-12-23 Method of fabricating fringe field switching liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20120136694A KR20120136694A (ko) 2012-12-20
KR101529557B1 true KR101529557B1 (ko) 2015-06-19

Family

ID=47293521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110055784A KR101529557B1 (ko) 2011-06-09 2011-06-09 프린지 필드형 액정표시장치의 제조방법

Country Status (3)

Country Link
US (2) US8633043B2 (ko)
KR (1) KR101529557B1 (ko)
CN (1) CN102819156B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101971196B1 (ko) * 2012-09-21 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102060789B1 (ko) 2013-02-13 2019-12-31 삼성디스플레이 주식회사 표시 장치
KR102049569B1 (ko) * 2013-08-01 2019-11-28 삼성디스플레이 주식회사 미세 패턴을 포함한 구조물의 형성 방법, 나노 패턴 형성 방법 및 액정 표시 장치용 표시판의 제조 방법
CN103474396B (zh) * 2013-09-24 2015-09-02 深圳市华星光电技术有限公司 Tft-lcd阵列基板的制造方法
CN103700667B (zh) * 2013-12-18 2017-02-01 北京京东方光电科技有限公司 一种像素阵列结构及其制作方法、阵列基板和显示装置
CN103715096A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN103811502A (zh) * 2014-02-17 2014-05-21 北京京东方光电科技有限公司 阵列基板、阵列基板的制备方法、显示装置
CN104090401B (zh) * 2014-06-18 2017-12-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR20160014846A (ko) 2014-07-29 2016-02-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104281352B (zh) * 2014-10-13 2017-06-06 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
CN105425495B (zh) * 2016-01-06 2018-11-30 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN106847757B (zh) * 2017-03-09 2019-11-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
KR20190044150A (ko) * 2017-10-19 2019-04-30 삼성디스플레이 주식회사 트랜지스터 표시판
CN108010924A (zh) * 2017-12-06 2018-05-08 京东方科技集团股份有限公司 一种阵列基板及制作方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010095037A (ko) * 2000-03-30 2001-11-03 히로 산쥬 전기광학소자의 제조방법
KR20020041426A (ko) * 1999-09-07 2002-06-01 가나이 쓰토무 액정표시장치
KR20040095045A (ko) * 2003-05-06 2004-11-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20080020100A (ko) * 2006-08-30 2008-03-05 엘지.필립스 엘시디 주식회사 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2827703B1 (fr) * 2001-07-18 2004-05-14 Schneider Electric Ind Sa Appareil interrupteur multipolaire de type contacteur-disjoncteur
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US7338824B2 (en) * 2005-09-09 2008-03-04 Hannstar Display Corp. Method for manufacturing FFS mode LCD
KR101389219B1 (ko) * 2006-12-29 2014-04-24 엘지디스플레이 주식회사 프린지 필드형 액정표시패널 및 그 제조 방법
KR101374102B1 (ko) * 2007-04-30 2014-03-25 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR101294232B1 (ko) * 2007-06-08 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
KR101446249B1 (ko) * 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI331247B (en) * 2007-12-13 2010-10-01 Au Optronics Corp Pixel sturctur and repairing method thereof
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5646162B2 (ja) * 2009-01-23 2014-12-24 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
KR101593443B1 (ko) * 2009-02-19 2016-02-12 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101287478B1 (ko) * 2009-06-02 2013-07-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101311874B1 (ko) * 2009-12-14 2013-09-26 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판의 제조 방법
KR101772511B1 (ko) * 2010-06-22 2017-08-30 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101294237B1 (ko) * 2010-10-07 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101794649B1 (ko) * 2010-12-28 2017-11-08 엘지디스플레이 주식회사 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
TWI417966B (zh) * 2011-05-19 2013-12-01 Chunghwa Picture Tubes Ltd 畫素結構的製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020041426A (ko) * 1999-09-07 2002-06-01 가나이 쓰토무 액정표시장치
KR20010095037A (ko) * 2000-03-30 2001-11-03 히로 산쥬 전기광학소자의 제조방법
KR20040095045A (ko) * 2003-05-06 2004-11-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20080020100A (ko) * 2006-08-30 2008-03-05 엘지.필립스 엘시디 주식회사 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
US20120315715A1 (en) 2012-12-13
US8633043B2 (en) 2014-01-21
CN102819156A (zh) 2012-12-12
US20140120642A1 (en) 2014-05-01
CN102819156B (zh) 2015-09-09
US8785223B2 (en) 2014-07-22
KR20120136694A (ko) 2012-12-20

Similar Documents

Publication Publication Date Title
CN103123429B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
US8411244B2 (en) Liquid crystal display device and fabricating method thereof with a simplified mask process
KR101107682B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100372579B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US20140285745A1 (en) Array substrate for fringe field switching mode liquid crystal display device
US9515028B2 (en) Array substrate, method of manufacturing the same and display device
US6765270B2 (en) Thin film transistor array gate electrode for liquid crystal display device
US8189162B2 (en) Liquid crystal display device and fabricating method thereof
US8264652B2 (en) Liquid crystal display device with a data link connecting a data pad and data line
US7710526B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US7133104B2 (en) Transflective liquid crystal display device having color filter-on-thin film transistor (COT) structure and method of fabricating the same
TWI415195B (zh) 液晶顯示裝置及其製造方法
US8846458B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
US8603914B2 (en) Liquid crystal display device and fabrication method thereof
US7787068B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
CN101644864B (zh) 用于面内切换模式液晶显示设备的阵列基板及其制造方法
JP4994014B2 (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
US7154578B2 (en) Liquid crystal display device using seal pattern and fabricating method thereof
KR101085132B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
US7876390B2 (en) Liquid crystal display fabrication method
US8018566B2 (en) Method for fabricating an in-plane switching mode liquid crystal display wherein the upper and lower pixel electrodes are formed on opposite sides of the respective upper and lower pixel regions
JP4772599B2 (ja) 液晶表示装置とその製造方法
JP4266793B2 (ja) 液晶表示装置用アレイ基板
JP4433480B2 (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 5