KR101250319B1 - 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 - Google Patents
프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 Download PDFInfo
- Publication number
- KR101250319B1 KR101250319B1 KR1020090094694A KR20090094694A KR101250319B1 KR 101250319 B1 KR101250319 B1 KR 101250319B1 KR 1020090094694 A KR1020090094694 A KR 1020090094694A KR 20090094694 A KR20090094694 A KR 20090094694A KR 101250319 B1 KR101250319 B1 KR 101250319B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- common
- electrode
- display area
- protective layer
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims abstract description 152
- 239000011241 protective layer Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000010409 thin film Substances 0.000 claims abstract description 55
- 238000002161 passivation Methods 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 12
- 239000010408 film Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 description 23
- 239000004020 conductor Substances 0.000 description 20
- 230000005684 electric field Effects 0.000 description 18
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 16
- 239000012535 impurity Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 9
- 239000007769 metal material Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- -1 acryl Chemical group 0.000 description 8
- 239000002210 silicon-based material Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 표시영역과, 상기 표시영역 주변의 비표시영역이 정의된 기판과; 상기 기판 상의 게이트 배선과; 상기 기판의 상기 비표시영역에 위치하는 공통패드와; 상기 게이트 배선과 상기 공통패드 상에 위치하는 게이트 절연막과; 상기 게이트 절연막 상에 위치하며, 상기 게이트 배선과 교차하여 상기 표시영역 내에 화소영역을 정의하는 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선과 연결되며, 상기 화소영역에 위치하는 박막트랜지스터와; 상기 데이터 배선과 상기 박막트랜지스터 상에 위치하는 제 1 보호층과; 상기 제 1 보호층 상에 위치하며, 상기 기판의 표시영역 전체에 대하여 판 형태를 갖는 공통전극과; 상기 공통전극 상에 제 2 보호층과; 상기 제 2 보호층 상에 위치하며, 상기 화소영역에 대응하여 판 형태를 갖고, 제 1 개구부를 가지며, 상기 제 1 및 제 2 보호층에 형성된 드레인 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 연결된 화소전극과; 일 끝이 상기 게이트 절연막, 상기 제 1 보호층 및 상기 제 2 보호층에 형성된 제 1 공통 콘택홀을 통해 상기 공통패드에 연결되고 타 끝이 상기 제 1 보호층에 형성된 제 2 공통 콘택홀을 통해 상기 공통전극에 연결된 연결패턴를 포함하는 프린지 필드 스위치 모드 액정표시장치용 어레이 기판을 제공한다.
액정표시장치, 프린지필드
Description
본 발명은 액정표시장치에 관한 것으로, 특히 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.
이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관하여 상세히 설명한다.
도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.
도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다.
상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.
도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(ON), 오프(OFF) 상태의 동작을 각각 도시한 단면도이다.
우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다.
다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프(off)상태이므로 상기 공통전극과 화소전극 간에 수평전계가 형성되지 않으므로 액정층(11)의 배열 상태가 변하지 않는다.
넓은 시야각을 갖는 횡전계형 액정표시장치의 장점에 더하여, 수평 방향의 횡전계와 수직 전계를 동시에 이용할 수 있는 프린지 필드 스위칭 모드 액정표시장치(fringe field switching mode LCD)가 제안되었다.
도 3은 종래 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도이며, 도 4는 도 3을 절단선 IV-IV를 따라 절단한 부분의 단면도이다.
도 3 및 도 4에 도시한 바와 같이, 일방향으로 다수의 게이트 배선(60)이 연장하며 구성되어 있으며, 이러한 다수의 게이트 배선(60)과 교차하여 다수의 화소영역(P)을 정의하며 다수의 데이터 배선(70)이 구성되고 있다.
또한 상기 다수의 화소영역(P) 각각에는 이를 정의한 상기 데이터 배선(70)과 게이트 배선(60)과 연결되며 게이트 전극(62)과 게이트 절연막(64)과 순수 비정 질 실리콘으로 이루어지는 액티브층(66a)과 불순물 비정질 실리콘으로 이루어지는 오믹콘택층(66b)을 포함하는 반도체층(66)과 소스 및 드레인 전극(72, 74)으로 이루어지는 박막트랜지스터(Tr)가 형성되어 있다. 상기 박막트랜지스터(Tr)는 스위칭 영역(TrA)에 위치하고 있다.
또한 상기 다수의 화소영역(P) 각각에는 상기 박막트랜지스터(Tr)의 드레인 전극(74)과 연결되며 판 형태를 갖는 화소전극(76)이 형성되어 있다.
상기 화소전극(76) 상부에는 절연층인 보호층(80)이 형성되어 있으며, 상기 보호층(80) 상에는 상기 판형태의 화소전극(76)과 중첩하며 다수의 슬릿형태의 홀(92)을 갖는 공통전극(90)이 형성되고 있다. 상기 공통전극은 상기 다수의 화소영역(P)이 형성된 표시영역 전면에 형성된다.
상기 공통전극(90)과 상기 판형태의 화소전극(76) 사이에 전압이 인가되면 프린지 필드(fringe field)가 형성되어 액정을 구동함으로써, 투과효율이 향상되어 고품질의 영상을 표시할 수 있게 된다.
도 4에서 보여지는 바와 같이, 종래의 프린지필드 스위칭 모드 액정표시장치에 있어서, 상기 화소전극(76)이 상기 데이터 배선(70)과 근접하게 위치함으로써, 기생용량이 발생하게 되며, 이러한 기생용량은 플리커(flicker) 현상 등을 발생시켜 표시 품질의 저하를 가져온다. 특히 개구율을 향상시키기 위해서, 화소전극을 보다 넓게 형성하는 경우, 데이터 배선과의 거리가 줄어들기 때문에, 위와 같은 문제는 더욱 커진다.
본 발명은 위와 같이 화소전극과 데이터 배선 사이에 발생하는 기생용량을 최소화하여 표시 품질의 저하를 방지하고자 한다.
또한, 제조 공정을 줄여 제조원가를 줄이고자 한다.
위와 같은 과제의 해결을 위해, 본 발명은 표시영역과, 상기 표시영역 주변의 비표시영역이 정의된 기판과; 상기 기판 상의 게이트 배선과; 상기 기판의 상기 비표시영역에 위치하는 공통패드와; 상기 게이트 배선과 상기 공통패드 상에 위치하는 게이트 절연막과; 상기 게이트 절연막 상에 위치하며, 상기 게이트 배선과 교차하여 상기 표시영역 내에 화소영역을 정의하는 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선과 연결되며, 상기 화소영역에 위치하는 박막트랜지스터와; 상기 데이터 배선과 상기 박막트랜지스터 상에 위치하는 제 1 보호층과; 상기 제 1 보호층 상에 위치하며, 상기 기판의 표시영역 전체에 대하여 판 형태를 갖는 공통전극과; 상기 공통전극 상에 제 2 보호층과; 상기 제 2 보호층 상에 위치하며, 상기 화소영역에 대응하여 판 형태를 갖고, 제 1 개구부를 가지며, 상기 제 1 및 제 2 보호층에 형성된 드레인 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 연결된 화소전극과; 일 끝이 상기 게이트 절연막, 상기 제 1 보호층 및 상기 제 2 보호층에 형성된 제 1 공통 콘택홀을 통해 상기 공통패드에 연결되고 타 끝이 상기 제 1 보호층에 형성된 제 2 공통 콘택홀을 통해 상기 공통전극에 연결된 연결패턴를 포함하는 프린지 필드 스위치 모드 액정표시장치용 어레이 기판을 제공한다.
상기 제 1 보호층의 두께는 상기 제 2 보호층의 두께보다 큰 것이 특징이다.
상기 제 1 보호층의 두께는 4000Å이고, 제 2 보호층의 두께는 2000Å인 것이 특징이다.
상기 공통전극은 상기 박막트랜지스터에 대응하는 제 2 개구부를 포함하는 것이 특징이다.
상기 연결패턴은 상기 화소전극과 동일층에 동일물질로 이루어지는 것이 특징이다.
다른 관점에서, 본 발명은 표시영역과, 상기 표시영역 내의 화소영역과, 상기 표시영역 주변의 비표시영역이 정의된 기판 상에 게이트 배선과, 상기 비표시영역에 위치하는 공통패드를 형성하는 단계와; 상기 게이트 배선과, 상기 공통패드 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 위치하여 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 게이트 배선 및 상기 데이터 배선과 연결되며 상기 화소영역에 위치하는 박막트랜지스터를 형성하는 단계와; 상기 데이터 배선과 상기 박막트랜지스터 상에 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 상에, 상기 기판의 표시영역 전체에 대하여 판 형태를 갖는 공통전극을 형성하는 단계와; 상기 공통 전극 상에 제 2 보호층을 증착하고, 상기 제 2 보호층, 상기 제 1 보호층 및 상기 게이트 절연막을 식각하여 상기 공통패드를 노출시키는 제 1 공통콘택홀을 형성하고, 상기 제 2 보호층을 식각하여 상기 공통전극을 노출시키는 제 2 공통콘택홀을 형성하고, 상기 제 2 보호층 및 상기 제 1 보호층을 식각하여 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계와; 상기 제 2 보호층 상에, 상기 화소영역에 대응하여 판 형태를 갖고, 제 1 개구부를 가지며, 상기 제 1 및 제 2 보호층에 형성된 드레인 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 연결되는 화소전극을 형성하고, 상기 제 1 및 제 2 공통 콘택홀 각각을 통해 상기 공통 패드 및 상기 공통전극과 연결되는 연결패턴을 형성하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법을 제공한다.
상기 제 1 보호층의 두께는 상기 제 2 보호층의 두께보다 큰 것이 특징이다.
상기 제 1 보호층의 두께는 4000Å이고, 상기 제 2 보호층의 두께는 2000Å인 것이 특징이다.
상기 제 1 보호층 상에, 상기 기판의 표시영역 전체에 대하여 판 형태를 갖는 공통전극을 형성하는 단계는, 상기 공통전극에 상기 박막트랜지스터에 대응하는 제 2 개구부를 형성하는 단계를 포함하는 것이 특징이다.
본 발명은 화소전극을 최상층에 형성함으로써, 화소전극과 데이터 배선 사이의 기생용량이 최소화되어 표시 품질의 저하를 방지할 수 있다.
또한, 화소전극과 데이터 배선 사이의 공통전극이 블로킹층으로 작용하여, 화소전극과 데이터 배선 사이의 기생용량을 더욱 줄일 수 있다.
또한, 공통전극과 공통전압단자의 연결을 위한 콘택홀을 공통전극 상부의 보호층 패턴 공정에서 형성하고, 화소전극 형성 단계에서 공통전극과 공통전압단자를 연결함으로써, 제조공정을 줄일 수 있으며 이에 의해 제조원가 또한 줄어들게 되는 장점이 있다.
이하, 도면을 참조하여 본 발명에 대해 자세히 설명한다.
도 5는 본 발명의 제 1 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 일부에 대한 평면도이다.
도시한 바와 같이, 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(100)은 기판(101) 상에 형성되는 게이트 배선(110)과, 데이터 배선(130)과, 박막트랜지스터(Tr)와, 화소전극(170)과, 공통전극(150) 및 공통패드(114)를 포함하고 있다.
상기 게이트 배선(110)은 제 1 방향으로 연장되어 있고, 상기 데이터 배선(130)은 제 2 방향으로 연장되어 상기 게이트 배선(110)과 교차함으로써 화소영역(P)을 정의한다. 이때, 상기 어레이 기판(100)을 화상을 표시하기 위한 표시영역과, 상기 표시영역을 둘러싸는 비표시영역으로 나뉜다. 즉, 상기 게이트 배선(110) 및 상기 데이터 배선(130) 중 최외각에 위치하는 게이트 및 데이터 배선(110, 130)에 의해 상기 표시영역은 둘러싸여 있다. 또한, 상기 표시영역은 다수의 화소영 역(P)으로 구성된다.
상기 박막트랜지스터(Tr)는 각 화소영역(P)에, 상기 게이트 배선(110) 및 상기 데이터 배선(130)의 교차 지점에 위치하고 있다. 상기 박막트랜지스터(Tr)는 상기 게이트 배선(110) 및 상기 데이터 배선(130)과 연결되어 있다.
상기 박막트랜지스터(Tr)는 게이트 전극(112)과, 게이트 절연막(미도시)과, 순수 비정질 실리콘으로 이루어지는 액티브층(미도시)과 불순물 비정질 실리콘으로 이루어지는 오믹콘택층(미도시)을 포함하는 반도체층(미도시)과, 소스 전극(132) 및 드레인 전극(134)을 포함하고 있다.
상기 공통전극(150)은 인듐-틴-옥사이드(indium-tin-oxide: ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명 도전성 물질로 이루어지고, 상기 표시영역 전체를 덮으며 판 형태를 갖는다.
상기 공통전극(150)은 상기 박막트랜지스터(Tr)의 전극, 예를 들어 소스 전극(132) 또는 드레인 전극(134)과의 전기적 간섭을 피하기 위해, 상기 박막트랜지스터(Tr)에 대응하는 제 1 개구부(152)를 갖는다. 다만, 상기 제 1 개구부(152)를 생략하고 표시영역 전체를 완전히 덮는 공통전극(150)이 형성될 수 있다.
또한, 각 화소영역(P)에는 형성되는 상기 화소전극(170)은 상기 박막트랜지스터(Tr)의 상기 드레인 전극(134)과 드레인 콘택홀(162)을 통해 연결되어 있다. 상기 화소전극(170)은 각 화소영역(P) 내에서 판 형상을 가지며, ITO 또는 IZO와 같은 투명 도전성 물질로 이루어진다.
상기 화소전극(170)은 상기 공통전극(150)과 절연물질로 이루어지는 보호층 (미도시)을 개재한 상태로 이격되어 있으며, 상기 공통전극(150)에 대응하여 다수의 제 2 개구부(172)를 갖는다. 예를 들어, 상기 제 2 개구부(172)는 사각 형상을 갖는다.
또한, 상기 비표시영역에는 상기 공통전극(150)에 전압을 인가하기 위한 공통패드(114)가 형성되어 있다. 상기 공통전극(150)은 상기 공통전극(150)을 노출시키는 공통콘택홀(154)을 통해 상기 공통패드(114)와 연결된다.
도면에서, 상기 공통패드(114)가 데이터 배선(130) 사이의 비표시 영역에 위치하는 것을 보이고 있으나, 전기적 간섭을 피하기 위해 비표시영역 일측에 형성될 수 있다.
또한, 도시하지 않았지만, 상기 비표시영역에는 상기 게이트 배선(110)과 연결되는 게이트 패드와 상기 데이터 배선과 연결되는 데이터 패드가 형성된다.
도 6은 도 5의 절단선 VI-VI을 따라 절단한 단면도이고, 도 7은 도 6의 절단선 VII-VII을 따라 절단한 단면도이다.
도시한 바와 같이, 상기 기판(101) 상에는 상기 게이트 배선(110)이 제 1 방향을 따라 형성되어 있으며, 각 화소영역(P)에는 상기 게이트 배선(110)과 연결된 상기 게이트 전극(112)이 형성되어 있다. 또한, 상기 비표시영역에는 상기 공통패드(114)가 형성되어 있다. 도시하지 않았으나, 상기 게이트 배선(110)의 일끝에는 게이트 패드가 형성된다.
상기 게이트 배선(110)과 상기 게이트 전극(112) 및 상기 공통패드(114) 상 에, 무기절연물질로 이루어지는 게이트 절연막(116)이 형성되어 있다. 상기 무기절연물질은 산화실리콘 또는 질화실리콘일 수 있다. 상기 게이트 절연막(116)은 약 3800Å의 두께를 갖는다.
상기 게이트 절연막(116) 상에는 순수 비정질 실리콘으로 이루어지는 액티브층(120a)과, 상기 액티브층(120a) 상에 형성되며 상기 액티브층(120a) 중앙을 노출시키고 불순물 비정질 실리콘으로 이루어지는 오믹콘택층(120b)이 형성되어 있다. 상기 액티브층(120a)과 상기 오믹콘택층(120b)은 반도체층(120)을 이룬다.
상기 반도체층(120) 상에는 서로 이격하여 상기 액티브층(120a)의 중앙을 노출시키는 소스 전극(132)과 드레인 전극(134)이 형성되어 있다.
상기 게이트 전극(112), 상기 게이트 절연막(116), 액티브층(120a)과 상기 오믹콘택층(120b)을 포함하는 상기 반도체층(120), 상기 소스 전극(132) 및 상기 드레인 전극(134)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 게이트 절연막(116) 상에는 제 2 방향을 따라 연장되는 데이터 배선(130)이 상기 게이트 배선(110)과 교차하여 상기 화소영역(P)을 정의하며 형성되고 있다. 상기 데이터 배선(130)은 상기 박막트랜지스터(Tr)의 상기 소스 전극(134)으로부터 연장되어 있다. 도시하지 않았으나, 상기 데이터 배선(130)의 일끝에는 데이터 패드가 형성된다.
상기 박막트랜지스터(Tr) 및 상기 데이터 배선(130)을 덮으며 제 1 보호층(140)이 형성되어 있다. 상기 제 1 보호층(140)은 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)과 같은 유기절연물질 또는 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어질 수 있다. 예를 들어, 상기 제 1 보호층(140)은 무기절연물질로 이루어지고, 약 4000Å의 두께를 갖는다. 상기 제 1 보호층(140)과 상기 게이트 절연막(116)에는 상기 공통패드(114)를 노출시키는 공통콘택홀(154)이 형성되어 있다.
상기 제 1 보호층(140) 상에는, 투명 도전성 물질로 이루어지는 상기 공통전극(150)이 형성되어 있다. 상기 공통전극(150)은 상기 공통콘택홀(154)을 통해 상기 공통패드(114)와 연결된다. 상기 공통전극(150)은 상기 다수의 화소영역(P)으로 이루어지는 상기 표시영역 전체를 덮는 판 형태을 갖는다.
상기 공통전극(150)을 덮으며 제 2 보호층(160)이 형성되어 있다. 상기 제 2 보호층(160)은 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)과 같은 유기절연물질 또는 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어질 수 있다. 예를 들어, 상기 제 2 보호층(160)은 무기절연물질로 이루어지고, 약 2000Å의 두께를 갖는다. 상기 제 2 보호층(160) 및 상기 제 1 보호층(140)에는 상기 박막트랜지스터(Tr)의 상기 드레인 전극(134)을 노출시키는 드레인 콘택홀(162)이 형성되어 있다.
상기 제 2 보호층(160) 상에는 투명 도전성 물질로 이루어지는 상기 화소전극(170)이 형성되어 있다. 상기 화소전극(170)은 상기 드레인 콘택홀(162)을 통해 상기 박막트랜지스터(Tr)의 상기 드레인 전극(134)과 연결된다.
상기 화소전극(170)은 각 화소영역(P)에 대응하여 판 형태를 가지며 다수의 제 2 개구부(172)를 갖는다. 상기 화소전극(170)은 상기 제 2 보호층(160)을 개재 한 상태로 상기 공통전극(150)과 중첩되며, 전압 인가에 의해 상기 화소전극(170)과 상기 공통전극(150) 사이에서 프린지 필드를 형성하게 된다.
위와 같은 본 발명의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(100)에 의하면, 상기 화소전극(170)이 상기 데이터 배선(130)과 상기 제 1 및 제 2 보호층(140, 160)을 개재한 상태로 이격되어 있기 때문에, 종래 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판에서 발생하는 화소전극과 데이터 배선 간의 기생용량을 최소화할 수 있다.
또한, 상기 공통전극(150)이 상기 데이터 배선(130)과 상기 화소전극(170) 사이에 위치하여 상기 데이터 배선(130)과 상기 화소전극(170) 사이의 기생용량을 블로킹하는 역할을 하게 된다. 따라서, 상기 데이터 배선(130)과 상기 화소전극(170) 사이의 기생용량은 더욱 줄어들게 된다.
또한, 상기 제 1 보호층(140)의 두께는 상기 제 2 보호층(160)의 두께보다 크게 구성되는데, 이에 의해 상기 공통전극(150)과 하부의 데이터 배선(130) 또는 박막트랜지스터(Tr)의 소스 및 드레인 전극(132, 134)과의 전기적 간섭을 최소화할 수 있다.
그리고, 상기 제 2 보호층(160)의 두께가 상기 제 1 보호층(140)의 두께보다 작기 때문에, 상기 공통전극(150)과 상기 화소전극(170) 사이의 전계 세기는 향상된다.
상기한 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(100)의 제조공정을 간단히 살펴본다.
상기 기판(100) 상에 제 1 마스크 공정에 의해 금속물질로 이루어지는 상기게이트 배선(110)과, 상기 게이트 전극(112)과, 상기 공통패드(14)를 형성하게 된다.
이후, 상기 게이트 절연막(116)을 형성하고, 제 2 마스크 공정에 의해 상기 액티브층(120a)과 상기 오믹콘택층(120b)으로 이루어지는 상기 반도체층(120)을 상기 게이트 절연막(116) 상에 형성한다.
다음, 제 3 마스크 공정에 의해 금속물질로 이루어지는 상기 소스 전극(132), 상기 드레인 전극(134) 및 상기 데이터 배선(130)을 형성하게 된다.
다음, 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)과 같은 유기절연물질 또는 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 상기 제 1 보호층(140)을 형성하고, 제 4 마스크 공정에 의해 상기 제 1 보호층(140)과 상기 게이트 절연막(116)을 식각함으로써 상기 공통패드(114)를 노출시키는 상기 공통콘택홀(154)을 형성한다.
다음, 상기 제 1 보호층(140) 상에 투명 도전성 물질을 증착하고, 제 5 마스크 공정에 의해 패턴하여 상기 공통콘택홀(154)을 통해 상기 공통패드(114)와 접촉하는 상기 공통전극(150)을 형성한다. 상기 투명 도전성 물질은 상기 공통패드(114) 부근을 제외한 상기 비표시영역에서 제거되어야 하기 때문에 마스크 공정이 필요하다.
다음, 상기 공통전극(150) 상에 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)과 같은 유기절연물질 또는 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 상기 제 2 보호층(160)을 형성하고, 제 6 마스크 공정에 의해 상기 제 2 보호층(160)과 상기 제 1 보호층(140)을 식각함으로써, 상기 박막트랜지스터(Tr)의 상기 드레인 전극(134)을 노출시키는 상기 드레인 콘택홀(162)을 형성한다.
다음, 상기 제 2 보호층(160) 상에 상에 투명 도전성 물질을 증착하고, 제 7 마스크 공정에 의해 패턴하여 상기 드레인 콘택홀(162)을 통해 상기 박막트랜지스터(Tr)의 상기 드레인 전극(134)과 접촉하며 상기 제 2 개구부(172)를 갖는 상기 화소전극(170)을 형성한다.
상술한 바와 같이, 도 5 내지 도 7에 도시된 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 경우 7 마스크 공정에 의해 제조된다. 각 마스크 공정은 대상 물질층의 형성, 포토레지스트의 도포, 포토 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 상기 대상 물질층의 식각 및 포토레지스트의 스트립(strip) 등의 일련의 단위 공정을 포함하게 된다. 이와 같이 마스크 공정은 매우 복잡하며, 따라서 마스크 공정의 증가는 제조 원가의 상승 및 공정 시간의 증가를 가져오는 문제를 발생시킨다.
이하, 이러한 문제를 해결할 수 있는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판을 설명한다.
도 8은 본 발명의 제 2 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 일부에 대한 평면도이다.
도시한 바와 같이, 프린지 필드 스위칭 모드 액정표시장치용 어레이 기 판(200)은 기판(201) 상에 형성되는 게이트 배선(210)과, 데이터 배선(230)과, 박막트랜지스터(Tr)와, 화소전극(270)과, 공통전극(250), 공통패드(214), 연결패턴(274)를 포함하고 있다.
상기 게이트 배선(2110)은 제 1 방향으로 연장되어 있고, 상기 데이터 배선(230)은 제 2 방향으로 연장되어 상기 게이트 배선(210)과 교차함으로써 화소영역(P)을 정의한다. 이때, 상기 어레이 기판(200)을 화상을 표시하기 위한 표시영역과, 상기 표시영역을 둘러싸는 비표시영역으로 나뉜다. 즉, 상기 게이트 배선(210) 및 상기 데이터 배선(230) 중 최외각에 위치하는 게이트 및 데이터 배선(210, 230)에 의해 상기 표시영역은 둘러싸여 있다. 또한, 상기 표시영역은 다수의 화소영역(P)으로 구성된다.
상기 박막트랜지스터(Tr)는 각 화소영역(P)에, 상기 게이트 배선(210) 및 상기 데이터 배선(230)의 교차 지점에 위치하고 있다. 상기 박막트랜지스터(Tr)는 상기 게이트 배선(210) 및 상기 데이터 배선(230)과 연결되어 있다.
상기 박막트랜지스터(Tr)는 게이트 전극(212)과, 게이트 절연막(미도시)과, 순수 비정질 실리콘으로 이루어지는 액티브층(미도시)과 불순물 비정질 실리콘으로 이루어지는 오믹콘택층(미도시)을 포함하는 반도체층(미도시)과, 소스 전극(232) 및 드레인 전극(234)을 포함하고 있다.
상기 공통전극(250)은 인듐-틴-옥사이드(indium-tin-oxide: ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명 도전성 물질로 이루어지고, 상기 표시영역 전체를 덮으며 판 형태를 갖는다.
상기 공통전극(250)은 상기 박막트랜지스터(Tr)의 전극, 예를 들어 소스 전극(232) 또는 드레인 전극(234)과의 전기적 간섭을 피하기 위해, 상기 박막트랜지스터(Tr)에 대응하는 제 1 개구부(252)를 갖는다. 다만, 상기 제 1 개구부(252)를 생략하고 표시영역 전체를 완전히 덮는 공통전극(250)이 형성될 수 있다.
또한, 각 화소영역(P)에는 형성되는 상기 화소전극(270)은 상기 박막트랜지스터(Tr)의 상기 드레인 전극(234)과 드레인 콘택홀(262)을 통해 연결되어 있다. 상기 화소전극(270)은 각 화소영역(P) 내에서 판 형상을 가지며, ITO 또는 IZO와 같은 투명 도전성 물질로 이루어진다.
상기 화소전극(2170)은 상기 공통전극(250)과 절연물질로 이루어지는 보호층(미도시)을 개재한 상태로 이격되어 있으며, 상기 공통전극(250)에 대응하여 다수의 제 2 개구부(272)를 갖는다. 예를 들어, 상기 제 2 개구부(272)는 사각 형상을 갖는다.
상기 비표시영역에는 상기 공통전극(250)에 전압을 인가하기 위한 공통패드(214)가 형성되어 있다. 또한, 일끝이 상기 공통패드(214)를 노출시키는 제 1 공통콘택홀(264)을 통해 상기 공통패드(214)와 연결되고, 타 끝이 상기 공통전극(250)을 노출시키는 제 2 공통콘택홀(266)을 통해 상기 공통전극(250)과 연결되는 상기 연결패턴(274)이 구비됨으로써, 상기 공통전극(250)가 상기 공통패드(214)가 전기적으로연결된다. 도면에서, 상기 공통패드(214)가 데이터 배선(230) 사이의 비표시 영역에 위치하는 것을 보이고 있으나, 전기적 간섭을 피하기 위해 비표시영역 일측에 형성될 수 있다.
또한, 도시하지 않았지만, 상기 비표시영역에는 상기 게이트 배선(110)과 연결되는 게이트 패드와 상기 데이터 배선과 연결되는 데이터 패드가 형성된다.
도 9은 도 8의 절단선 IX-IX을 따라 절단한 단면도이고, 도 10은 도 8의 절단선 X-X을 따라 절단한 단면도이다.
도시한 바와 같이, 상기 기판(201) 상에는 상기 게이트 배선(210)이 제 1 방향을 따라 형성되어 있으며, 각 화소영역(P)에는 상기 게이트 배선(210)과 연결된 상기 게이트 전극(212)이 형성되어 있다. 또한, 상기 비표시영역에는 상기 공통패드(214)가 형성되어 있다. 도시하지 않았으나, 상기 게이트 배선(210)의 일끝에는 게이트 패드가 형성된다.
상기 게이트 배선(210)과 상기 게이트 전극(212) 및 상기 공통패드(214) 상에, 무기절연물질로 이루어지는 게이트 절연막(216)이 형성되어 있다. 상기 무기절연물질은 산화실리콘 또는 질화실리콘일 수 있다. 상기 게이트 절연막(216)은 약 3800Å의 두께를 갖는다.
상기 게이트 절연막(216) 상에는 순수 비정질 실리콘으로 이루어지는 액티브층(220a)과, 상기 액티브층(220a) 상에 형성되며 상기 액티브층(220a) 중앙을 노출시키고 불순물 비정질 실리콘으로 이루어지는 오믹콘택층(220b)이 형성되어 있다. 상기 액티브층(220a)과 상기 오믹콘택층(220b)은 반도체층(220)을 이룬다.
상기 반도체층(220) 상에는 서로 이격하여 상기 액티브층(220a)의 중앙을 노출시키는 소스 전극(232)과 드레인 전극(234)이 형성되어 있다.
상기 게이트 전극(212), 상기 게이트 절연막(216), 액티브층(220a)과 상기 오믹콘택층(220b)을 포함하는 상기 반도체층(220), 상기 소스 전극(232) 및 상기 드레인 전극(234)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 게이트 절연막(216) 상에는 제 2 방향을 따라 연장되는 데이터 배선(230)이 상기 게이트 배선(210)과 교차하여 상기 화소영역(P)을 정의하며 형성되고 있다. 상기 데이터 배선(230)은 상기 박막트랜지스터(Tr)의 상기 소스 전극(234)으로부터 연장되어 있다. 도시하지 않았으나, 상기 데이터 배선(230)의 일끝에는 데이터 패드가 형성된다.
상기 박막트랜지스터(Tr) 및 상기 데이터 배선(230)을 덮으며 제 1 보호층(240)이 형성되어 있다. 상기 제 1 보호층(240)은 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)과 같은 유기절연물질 또는 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어질 수 있다. 예를 들어, 상기 제 1 보호층(240)은 무기절연물질로 이루어지고, 약 4000Å의 두께를 갖는다.
상기 제 1 보호층(240) 상에는, 투명 도전성 물질로 이루어지는 상기 공통전극(250)이 형성되어 있다. 상기 공통전극(250)은 상기 다수의 화소영역(P)으로 이루어지는 상기 표시영역 전체를 덮는 판 형태을 갖는다.
상기 공통전극(250)을 덮으며 제 2 보호층(260)이 형성되어 있다. 상기 제 2 보호층(260)은 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)과 같은 유기절연물질 또는 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어질 수 있다. 예를 들어, 상기 제 2 보호층(260)은 무기절연물질로 이루어지고, 약 2000Å의 두께를 갖는다. 상기 제 2 보호층(260) 및 상기 제 1 보호층(240)에는 상기 박막트랜지스터(Tr)의 상기 드레인 전극(234)을 노출시키는 드레인 콘택홀(262)이 형성되어 있다. 또한, 상기 제 2 보호층(260)과 상기 제 1 보호층(240)에는 상기 공통패드(214)를 노출시키는 제 1 공통콘택홀(264)이 형성되어 있고, 상기 제 2 보호층(260)에는 상기 공통전극(250)을 노출시키는 제 2 공통콘택홀(266)이 형성되어 있다.
상기 제 2 보호층(260) 상에는 투명 도전성 물질로 이루어지는 상기 화소전극(270)이 형성되어 있다. 상기 화소전극(270)은 상기 드레인 콘택홀(262)을 통해 상기 박막트랜지스터(Tr)의 상기 드레인 전극(234)과 연결된다. 상기 화소전극(270)은 각 화소영역(P)에 대응하여 판 형태를 가지며 다수의 제 2 개구부(272)를 갖는다. 상기 화소전극(270)은 상기 제 2 보호층(260)을 개재한 상태로 상기 공통전극(250)과 중첩되며, 전압 인가에 의해 상기 화소전극(270)과 상기 공통전극(250) 사이에서 프린지 필드를 형성하게 된다.
또한, 상기 제 2 보호층(260) 상에는 투명 도전성 물질로 이루어지는 상기 연결패턴(274)이 형성되어 있다. 상기 연결패턴(274)은 그 일끝이 상기 공통패드(214)를 노출시키는 제 1 공통콘택홀(264)을 통해 상기 공통패드(214)와 연결되고, 타 끝이 상기 공통전극(250)을 노출시키는 제 2 공통콘택홀(266)을 통해 상기 공통전극(250)과 연결된다. 즉, 상기 연결패턴(274)에 의해 상기 공통전극(250)은 상기 공통패드(214)와 전기적으로 연결된다.
위와 같은 본 발명의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기 판(200)에 의하면, 상기 화소전극(270)이 상기 데이터 배선(230)과 상기 제 1 및 제 2 보호층(240, 2160)을 개재한 상태로 이격되어 있기 때문에, 종래 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판에서 발생하는 화소전극과 데이터 배선 간의 기생용량을 최소화할 수 있다. 또한, 상기 공통전극(250)이 상기 데이터 배선(2130)과 상기 화소전극(270) 사이에 위치하여 상기 데이터 배선(230)과 상기 화소전극(270) 사이의 기생용량을 블로킹하는 역할을 하게 된다. 따라서, 상기 데이터 배선(230)과 상기 화소전극(2170) 사이의 기생용량은 더욱 줄어들게 된다.
또한, 상기 제 1 보호층(240)의 두께는 상기 제 2 보호층(260)의 두께보다 크게 구성되는데, 이에 의해 상기 공통전극(250)과 하부의 데이터 배선(230) 또는 박막트랜지스터(Tr)의 소스 및 드레인 전극(232, 234)과의 전기적 간섭을 최소화할 수 있다. 그리고, 상기 제 2 보호층(260)의 두께가 상기 제 1 보호층(240)의 두께보다 작기 때문에, 상기 공통전극(250)과 상기 화소전극(270) 사이의 전계 세기는 향상된다.
도 11a 내지 도 11f는 도 8의 절단선 XI-XI에 따라 절단한 부분의 공정 단면도이고, 도 12a 내지 도 12f는 도 8의 절단선 X-X에 따라 절단한 부분의 공정 단면도이다.
우선, 도 11a 및 도 12a에 도시한 바와 같이, 상기 기판(201) 상에 제 1 금속물질을 증착하여 제 1 금속층(미도시)을 증착하고 제 1 마스크 공정에 의해 상기 제 1 금속층을 패터닝함으로써, 상기 기판(201) 상에 제 1 방향으로 연장되는 상기 게이트 배선(210)과, 상기 게이트 배선(210)에서 연장되는 상기 게이트 전극(212) 과, 상기 공통패드(214)를 형성한다. 도시하지 않았으나, 상기 게이트 배선(210)의 일끝에는 게이트 패드가 형성된다. 상기 제 1 금속물질은 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나이다. 이때, 도면에 있어서는 상기 게이트 배선(210)과 게이트 전극(212) 및 상기 공통패드(214)는 단일층으로 구성된 것을 보이고 있으나, 두 가지 금속물질 예를들면 알루미늄 합금(AlNd) 및 몰리브덴(Mo)이 각각 하부층과 상부층을 이루도록 하여 이중층 구조를 갖도록 형성할 수도 있다.
그리고, 상기 게이트 배선(210)과 상기 게이트 전극(212)과 상기 공통패드(214) 및 상기 게이트 패드를 덮으며, 상기 게이트 절연막(216)을 형성한다. 상기 게이트 절연막(216)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어질 수 있다.
다음, 도 11b 및 도 12b에 도시한 바와 같이, 상기 게이트 절연막(216) 상에 순수 비정질 실리콘과 불순물 비정질 실리콘을 순차적으로 증착함으로써 순수 비정질 실리콘 물질층(미도시)과 불순물 비정질 실리콘 물질층(미도시)을 형성한 후, 상기 순수 비정질 실리콘 물질층과 상기 불순물 비정질 실리콘 물질층을 제 2 마스크 공정에 의해 패터닝함으로써, 상기 게이트 절연막(216) 상에 위치하며 상기 게이트 전극(212)에 대응하는 순수 비정질 실리콘 패턴(218)과 불순물 비정질 실리콘 패턴(219)을 형성한다.
다음, 도 11c 및 도 12c에 도시한 바와 같이, 상기 불순물 비정질 실리콘 패턴(219)과 상기 게이트 절연막(216) 상에 제 2 금속물질을 증착하여 제 2 금속층 (미도시)을 형성하고, 제 3 마스크 공정에 의해 상기 제 2 금속층을 패터닝함으로써, 제 2 방향으로 연장하는 상기 데이터 배선(230)과, 상기 소스 전극(232)과 상기 드레인 전극(234)을 형성한다. 상기 데이터 배선(230)은 상기 게이트 배선(210)과 교차하여 상기 화소영역(P)을 정의하며, 상기 소스 전극(232)은 상기 데이터 배선(230)으로부터 연장된다. 상기 소스 및 드레인 전극(232, 234)은 상기 불순물 비정질 실리콘 패턴(219) 상에 위치하며 서로 이격됨으로써, 상기 불순물 비정질 실리콘 패턴(219)의 중앙부를 노출시킨다. 도시하지 않았으나, 상기 데이터 배선(230)의 일끝에는 데이터 패드가 형성된다. 상기 제 2 금속물질은 저저항 특성을 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나일 수 있다. 도면에서 상기 데이터 배선(230), 상기 소스 전극(232) 및 상기 드레인 전극(234)이 단일층인 것을 보여주고 있으나, 이중층 또는 삼중층 구조를 가질 수 있다.
상기 이격되는 소스 및 드레인 전극(232, 234) 사이로 노출된 상기 불순물 비정질 실리콘 패턴(219)을 식각하여 제거함으로써, 서로 이격된 오믹콘택층(220b)을 형성하고, 이에 의해 중앙부가 노출된 상기 순수 비정질 실리콘 패턴(218)은 액티브층(220a)을 이룬다. 상기 액티브층(220a)과 상기 오믹콘택층(220b)은 상기 반도체층(220)을 구성한다.
다음, 도 11d 및 도 12d에 도시된 바와 같이, 상기 데이터 배선(230), 상기 소스 전극(232), 상기 드레인 전극(234) 상에, 무기절연물질 또는 유기절연물질을 증착함으로써, 상기 기판(201) 전체를 덮는 상기 제 1 보호층(240)을 형성한다. 상 기 무기절연물질은 산화실리콘 또는 질화실리콘이며, 상기 유기절연물질은 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)이다. 상기 제 1 보호층은 약 4000Å의 두께를 갖는다.
이후, 상기 제 1 보호층(240) 상에 제 1 투명 도전성 물질을 증착하여 제 1 투명 도전성 물질층(미도시)을 증착하고, 제 4 마스크 공정에 의해 상기 제 1 투명 도전성 물질층을 패터닝함으로써, 상기 표시영역 전체를 덮으며 판 형상을 갖는 상기 공통전극(250)을 형성한다. 상기 공통전극(250)은 상기 박막트랜지스터(도 8의 Tr)에 대응하여 제 1 개구부(도 8의 252)를 가질 수 있다. 상기 제 1 투명 도전성 물질은 ITO 또는 IZO이다.
다음, 도 11e 및 도 12e에 도시된 바와 같이, 상기 공통전극(250) 상에 무기절연물질을 증착하거나 유기절연물질을 도포하여 제 2 보호층(260)을 형성한다. 이후, 제 5 마스크 공정에 의해 상기 제 2 보호층(260)과 상기 제 1 보호층(240)을 식각함으로써 상기 드레인 전극(234)을 노출시키는 상기 드레인 콘택홀(262)을 형성하고, 상기 제 2 보호층(260)과 상기 제 1 보호층(240) 및 상기 게이트 절연막(216)을 식각하여 상기 공통패드(214)를 노출시키는 상기 제 1 공통콘택홀(264)을 형성하며, 또한 상기 제 2 보호층(260)을 식각하여 상기 공통전극(250)을 노출시키는 상기 제 2 공통콘택홀(266)을 형성한다. 상기 무기절연물질은 산화실리콘 또는 질화실리콘이며, 상기 유기절연물질은 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)이다. 상기 제 2 보호층(260)은 약 2000Å의 두께를 갖는다.
다음, 도 11f 및 도 12f에 도시된 바와 같이, 상기 제 2 보호층(260) 상에 제 2 투명 도전성 물질을 증착하여 제 2 투명 도전성 물질층을 형성하고, 제 6 마스크공정에 의해 상기 제 2 투명 도전성 물질을 식각함으로써, 상기 화소전극(270)과 상기 연결패턴(274)을 형성한다. 즉, 상기 화소전극(270)과 상기 연결패턴(274)은 동일층에 동일물질로 이루어진다. 상기 제 2 투명 도전성 물질은 ITO 또는 IZO이다.
상기 화소전극(270)은 판 형태를 갖지며 각 화소영역(P)에 형성된다. 상기 화소전극(270)은 제 2 개구부(272)를 가지며 상기 공통전극(250)과 프린지 필드를 형성하게 된다. 상기 화소전극(270)은 상기 제 1 및 제 2 보호층(240, 260)에 형성된 상기 드레인 콘택홀(262)을 통해 상기 드레인 전극(234)과 접촉하고 있다.
상기 연결패턴(274)은 그 일 끝이 상기 게이트 절연막(216) 및 상기 제 1 및 제 2 보호층(240, 260)에 형성된 상기 제 1 공통콘택홀(264)을 통해 상기 공통패드(214)와 접촉하고, 타 끝이 상기 제 2 보호층(260)에 형성된 상기 제 2 공통콘택홀(266)을 통해 상기 공통전극(250)과 접촉하고 있다. 즉, 상기 공통전극(250)은 상기 연결패턴(274)에 의해 상기 공통패드(214)와 전기적으로 연결된다.
이상과 같이, 도 8 내지 도 10에 도시된 본 발명의 제 2 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이기판(200)은 6 마스크 공정에 의해 제조됨으로써, 제조 원가 및 공정 시간이 줄어드는 장점을 갖는다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.
도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(ON), 오프(OFF) 상태의 동작을 각각 도시한 단면도이다.
도 3은 종래 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도이다.
도 4는 도 3을 절단선 IV-IV를 따라 절단한 부분의 단면도이다.
도 5는 본 발명의 제 1 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 일부에 대한 평면도이다.
도 6은 도 5의 절단선 VI-VI을 따라 절단한 단면도이다.
도 7은 도 5의 절단선 VII-VII을 따라 절단한 단면도이다.
도 8은 본 발명의 제 2 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 일부에 대한 평면도이다.
도 9은 도 8의 IX-IX 선에 대한 단면도이다.
도 10은 도 8의 절단선 X-X을 따라 절단한 단면도이다.
도 11a 내지 도 11f는 도 8의 절단선 XI-XI에 따라 절단한 부분의 공정 단면도이다.
도 12a 내지 도 12f는 도 8의 절단선 X-X에 따라 절단한 부분의 공정 단면도이다.
Claims (9)
- 표시영역과, 상기 표시영역 주변의 비표시영역이 정의된 기판과;상기 기판 상의 게이트 배선과;상기 기판의 상기 비표시영역에 위치하는 공통패드와;상기 게이트 배선과 상기 공통패드 상에 위치하는 게이트 절연막과;상기 게이트 절연막 상에 위치하며, 상기 게이트 배선과 교차하여 상기 표시영역 내에 화소영역을 정의하는 데이터 배선과;상기 게이트 배선 및 상기 데이터 배선과 연결되며, 상기 화소영역에 위치하는 박막트랜지스터와;상기 데이터 배선과 상기 박막트랜지스터 상에 위치하는 제 1 보호층과;상기 제 1 보호층 상에 위치하며, 상기 기판의 표시영역 전체에 대하여 판 형태를 갖는 공통전극과;상기 공통전극 상에 제 2 보호층과;상기 제 2 보호층 상에 위치하며, 상기 화소영역에 대응하여 판 형태를 갖고, 제 1 개구부를 가지며, 상기 제 1 및 제 2 보호층에 형성된 드레인 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 연결된 화소전극과;일 끝이 상기 게이트 절연막, 상기 제 1 보호층 및 상기 제 2 보호층에 형성된 제 1 공통 콘택홀을 통해 상기 공통패드에 연결되고 타 끝이 상기 제 1 보호층에 형성된 제 2 공통 콘택홀을 통해 상기 공통전극에 연결된 연결패턴를 포함하는 프린지 필드 스위치 모드 액정표시장치용 어레이 기판.
- 제 1항에 있어서,상기 제 1 보호층의 두께는 상기 제 2 보호층의 두께보다 큰 것이 특징인 프린지 필드 스위치 모드 액정표시장치용 어레이 기판.
- 제 2항에 있어서,상기 제 1 보호층의 두께는 4000Å이고, 상기 제 2 보호층의 두께는 2000Å인 것이 특징인 프린지 필드 스위치 모드 액정표시장치용 어레이 기판.
- 제 1항에 있어서,상기 공통전극은 상기 박막트랜지스터에 대응하는 제 2 개구부를 포함하는 것이 특징인 프린지 필드 스위치 모드 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 연결패턴은 상기 화소전극과 동일층에 동일물질로 이루어지는 것이 특 징인 프린지 필드 스위치 모드 액정표시장치용 어레이 기판.
- 표시영역과, 상기 표시영역 내의 화소영역과, 상기 표시영역 주변의 비표시영역이 정의된 기판 상에 게이트 배선과, 상기 비표시영역에 위치하는 공통패드를 형성하는 단계와;상기 게이트 배선과, 상기 공통패드 상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 위치하여 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 게이트 배선 및 상기 데이터 배선과 연결되며 상기 화소영역에 위치하는 박막트랜지스터를 형성하는 단계와;상기 데이터 배선과 상기 박막트랜지스터 상에 제 1 보호층을 형성하는 단계와;상기 제 1 보호층 상에, 상기 기판의 표시영역 전체에 대하여 판 형태를 갖는 공통전극을 형성하는 단계와;상기 공통 전극 상에 제 2 보호층을 증착하고, 상기 제 2 보호층, 상기 제 1 보호층 및 상기 게이트 절연막을 식각하여 상기 공통패드를 노출시키는 제 1 공통콘택홀을 형성하고, 상기 제 2 보호층을 식각하여 상기 공통전극을 노출시키는 제 2 공통콘택홀을 형성하고, 상기 제 2 보호층 및 상기 제 1 보호층을 식각하여 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계와;상기 제 2 보호층 상에, 상기 화소영역에 대응하여 판 형태를 갖고, 제 1 개 구부를 가지며, 상기 제 1 및 제 2 보호층에 형성된 드레인 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 연결되는 화소전극을 형성하고, 상기 제 1 및 제 2 공통 콘택홀 각각을 통해 상기 공통 패드 및 상기 공통전극과 연결되는 연결패턴을 형성하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법.
- 제 6항에 있어서,상기 제 1 보호층의 두께는 상기 제 2 보호층의 두께보다 큰 것이 특징인 프린지 필드 스위치 모드 액정표시장치용 어레이 기판의 제조방법.
- 제 7항에 있어서,상기 제 1 보호층의 두께는 4000Å이고, 상기 제 2 보호층의 두께는 2000Å인 것이 특징인 프린지 필드 스위치 모드 액정표시장치용 어레이 기판의 제조방법.
- 제 6항에 있어서,상기 제 1 보호층 상에, 상기 기판의 표시영역 전체에 대하여 판 형태를 갖는 공통 전극을 형성하는 단계는, 상기 공통전극에 상기 박막트랜지스터에 대응하는 제 2 개구부를 형성하는 단계를 포함하는 것이 특징인 프린지 필드 스위치 모드 액정표시장치용 어레이 기판의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090094694A KR101250319B1 (ko) | 2009-10-06 | 2009-10-06 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 |
| US12/856,465 US8379177B2 (en) | 2009-10-06 | 2010-08-13 | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same |
| CN2010102560828A CN102033376B (zh) | 2009-10-06 | 2010-08-16 | 用于边缘场开关模式液晶显示器件的阵列基板及其制造方法 |
| TW099134050A TWI440945B (zh) | 2009-10-06 | 2010-10-06 | 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090094694A KR101250319B1 (ko) | 2009-10-06 | 2009-10-06 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110037307A KR20110037307A (ko) | 2011-04-13 |
| KR101250319B1 true KR101250319B1 (ko) | 2013-04-03 |
Family
ID=43822933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090094694A KR101250319B1 (ko) | 2009-10-06 | 2009-10-06 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8379177B2 (ko) |
| KR (1) | KR101250319B1 (ko) |
| CN (1) | CN102033376B (ko) |
| TW (1) | TWI440945B (ko) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103270601B (zh) * | 2010-12-20 | 2016-02-24 | 夏普株式会社 | 半导体装置和显示装置 |
| US8659734B2 (en) * | 2011-01-03 | 2014-02-25 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| GB2489939A (en) * | 2011-04-11 | 2012-10-17 | Plastic Logic Ltd | Control of capacitive coupling in pixel circuitry |
| JP2012255840A (ja) * | 2011-06-07 | 2012-12-27 | Japan Display West Co Ltd | 表示装置および電子機器 |
| TWI456323B (zh) * | 2011-09-22 | 2014-10-11 | Hannstar Display Corp | 液晶顯示器之單位畫素結構 |
| KR101894328B1 (ko) * | 2011-10-06 | 2018-09-03 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101905757B1 (ko) * | 2011-11-17 | 2018-10-10 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
| SG11201404927YA (en) * | 2012-02-15 | 2014-10-30 | Sharp Kk | Liquid crystal display |
| CN104220926B (zh) * | 2012-03-27 | 2016-10-05 | 夏普株式会社 | 半导体装置、半导体装置的制造方法和显示装置 |
| TWI681233B (zh) | 2012-10-12 | 2020-01-01 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法 |
| US20140120657A1 (en) * | 2012-10-30 | 2014-05-01 | Apple Inc. | Back Channel Etching Oxide Thin Film Transistor Process Architecture |
| KR101988925B1 (ko) * | 2012-12-10 | 2019-06-13 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| KR102011274B1 (ko) * | 2012-12-10 | 2019-08-19 | 삼성디스플레이 주식회사 | 표시 기판의 제조 방법 |
| KR102104356B1 (ko) * | 2012-12-24 | 2020-04-24 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| KR20140095797A (ko) * | 2013-01-25 | 2014-08-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN103197480B (zh) * | 2013-03-22 | 2015-07-01 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板 |
| TWI501015B (zh) * | 2013-04-03 | 2015-09-21 | Au Optronics Corp | 畫素結構及其製作方法 |
| KR102081598B1 (ko) * | 2013-05-31 | 2020-02-26 | 엘지디스플레이 주식회사 | 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법 |
| KR102081827B1 (ko) | 2013-07-02 | 2020-04-16 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN103605244B (zh) * | 2013-11-25 | 2016-03-30 | 深圳市华星光电技术有限公司 | 像素结构 |
| KR102068770B1 (ko) * | 2013-11-29 | 2020-02-11 | 엘지디스플레이 주식회사 | 프린지필드 스위칭모드 어레이기판 및 그 제조방법 |
| CN104678664A (zh) | 2013-11-29 | 2015-06-03 | 乐金显示有限公司 | 液晶显示器及其制造方法 |
| JP2015118193A (ja) * | 2013-12-18 | 2015-06-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| WO2015092944A1 (ja) * | 2013-12-19 | 2015-06-25 | パナソニック液晶ディスプレイ株式会社 | 表示装置及び表示装置の製造方法 |
| CN103943631A (zh) * | 2013-12-26 | 2014-07-23 | 上海天马微电子有限公司 | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 |
| KR102132445B1 (ko) * | 2013-12-31 | 2020-07-09 | 엘지디스플레이 주식회사 | 액정 디스플레이 패널 및 이의 제조 방법 |
| KR102201109B1 (ko) | 2014-03-06 | 2021-01-11 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102261760B1 (ko) | 2014-07-29 | 2021-06-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN104299943A (zh) * | 2014-09-16 | 2015-01-21 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示面板 |
| CN104298020A (zh) * | 2014-10-20 | 2015-01-21 | 京东方科技集团股份有限公司 | 应用于ads显示装置中的阵列基板 |
| CN106292082A (zh) * | 2015-05-15 | 2017-01-04 | 南京瀚宇彩欣科技有限责任公司 | 液晶显示屏的像素结构及其制造方法 |
| CN105070687A (zh) * | 2015-09-18 | 2015-11-18 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| US10663821B2 (en) * | 2015-11-06 | 2020-05-26 | Sharp Kabushiki Kaisha | Display board having insulating films and terminals, and display device including the same |
| KR102148491B1 (ko) * | 2015-12-14 | 2020-08-26 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 |
| KR102494779B1 (ko) * | 2015-12-22 | 2023-02-02 | 엘지디스플레이 주식회사 | 터치 겸용 액정 표시 장치 |
| KR102454383B1 (ko) * | 2015-12-28 | 2022-10-17 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 방식의 액정 표시장치 |
| KR102560703B1 (ko) * | 2016-04-29 | 2023-07-28 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| US20180145096A1 (en) * | 2016-11-23 | 2018-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| KR102329979B1 (ko) * | 2017-05-18 | 2021-11-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR102482006B1 (ko) * | 2017-12-28 | 2022-12-27 | 엘지디스플레이 주식회사 | 표시장치 |
| CN108598095A (zh) * | 2018-05-23 | 2018-09-28 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、检测方法 |
| KR102643634B1 (ko) * | 2018-12-04 | 2024-03-06 | 삼성디스플레이 주식회사 | 표시 패널 |
| KR102664775B1 (ko) * | 2019-08-28 | 2024-05-08 | 엘지디스플레이 주식회사 | 표시 장치 |
| CN114137771B (zh) * | 2021-12-08 | 2023-08-01 | Tcl华星光电技术有限公司 | 阵列基板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070013773A1 (en) | 2005-07-15 | 2007-01-18 | Sanyo Epson Imaging Devices Corp. | Liquid crystal display device and electronic apparatus |
| US20080180622A1 (en) | 2007-01-25 | 2008-07-31 | Epson Imaging Devices Corporation | Liquid crystal display device and method of manufacturing the same |
| US20080239215A1 (en) | 2007-04-02 | 2008-10-02 | Gee-Sung Chae | Array substrate for liquid crystal display device and manufacturing method of the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100923707B1 (ko) * | 1999-09-07 | 2009-10-27 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
| TW471181B (en) * | 2000-12-27 | 2002-01-01 | Ind Tech Res Inst | Manufacturing method of wide view angle flat panel display cell |
| KR101159318B1 (ko) * | 2005-05-31 | 2012-06-22 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| JP2008275761A (ja) * | 2007-04-26 | 2008-11-13 | Hitachi Displays Ltd | 液晶表示装置とその製造方法 |
| JP4487318B2 (ja) * | 2007-07-26 | 2010-06-23 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
| TWI341033B (en) * | 2007-10-31 | 2011-04-21 | Au Optronics Corp | Pixel structure and method for manufacturing the same |
-
2009
- 2009-10-06 KR KR1020090094694A patent/KR101250319B1/ko active IP Right Grant
-
2010
- 2010-08-13 US US12/856,465 patent/US8379177B2/en active Active
- 2010-08-16 CN CN2010102560828A patent/CN102033376B/zh active Active
- 2010-10-06 TW TW099134050A patent/TWI440945B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070013773A1 (en) | 2005-07-15 | 2007-01-18 | Sanyo Epson Imaging Devices Corp. | Liquid crystal display device and electronic apparatus |
| US20080180622A1 (en) | 2007-01-25 | 2008-07-31 | Epson Imaging Devices Corporation | Liquid crystal display device and method of manufacturing the same |
| US20080239215A1 (en) | 2007-04-02 | 2008-10-02 | Gee-Sung Chae | Array substrate for liquid crystal display device and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102033376B (zh) | 2013-06-19 |
| CN102033376A (zh) | 2011-04-27 |
| KR20110037307A (ko) | 2011-04-13 |
| US8379177B2 (en) | 2013-02-19 |
| US20110080549A1 (en) | 2011-04-07 |
| TW201116912A (en) | 2011-05-16 |
| TWI440945B (zh) | 2014-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101250319B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101294232B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법 | |
| KR101246719B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101772511B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101066029B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR101492106B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US8803147B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same | |
| KR20130054780A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20030048489A (ko) | 횡전계형 액정표시장치 | |
| KR20110076372A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20110048333A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR101307961B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| KR101228538B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20110031597A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR20080047085A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20100021152A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| US10269836B2 (en) | Display apparatus and method of manufacturing the same | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20090091250A (ko) | 액정표시장치용 어레이 기판 | |
| KR20130067442A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20050123357A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101142886B1 (ko) | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR100443538B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20110067369A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 8 |