CN102033376B - 用于边缘场开关模式液晶显示器件的阵列基板及其制造方法 - Google Patents

用于边缘场开关模式液晶显示器件的阵列基板及其制造方法 Download PDF

Info

Publication number
CN102033376B
CN102033376B CN2010102560828A CN201010256082A CN102033376B CN 102033376 B CN102033376 B CN 102033376B CN 2010102560828 A CN2010102560828 A CN 2010102560828A CN 201010256082 A CN201010256082 A CN 201010256082A CN 102033376 B CN102033376 B CN 102033376B
Authority
CN
China
Prior art keywords
public
passivation layer
contact hole
electrode
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102560828A
Other languages
English (en)
Other versions
CN102033376A (zh
Inventor
郑普泳
宋寅德
朴星一
朴大林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102033376A publication Critical patent/CN102033376A/zh
Application granted granted Critical
Publication of CN102033376B publication Critical patent/CN102033376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种用于边缘场开关模式液晶显示器件的阵列基板及其制造方法，其中用于边缘场开关模式液晶显示器件的阵列基板包括：包括显示区域和在显示区域外围处的非显示区域的基板；在所述基板上且在所述显示区域中的栅线；在所述基板上且在所述非显示区域中的公共焊盘；在所述栅线和所述公共焊盘上的栅绝缘层；在所述极绝缘层上并与所述栅线交叉以在所述显示区域中限定像素区域的数据线；与所述栅线和所述数据线连接并位于所述像素区域中的薄膜晶体管；在所述数据线和所述薄膜晶体管上的第一钝化层；在所述第一钝化层上并覆盖所述显示区域的整个表面的公共电极；在所述公共电极上的第二钝化层；和在所述第二钝化层上且在每个像素区域中具有板形形状的像素电极，所述像素电极与所述薄膜晶体管连接并具有第一开口。

Description

用于边缘场开关模式液晶显示器件的阵列基板及其制造方法
本申请要求2009年10月6日提交的韩国专利申请No.2009-0094694的优先权，通过援引将该专利申请结合在此。
技术领域
本发明涉及一种用于边缘场开关(FFS)模式液晶显示(LCD)器件的阵列基板，尤其涉及一种能将像素电极与数据线之间的寄生电容最小化的用于FFS模式LCD器件的阵列基板以及能降低生产成本的制造该阵列基板的方法。
背景技术
现有技术的液晶显示(LCD)器件使用液晶分子的光学各向异性和偏振特性。液晶分子由于其细而长的形状而具有明确的定向(alignment)方向。可通过对这些液晶分子施加一电场来控制液晶分子的定向方向。换句话说，随着电场的强度或方向变化，液晶分子的定向也变化。由于液晶分子的光学各向异性，入射光根据液晶分子的取向而被折射，因此可通过控制光透过率(transmissivity)来显示图像。
由于被称作有源矩阵LCD(AM-LCD)器件的、包括作为开关元件的薄膜晶体管(TFT)的LCD器件具有高分辨率和显示运动图像的出色特性，AM-LCD器件已被广泛使用。
AM-LCD器件包括阵列基板、滤色器(color filter)基板和夹在它们之间的液晶层。阵列基板可包括像素电极和TFT，滤色器基板可包括滤色器层和公共电极。AM-LCD器件由像素电极与公共电极之间的电场驱动，从而具有出色的透过率和孔径比(aperture ratio)特性。然而，由于AM-LCD器件使用垂直电场，所以AM-LCD器件具有不好的视角。
可使用共平面开关(IPS)模式LCD器件来克服上述局限性。图1是根据现有技术的IPS模式LCD器件的剖面图。如图1中所示，阵列基板和滤色器基板彼此分开且相互面对。阵列基板包括第一基板10、公共电极17和像素电极30。尽管没有示出，但阵列基板可包括TFT、栅线、和数据线等等。滤色器基板包括第二基板9、和滤色器层(没有示出)等等。液晶层11置于第一基板10与第二基板9之间。由于公共电极17和像素电极30形成在第一基板10上并形成在同一平面(level)，因此在公共电极17与像素电极30之间产生水平电场“L”。
图2A和2B是显示根据现有技术的IPS模式LCD器件的开/关情形的剖面图。如图2A中所示，当电压施加给IPS模式LCD器件时，公共电极17和像素电极30上方的液晶分子11a不变。但公共电极17与像素电极30之间的液晶分子11b由于水平电场“L”的缘故而水平排列。由于液晶分子由该水平电场排列，所以IPS模式LCD器件具有宽视角的特性。图2B显示了电压未施加给IPS模式LCD器件时的情形。因为在公共电极与像素电极17和30之间未产生电场，所以液晶分子11的排列不变。
已经提出了具有额外优点的边缘场开关(FFS)模式LCD器件。图3是显示根据现有技术的用于FFS模式LCD器件的阵列基板的一个像素区域的平面图，图4是沿图3的线IV-IV截取的剖面图。
参照图3和4，在阵列基板50的基板51上沿第一方向形成有栅线60、和沿第二方向形成有与栅线60交叉以限定像素区域P的数据线70。在栅线60和数据线70的交叉部分处形成有包括栅极62、栅绝缘层64、半导体层66、源极72和漏极74的薄膜晶体管(TFT)Tr。TFT Tr设置在像素区域P中限定的开关区域TrA中。TFT Tr与栅线60和数据线70连接。就是说，栅极62与栅线60连接，而源极72与数据线70连接。半导体层66包括本征非晶硅的有源层66a和掺杂(impurity-doped)非晶硅的欧姆接触层66b。
此外，在像素区域P中形成有与TFT Tr的漏极74连接的像素电极76。在像素电极76和TFT Tr上设置有作为绝缘层的钝化层80。在钝化层80上设置有具有板形的公共电极90。公共电极90包括多个狭缝形的孔92。孔92与像素电极76交叠。像素电极76覆盖像素区域P，而公共电极90覆盖基板51的整个表面。
通过施加给像素电极76和公共电极90的电压，在像素电极76与公共电极90之间产生边缘场，从而由边缘场驱动液晶分子。
如图4中所示，在现有技术的FFS模式LCD器件中，像素电极76更靠近数据线70设置，从而在像素电极76与数据线70之间产生寄生电容。由该寄生电容产生了一些问题，即，闪烁现象(flicker phenomenon)。尤其是，当增加像素电极76的尺寸以提高孔径比时，因为像素电极76与数据线70之间的距离进一步减小，所以问题更加严重。
发明内容
因此，本发明涉及一种基本上克服了由于现有技术的局限性和缺点导致的一个或多个问题的用于FFS模式LCD器件的阵列基板及其制造方法。
在下面的描述中将列出本发明的其它特征和优点，这些特征和优点的一部分从下面的描述将是显而易见的，或者可从本发明的实践领会到。通过说明书、权利要求(所要求保护的技术方案)以及附图中特别指出的结构可实现和获得本发明的这些目的和其他优点。
为了实现这些和其它优点并根据本发明的目的，如在此具体和广泛描述的，一种用于边缘场开关模式液晶显示器件的阵列基板包括：包括显示区域和在显示区域外围处的非显示区域的基板；在所述基板上且在所述显示区域中的栅线；在所述基板上且在所述非显示区域中的公共焊盘；在所述栅线和所述公共焊盘上的栅绝缘层；在所述栅绝缘层上并与所述栅线交叉以在所述显示区域中限定像素区域的数据线；与所述栅线和所述数据线连接并位于所述像素区域中的薄膜晶体管；在所述数据线和所述薄膜晶体管上的第一钝化层；在所述第一钝化层上并覆盖所述显示区域的整个表面的公共电极；在所述公共电极上的第二钝化层；和在所述第二钝化层上且在每个像素区域中具有板形的像素电极，所述像素电极与所述薄膜晶体管连接并具有第一开口。
在本发明的另一个方面中，一种制造用于边缘场开关模式液晶显示器件的阵列基板的方法包括：在包括显示区域和在显示区域外围处的非显示区域的基板上形成栅线和公共焊盘，所述栅线设置在所述显示区域中，并且所述公共焊盘设置在所述非显示区域中；在所述栅线和所述公共焊盘上形成栅绝缘层；形成数据线以及薄膜晶体管，所述数据线设置在所述栅绝缘层上并与所述栅线交叉以在所述显示区域中限定像素区域，并且所述薄膜晶体管在所述像素区域中并与所述栅线和所述数据线连接；在所述数据线和所述薄膜晶体管上形成第一钝化层；在所述第一钝化层上形成覆盖所述显示区域的整个表面的公共电极；在所述公共电极上形成第二钝化层；对所述第二钝化层、所述第一钝化层和所述栅绝缘层构图，从而形成暴露出所述公共焊盘的第一公共接触孔；对所述第二钝化层构图，从而形成暴露出所述公共电极的第二公共接触孔；对所述第二钝化层和所述第一钝化层构图，从而形成暴露出所述薄膜晶体管的一部分的漏极接触孔；在所述第二钝化层上形成在每个像素区域中具有板形的像素电极，所述像素电极通过所述漏极接触孔与所述薄膜晶体管连接并具有第一开口；以及形成用于将所述公共电极连接到所述公共焊盘并设置在所述第二钝化层上连接图案。在本发明的另一个方面中，一种用于边缘场开关模式液晶显示器件的阵列基板包括：包括显示区域和在显示区域外围处的非显示区域的基板；在所述基板上且在所述显示区域中的栅线和连接到所述栅线的栅极；在所述基板上且在所述非显示区域中的第一公共焊盘；在所述栅线、所述栅极和所述第一公共焊盘上的栅绝缘层；在所述栅绝缘层上的数据线和连接到所述数据线的源极，所述数据线与所述栅线交叉以在所述显示区域中限定像素区域；在所述栅绝缘层上且在所述非显示区域中的第二公共焊盘；与所述栅线和所述数据线连接并位于所述像素区域中的薄膜晶体管；在所述数据线、所述第二公共焊盘和所述薄膜晶体管上的第一钝化层；在所述第一钝化层上并覆盖所述显示区域的整个表面的公共电极；在所述公共电极上的第二钝化层；在所述第二钝化层上且在每个像素区域中具有板形的像素电极，所述像素电极与所述薄膜晶体管连接并具有至少一个开口；用于将所述公共电极连接到所述第一公共焊盘并设置在所述第二钝化层上的第一连接图案；用于将所述公共电极连接到所述第二公共焊盘并设置在所述第二钝化层上的第二连接图案；和用于将所述第一公共焊盘连接到所述第二公共焊盘并设置在所述第二钝化层上的第三连接图案。
在本发明的另一个方面中，一种制造用于边缘场开关模式液晶显示器件的阵列基板的方法包括：在包括显示区域和在显示区域外围处的非显示区域的基板上形成栅线、栅极和第一公共焊盘，所述栅线设置在所述显示区域中，并且所述第一公共焊盘设置在所述非显示区域中；在所述栅线、所述栅极和所述第一公共焊盘上形成栅绝缘层；形成数据线、第二公共焊盘以及薄膜晶体管，所述数据线设置在所述栅绝缘层上并与所述栅线交叉以在所述显示区域中限定像素区域，所述第二公共焊盘设置在所述非显示区域中的栅绝缘层上，并且所述薄膜晶体管在所述像素区域中并与所述栅线和所述数据线连接；在所述数据线、所述第二公共焊盘和所述薄膜晶体管上形成第一钝化层；在所述第一钝化层上形成覆盖所述显示区域的整个表面的公共电极；在所述公共电极上形成第二钝化层；形成暴露出所述公共电极的一部分的第一接触孔、暴露出所述第一公共焊盘的一部分的第二接触孔、暴露出所述公共电极的其余部分的第三接触孔、暴露出所述第二公共焊盘的一部分的第四接触孔、暴露出所述第一公共焊盘的其余部分的第五接触孔、暴露出所述第二公共焊盘的其余部分的第六接触孔以及暴露出所述薄膜晶体管的一部分的漏极接触孔；在所述第二钝化层上并且在每个像素区域中形成像素电极以及在所述第二钝化层上形成第一到第三连接图案，所述像素电极通过所述漏极接触孔与所述薄膜晶体管连接并具有至少一个开口，所述第一连接图案通过所述第一接触孔和所述第二接触孔将所述公共电极连接到所述第一公共焊盘，所述第二连接图案通过所述第三接触孔和所述第四接触孔将所述公共电极连接到所述第二公共焊盘，并且所述第三连接图案通过所述第五接触孔和所述第六接触孔将所述第一公共焊盘连接到所述第二公共焊盘。
应当理解，本发明前面的概括性描述和下面的详细描述都是示例性的和说明性的，意在对要求保护的本发明提供进一步的说明。
附图说明
所包括用于提供对本发明的进一步理解并结合在内组成说明书一部分的附图图解了本发明的实施方式，并与说明书文字一起用于解释本发明的原理。
图1是根据现有技术的IPS模式LCD器件的剖面图。
图2A和2B是显示根据现有技术的IPS模式LCD器件的开/关情形的剖面图。
图3是显示根据现有技术的用于FFS模式LCD器件的阵列基板的一个像素区域的平面图。
图4是沿图3的线IV-IV截取的剖面图。
图5是根据本发明第一实施方式的用于FFS模式LCD器件的阵列基板的平面图。
图6是沿图5的线VI-VI截取的剖面图。
图7是沿图5的线VII-VII截取的剖面图。
图8是根据本发明第二实施方式的用于FFS模式LCD器件的阵列基板的平面图。
图9是沿图8的线IX-IX截取的剖面图。
图10是沿图8的线X-X截取的剖面图。
图11A到11F是显示沿图8的线IX-IX截取的部分的制造方法的剖面图。
图12A到12F是显示沿图8的线X-X截取的部分的制造方法的剖面图。
图13是根据本发明第三实施方式的用于FFS模式LCD器件的阵列基板的平面图；
图14是沿图13的线XIV-XIV截取的剖面图。
图15是沿图13的线XV-XV截取的剖面图。
具体实施方式
现在将详细描述本发明的优选实施方式，附图中图解了这些实施方式的一些实例。
图5是根据本发明第一实施方式的用于FFS模式LCD器件的阵列基板的平面图。
参照图5，用于FFS模式LCD器件的阵列基板100包括基板101上的栅线110、数据线130、薄膜晶体管(TFT)Tr、像素电极170、公共电极150和公共焊盘114。
栅线110沿第一方向延伸，而数据线130沿第二方向延伸，从而栅线110和数据线130彼此交叉以限定像素区域P。基板101分为显示图像的显示区域和在显示区域外围处的非显示区域。就是说，显示区域由最外侧的栅线110和最外侧的数据线130包围。像素区域P限定在显示区域中。
TFT Tr设置在像素区域P中并位于栅线和数据线110和130的交叉部分处。TFT Tr与栅线110和数据线130连接。
TFT Tr包括栅极112、栅绝缘层(没有示出)、半导体层(没有示出)、源极132和漏极134。半导体层包括本征非晶硅的有源层(没有示出)和掺杂非晶硅的欧姆接触层(没有示出)。就是说，栅极112与栅线110连接，而源极132与数据线130连接。
公共电极150由透明导电材料，即氧化铟锡(ITO)或氧化铟锌(IZO)形成。公共电极150覆盖基板101的显示区域的整个表面，并且公共电极150包括对应于TFT Tr的第一开口152，以避免公共电极150与源极132和漏极134之间的电干扰和公共电极150与像素电极170之间的电连接。可选择地，公共电极150能覆盖显示区域的整个表面而不与像素电极170电连接。
像素区域P中的像素电极170通过漏极接触孔162与TFT Tr的漏极134连接。像素电极170通过绝缘材料的钝化层(没有示出)与公共电极150绝缘。每个像素区域P中的像素电极170具有板形形状。像素电极170具有对应于公共电极150的多个第二开口172。例如，每个第二开口172可具有矩形形状。公共电极150和像素电极170每个都由诸如氧化铟锡(ITO)和氧化铟锌(IZO)之类的透明导电材料层形成。
此外，用于将公共电压施加到公共电极150中的公共焊盘114设置在非显示区域中。公共电极150通过公共接触孔154与公共焊盘114电连接。图5示出了公共焊盘114设置在两个相邻的数据线130之间。可选择地，公共焊盘114可设置在非显示区域的一个侧边处，以避免公共焊盘114与数据线130之间的电干扰。
尽管没有示出，但在非显示区域中设置有与栅线110的一端连接的栅焊盘和与数据线130连接的数据焊盘。
图6是沿图5的线VI-VI截取的剖面图，而图7是沿图5的线VII-VII截取的剖面图。
参照图5到7，沿第一方向的栅线110形成在基板101上且在显示区域中。与栅线110连接的栅极112设置在像素区域P中且在基板101上。就是说，栅极112从栅线110延伸出来。此外，公共焊盘114设置在基板101上且在非显示区域中。尽管没有示出，但栅焊盘设置在栅线110的一端。
在栅线110、栅极112和公共焊盘114上，设置有绝缘材料的栅绝缘层116。例如，栅绝缘层116由诸如二氧化硅(SiO2)和氮化硅(SiNx)之类的无机绝缘材料形成。例如，栅绝缘层116具有大约3800埃的厚度。
在栅绝缘层116上，设置有半导体层120。半导体层120包括本征非晶硅的有源层120a和掺杂非晶硅的欧姆接触层120b。通过欧姆接触层120b暴露出有源层120a的中心。
在半导体层120上，设置有彼此间隔开的源极132和漏极134。通过源极132和漏极134之间的空间也暴露出有源层120a的中心部分。
栅极112、栅绝缘层116、半导体层120、源极132和漏极134组成TFT Tr。
在栅绝缘层116上，沿第二方向设置有数据线130。数据线130与栅线110交叉，从而限定像素区域P。数据线130与TFT Tr的源极132连接。就是说，数据线130从源极132延伸出来。尽管没有示出，但在数据线130的一端形成数据焊盘。
第一钝化层140设置成覆盖TFT Tr和数据线130。例如，第一钝化层140由有机绝缘材料如光压克力(photo-acryl)或苯并环丁烯(benzocyclobutene，BCB)、或者无机绝缘材料如二氧化硅或氮化硅形成。例如，第一钝化层140由无机绝缘材料形成并具有大约4000埃的厚度。暴露出公共焊盘114的公共接触孔154经由第一钝化层140和栅绝缘层116形成。就是说，第一钝化层140和栅绝缘层116具有用于暴露公共焊盘114的公共接触孔154。
在第一钝化层140上，设置有透明导电材料的公共电极150。公共电极150通过公共接触孔154与公共焊盘114接触。公共电极150具有覆盖包括像素区域P在内的显示区域的整个表面的板形形状。公共电极150具有对应于TFT Tr的第一开口152，以避免与像素电极170的电连接和与TFT Tr的电干扰。
在公共电极150上设置有第二钝化层160。例如，第二钝化层160由有机绝缘材料如光压克力或苯并环丁烯(BCB)、或者无机绝缘材料如二氧化硅或氮化硅形成。例如，第二钝化层160由无机绝缘材料形成并具有大约2000埃的厚度。暴露出漏极134的漏极接触孔162经由第二钝化层160和第一钝化层140形成。就是说，第一钝化层140和第二钝化层160具有用于暴露漏极134的漏极接触孔162。
在第二钝化层160上，设置有透明导电材料的像素电极170。像素电极170通过漏极接触孔162与漏极134接触，从而像素电极170与TFT'电连接。像素电极170具有对应于公共电极150的第二开口172。像素电极170与公共电极150交叠且其间具有第二钝化层160，从而在像素电极170与公共电极150之间产生边缘场。
在根据本发明的用于FFS模式LCD器件的上述阵列基板100中，像素电极170通过第一钝化层140和第二钝化层160与数据线130隔开，从而可减小像素电极170与数据线130之间的寄生电容。此外，像素电极170与数据线130之间的公共电极150用作挡壁(blocking wall)，从而可进一步减小像素电极170与数据线130之间的寄生电容。
此外，由于第一钝化层140具有比第二钝化层160的厚度大的厚度，所以可降低公共电极150与数据线130之间的或/和公共电极150与TFT Tr之间的电干扰。而且，由于第二钝化层160具有比第一钝化层140的厚度小的厚度，所以公共电极150与像素电极170之间的电场得到加强。
下面将简要说明上述阵列基板100的制造方法。
在基板101上，通过第一掩模工序形成栅线110、栅极112和公共焊盘114。栅线110、栅极112和公共焊盘114每个都由金属材料形成。
接下来，在栅线110、栅极112和公共焊盘114上形成栅绝缘层116。
接下来，通过第二掩模工序在栅绝缘层116上形成包括有源层120a和欧姆接触层120b的半导体层120。
接下来，通过第三掩模工序形成源极132和漏极134。
接下来，形成无机绝缘材料或有机绝缘材料的第一钝化层140。然后，通过第四掩模工序对第一钝化层140和栅绝缘层116构图，以形成暴露出公共焊盘114的公共接触孔154。
接下来，在第一钝化层140上形成第一透明导电材料层，并通过第五掩模工序对第一透明导电材料层构图，以形成通过公共接触孔154与公共焊盘114接触的公共电极150。因为应当移除非显示区域中对应于TFT Tr的第一透明导电材料层，所以需要第五掩模工序。
接下来，形成无机绝缘材料或有机绝缘材料的第二钝化层160。然后，通过第六掩模工序对第二钝化层160和第一钝化层140构图，以形成暴露出漏极134的漏极接触孔162。
接下来，在第二钝化层160上形成第二透明导电材料层，并通过第七掩模工序对第二透明导电材料层构图，以形成通过漏极接触孔162与漏极134接触并包括第二开口172的像素电极170。
通过上述第一到第七掩模工序，获得了图5中所示的阵列基板100。就是说，需要七个掩模工序来制造阵列基板100。由于每个掩模工序都需要形成PR(光刻胶)层的步骤、使用曝光掩模曝光PR层的步骤、显影PR层以形成PR图案的步骤、使用PR图案作为蚀刻掩模蚀刻目标层的步骤、以及剥离PR图案的步骤，因此掩模工序数量的增加对生产成本和工序时间产生了不利影响。
为了进一步解决这些问题，提出了根据本发明第二实施方式的阵列基板。图8是根据本发明第二实施方式的用于FFS模式LCD器件的阵列基板的平面图。
参照图8，用于FFS模式LCD器件的阵列基板200包括基板201上的栅线210、数据线230、TFT Tr、像素电极270、公共电极250、公共焊盘214和连接图案274。
栅线210沿第一方向延伸，而数据线230沿第二方向延伸，从而栅线210和数据线230彼此交叉以限定像素区域P。基板201分为显示图像的显示区域和在显示区域外围处的非显示区域。就是说，显示区域由最外侧的栅线210和最外侧的数据线230包围。像素区域P限定在显示区域中。
TFT Tr设置在像素区域P中并位于栅线210和数据线230的交叉部分处。TFT Tr与栅线210和数据线230连接。
TFT Tr包括栅极212、栅绝缘层(没有示出)、半导体层(没有示出)、源极232和漏极234。半导体层包括本征非晶硅的有源层(没有示出)和掺杂非晶硅的欧姆接触层(没有示出)。就是说，栅极212与栅线210连接，而源极232与数据线230连接。
公共电极250由透明导电材料，即氧化铟锡(ITO)或氧化铟锌(IZO)形成。公共电极250覆盖基板201的显示区域的整个表面，且公共电极250包括对应于TFT Tr的第一开口252，以避免公共电极250与源极232和漏极234之间的电干扰和公共电极250与像素电极270之间的电连接。可选择地，公共电极250能覆盖显示区域的整个表面而不与像素电极270电连接。
像素区域P中的像素电极270通过漏极接触孔262与TFT Tr的漏极234连接。像素电极270通过绝缘材料的钝化层(没有示出)与公共电极250绝缘。每个像素区域P中的像素电极270具有板形形状。像素电极270具有对应于公共电极250的多个第二开口272。例如，每个第二开口272可具有矩形形状。公共电极250和像素电极270每个都由诸如氧化铟锡(ITO)和氧化铟锌(IZO)之类的透明导电材料层形成。
此外，用于将公共电压施加到公共电极250中的公共焊盘214设置在非显示区域中。设置用于将公共电极250连接到公共焊盘214的连接图案274。连接图案274的一端通过第一公共接触孔264与公共焊盘214连接，而连接图案274的另一端通过第二公共接触孔266与公共电极250连接。图8示出了公共焊盘214设置在两个相邻的数据线230之间。可选择地，公共焊盘214可设置在非显示区域的一侧边处，以避免公共焊盘214与数据线230之间的电干扰。
尽管没有示出，但在非显示区域中设置有与栅线210的一端连接的栅焊盘和与数据线230连接的数据焊盘。
图9是沿图8的线IX-IX截取的剖面图，图10是沿图8的线X-X截取的剖面图。
参照图8到10，沿第一方向的栅线210形成在基板201上且在显示区域中。与栅线210连接的栅极212设置在像素区域P中且在基板201上。就是说，栅极212从栅线210延伸出来。此外，公共焊盘214设置在基板201上且在非显示区域中。尽管没有示出，但在栅线210的一端设置有栅焊盘。
在栅线210、栅极212和公共焊盘214上，设置有绝缘材料的栅绝缘层216。例如，栅绝缘层216由诸如二氧化硅和氮化硅之类的无机绝缘材料形成。例如，栅绝缘层216具有大约3800埃的厚度。
在栅绝缘层216上，设置有半导体层220。半导体层220包括本征非晶硅的有源层220a和掺杂非晶硅的欧姆接触层220b。通过欧姆接触层220b暴露出有源层220a的中心。
在半导体层220上，设置有彼此间隔开的源极232和漏极234。通过源极232与漏极234之间的空间也暴露出有源层220a的中心部分。
栅极212、栅绝缘层216、半导体层220、源极232和漏极234组成TFT Tr。
在栅绝缘层216上，沿第二方向设置有数据线230。数据线230与栅线210交叉，从而限定像素区域P。数据线230与TFT Tr的源极232连接。就是说，数据线230从源极232延伸出来。尽管没有示出，但在数据线230的一端形成有数据焊盘。
第一钝化层240设置成覆盖TFT Tr和数据线230。例如，第一钝化层240由有机绝缘材料如光压克力或苯并环丁烯(BCB)、或者无机绝缘材料如二氧化硅或氮化硅形成。例如，第一钝化层240由无机绝缘材料形成并具有大约4000埃的厚度。
在第一钝化层240上，设置有透明导电材料的公共电极250。公共电极250具有覆盖包括像素区域P在内的显示区域的整个表面的板形形状。公共电极250具有对应于TFT Tr的第一开口252，以避免与像素电极270的电连接和与TFT Tr的电干扰。
在公共电极250上设置有第二钝化层260。例如，第二钝化层260由有机绝缘材料如光压克力或苯并环丁烯(BCB)、或者无机绝缘材料如二氧化硅或氮化硅形成。例如，第二钝化层260由无机绝缘材料形成并具有大约2000埃的厚度。
暴露出漏极234的漏极接触孔262经由第二钝化层260和第一钝化层240形成。就是说，第一钝化层240和第二钝化层260具有用于暴露漏极234的漏极接触孔262。此外，暴露出公共焊盘214的第一公共接触孔264经由第二钝化层260和第一钝化层240形成，且暴露出公共电极250的第二公共接触孔266经由第二钝化层260形成。就是说，第一钝化层240和第二钝化层260具有用于暴露公共焊盘214的第一公共接触孔264，而第二钝化层260具有用于暴露公共电极250的第二公共接触孔266。
在第二钝化层260上，设置有透明导电材料的像素电极270。像素电极270通过漏极接触孔262与漏极234接触，从而像素电极270与TFT Tr电连接。像素电极270具有对应于公共电极250的第二开口272。像素电极270与公共电极250交叠且其间具有第二钝化层260，从而在像素电极270与公共电极250之间产生边缘场。
此外，在第二钝化层260上，设置有透明导电材料的连接图案274。连接图案274的一端通过第一公共接触孔264与公共焊盘214连接，而连接图案274的另一端通过第二公共接触孔266与公共电极250连接。结果，公共电极250通过连接图案274与公共焊盘214电连接。
在根据本发明的用于FFS模式LCD器件的上述阵列基板200中，像素电极270通过第一钝化层240和第二钝化层260与数据线230隔开，从而可减小像素电极270与数据线230之间的寄生电容。此外，像素电极270与数据线230之间的公共电极250用作挡壁，从而可进一步减小像素电极270与数据线230之间的寄生电容。
此外，由于第一钝化层240具有比第二钝化层260的厚度大的厚度，所以可降低公共电极250与数据线230之间的或/和公共电极250与TFT Tr之间的电干扰。而且，由于第二钝化层260具有比第一钝化层240的厚度小的厚度，所以公共电极250与像素电极270之间的电场得到加强。
此外，由于通过如下所述六个掩模工序制造阵列基板200，可降低生产成本，并节约工艺时间。
图11A到11F是显示沿图8的线IX-IX截取的一部分的制造方法的剖面图，图12A到12F是显示沿图8的线X-X截取的一部分的制造方法的剖面图。
如图11A和12A中所示，通过沉积第一金属材料，在基板201上形成第一金属层(没有示出)。通过第一掩模工序对第一金属层构图，从而形成栅线210、栅极212和公共焊盘214。尽管没有示出，但在栅线210的一端形成栅焊盘。第一金属材料为低电阻(resistant)金属，即，铝(Al)、Al合金、钼(Mo)、铜(Cu)或铜合金。图中示出了具有单层结构的栅线210、栅极212和公共焊盘214。可选择地，栅线210、栅极212和公共焊盘214可具有双层结构或三层结构。例如，栅线210、栅极212和公共焊盘214可具有Al合金的下层和Mo的上层。
接下来，通过沉积无机绝缘材料，即二氧化硅或氮化硅，在栅线210、栅极212、公共焊盘214和栅焊盘上形成栅绝缘层216。
接下来，如图11B和12B中所示，通过沉积本征非晶硅和掺杂非晶硅，在栅绝缘层216上按顺序地形成本征非晶硅层(没有示出)和掺杂非晶硅层(没有示出)。通过第二掩模工序对掺杂非晶硅层和本征非晶硅层构图，从而由本征非晶硅层形成本征非晶硅图案218，并且由掺杂非晶硅层形成掺杂非晶硅图案219。本征非晶硅图案218和掺杂非晶硅图案219对应于栅极212。
接下来，如图11C和12C中所示，通过沉积第二金属材料，在掺杂非晶硅图案219(图11B)和栅绝缘层216上形成第二金属层(没有示出)。通过第三掩模工序对第二金属层构图，从而形成数据线230、源极232和漏极234。数据线230与栅线210交叉以限定像素区域P并且数据线230从源极232延伸出来。源极232和漏极234设置在掺杂非晶硅图案219上并彼此间隔开，从而暴露出掺杂非晶硅图案219(图11B)的中心。尽管没有示出，但在数据线230的一端形成数据焊盘。第二金属材料为低电阻金属，即，Al、Al合金、Mo、Cu或Cu合金。图中示出了具有单层结构的数据线230、源极232和漏极234。可选择地，数据线230、源极232和漏极234可具有双层结构或三层结构。例如，数据线230、源极232和漏极234可具有Al合金的下层和Mo的上层。
接下来，使用源极232和漏极234作为蚀刻掩模，蚀刻通过源极232和漏极234之间的空间暴露出的掺杂非晶硅图案219(图11B)的中心，从而形成欧姆接触层220b。暴露出本征非晶硅图案218(图11B)的中心，从而在欧姆接触层220b下面形成有源层220a。有源层220a和欧姆接触层220b组成半导体层220。
接下来，如图11D和12D中所示，通过沉积无机绝缘材料，即二氧化硅或氮化硅，或者涂覆有机绝缘材料，即光压克力或BCB，在数据线230、源极232和漏极234上形成第一钝化层240。第一钝化层240具有大约4000埃的厚度。
接下来，通过沉积第一透明导电材料，在第一钝化层240上形成第一透明导电材料层(没有示出)。通过第四掩模工序对第一透明导电材料层构图，从而形成覆盖基板201的显示区域的整个表面的公共电极250。公共电极250可具有对应于TFT Tr的第一开口252(图8)。应移除第一透明导电材料层的与漏极接触孔262对应的部分，以避免公共电极250与像素电极270的电连接。第一透明导电材料包括ITO或IZO。
接下来，如图11E和12E中所示，通过沉积无机绝缘材料，即二氧化硅或氮化硅，或者涂覆有机绝缘材料，即光压克力或BCB，在公共电极250上形成第二钝化层260。第二钝化层260具有大约2000埃的厚度。通过第五掩模工序对第二钝化层260构图，从而形成暴露出公共电极250的第二公共接触孔266。另外，通过第五掩模工序对第二钝化层260和第一钝化层240构图，从而形成暴露出漏极234的漏极接触孔262。此外，通过第五掩模工序对第二钝化层260、第一钝化层240和栅绝缘层216构图，从而形成暴露出公共焊盘214的第一公共接触孔264。
接下来，如图11F和12F中所示，通过沉积第二透明导电材料，即ITO或IZO，在第二钝化层260上形成第二透明导电材料层(没有示出)。通过第六掩模工序对第二透明导电材料层构图，从而形成连接图案274和包括第二开口272的像素电极270。就是说，连接图案274由与像素电极270相同的材料形成并设置在与像素电极270相同的层。
每个像素区域P中的像素电极270具有板形形状，并且第二开口272与公共电极250交叠，从而产生边缘场。像素电极270通过漏极接触孔262与漏极234接触，使得像素电极270与TFT Tr电连接。
如上所述，连接图案274的一端通过第一公共接触孔264与公共焊盘214接触，而连接图案274的另一端通过第二公共接触孔266与公共电极250连接。结果，公共电极250通过连接图案274与公共焊盘214电连接。
图13是根据本发明第三实施方式的用于FFS模式LCD器件的阵列基板的平面图。参考图13，用于FFS模式LCD器件的阵列基板300包括基板301上的栅线310、数据线330、TFT Tr、像素电极370、公共电极350、第一公共焊盘314、第二公共焊盘336、第一连接图案374、第二连接图案376和第三连接图案378。基板301包括用于显示图像的显示区域DR和在显示区域DR外围处的非显示区域NDR。在显示区域DR中限定有多个像素区域P。栅线310、数据线330、TFT Tr、像素电极370和公共电极350设置在显示区域DR中，并且第一公共焊盘314和第二公共焊盘336设置在非显示区域NDR中。
栅线310沿第一方向延伸，而数据线330沿第二方向延伸，从而栅线310和数据线330彼此交叉以限定像素区域P。TFT Tr设置在像素区域P中并位于栅线310和数据线330的交叉部分处。TFT Tr与栅线310和数据线330连接。TFT Tr包括栅极312、栅绝缘层(没有示出)、半导体层(没有示出)、源极332和漏极334。半导体层包括本征非晶硅的有源层(没有示出)和掺杂非晶硅的欧姆接触层(没有示出)。就是说，栅极312与栅线310连接，而源极332与数据线330连接。
公共电极350由透明导电材料，即氧化铟锡(ITO)或氧化铟锌(IZO)形成。公共电极350覆盖基板301的显示区域DR的整个表面。尽管没有示出，但公共电极350包括对应于TFT Tr的第一开口，以避免公共电极350与源极332和漏极334之间的电干扰和公共电极350与像素电极370之间的电连接。可选择地，公共电极350能覆盖显示区域DR的整个表面而不与像素电极370电连接。
像素区域P中的像素电极370通过漏极接触孔(未示出)与TFT Tr的漏极334连接。像素电极370通过绝缘材料的钝化层(没有示出)与公共电极350绝缘。每个像素区域P中的像素电极370具有板形形状。像素电极370具有对应于公共电极350的多个第二开口372。例如，每个第二开口372可具有矩形形状。公共电极350和像素电极370每个都由诸如氧化铟锡(ITO)和氧化铟锌(IZO)之类的透明导电材料层形成。
此外，用于将公共电压施加到公共电极350中的第一公共焊盘314和第二公共焊盘336设置在非显示区域NDR中。在图13中，第一公共焊盘314位于非显示区域NDR的上部，而第二公共焊盘336位于非显示区域NDR的右部。也就是说，第一公共焊盘314延伸成与栅线310平行，而第二公共焊盘336延伸成与数据线330平行。然而，对第一公共焊盘314和第二公共焊盘336的位置没有限制。
设置用于将公共电极350连接到第一公共焊盘314的第一连接图案374、用于将公共电极350连接到第二公共焊盘336的第二连接图案376和用于将第一公共焊盘314连接到第二公共焊盘336的第三连接图案378。第一连接图案374的一端通过第一公共接触孔363与公共电极350连接，而第一连接图案374的另一端通过第二公共接触孔364与第一公共焊盘314连接。第二连接图案376的一端通过第三公共接触孔365与公共电极350连接，而第二连接图案376的另一端通过第四公共接触孔366与第二公共焊盘336连接。第三连接图案378的一端通过第五公共接触孔367与第一公共焊盘314连接，而第三连接图案378的另一端通过第六公共接触孔368与第二公共焊盘336连接。
尽管没有示出，但在非显示区域中设置有与栅线310的一端连接的栅焊盘和与数据线330连接的数据焊盘。
在本发明的第三实施方式中，有两个公共焊盘314和336，并且所述两个公共焊盘314和336电连接。因此，减小了电阻，从而避免了信号延迟问题。
图14是沿图13的线XIV-XIV截取的剖面图，图15是沿图13的线XV-XV截取的剖面图。
参照图13到15，沿第一方向的栅线310形成在基板301上且在显示区域DR中。与栅线310连接的栅极312设置在像素区域P中且在基板301上。就是说，栅极312从栅线310延伸出来。此外，第一公共焊盘314设置在基板301上且在非显示区域NDR中。尽管没有示出，但在栅线310的一端设置有栅焊盘。
在栅线310、栅极312和第一公共焊盘314上，设置有绝缘材料的栅绝缘层316。例如，栅绝缘层316由诸如二氧化硅和氮化硅之类的无机绝缘材料形成。例如，栅绝缘层316具有大约3800埃的厚度。
在栅绝缘层316上，设置有半导体层320。半导体层320包括本征非晶硅的有源层320a和掺杂非晶硅的欧姆接触层320b。通过欧姆接触层320b暴露出有源层320a的中心。
在半导体层320上，设置有彼此间隔开的源极332和漏极334。通过源极332和漏极334之间的空间也暴露出有源层320a的中心部分。
栅极312、栅绝缘层316、半导体层320、源极332和漏极334组成TFT'。
在栅绝缘层316上，沿第二方向设置有数据线330。数据线330与栅线310交叉，从而限定像素区域P。数据线330与TFT Tr的源极332连接。就是说，数据线330从源极332延伸出来。尽管没有示出，但在数据线330的一端形成有数据焊盘。
此外，第二公共焊盘336设置在栅绝缘层316上且在非显示区域NDR中。也就是说，第二公共焊盘336设置在与数据线330相同的层并由与数据线330相同的材料形成。第二公共焊盘336与第一公共焊盘314间隔开。
第一钝化层340设置成覆盖TFT Tr、数据线330和第二公共焊盘336。例如，第一钝化层340由有机绝缘材料例如光压克力或苯并环丁烯(BCB)、或者无机绝缘材料例如二氧化硅或氮化硅形成。例如，第一钝化层340由无机绝缘材料形成并具有大约4000埃的厚度。
在第一钝化层340上，设置有透明导电材料的公共电极350。公共电极350具有覆盖包括像素区域P在内的显示区域的整个表面的板形形状。公共电极350具有对应于TFT Tr的第一开口，以避免与像素电极370的电连接和与TFTTr的电干扰。
在公共电极350上设置有第二钝化层360。例如，第二钝化层360由有机绝缘材料例如光压克力或苯并环丁烯(BCB)、或者无机绝缘材料例如二氧化硅或氮化硅形成。例如，第二钝化层360由无机绝缘材料形成并具有大约2000埃的厚度。
暴露出漏极334的漏极接触孔362经由第二钝化层360和第一钝化层340形成。就是说，第一钝化层340和第二钝化层360具有用于暴露出漏极334的漏极接触孔362。此外，暴露出公共电极350一部分的第一公共接触孔363和暴露出公共电极350另一部分的第三公共接触孔365经由第二钝化层360形成。暴露出第一公共焊盘314一部分的第二公共接触孔364和暴露出第一公共焊盘314另一部分的第五公共接触孔367经由栅绝缘层316、第一钝化层340和第二钝化层360形成。暴露出第二公共焊盘336一部分的第四公共接触孔366和暴露出第二公共焊盘336另一部分的第六公共接触孔368经由第一钝化层340和第二钝化层360形成。就是说，第二钝化层360具有分别用于暴露出公共电极350的一端和另一端的第一公共接触孔363和第三公共接触孔365。栅绝缘层316、第一钝化层340和第二钝化层360具有分别用于暴露出第一公共焊盘314的一端和另一端的第二公共接触孔364和第五公共接触孔367。第一钝化层340和第二钝化层360具有分别用于暴露出第二公共焊盘336的一端和另一端的第四公共接触孔366和第六公共接触孔368。
在第二钝化层360上，设置有透明导电材料的像素电极370。像素电极370通过漏极接触孔362与漏极334接触，从而像素电极370与TFT Tr电连接。像素电极370具有对应于公共电极350的第二开口372。像素电极370与公共电极350交叠且其间具有第二钝化层360，从而在像素电极370与公共电极350之间产生边缘场。
此外，在第二钝化层360上，设置有透明导电材料的第一到第三连接图案374、376和378。
第一连接图案374的一端通过第一公共接触孔363与公共电极350连接，而第一连接图案374的另一端通过第二公共接触孔364与第一公共焊盘314连接。第二连接图案376的一端通过第三公共接触孔365与公共电极350连接，而第二连接图案376的另一端通过第四公共接触孔366与第二公共焊盘336连接。第三连接图案378的一端通过第五公共接触孔367与第一公共焊盘314连接，而第三连接图案378的另一端通过第六公共接触孔368与第二公共焊盘336连接。结果，公共电极350、第一公共焊盘314和第二公共焊盘336通过第一到第三连接图案374、376和378彼此电连接。
在根据本发明的用于FFS模式LCD器件的上述阵列基板300中，像素电极370通过第一钝化层340和第二钝化层360与数据线330隔开，从而可减小像素电极370与数据线330之间的寄生电容。此外，像素电极370与数据线330之间的公共电极350用作挡壁，从而可进一步减小像素电极370与数据线330之间的寄生电容。
此外，由于第一钝化层340具有比第二钝化层360的厚度大的厚度，所以可降低公共电极350与数据线330之间的或/和公共电极350与TFT Tr之间的电干扰。而且，由于第二钝化层360具有比第一钝化层340的厚度小的厚度，所以公共电极350与像素电极370之间的电场得到加强。
此外，由于第一公共焊盘314和第二公共焊盘336以及第一到第三连接图案374、376和378的缘故，避免了信号延迟。由于通过如下所述六个掩模工序制造阵列基板300，所以可降低生产成本，并且节约工艺时间。
参考图13到15，下面将详细描述根据本发明的第三实施方式的阵列基板的制造方法。
首先，通过沉积第一金属材料，在基板301上形成第一金属层(没有示出)。通过第一掩模工序对第一金属层构图，从而形成栅线310、栅极312和第一公共焊盘314。尽管没有示出，但在栅线310的一端形成栅焊盘。第一金属材料为低电阻金属，即，铝(Al)、Al合金、钼(Mo)、铜(Cu)或铜合金。
接下来，通过沉积无机绝缘材料，即，二氧化硅或氮化硅，在栅线310、栅极312、公共焊盘314和栅焊盘上形成栅绝缘层316。
接下来，通过沉积本征非晶硅和掺杂非晶硅，在栅绝缘层316上按顺序地形成本征非晶硅层(没有示出)和掺杂非晶硅层(没有示出)。通过第二掩模工序对掺杂非晶硅层和本征非晶硅层构图，从而由本征非晶硅层形成本征非晶硅图案(未示出)，并且由掺杂非晶硅层形成掺杂非晶硅图案(未示出)。本征非晶硅图案和掺杂非晶硅图案对应于栅极。
接下来，通过沉积第二金属材料，在掺杂非晶硅图案和栅绝缘层316上形成第二金属层(没有示出)。通过第三掩模工序对第二金属层构图，从而形成数据线330、源极332、漏极334和第二公共焊盘336。尽管没有示出，但在数据线330的一端形成数据焊盘。第二金属材料为低电阻金属，即，Al、Al合金、Mo、Cu或Cu合金。
接下来，使用源极332和漏极334作为蚀刻掩模，蚀刻通过源极332和漏极334之间的空间暴露出的掺杂非晶硅图案的中心，从而形成欧姆接触层320b。暴露出本征非晶硅图案的中心，从而在欧姆接触层320b下面形成有源层320a。有源层320a和欧姆接触层320b组成半导体层320。
接下来，通过沉积无机绝缘材料，即二氧化硅或氮化硅，或者涂覆有机绝缘材料，即光压克力或BCB，在数据线330、源极332、漏极334和第二公共焊盘336上形成第一钝化层340。第一钝化层340具有大约4000埃的厚度。
接下来，通过沉积第一透明导电材料，在第一钝化层340上形成第一透明导电材料层(没有示出)。通过第四掩模工序对第一透明导电材料层构图，从而形成覆盖基板301的显示区域DR的整个表面的公共电极350。公共电极350可具有对应于TFT Tr的第一开口(没有示出)。应移除第一透明导电材料层的与漏极接触孔362对应的部分，以避免公共电极350与像素电极370的电连接。第一透明导电材料包括ITO或IZO。
接下来，通过沉积无机绝缘材料，即二氧化硅或氮化硅，或者涂覆有机绝缘材料，即光压克力或BCB，在公共电极350上形成第二钝化层360。第二钝化层360具有大约3000埃的厚度。通过第五掩模工序对第二钝化层360构图，从而形成分别暴露出公共电极350各部分的第一公共接触孔363和第三公共接触孔365。通过第五掩模工序对第二钝化层360和第一钝化层340构图，从而形成暴露出漏极334的漏极接触孔362和分别暴露出第二公共焊盘336各部分的第四公共接触孔366和第六公共接触孔368。此外，通过第五掩模工序对第二钝化层360、第一钝化层340和栅绝缘层316构图，从而形成分别暴露出第一公共焊盘314的第二公共接触孔364和第五公共接触孔367。
接下来，通过沉积第二透明导电材料，即ITO或IZO，在第二钝化层360上形成第二透明导电材料层(没有示出)。通过第六掩模工序对第二透明导电材料层构图，从而形成第一到第三连接图案374、376和378和包括第二开口372的像素电极370。就是说，第一到第三连接图案374、376和378每个都由与像素电极370相同的材料形成并设置在与像素电极370相同的层。如前面所提及的，公共电极350、第一公共焊盘314和第二公共焊盘336通过第一到第三连接图案374、376和378彼此电连接。
在不偏离本发明的精神或范围的情况下，可对本发明进行各种修改和变型，这对于本领域技术人员来说是显而易见的。因而，意在使本发明覆盖落入所附权利要求(所要求保护的技术方案)及其等价物范围内的本发明的这些修改和变型。

Claims (30)

1.一种用于边缘场开关模式液晶显示器件的阵列基板，包括：
基板，所述基板包括显示区域和在所述显示区域外围处的非显示区域；
栅线，所述栅线在所述基板上且在所述显示区域中；
公共焊盘，所述公共焊盘在所述基板上且在所述非显示区域中；
栅绝缘层，所述栅绝缘层在所述栅线和所述公共焊盘上；
数据线，所述数据线在所述栅绝缘层上并与所述栅线交叉以在所述显示区域中限定像素区域；
薄膜晶体管，所述薄膜晶体管与所述栅线和所述数据线连接并位于所述像素区域中；
第一钝化层，所述第一钝化层在所述数据线和所述薄膜晶体管上；
公共电极，所述公共电极在所述第一钝化层上并覆盖所述显示区域的整个表面；
第二钝化层，所述第二钝化层在所述公共电极上；
像素电极，所述像素电极在所述第二钝化层上且在每个像素区域中具有板形形状，并且所述像素电极与所述薄膜晶体管连接并具有至少一个开口；和。
连接图案，所述连接图案用于将所述公共电极连接到所述公共焊盘且设置在所述第二钝化层上。
2.根据权利要求1所述的阵列基板，其中所述连接图案的一端通过暴露出所述公共焊盘的第一公共接触孔与所述公共焊盘接触，并且所述连接图案的另一端通过暴露出所述公共电极的第二公共接触孔与所述公共电极接触。
3.根据权利要求2所述的阵列基板，其中所述第一公共接触孔经由所述栅绝缘层、所述第一钝化层和所述第二钝化层形成，并且所述第二公共接触孔经由所述第一钝化层和所述第二钝化层形成。
4.根据权利要求1所述的阵列基板，其中所述连接图案由与所述像素电极的材料相同的材料形成。
5.根据权利要求1所述的阵列基板，其中所述公共电极、所述像素电极和所述公共焊盘每一个都由包括氧化铟锡和氧化铟锌之一的透明导电材料形成。
6.根据权利要求1所述的阵列基板，其中所述第一钝化层具有比所述第二钝化层的厚度大的厚度。
7.根据权利要求6所述的阵列基板，其中所述第一钝化层的厚度为约4000埃，并且所述第二钝化层的厚度为约2000埃。
8.根据权利要求1所述的阵列基板，其中所述公共电极包括对应于所述薄膜晶体管的开口。
9.一种制造用于边缘场开关模式液晶显示器件的阵列基板的方法，包括：
在包括显示区域和在所述显示区域外围处的非显示区域的基板上形成栅线、栅极和公共焊盘，所述栅线设置在所述显示区域中，并且所述公共焊盘设置在所述非显示区域中；
在所述栅线、所述栅极和所述公共焊盘上形成栅绝缘层；
形成数据线以及薄膜晶体管，所述数据线设置在所述栅绝缘层上并与所述栅线交叉以在所述显示区域中限定像素区域，并且所述薄膜晶体管在所述像素区域中并与所述栅线和所述数据线连接：
在所述数据线和所述薄膜晶体管上形成第一钝化层；
在所述第一钝化层上形成覆盖所述显示区域的整个表面的公共电极；
在所述公共电极上形成第二钝化层；
形成暴露出所述公共焊盘的第一公共接触孔、暴露出所述公共电极的第二公共接触孔、和暴露出所述薄膜晶体管一部分的漏极接触孔；
在所述第二钝化层上形成在每个像素区域中具有板形形状的像素电极，所述像素电极通过所述漏极接触孔与所述薄膜晶体管连接并具有至少一个开口；以及
形成用于将所述公共电极连接到所述公共焊盘的连接图案，所述连接图案设置在所述第二钝化层上。
10.根据权利要求9所述的方法，其中所述连接图案的一端通过所述第一公共接触孔与所述公共焊盘接触，并且所述连接图案的另一端通过所述第二公共接触孔与所述公共电极接触。
11.根据权利要求9所述的方法，其中所述连接图案由与所述像素电极的材料相同的材料形成。
12.根据权利要求9所述的方法，其中所述公共电极、所述像素电极和所述公共焊盘每一个都由包括氧化铟锡和氧化铟锌之一的透明导电材料形成。
13.根据权利要求9所述的方法，其中所述第一钝化层具有比所述第二钝化层的厚度大的厚度。
14.根据权利要求13所述的方法，其中所述第一钝化层的厚度为约4000埃，并且所述第二钝化层的厚度为约2000埃。
15.根据权利要求9所述的方法，其中形成所述公共电极的步骤包括形成对应于所述薄膜晶体管的开口。
16.根据权利要求9所述的方法，其中通过单个掩模工序来实施形成暴露出所述公共焊盘的第一公共接触孔、暴露出所述公共电极的第二公共接触孔和暴露出所述薄膜晶体管一部分的漏极接触孔的步骤。
17.根据权利要求9所述的方法，其中通过单个掩模工序来实施形成所述像素电极和所述连接图案的步骤。
18.一种用于边缘场开关模式液晶显示器件的阵列基板，包括：
基板，所述基板包括显示区域和在所述显示区域外围处的非显示区域；
栅线和栅极，所述栅线和所述栅极在所述基板上且在所述显示区域中，且所述栅极与所述栅线连接；
第一公共焊盘，所述第一公共焊盘在所述基板上且在所述非显示区域中；
栅绝缘层，所述栅绝缘层在所述栅线、所述栅极和所述第一公共焊盘上；
数据线和源极，所述数据线和所述源极在所述栅绝缘层上，并且所述数据线与所述栅线交叉以在所述显示区域中限定像素区域，其中所述源极与所述数据线连接；
第二公共焊盘，所述第二公共焊盘在所述栅绝缘层上且在所述非显示区域中；
薄膜晶体管，所述薄膜晶体管与所述栅线和所述数据线连接并位于所述像素区域中；
第一钝化层，所述第一钝化层在所述数据线、所述第二公共焊盘和所述薄膜晶体管上；
公共电极，所述公共电极在所述第一钝化层上并覆盖所述显示区域的整个表面；
第二钝化层，所述第二钝化层在所述公共电极上；
像素电极，所述像素电极在所述第二钝化层上且在每个像素区域中具有板形形状，并且所述像素电极与所述薄膜晶体管连接并具有至少一个开口；
第一连接图案，所述第一连接图案用于将所述公共电极连接到所述第一公共焊盘，且所述第一连接图案设置在所述第二钝化层上；
第二连接图案，所述第二连接图案用于将所述公共电极连接到所述第二公共焊盘，且所述第二连接图案设置在所述第二钝化层上；和
第三连接图案，所述第三连接图案用于将所述第一公共焊盘连接到所述第二公共焊盘，且所述第三连接图案设置在所述第二钝化层上。
19.根据权利要求18所述的阵列基板，其中所述第一连接图案的一端通过暴露出所述公共电极的第一接触孔与所述公共电极接触，并且所述第一连接图案的另一端通过暴露出所述第一公共焊盘的第二接触孔与所述第一公共焊盘接触。
20.根据权利要求19所述的阵列基板，其中所述第一接触孔经由所述第二钝化层形成，并且所述第二接触孔经由所述栅绝缘层、所述第一钝化层和所述第二钝化层形成。
21.根据权利要求18所述的阵列基板，其中所述第二连接图案的一端通过暴露出所述公共电极的第三接触孔与所述公共电极接触，并且所述第二连接图案的另一端通过暴露出所述第二公共焊盘的第四接触孔与所述第二公共焊盘接触。
22.根据权利要求21所述的阵列基板，其中所述第三接触孔经由所述第二钝化层形成，并且所述第四接触孔经由所述第一钝化层和所述第二钝化层形成。
23.根据权利要求18所述的阵列基板，其中所述第三连接图案的一端通过暴露出所述第一公共焊盘的第五接触孔与所述第一公共焊盘接触，并且所述第三连接图案的另一端通过暴露出所述第二公共焊盘的第六接触孔与所述第二公共焊盘接触。
24.根据权利要求23所述的阵列基板，其中所述第五接触孔经由所述栅绝缘层、所述第一钝化层和所述第二钝化层形成，并且所述第六接触孔经由所述第一钝化层和所述第二钝化层形成。
25.根据权利要求18所述的阵列基板，其中所述第一公共焊盘与所述栅线平行，并且所述第二公共焊盘与所述数据线平行。
26.根据权利要求18所述的阵列基板，其中所述第一连接图案、所述第二连接图案和所述第三连接图案都由与所述像素电极的材料相同的材料形成。
27.根据权利要求18所述的阵列基板，其中所述栅线和所述第一公共焊盘由与所述栅极和所述数据线的材料相同的材料形成，并且所述第二公共焊盘由与所述源极的材料相同的材料形成。
28.一种制造用于边缘场开关模式液晶显示器件的阵列基板的方法，包括：
在包括显示区域和在所述显示区域外围处的非显示区域的基板上形成栅线、栅极和第一公共焊盘，所述栅线设置在所述显示区域中，并且所述第一公共焊盘设置在所述非显示区域中；
在所述栅线、所述栅极和所述第一公共焊盘上形成栅绝缘层；
形成数据线、第二公共焊盘以及薄膜晶体管，其中所述数据线设置在所述栅绝缘层上并与所述栅线交叉以在所述显示区域中限定像素区域，所述第二公共焊盘设置在所述栅绝缘层上并在所述非显示区域中，并且所述薄膜晶体管在所述像素区域中并与所述栅线和所述数据线连接；
在所述数据线、所述第二公共焊盘和所述薄膜晶体管上形成第一钝化层；
在所述第一钝化层上形成覆盖所述显示区域的整个表面的公共电极；
在所述公共电极上形成第二钝化层；
形成暴露出所述公共电极的一部分的第一接触孔、暴露出所述第一公共焊盘的一部分的第二接触孔、暴露出所述公共电极的另一部分的第三接触孔、暴露出所述第二公共焊盘的一部分的第四接触孔、暴露出所述第一公共焊盘的另一部分的第五接触孔、暴露出所述第二公共焊盘的另一部分的第六接触孔和暴露出所述薄膜晶体管的一部分的漏极接触孔；
在所述第二钝化层上且在每个像素区域中形成像素电极并且在所述第二钝化层上形成第一到第三连接图案，所述像素电极通过所述漏极接触孔与所述薄膜晶体管连接并具有至少一个开口，所述第一连接图案通过所述第一接触孔和所述第二接触孔将所述公共电极连接到所述第一公共焊盘，所述第二连接图案通过所述第三接触孔和所述第四接触孔将所述公共电极连接到所述第二公共焊盘，并且所述第三连接图案通过所述第五接触孔和所述第六接触孔将所述第一公共焊盘连接到所述第二公共焊盘。
29.根据权利要求28所述的方法，其中通过单个掩模工序实施形成所述第一接触孔、所述第二接触孔、所述第三接触孔、所述第四接触孔、所述第五接触孔、所述第六接触孔和所述漏极接触孔的步骤。
30.根据权利要求28所述的方法，其中通过单个掩模工序实施形成所述像素电极和所述第一到第三连接图案的步骤。
CN2010102560828A 2009-10-06 2010-08-16 用于边缘场开关模式液晶显示器件的阵列基板及其制造方法 Active CN102033376B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090094694A KR101250319B1 (ko) 2009-10-06 2009-10-06 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR10-2009-0094694 2009-10-06

Publications (2)

Publication Number Publication Date
CN102033376A CN102033376A (zh) 2011-04-27
CN102033376B true CN102033376B (zh) 2013-06-19

Family

ID=43822933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102560828A Active CN102033376B (zh) 2009-10-06 2010-08-16 用于边缘场开关模式液晶显示器件的阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US8379177B2 (zh)
KR (1) KR101250319B1 (zh)
CN (1) CN102033376B (zh)
TW (1) TWI440945B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2657974B1 (en) * 2010-12-20 2017-02-08 Sharp Kabushiki Kaisha Semiconductor device and display device
US8659734B2 (en) * 2011-01-03 2014-02-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
GB2489939A (en) * 2011-04-11 2012-10-17 Plastic Logic Ltd Control of capacitive coupling in pixel circuitry
JP2012255840A (ja) 2011-06-07 2012-12-27 Japan Display West Co Ltd 表示装置および電子機器
TWI456323B (zh) * 2011-09-22 2014-10-11 Hannstar Display Corp 液晶顯示器之單位畫素結構
KR101894328B1 (ko) * 2011-10-06 2018-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101905757B1 (ko) * 2011-11-17 2018-10-10 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101597929B1 (ko) * 2012-02-15 2016-02-25 샤프 가부시키가이샤 액정 디스플레이
CN104220926B (zh) * 2012-03-27 2016-10-05 夏普株式会社 半导体装置、半导体装置的制造方法和显示装置
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
US20140120657A1 (en) * 2012-10-30 2014-05-01 Apple Inc. Back Channel Etching Oxide Thin Film Transistor Process Architecture
KR101988925B1 (ko) * 2012-12-10 2019-06-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102011274B1 (ko) * 2012-12-10 2019-08-19 삼성디스플레이 주식회사 표시 기판의 제조 방법
KR102104356B1 (ko) * 2012-12-24 2020-04-24 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20140095797A (ko) * 2013-01-25 2014-08-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103197480B (zh) * 2013-03-22 2015-07-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
TWI501015B (zh) * 2013-04-03 2015-09-21 Au Optronics Corp 畫素結構及其製作方法
KR102081598B1 (ko) * 2013-05-31 2020-02-26 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR102081827B1 (ko) 2013-07-02 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
CN103605244B (zh) * 2013-11-25 2016-03-30 深圳市华星光电技术有限公司 像素结构
US9711543B2 (en) 2013-11-29 2017-07-18 Lg Display Co., Ltd. Liquid crystal display and method for manufacturing the same
KR102068770B1 (ko) * 2013-11-29 2020-02-11 엘지디스플레이 주식회사 프린지필드 스위칭모드 어레이기판 및 그 제조방법
JP2015118193A (ja) * 2013-12-18 2015-06-25 株式会社ジャパンディスプレイ 液晶表示装置
WO2015092944A1 (ja) * 2013-12-19 2015-06-25 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の製造方法
CN103943631A (zh) * 2013-12-26 2014-07-23 上海天马微电子有限公司 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
KR102132445B1 (ko) * 2013-12-31 2020-07-09 엘지디스플레이 주식회사 액정 디스플레이 패널 및 이의 제조 방법
KR102201109B1 (ko) 2014-03-06 2021-01-11 삼성디스플레이 주식회사 표시 장치
KR102261760B1 (ko) 2014-07-29 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104299943A (zh) * 2014-09-16 2015-01-21 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
CN104298020A (zh) * 2014-10-20 2015-01-21 京东方科技集团股份有限公司 应用于ads显示装置中的阵列基板
CN106292082A (zh) * 2015-05-15 2017-01-04 南京瀚宇彩欣科技有限责任公司 液晶显示屏的像素结构及其制造方法
CN105070687A (zh) * 2015-09-18 2015-11-18 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
WO2017077994A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板及び表示装置
KR102148491B1 (ko) 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
KR102494779B1 (ko) * 2015-12-22 2023-02-02 엘지디스플레이 주식회사 터치 겸용 액정 표시 장치
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
KR102560703B1 (ko) * 2016-04-29 2023-07-28 삼성디스플레이 주식회사 디스플레이 장치
US20180145096A1 (en) * 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102329979B1 (ko) * 2017-05-18 2021-11-22 엘지디스플레이 주식회사 액정표시장치
KR102482006B1 (ko) * 2017-12-28 2022-12-27 엘지디스플레이 주식회사 표시장치
CN108598095A (zh) * 2018-05-23 2018-09-28 京东方科技集团股份有限公司 显示基板及其制作方法、检测方法
KR102643634B1 (ko) 2018-12-04 2024-03-06 삼성디스플레이 주식회사 표시 패널
KR102664775B1 (ko) * 2019-08-28 2024-05-08 엘지디스플레이 주식회사 표시 장치
CN114137771B (zh) * 2021-12-08 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798761B1 (ko) * 1999-09-07 2008-01-29 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
TW471181B (en) * 2000-12-27 2002-01-01 Ind Tech Res Inst Manufacturing method of wide view angle flat panel display cell
KR101159318B1 (ko) * 2005-05-31 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치
JP4039444B2 (ja) 2005-07-15 2008-01-30 エプソンイメージングデバイス株式会社 液晶表示装置及び電子機器
JP4356750B2 (ja) 2007-01-25 2009-11-04 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
US7808595B2 (en) 2007-04-02 2010-10-05 Lg Display Co., Ltd. Array substrate for liquid crystal display device and manufacturing method of the same
JP2008275761A (ja) * 2007-04-26 2008-11-13 Hitachi Displays Ltd 液晶表示装置とその製造方法
JP4487318B2 (ja) 2007-07-26 2010-06-23 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
TWI341033B (en) * 2007-10-31 2011-04-21 Au Optronics Corp Pixel structure and method for manufacturing the same

Also Published As

Publication number Publication date
US8379177B2 (en) 2013-02-19
CN102033376A (zh) 2011-04-27
US20110080549A1 (en) 2011-04-07
KR20110037307A (ko) 2011-04-13
KR101250319B1 (ko) 2013-04-03
TWI440945B (zh) 2014-06-11
TW201116912A (en) 2011-05-16

Similar Documents

Publication Publication Date Title
CN102033376B (zh) 用于边缘场开关模式液晶显示器件的阵列基板及其制造方法
CN100428037C (zh) 液晶显示器件及其制造方法
CN100544005C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN102769013B (zh) 薄膜晶体管基板及其制造方法
US7130010B2 (en) Array substrate for in-plane switching liquid crystal display device and method of fabricating the same with polycrystalline silicon pixel electrode
CN103033999B (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN101093329B (zh) 用于共平面开关模式液晶显示器的阵列基板及其制造方法
CN100523971C (zh) 用于液晶显示器件的阵列基板及其制造方法
CN103809340B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN100529925C (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
CN101169565A (zh) 用于液晶显示器件的阵列基板及其制造方法
CN101211084A (zh) 液晶显示板及其制造方法
CN103293804A (zh) 液晶显示装置及其制造方法
CN101614915A (zh) 边缘场切换模式的液晶显示装置及其阵列基板
CN102466934A (zh) 高透光率面内切换模式液晶显示设备及其制造方法
CN1637537B (zh) 共平面开关模式液晶显示装置及其制造方法
CN101750828B (zh) 用于平面切换模式液晶显示设备的阵列基板
KR20130030975A (ko) 액정표시장치
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
CN100510921C (zh) 液晶显示器及其制造方法
CN100464235C (zh) 液晶显示器件及其制造方法
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
KR20090091250A (ko) 액정표시장치용 어레이 기판
KR101142886B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant