CN103197480B - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN103197480B
CN103197480B CN201310095188.8A CN201310095188A CN103197480B CN 103197480 B CN103197480 B CN 103197480B CN 201310095188 A CN201310095188 A CN 201310095188A CN 103197480 B CN103197480 B CN 103197480B
Authority
CN
China
Prior art keywords
pixel
electrode
pixel electrode
grid
groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310095188.8A
Other languages
English (en)
Other versions
CN103197480A (zh
Inventor
石领
史世明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310095188.8A priority Critical patent/CN103197480B/zh
Priority to US14/355,445 priority patent/US9425219B2/en
Priority to PCT/CN2013/075930 priority patent/WO2014146344A1/zh
Publication of CN103197480A publication Critical patent/CN103197480A/zh
Application granted granted Critical
Publication of CN103197480B publication Critical patent/CN103197480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Abstract

本发明实施例提供阵列基板及其制作方法、显示面板，涉及显示技术领域，能够在采用共享数据线技术减少数据线用量的同时，克服点翻转驱动方式下极性不对称的现象，降低了像素之间的耦合、串扰现象，提高了液晶显示装置的画面质量。阵列基板包括：基板；设置于基板上的多个第一像素组和多个第二像素组，第一像素组和第二像素组互相间隔设置并构成像素阵列；每个第一像素组均包括两个第一像素单元，各第一像素单元包括与公共电极连接的第一像素电极以及与第一像素单元的漏极连接的第二像素电极，每个第二像素组均包括两个第二像素单元，各第二像素单元包括与第二像素单元的漏极连接的第三像素电极以及与公共电极连接的第四像素电极。

Description

阵列基板及其制作方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及阵列基板及其制作方法、显示面板。
背景技术
液晶显示装置是一种通过位于面板内的像素电极和公共电极之间形成的电场，控制液晶分子的排列，并通过控制液晶分子对光的折射率，从而显示画面的一种平板显示装置。液晶显示装置由阵列基板和彩膜基板构成，其中，阵列基板由横向排列的栅线和纵向排列的数据线构成。特别地，高级超维场转换模式的液晶显示装置中，像素电极和公共电极都设于阵列基板上。
在阵列基板的设计中，栅线和数据线的数量通常相等，每个像素分别与栅线和数据线相连，但是，DLS(Data line sharing，共享数据线)技术能够将数据线的数量减少一半。示例性的，如图1所示，阵列基板上设有横向排列的第一栅线10、第二栅线11、第三栅线12和第四栅线13，其中，第一栅线10分别与第一像素1和第三像素3连接；第二栅线11分别与第二像素2和第四像素4连接；第三栅线12分别与第五像素5和第七像素7连接；第四栅线13分别与第六像素6和第八像素8连接。阵列基板上设有纵向排列的第一数据线14和第二数据线15，其中，第一数据线14的左侧分别与第一像素1和第五像素5连接，右侧分别与第二像素2和第六像素6连接；第二数据线15的左侧分别与第三像素3和第七像素7连接，右侧分别与第四像素4和第八像素8连接。
液晶显示装置采用点翻转驱动方式以避免液晶的极化现象已成为主流，当所述液晶显示装置采用点翻转驱动方式工作时，任一数据线输入点翻转信号，即在形成电场的过程中第一次(即，在扫描某一行栅线时)形成正向电场，第二次(即，在扫描下一行栅线时)形成反向电场。阵列基板采用点翻转驱动方式时实际产生的像素极性示意图如图2所示，第一栅线提供驱动信号时，第一数据线提供正极信号，第二数据线提供负极信号，此时第一像素形成正向电场，第三像素形成反向电场；第二栅线提供驱动信号时，第一数据线提供负极信号，第二数据线提供正极信号，此时第二像素形成反向电场，第四像素形成正向电场；第三栅线提供驱动信号时，第一数据线提供正极信号，第二数据线提供负极信号，此时第五像素形成正向电场，第七像素形成反向电场；第四栅线提供驱动信号时，第一数据线提供负极信号，第二数据线提供正极信号，此时第六像素形成反向电场，第八像素形成正向电场。然而，当所述液晶显示装置采用点翻转驱动方式工作时，相邻像素极性相同有可能会引起像素间的耦合或串扰，这不符合点翻转驱动方式所要达到的相邻像素的极性相反的要求。这样导致在液晶面板的部分区域出现了极性不对称的现象，从而引发了像素之间的耦合、串扰等现象，降低了液晶显示装置的画面质量。
发明内容
本发明的实施例提供一种阵列基板及其制作方法、显示面板，能够在采用共享数据线技术减少数据线用量的同时，克服点翻转驱动方式下极性不对称的现象，降低了像素之间的耦合、串扰现象，提高了液晶显示装置的画面质量。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例提供一种阵列基板，包括：
基板；
设置于所述基板上的多个第一像素组和多个第二像素组，所述第一像素组和所述第二像素组互相间隔设置并构成像素阵列；
其中，每个所述第一像素组均包括两个第一像素单元，各所述第一像素单元包括与公共电极连接的第一像素电极以及与所述第一像素单元的驱动薄膜晶体管的漏极连接的第二像素电极，每个所述第二像素组均包括两个第二像素单元，各所述第二像素单元包括与所述第二像素单元的驱动薄膜晶体管的漏极连接的第三像素电极以及与所述公共电极连接的第四像素电极。
所述第一像素单元中，所述第二像素电极形成于所述第一像素电极的上方。
所述第二像素单元中，所述第四像素电极形成于所述第三像素电极的上方。
所述第二像素单元中，所述第三像素电极通过第五像素电极与所述第二像素单元的驱动薄膜晶体管的漏极连接，所述第五像素电极与所述第四像素电极同层设置。
所述阵列基板还包括：
交叉设置于所述基板上的2n条栅线以及n条数据线，其中，n为正整数。
每个所述第一或第二像素组由两条栅线和一条数据线驱动。
所述数据线分别与各所述第一像素单元的驱动薄膜晶体管的源极和各所述第二像素单元的驱动薄膜晶体管的源极连接。
本发明实施例包括一种显示面板，包括具有上述任一特征的阵列基板。
本发明实施例还包括一种阵列基板的制作方法，包括：
在基板上设置第一像素电极以及第三像素电极；
在基板上设置第一栅极、第二栅极并在所述第一像素电极以及所述基板上设置公共电极，其中，所述第一像素电极与所述公共电极直接接触；
至少在所述第一栅极、第二栅极、第一像素电极、第三像素电极以及公共电极上设置栅绝缘层；
在所述第一栅极上方隔着所述栅绝缘层设置第一有源层、第一源极和第一漏极，以及在所述第二栅极上方隔着所述栅绝缘层设置第二有源层、第二源极和第二漏极；
在所述第一有源层、第二有源层、第一源极、第二源极、第一漏极、第二漏极以及栅绝缘层上设置钝化绝缘层，其中，所述第一漏极上方形成有延伸至所述第一漏极的第一过孔，所述第三像素电极上方形成有延伸至所述第三像素电极的第二过孔，所述公共电极上方形成有延伸至所述公共电极的第三过孔，所述第二漏极上方形成有延伸至所述第二漏极的第四过孔；
在所述第一漏极以及钝化绝缘层上设置第二像素电极，其中，所述第二像素电极与所述第一漏极通过所述第一过孔直接接触，以及在所述第二漏极、第三像素电极、公共电极以及钝化绝缘层上设置第四像素电极和第五像素电极，其中，所述第五像素电极与第三像素电极通过所述第二过孔直接接触，所述第四像素电极与公共电极通过所述第三过孔直接接触，所述第五像素电极与第二漏极通过所述第四过孔直接接触。
本发明实施例所提供的阵列基板及其制作方法、显示面板，阵列基板包括基板，以及设置于所述基板上的多个第一像素组和多个第二像素组，所述第一像素组和所述第二像素组互相间隔设置并构成像素阵列，其中，每个所述第一像素组均包括两个第一像素单元，各所述第一像素单元包括与公共电极连接的第一像素电极以及与所述第一像素单元的驱动薄膜晶体管的漏极连接的第二像素电极，每个所述第二像素组均包括两个第二像素单元，各所述第二像素单元包括与所述第二像素单元的驱动薄膜晶体管的漏极连接的第三像素电极以及与所述公共电极连接的第四像素电极。通过该方案，能够通过阵列间隔设置于基板上的第一像素组，以及设置于各相邻的第一像素组之间的第二像素组，在采用共享数据线技术减少数据线用量的同时，克服点翻转驱动方式下极性不对称的现象，降低了像素之间的耦合、串扰现象，提高了液晶显示装置的画面质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的阵列基板的结构示意图；
图2为现有技术提供的采用点翻转驱动方式时阵列基板的极性示意图；
图3为本发明实施例提供的阵列基板的结构示意图；
图4为本发明实施例提供的第一像素单元的结构示意图；
图5为本发明实施例提供的第一像素单元工作时的电场方向示意图；
图6为本发明实施例提供的第二像素单元的结构示意图；
图7为本发明实施例提供的第二像素单元工作时的电场方向示意图；
图8为本发明实施例提供的采用点翻转驱动方式时阵列基板的极性示意图；
图9为本发明实施例提供的制作阵列基板的方法流程图一；
图10为本发明实施例提供的制作阵列基板的方法流程图二。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板1，如图3所示，包括：
基板10；
设置于基板10上的多个第一像素组11(图3中虚线框所示)和多个第二像素组12(图3中虚线框所示)，第一像素组11和第二像素组12互相间隔设置并构成像素阵列；
其中，每个第一像素组11均包括两个第一像素单元110，各第一像素单元110包括与公共电极连接的第一像素电极以及与第一像素单元110的驱动薄膜晶体管(TFT)的漏极连接的第二像素电极，每个第二像素组12均包括两个第二像素单元120，各第二像素单元120包括与第二像素单元120的驱动薄膜晶体管(TFT)的漏极连接的第三像素电极以及与公共电极连接的第四像素电极。
具体地，如图4所示，第一像素单元110具体包括：
设置于基板10上的第一栅极1100和第一像素电极1101；
设置于第一像素电极1101上的公共电极20，其中，第一像素电极1101与公共电极20直接接触；
设置于第一栅极1100、第一像素电极1101和公共电极20上的栅绝缘层1102；
设置于第一栅极1100上方的第一有源层1103、第一源极1104和第一漏极1105；
设置于第一有源层1103、第一源极1104、第一漏极1105以及栅绝缘层1102上的绝缘层1106，其中，绝缘层1106的在第一漏极1105上方的位置处形成有第一过孔1107；
设置于第一漏极1105以及绝缘层1106上的第二像素电极1108，其中，第二像素电极1108与第一漏极1105通过第一过孔1107直接接触。
需要说明的是，由于第一像素单元110的第一像素电极1101与公共电极20直接接触，且第二像素电极1108与第一漏极1105通过第一过孔1107直接接触，因此，如图5所示，在第一像素单元110工作中收到正极性的显示信号时，第一像素电极1101与公共电极20，以及第二像素电极1108与第一漏极1105之间形成向下的电场。
进一步地，如图6所示，第二像素单元120具体包括：
设置于基板10上的第二栅极1200、第三像素电极1201和公共电极20；
设置于第二栅极1200、第三像素电极1201以及公共电极20上的栅绝缘层1202；
设置于第二栅极1200上方的第二有源层1203、第二源极1204和第二漏极1205；
设置于第二有源层1203、第二源极1204、第二漏极1205以及栅绝缘层1202上的绝缘层1206，其中，绝缘层1206和栅绝缘层1202的在第三像素电极1201上方的位置处形成有第二过孔1207，绝缘层1206和栅绝缘层1202的在公共电极20上方的位置处形成有第三过孔1208，绝缘层1206的在第二漏极1205上方的位置处形成有第四过孔1209；
设置于第二漏极1205、第三像素电极1201、公共电极20以及绝缘层1206上的第四像素电极1210(虚线右侧所示)和第五像素电极1211(虚线左侧所示)，其中，第四像素电极1210与第五像素电极1211不接触，第五像素电极1211与第三像素电极1201通过第二过孔1207直接接触，第四像素电极1210与公共电极20通过第三过孔1208直接接触，第五像素电极1211与第二漏极1205通过第四过孔1209直接接触。
需要说明的是，由于第二像素单元120的第五像素电极1211与第三像素电极1201通过第二过孔1207直接接触，且第四像素电极1210与公共电极20通过第三过孔1208直接接触，第五像素电极1211与第二漏极1205通过第四过孔1209直接接触，因此，如图7所示，在第二像素单元120工作中收到正极性的显示信号时，第四像素电极1210与第三像素电极1201，以及公共电极20与第二漏极1205之间形成向上的电场。
进一步地，阵列基板1还包括：
交叉设置于基板10上的2n条栅线13以及n条数据线14，其中，n为正整数。
进一步地，每个第一或第二像素组由两条栅线和一条数据线驱动。
需要说明的是，具有上述结构的阵列基板在采用点翻转驱动方式工作时，数据线输入点翻转信号，即在形成电场的过程中第一次(即扫描某一行栅线时)形成正向电场，第二次(即扫描下一行栅线时)形成反向电场。采用本发明实施例所提供的第一像素单元110和第二像素单元120，能够改变原本现有技术中像素单元的极性，使阵列基板采用点翻转驱动方式时的产生的极性示意图如图8所示，从而在采用共享数据线技术减少数据线用量的同时，克服原有的点翻转驱动方式下极性不对称的现象，降低了像素之间的耦合、串扰现象，提高了液晶显示装置的画面质量。
进一步地，数据线14分别与各第一像素单元的驱动薄膜晶体管的源极1104和各第二像素单元的驱动薄膜晶体管的源极1204连接。
需要补充的是，本发明实施例所提供的第一像素单元110的结构和第二像素单元120的结构的区别在于，第一像素单元110工作时，第一像素电极1101与公共电极20，以及第二像素电极1108与第一漏极1105之间形成向下的电场；第二像素单元120工作时，第四像素电极1210与第三像素电极1201，以及公共电极20与第二漏极1205之间形成向上的电场。其目的在于使阵列基板采用点翻转驱动方式时的产生的极性示意图如图8所示，从而在采用共享数据线技术减少数据线用量的同时，克服点翻转驱动方式下极性不对称的现象，降低了像素之间的耦合、串扰现象，提高了液晶显示装置的画面质量。
同理的，本发明所提供的第一像素单元110可以在工作时，第一像素电极1101与公共电极20，以及第二像素电极1108与第一漏极1105之间形成向上的电场；第二像素单元120工作时，第四像素电极1210与第三像素电极1201，以及公共电极20与第二漏极1205之间形成向下的电场，本发明不做限制。
本发明实施例提供一种阵列基板，包括基板，以及设置于基板上的多个第一像素组和多个第二像素组，第一像素组和第二像素组互相间隔设置并构成像素阵列，其中，每个第一像素组均包括两个第一像素单元，各第一像素单元包括与公共电极连接的第一像素电极以及与第一像素单元的驱动薄膜晶体管的漏极连接的第二像素电极，每个第二像素组均包括两个第二像素单元，各第二像素单元包括与第二像素单元的驱动薄膜晶体管的漏极连接的第三像素电极以及与公共电极连接的第四像素电极。通过该方案，能够通过阵列间隔设置于基板上的第一像素组，以及设置于各相邻的第一像素组之间的第二像素组，在采用共享数据线技术减少数据线用量的同时，克服点翻转驱动方式下极性不对称的现象，降低了像素之间的耦合、串扰现象，提高了液晶显示装置的画面质量。
本发明实施例提供一种阵列基板的制作方法，如图9所示，包括：
S101、在基板上交叉设置2n条栅线以及n条数据线。
其中，n为正整数。
数据线与第一源极和/或第二源极连接。
采用共享数据线技术，在基板上交叉设置2n条栅线以及n条数据线。
S102、在基板上设置多个第一像素组和第二像素组，第一像素组和第二像素组互相间隔设置并构成像素阵列。
其中，每个第一像素组均包括两个第一像素单元，各第一像素单元包括与公共电极连接的第一像素电极以及与第一像素单元的驱动薄膜晶体管的漏极连接的第二像素电极，每个第二像素组均包括两个第二像素单元，各第二像素单元包括与第二像素单元的驱动薄膜晶体管的漏极连接的第三像素电极以及与公共电极连接的第四像素电极。
具体的，在基板上设置多个第一像素组和第二像素组的方法，如图10所示，具体包括：
S201、在基板上设置第一像素电极以及第三像素电极。
S202、在基板上设置第一栅极、第二栅极并在第一像素电极以及基板上设置公共电极，其中，第一像素电极与公共电极直接接触。
其中，第一栅极与对应的栅线相连，第二栅极与对应的栅线相连。
需要说明的是，在制作第一像素单元时，由于栅极和公共电极的材料相同，通常通过一次刻蚀掩膜工艺就可同时制作获得，因此，本发明实施例在制作第一像素单元时，先在基板上设置第一像素电极，再通过刻蚀掩膜工艺同时形成第一栅极，以及位于第一像素电极上的公共电极，其中，第一像素电极与公共电极直接接触。
S203、至少在第一栅极、第二栅极、第一像素电极、第三像素电极以及公共电极上设置栅绝缘层。
S204、在第一栅极上方隔着栅绝缘层设置第一有源层、第一源极和第一漏极，以及在第二栅极上方隔着栅绝缘层设置第二有源层、第二源极和第二漏极。
S205、在第一有源层、第二有源层、第一源极、第二源极、第一漏极、第二漏极以及栅绝缘层上设置钝化绝缘层，其中，第一漏极上方形成有延伸至第一漏极的第一过孔，第三像素电极上方形成有延伸至第三像素电极的第二过孔，公共电极上方形成有延伸至公共电极的第三过孔，第二漏极上方形成有延伸至第二漏极的第四过孔。
S206、在第一漏极以及钝化绝缘层上设置第二像素电极，其中，第二像素电极与第一漏极通过第一过孔直接接触，以及在第二漏极、第三像素电极、公共电极以及钝化绝缘层上设置第四像素电极和第五像素电极，其中，第五像素电极与第三像素电极通过第二过孔直接接触，第四像素电极与公共电极通过第三过孔直接接触，第五像素电极与第二漏极通过第四过孔直接接触。
需要说明的是，由于第一像素单元的第一像素电极与公共电极直接接触，且第二像素电极与第一漏极通过第一过孔直接接触，因此，如图5所示，在第一像素单元工作时，第一像素电极与公共电极，以及第二像素电极与第一漏极之间形成向下的电场。由于第二像素单元的第四像素电极与第三像素电极通过第二过孔直接接触，且第四像素电极与公共电极通过第三过孔直接接触，第四像素电极与第二漏极通过第四过孔直接接触，因此，如图7所示，在第二像素单元工作时，第四像素电极与第三像素电极，以及公共电极与第二漏极之间形成向上的电场。
需要说明的是，具有上述结构的阵列基板在采用点翻转驱动方式工作时，数据线输入点翻转信号，即在形成电场的过程中第一次形成正向电场，第二形成反向电场。采用本发明实施例所提供的第一像素单元和第二像素单元，能够改变原本现有技术中像素单元的极性，使阵列基板采用点翻转驱动方式时的产生的极性示意图如图8所示，从而在采用共享数据线技术减少数据线用量的同时，克服点翻转驱动方式下极性不对称的现象，降低了像素之间的耦合、串扰现象，提高了液晶显示装置的画面质量。
需要补充的是，本发明实施例所提供的第一像素单元的结构和第二像素单元的结构的区别在于，第一像素单元工作时，第一像素电极与公共电极，以及第二像素电极与第一漏极之间形成向下的电场；第二像素单元工作时，第四像素电极与第三像素电极，以及公共电极与第二漏极之间形成向上的电场。其目的在于使阵列基板采用点翻转驱动方式时的产生的极性，如图8所示，从而在采用共享数据线技术减少数据线用量的同时，克服点翻转驱动方式下极性不对称的现象，降低了像素之间的耦合、串扰现象，提高了液晶显示装置的画面质量。
同理的，本发明所提供的第一像素单元可以在工作时，第一像素电极与公共电极，以及第二像素电极与第一漏极之间形成向上的电场；第二像素单元工作时，第四像素电极与第三像素电极，以及公共电极与第二漏极之间形成向下的电场，本发明不做限制。
本发明实施例提供一种阵列基板的制作方法，包括在基板上设置第一像素电极以及第三像素电极，在基板上设置第一栅极、第二栅极并在第一像素电极以及基板上设置公共电极，其中，第一像素电极与公共电极直接接触，至少在第一栅极、第二栅极、第一像素电极、第三像素电极以及公共电极上设置栅绝缘层，在第一栅极上方隔着栅绝缘层设置第一有源层、第一源极和第一漏极，以及在第二栅极上方隔着栅绝缘层设置第二有源层、第二源极和第二漏极，在第一有源层、第二有源层、第一源极、第二源极、第一漏极、第二漏极以及栅绝缘层上设置钝化绝缘层，其中，第一漏极上方形成有延伸至第一漏极的第一过孔，第三像素电极上方形成有延伸至第三像素电极的第二过孔，公共电极上方形成有延伸至公共电极的第三过孔，第二漏极上方形成有延伸至第二漏极的第四过孔，在第一漏极以及钝化绝缘层上设置第二像素电极，其中，第二像素电极与第一漏极通过第一过孔直接接触，以及在第二漏极、第三像素电极、公共电极以及钝化绝缘层上设置第四像素电极和第五像素电极，其中，第五像素电极与第三像素电极通过第二过孔直接接触，第四像素电极与公共电极通过第三过孔直接接触，第五像素电极与第二漏极通过第四过孔直接接触。通过该方案，能够通过阵列间隔设置于基板上的第一像素组，以及设置于各相邻的第一像素组之间的第二像素组，在采用共享数据线技术减少数据线用量的同时，克服点翻转驱动方式下极性不对称的现象，降低了像素之间的耦合、串扰现象，提高了液晶显示装置的画面质量。
本发明实施例还提供一种显示面板，包括具有上述任意特征的阵列基板。
本发明实施例所提供的显示面板可以为液晶显示装置，液晶显示装置可以为液晶显示器、液晶电视、数码相框、手机、平板电脑等具有显示功能的产品或者部本发明不做限制。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种阵列基板，其特征在于，包括：
基板；
设置于所述基板上的多个第一像素组和多个第二像素组，所述第一像素组和所述第二像素组互相间隔设置并构成像素阵列；
其中，每个所述第一像素组均包括两个第一像素单元，各所述第一像素单元包括与公共电极连接的第一像素电极以及与所述第一像素单元的驱动薄膜晶体管的漏极连接的第二像素电极，每个所述第二像素组均包括两个第二像素单元，各所述第二像素单元包括与所述第二像素单元的驱动薄膜晶体管的漏极连接的第三像素电极以及与所述公共电极连接的第四像素电极；
每个所述第一或第二像素组由两条栅线和一条数据线驱动，其中，每个所述第一像素组中的两个第一像素单元分别位于驱动该第一像素组的数据线的两侧，每个所述第二像素组中的两个第二像素单元分别位于驱动该第二像素组的数据线的两侧；且沿着栅线延伸方向的每一排像素单元中，每个所述第一像素组中位于数据线一侧的第一像素单元与每个所述第二像素组中位于数据线同一侧的第二像素单元由同一条栅线驱动；
所述第一像素单元中，所述第二像素电极形成于所述第一像素电极的上方；所述第二像素单元中，所述第四像素电极形成于所述第三像素电极的上方。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二像素单元中，所述第三像素电极通过第五像素电极与所述第二像素单元的驱动薄膜晶体管的漏极连接，所述第五像素电极与所述第四像素电极同层设置。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述阵列基板还包括：
交叉设置于所述基板上的2n条栅线以及n条数据线，其中，n为正整数。
4.根据权利要求3所述的阵列基板，其特征在于，所述数据线分别与各所述第一像素单元的驱动薄膜晶体管的源极和各所述第二像素单元的驱动薄膜晶体管的源极连接。
5.一种显示面板，其特征在于，包括如权利要求1-4中任意一项所述的阵列基板。
6.一种阵列基板的制作方法，其特征在于，包括：
在基板上设置第一像素电极以及第三像素电极；
在基板上设置第一栅极、第二栅极并在所述第一像素电极以及所述基板上设置公共电极，其中，所述第一像素电极与所述公共电极直接接触；
至少在所述第一栅极、第二栅极、第一像素电极、第三像素电极以及公共电极上设置栅绝缘层；
在所述第一栅极上方隔着所述栅绝缘层设置第一有源层、第一源极和第一漏极，以及在所述第二栅极上方隔着所述栅绝缘层设置第二有源层、第二源极和第二漏极；
在所述第一有源层、第二有源层、第一源极、第二源极、第一漏极、第二漏极以及栅绝缘层上设置钝化绝缘层，其中，所述第一漏极上方形成有延伸至所述第一漏极的第一过孔，所述第三像素电极上方形成有延伸至所述第三像素电极的第二过孔，所述公共电极上方形成有延伸至所述公共电极的第三过孔，所述第二漏极上方形成有延伸至所述第二漏极的第四过孔；
在所述第一漏极以及钝化绝缘层上设置第二像素电极，其中，所述第二像素电极与所述第一漏极通过所述第一过孔直接接触，以及在所述第二漏极、第三像素电极、公共电极以及钝化绝缘层上设置第四像素电极和第五像素电极，其中，所述第五像素电极与第三像素电极通过所述第二过孔直接接触，所述第四像素电极与公共电极通过所述第三过孔直接接触，所述第五像素电极与第二漏极通过所述第四过孔直接接触。
CN201310095188.8A 2013-03-22 2013-03-22 阵列基板及其制作方法、显示面板 Active CN103197480B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310095188.8A CN103197480B (zh) 2013-03-22 2013-03-22 阵列基板及其制作方法、显示面板
US14/355,445 US9425219B2 (en) 2013-03-22 2013-05-20 Array substrate with data line sharing, manufacturing method thereof and display panel
PCT/CN2013/075930 WO2014146344A1 (zh) 2013-03-22 2013-05-20 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310095188.8A CN103197480B (zh) 2013-03-22 2013-03-22 阵列基板及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN103197480A CN103197480A (zh) 2013-07-10
CN103197480B true CN103197480B (zh) 2015-07-01

Family

ID=48720152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310095188.8A Active CN103197480B (zh) 2013-03-22 2013-03-22 阵列基板及其制作方法、显示面板

Country Status (3)

Country Link
US (1) US9425219B2 (zh)
CN (1) CN103197480B (zh)
WO (1) WO2014146344A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103488008B (zh) * 2013-10-09 2017-02-01 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
CN104020621B (zh) * 2014-05-26 2017-03-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104062821B (zh) * 2014-06-05 2017-01-04 厦门天马微电子有限公司 一种薄膜晶体管阵列基板、显示面板和显示装置
CN104505391B (zh) * 2014-12-23 2017-06-27 上海天马微电子有限公司 一种阵列基板及其制造方法和显示面板
CN204314580U (zh) * 2015-01-08 2015-05-06 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
CN105789220B (zh) * 2016-03-24 2019-05-14 京东方科技集团股份有限公司 一种双栅线阵列基板、测试方法、显示面板和显示装置
CN106125438B (zh) 2016-09-05 2019-07-23 京东方科技集团股份有限公司 一种阵列基板、显示装置及其驱动方法
CN109541861A (zh) * 2017-09-22 2019-03-29 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置
CN107863320B (zh) * 2017-11-22 2019-04-30 深圳市华星光电半导体显示技术有限公司 Va型薄膜晶体管阵列基板及其制作方法
JP7083736B2 (ja) * 2018-10-26 2022-06-13 株式会社ジャパンディスプレイ 表示装置
CN109387987A (zh) * 2018-11-26 2019-02-26 惠科股份有限公司 阵列基板及其制作方法和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101644842A (zh) * 2008-09-04 2010-02-10 友达光电股份有限公司 一种液晶显示器面板以及驱动液晶显示器的方法
CN101685228A (zh) * 2008-09-25 2010-03-31 北京京东方光电科技有限公司 阵列基板、液晶面板以及液晶显示装置
CN101957529A (zh) * 2009-07-16 2011-01-26 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN202049313U (zh) * 2011-05-16 2011-11-23 京东方科技集团股份有限公司 一种阵列基板及薄膜晶体管液晶显示器
CN102629056A (zh) * 2011-11-15 2012-08-08 京东方科技集团股份有限公司 Tft阵列基板及显示设备
CN203117621U (zh) * 2013-03-22 2013-08-07 京东方科技集团股份有限公司 阵列基板及显示面板

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840326B1 (ko) * 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
KR20050000653A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널
US8305507B2 (en) * 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
WO2008139757A1 (ja) * 2007-05-08 2008-11-20 Sharp Kabushiki Kaisha アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
KR101340054B1 (ko) * 2007-06-05 2013-12-11 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
US8760479B2 (en) * 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
KR101609219B1 (ko) * 2008-10-29 2016-04-06 삼성디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101250318B1 (ko) * 2009-05-22 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
CN102023422B (zh) * 2009-09-15 2013-07-10 北京京东方光电科技有限公司 Tft-lcd组合基板、液晶显示器及其制造方法
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101654834B1 (ko) * 2009-11-05 2016-09-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101995720B (zh) * 2010-06-01 2011-12-28 友达光电股份有限公司 显示面板及其驱动电路
CN102156359B (zh) * 2010-06-13 2014-05-07 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器及驱动方法
CN102566166A (zh) * 2010-12-22 2012-07-11 北京京东方光电科技有限公司 一种双栅的tft基板及其制造方法
US9761613B2 (en) * 2010-12-22 2017-09-12 Beijing Boe Optoelectronics Technology Co., Ltd. TFT array substrate and manufacturing method thereof
JP5229312B2 (ja) * 2010-12-24 2013-07-03 カシオ計算機株式会社 液晶表示装置
CN102566156B (zh) * 2010-12-29 2014-12-24 京东方科技集团股份有限公司 Tft-lcd的阵列基板及其制造方法
US9230497B2 (en) * 2011-02-14 2016-01-05 Sharp Kabushiki Kaisha Display device having each pixel divided into sub pixels for improved view angle characteristic
KR20120124527A (ko) * 2011-05-04 2012-11-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR101874448B1 (ko) * 2011-05-09 2018-07-06 삼성디스플레이 주식회사 유기전계발광 표시 장치
KR101885801B1 (ko) * 2011-09-02 2018-09-11 엘지디스플레이 주식회사 입체 영상 표시장치
KR101941984B1 (ko) * 2011-09-27 2019-04-12 삼성디스플레이 주식회사 액정표시장치
KR101954706B1 (ko) * 2011-11-21 2019-03-08 삼성디스플레이 주식회사 액정표시장치
US8891050B2 (en) * 2011-12-15 2014-11-18 Lg Display Co., Ltd. Liquid crystal display device and method for fabricating the same
CN202487576U (zh) * 2012-02-09 2012-10-10 京东方科技集团股份有限公司 阵列基板和双视场显示装置
KR20130092816A (ko) * 2012-02-13 2013-08-21 (주)켐넥스 반응성 메소젠 화합물, 이를 포함하는 액정 조성물, 표시 패널의 제조 방법 및 표시 패널
KR101881599B1 (ko) * 2012-03-16 2018-08-27 리쿠아비스타 비.브이. 전기습윤 표시장치
KR101888034B1 (ko) * 2012-05-31 2018-09-11 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이를 구비한 입체 영상 표시장치
KR101945237B1 (ko) * 2012-06-01 2019-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN102778796B (zh) * 2012-07-06 2015-11-11 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其驱动方法与液晶显示器
KR20140025170A (ko) * 2012-08-21 2014-03-04 삼성디스플레이 주식회사 표시 장치
TWI481937B (zh) * 2012-08-27 2015-04-21 Au Optronics Corp 顯示面板
KR20140034960A (ko) * 2012-09-10 2014-03-21 삼성디스플레이 주식회사 유기전계발광 표시장치 및 이의 제조 방법
CN103676369A (zh) * 2012-09-13 2014-03-26 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示器件
KR20140048731A (ko) * 2012-10-16 2014-04-24 삼성디스플레이 주식회사 나노 크리스탈 디스플레이
KR101961145B1 (ko) * 2012-10-17 2019-03-26 삼성디스플레이 주식회사 표시 장치
KR101732939B1 (ko) * 2012-10-26 2017-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102013317B1 (ko) * 2012-12-05 2019-08-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102023937B1 (ko) * 2012-12-21 2019-09-23 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
KR102024782B1 (ko) * 2012-12-27 2019-09-24 엘지디스플레이 주식회사 터치센서 일체형 표시장치
CN103135861B (zh) * 2013-01-25 2016-04-13 京东方科技集团股份有限公司 一种光电传感器及光电触摸屏
TWI473057B (zh) * 2013-01-30 2015-02-11 Au Optronics Corp 畫素單元及畫素陣列
KR102072678B1 (ko) * 2013-07-09 2020-02-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102102155B1 (ko) * 2013-12-23 2020-05-29 엘지디스플레이 주식회사 액정표시장치
US9484396B2 (en) * 2014-01-27 2016-11-01 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, display device and electronic product

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101644842A (zh) * 2008-09-04 2010-02-10 友达光电股份有限公司 一种液晶显示器面板以及驱动液晶显示器的方法
CN101685228A (zh) * 2008-09-25 2010-03-31 北京京东方光电科技有限公司 阵列基板、液晶面板以及液晶显示装置
CN101957529A (zh) * 2009-07-16 2011-01-26 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN202049313U (zh) * 2011-05-16 2011-11-23 京东方科技集团股份有限公司 一种阵列基板及薄膜晶体管液晶显示器
CN102629056A (zh) * 2011-11-15 2012-08-08 京东方科技集团股份有限公司 Tft阵列基板及显示设备
CN203117621U (zh) * 2013-03-22 2013-08-07 京东方科技集团股份有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
CN103197480A (zh) 2013-07-10
US9425219B2 (en) 2016-08-23
WO2014146344A1 (zh) 2014-09-25
US20150236043A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
CN103197480B (zh) 阵列基板及其制作方法、显示面板
CN101685228B (zh) 阵列基板、液晶面板以及液晶显示装置
CN102866551B (zh) 液晶显示装置及其驱动电路
CN102937767B (zh) 阵列基板、显示装置和阵列基板的制作方法
CN102629059B (zh) 阵列基板及制造方法、液晶面板和液晶显示器
CN104834142A (zh) 像素结构、阵列基板及显示装置
CN102930809A (zh) 双栅极驱动的横向排列的像素结构及显示面板
CN102591084B (zh) 液晶显示装置、驱动电路及其驱动方法
CN102629045B (zh) 一种阵列基板及液晶显示器
CN204945586U (zh) 一种阵列基板、内嵌式触摸屏及显示装置
CN103645589A (zh) 显示装置、阵列基板及其制作方法
CN105629607A (zh) 一种阵列基板、显示面板和显示装置
CN105425486B (zh) 一种阵列基板和显示面板
CN102629047B (zh) 像素单元、阵列基板、液晶面板及显示设备
CN203117621U (zh) 阵列基板及显示面板
CN103617777A (zh) 阵列基板、彩膜基板及制造方法、显示面板和显示装置
CN205563032U (zh) 一种基板、显示面板及显示装置
CN201673656U (zh) 液晶显示器
CN202421684U (zh) 一种阵列基板及显示装置
CN105700255A (zh) 一种显示面板及其制备方法、显示装置
CN101738802B (zh) 液晶显示面板及液晶显示装置
CN203232230U (zh) 一种阵列基板及显示装置
US20150213774A1 (en) Array substrate, display device and control method thereof
CN104330936A (zh) 显示面板及显示装置
CN107818771B (zh) Tft阵列基板及其驱动方法、显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant