KR100840326B1

KR100840326B1 - 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판

Info

Publication number: KR100840326B1
Application number: KR1020020036979A
Authority: KR
Inventors: 송장근
Original assignee: 삼성전자주식회사
Priority date: 2002-06-28
Filing date: 2002-06-28
Publication date: 2008-06-20
Also published as: US20180307106A1; US10620488B2; JP2010191476A; TW200407627A; CN100412673C; US20130038808A1; US8310643B2; US8698990B2; CN103217834A; CN101916020B; US20170038646A1; JP4550379B2; KR20040001687A; JP2009053718A; JP5680343B2; JP5517438B2; CN101320184B; US20050122457A1; US10012875B2; US7280177B2

Abstract

절연 기판 위에 게이트 배선, 게이트 배선을 덮는 게이트 절연막, 게이트 절연막 위에 게이트선과 교차하도록 형성되어 있는 데이터선, 소스 전극, 제1 및 제2 드레인 전극을 포함하는 데이터 배선, 게이트선과 데이터선이 교차하여 정의하는 화소 영역마다 형성되어 있는 결합 전극, 데이터 배선 위에 형성되어 있으며 제1 및 제2 드레인 전극과 결합 전극을 각각 노출하는 접촉구를 가지는 보호막, 보호막 위에 형성되어 있으며 제1 드레인 전극 및 상기 결합 전극과 연결되어 있는 제1 화소 전극, 보호막 위에 형성되어 있으며 제2 드레인 전극과 연결되어 있고 결합 전극과 일부가 중첩되어 있는 제2 화소 전극, 제1 절연 기판과 대향하는 제2 절연 기판, 제2 절연 기판 위에 형성되어 있는 기준 전극, 제1 화소 전극 및 제2 화소 전극과 기준 전극이 가지는 절개부 및 제1 절연 기판과 제2 절연 기판 사이에 주입되어 있는 액정 물질을 포함하고, 절개부에 의하여 분할되는 각 도메인의 가장 긴 두 변은 게이트선에 대하여 실질적으로 45°를 이루는 액정 표시 장치.

액정표시장치, 시인성, 용량성결합

Description

액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판{a liquid crystal display and a thin film transistor array panel for the same}

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 배치도이고,

도 2는 도 1의 II-II'선에 대한 단면도이고,

도 3은 본 발명의 실시예에 따른 액정 표시 장치의 회로도이고,

도 4는 전압 쉬프트와 도메인 비율에 따른 시인성 왜곡량을 나타내는 그래프이고,

도 5는 종래의 액정 표시 장치의 측면에서의 감마 곡선 왜곡을 나타내는 그래프이고,

도 6은 본 발명에 의하여 측면에서의 감마 곡선 왜곡이 감소하는 것을 나타내는 그래프이고,

도 7은 종래의 PVA(Patterned Vertically Aligned) 모드 액정 표시 장치를 실측한 감마 곡선이고,

도 8은 본 발명의 실시예에 따른 액정 표시 장치를 실측한 감마 곡선이다.

110 : 절연 기판 121 : 게이트선

123 : 게이트 전극 131 : 유지 전극선

140 : 게이트 절연막 171 : 데이터 선

173 : 소스 전극 175a, 175b : 드레인 전극

174 : 결합 전극 180 : 보호막

190a, 190b : 화소 전극

191, 192, 193 : 하측 절개부 271, 272, 273, 274 : 상측 절개부

본 발명은 액정 표시 장치 및 그에 사용되는 기판에 관한 것이다.

액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전압을 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 개구 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.

개구 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 개구 패턴을 형성하여 이들 개구 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이 용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다.

돌기를 형성하는 방법은 상하 기판 위에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.

또 다른 방법으로는, 하부 기판 위에 형성되어 있는 화소 전극에는 개구 패턴을 형성하고 상부 기판에 형성되어 있는 공통 전극 위에는 돌기를 형성하여 개구 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.

이러한 다중 도메인 액정 표시 장치는 1:10의 대비비를 기준으로 하는 대비비 기준 시야각이나 계조간의 휘도 반전의 한계 각도로 정의되는 계조 반전 기준 시야각은 전 방향 80°이상으로 매우 우수하다. 그러나 정면의 감마(gamma)곡선과 측면의 감마 곡선이 일치하지 않는 측면 감마 곡선 왜곡 현상이 발생하여 TN(twisted nematic) 모드 액정 표시 장치에 비하여도 좌우측면에서 열등한 시인성을 나타낸다. 예를 들어, 도메인 분할 수단으로 개구부를 형성하는 PVA(patterned vertically aligned) 모드의 경우에는 측면으로 갈수록 전체적으로 화면이 밝게 보이고 색은 흰색 쪽으로 이동하는 경향이 있으며, 심한 경우에는 밝은 계조 사이의 간격 차이가 없어져서 그림이 뭉그러져 보이는 경우도 발생한다. 그런데 최근 액정 표시 장치가 멀티 미디어용으로 사용되면서 그림을 보거나 동영상을 보는 일이 증가하면서 시인성이 점점 더 중요시되고 있다.

본 발명이 이루고자 하는 기술적 과제는 시인성이 우수한 다중 도메인 액정 표시 장치를 구현하는 것이다.

이러한 과제를 해결하기 위하여 본 발명에서는 제1 절연 기판, 상기 제1 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선, 상기 제1 절연 기판 위에 제2 방향으로 형성되어 있으며 상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선, 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터가 연결되어 있는 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 제2 박막 트랜지스터, 상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극, 상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극, 상기 제1 절연 기판과 대향하는 제2 절연 기판, 상기 제2 절연 기판 위에 형성되어 있는 기준 전극, 상기 제1 기판과 상기 제2 기판 사이에 주입되어 있는 액정 물질층, 상기 제1 절연 기판과 상기 제2 절연 기판 중의 적어도 어느 한 기판 위에 형성되어 있으며 상기 제1 화소 전극과 상기 제2 화소 전극을 다수의 소 도메인으로 분할하는 도메인 분할 수단을 포함하고, 상기 도메인 분할 수단은 상기 제1 화소 전극과 상기 제2 화소 전극을 각각 제1 방향 도메인과 제2 방향 도메인으로 분할하고, 상기 제1 및 제2 방향 도메인 내의 액정의 평균 방향자는 상기 제1 또는 제2 신호선과 0°보다 크고90°보다 작은 소정의 각도를 이루며, 상기 제1 화소 전극과 상기 제2 화소 전극은 서로 용량성 결합을 이루는 액정 표시 장치를 마련한다.

이 때, 상기 제1 화소 전극이 전체 화소 영역 면적의 50% 내지 80%를 차지하 는 것이 바람직하고, 액정 표시 장치의 구동시 상기 제1 화소 전극의 Vth 전압은 상기 제2 화소 전극의 Vth 전압보다 0.4V 내지 1.0V 낮은 것이 바람직하다. 또, 상기 박막 트랜지스터 기판에 형성되어 있으며 상기 제1 화소 전극 및 상기 제2 화소 전극과의 사이에서 각각 유지 용량을 형성하는 유지 전극선을 더 포함할 수 있고, 상기 제1 및 제2 방향 도메인 내의 액정의 평균 방향자는 상기 제1 또는 제2 신호선과 실질적으로 45°를 이루는 것이 좋다. 또한 상기 제1 기판 외측에 배치되어 있으며 편광축이 상기 제1 신호선 또는 제2 신호선과 나란한 제1 편광판과 상기 제2 기판 외측에 배치되어 있으며 편광축이 상기 제1 편광판과 수직을 이루는 제2 편광판을 더 포함할 수 있다.

더욱 구체적으로는, 절연 기판, 상기 기판 위에 형성되어 있으며 게이트선 및 게이트 전극을 포함하는 게이트 배선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 및 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선과 교차하는 데이터선, 소스 전극, 제1 및 제2 드레인 전극을 포함하는 데이터 배선, 상기 게이트 절연막 위의 상기 데이터선과 상기 게이트선이 교차하여 정의하는 화소 영역마다 형성되어 있는 결합 전극, 상기 데이터 배선 위에 형성되어 있으며 상기 제1 및 제2 드레인 전극과 상기 결합 전극을 각각 노출하는 접촉구를 가지는 보호막, 상기 보호막 위에 형성되어 있으며 상기 제1 드레인 전극 및 상기 결합 전극과 연결되어 있는 제1 화소 전극, 상기 보호막 위에 형성되어 있으며 상기 제2 드레인 전극과 연결되어 있고 상기 결합 전극과 일부가 중첩되어 있는 제2 화소 전극을 포함하고, 상기 제1 화소 전극과 상기 제2 화소 전극 중의 적어도 하나는 사선 방향 절개부를 가지는 박막 트랜지스터 기판을 마련한다.

또는, 절연 기판, 상기 기판 위에 형성되어 있으며 게이트선 및 게이트 전극을 포함하는 게이트 배선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 및 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선과 교차하는 데이터선, 소스 전극, 제1 및 제2 드레인 전극을 포함하는 데이터 배선, 상기 게이트 절연막 위의 상기 데이터선과 상기 게이트선이 교차하여 정의하는 화소 영역마다 형성되어 있는 결합 전극, 상기 데이터 배선 위에 형성되어 있으며 상기 제1 및 제2 드레인 전극과 상기 결합 전극을 각각 노출하는 접촉구를 가지는 보호막, 상기 보호막 위에 형성되어 있으며 상기 제1 드레인 전극 및 상기 결합 전극과 연결되어 있는 제1 화소 전극, 상기 보호막 위에 형성되어 있으며 상기 제2 드레인 전극과 연결되어 있고 상기 결합 전극과 일부가 중첩되어 있는 제2 화소 전극, 상기 제1 절연 기판과 대향하는 제2 절연 기판, 상기 제2 절연 기판 위에 형성되어 있는 기준 전극, 상기 제1 절연 기판과 상기 제2 절연 기판 중의 적어도 하나의 위에 형성되어 있는 도메인 분할 수단, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입되어 있는 액정 물질을 포함하고, 상기 도메인 분할 수단에 의하여 분할되는 각 도메인의 가장 긴 두 변은 상기 게이트선 또는 상기 데이터선에 대하여 실질적으로 45°를 이루는 액정 표시 장치를 마련한다.

이 때, 상기 제1 화소 전극이 전체 화소 영역 면적의 50% 내지 80%를 차지하 는 것이 바람직하고, 액정 표시 장치의 구동시 상기 제1 화소 전극의 Vth 전압은 상기 제2 화소 전극의 Vth 전압보다 0.4V 내지 1.0V 낮은 것이 바람직하다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 설명한다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 II-II'선에 대한 단면도이다.

본 발명의 실시예에 따른 액정 표시 장치는 서로 대향하고 있는 박막 트랜지스터 기판과 색 필터 기판 및 그 사이에 주입되어 있는 액정층으로 이루어진다. 박막 트랜지스터 기판에는 박막 트랜지스터와 절개부를 가지는 화소 전극이 매트릭스 모양으로 반복 배치되어 있고, 색 필터 기판에는 색 필터와 절개부를 가지는 기준 전극이 형성되어 있다. 액정층의 액정 분자는 전계가 인가되지 않은 상태에서 두 기판에 대하여 수직으로 이루도록 배향되어 있다. 이하에서는 이들 각각에 대하여 좀더 구체적으로 살펴본다.

먼저 박막 트랜지스터 기판에 대하여 설명한다.

유리 등의 투명한 절연 기판(110) 위에 가로 방향으로 뻗어 있는 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부는 게이트 전극(123)을 이룬다.

또, 절연 기판(110) 위에는 유지 전극선(131)이 형성되어 있다. 유지 전극선(131)은 전체적으로 가로 방향으로 뻗어 있으나 부분적으로 굴곡을 이루고 있다.

게이트 배선(121, 123)과 유지 전극선(131)의 위에는 게이트 절연막(140)이 형성되어 있고, 게이트 전극(123) 상부의 게이트 절연막(140) 위에는 비정질 규소층(151)이 형성되어 있다. 비정질 규소층(151)은 게이트 전극(123)과 중첩하여 박막 트랜지스터의 채널부를 이룬다. 비정질 규소층(151)의 위에는 인(P) 등의 N형 불순물이 고농도로 도핑되어 있는 비정질 규소로 이루어진 드레인부 저항성 접촉층(165a, 165b)이 형성되어 있다. 단면도에 나타나지는 않았으나 드레인부 저항성 접촉층(165a, 165b)과 마주하는 소스부 저항성 접촉층(163)이 형성되어 있다.

저항성 접촉층(163, 165a, 165b) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173, 175a, 175b) 및 결합 전극(174)이 형성되어 있다. 데이터 배선(171, 173, 175a, 175b)은 세로 방향으로 뻗어 있는 데이터선(171)과 그 일부분인 소스 전극(173) 및 이들과 분리되어 있는 제1 및 제2 드레인 전극(175a, 175b)을 포함한다. 소스 전극(173)은 게이트 전극(123) 상부에서 제1 및 제2 드레인 전극(175a, 175b)과 마주하고 있고, 제1 및 제2 드레인 전극(175a, 175b)의 한쪽 끝은 각각 게이트선(121)을 중심으로 하여 양쪽에 위치하는 제1 및 제2 화소 영역의 안쪽으로 뻗어 있다. 결합 전극(174)은 후술하는 바와 같이, 양쪽으로 분리되어 있는 제1 화소 전극(190a)과 제2 화소 전극(190b)을 전자기적으로 결합하고 있다. 여기에서, 저항성 접촉층(163, 165a, 165b)은 비정질 규소층(151)과 데이터 배선(171, 173, 175a, 175b)이 중첩하는 부분에만 형성되어 있다.

데이터 배선(171, 173, 175a, 175b)의 위에는 보호막(180)이 형성되어 있다. 이 때, 보호막(180)은 제1 및 제2 드레인 전극(171, 173, 175a, 175b)의 한쪽 끝을 각각 노출하는 제1 및 제2 접촉구(181, 182)와 결합 전극(174)의 한쪽 끝을 노출하는 제3 접촉구(183)를 가지고 있다.

보호막(180)의 위에는 제1 접촉구(181)와 제2 접촉구(182)를 통하여 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 각각 연결되어 있는 제1 및 제2 화소 전극(190a, 190b)이 형성되어 있다. 여기서 제2 화소 전극(190b)은 결합 전극(174)과 제3 접촉구(183)를 통하여 연결되어 있고, 제1 화소 전극(190a)은 결합 전극(174)과 중첩되어 있어서 전자기적으로 결합(용량성 결합)되어 있다. 결국, 제1 화소 전극(190a)과 제2 화소 전극(190b)은 결합 전극(174)을 매개로 하여 용량성 결합을 이루고 있다. 또한, 제1 및 제2 화소 전극(190a, 190b)은 유지 전극선(131)과 중첩하여 유지 용량을 형성한다. 제1 및 제2 화소 전극(190a, 190b)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진다. 한편, 제1 화소 전극(190a)은 제1 내지 제3 하측 절개부(191, 192, 193)를 가진다. 제3 하측 절개부(193)는 제1 화소 전극(190a)의 상하 중앙에 위치하며 좌에서 우로 파고 들어간 모양으로 형성되어 있고, 제1 및 제2 하측 절개부(191, 192)는 각각 제3 하측 절개부(193)에 의하여 상하로 구분된 제1 화소 전극(190a)의 상부 및 하부에 사선 방향으로 형성되어 있다. 제1 하측 절개부(191)와 제2 하측 절개부(192)는 제3 하측 절개부(193)를 중심으로 하여 서로 대칭을 이루고 있다. 제1 화소 전극(190a)과 제2 화소 전극(190b)이 인접하는 변은 V자 모양으로 꺾여 있다. 이 때, 제1 화소 전극(190a)의 변은 볼록한 V자이고 제2 화소 전극(190b)의 변은 오목한 V자이다.

다음 색필터 기판에 대하여 설명한다.

유리 등의 투명한 절연 기판(210) 위에 블랙 매트릭스(220)가 형성되어 있고, 블랙 매트릭스(220)에 의하여 정의되는 각 화소 영역에는 적, 녹, 청색의 색필터(230)가 반복적으로 형성되어 있다. 색필터(230) 위에는 오버코트막(250)이 형성되어 있고, 오버코트막(250)의 위에는 ITO 등의 투명한 도전 물질로 이루어진 기준 전극(270)이 형성되어 있다. 기준 전극(270)은 제1 내지 제4 상측 절개부(271, 272, 273, 274)를 가진다. 제1 내지 제3 상측 절개부(271, 272, 273)는 제1 화소 전극(190a)과 중첩하는 위치에 배치되어 제1 내지 제3 하측 절개부(191, 192, 193)와 함께 제1 화소 전극(190a)의 영역을 다수의 소도메인으로 분할하고 있고, 제4 상측 절개부(274)는 제2 화소 전극(190b)의 영역을 상하로 양분하여 4개의 소도메인으로 분할하고 있다.

이 때, 하측 절개부(191, 192, 193)와 상측 절개부(271, 272, 273, 274)에 의하여 분할되는 각 소도메인은 실질적으로 4각형을 이루고, 그 장변 두 개는 게이트선(121)과 데이터선(171)에 대하여 약 45°를 이룬다.

두 기판(110, 210)의 바깥쪽에는 하부 및 상부 편광판(12, 22)이 부착되어 있다. 이 때, 이들 편광판(12, 22)의 편광축은 게이트선(121) 또는 데이터선(171)과 평행하고, 서로간에는 직교하도록 배치된다.

이러한 구조의 액정 표시 장치에서 제1 화소 전극(190a)과 제2 화소 전극(190b)은 서로 다른 박막 트랜지스터에 의하여 스위칭되므로 서로 다른 전압을 인가받을 수 있다. 또한 화소 행별로 위에서 아래로 순차적으로 구동하는 경우에 는 제1 화소 전극(190a)에 인가되는 전압이 제2 화소 전극(190b)에 인가되는 전압보다 일정 정도 낮게 유지된다. 따라서 각 계조에 따라 제1 화소 전극(190a)에 인가하는 전압은 제2 화소 전극(190b)에 인가하는 전압보다 일정 정도 낮게 설정[전압 쉬프트(shift)]되며, 이로 인하여 감마 곡선의 왜곡이 저감한다. 이 때, 제1 화소 전극(190a)과 제2 화소 전극(190b)의 면적비와 전압 쉬프트의 크기에 의하여 시인성이 크게 달라진다. 따라서 이들 값을 결정함에 있어 신중하여야 한다.

그러면 제1 화소 전극(190a)의 전압이 제2 화소 전극(190b)의 전압보다 낮게 유지되는 이유를 도 3을 참고로 하여 설명한다.

하나의 화소 영역 내에 배치되어 있는 두 화소 전극[P(n)-a, P(n)-b] 전압{V[P(n)-a], V[P(n)-b)]} 사이의 관계를 도출한다.

도 3에서 Clca는 a 화소 전극과 기준 전극 사이에서 형성되는 액정 용량, Csta는 유지 전극선과 a 화소 전극 사이에서 형성되는 유지 용량, Clcb는 b 화소 전극과 기준 전극 사이에서 형성되는 액정 용량, Cstb는 유지 전극선과 b 화소 전극 사이에서 형성되는 유지 용량, Cpp는 a 화소 전극과 b 화소 전극 사이에서 형성되는 결합 용량을 나타낸다.

도 3을 보면 동일한 게이트선과 데이터선에 제1 및 제2 박막 트랜지스터가 연결되어 있고, 제1 및 제2 박막 트랜지스터에는 각각 제1 화소 전극과 제2 화소 전극이 연결되어 있다. 유지 전극선(131)을 사이에 두고 있는 제1 화소 전극과 제2 화소 전극은 서로 용량성 결합(Cpp)을 이루고 있다.

하나의 데이터선(171)을 기준으로 볼 때, n 번째 게이트선(121)이 온(on)되 면 두 개의 박막 트랜지스터(TFT) 채널이 온되고 이를 통하여 제1 및 제2 화소 전극[P(n)-a, P(n)-b]에 전압이 인가된다. 그런데 P(n)-b는 P(n+1)-a와 용량성으로 결합되어 있어서 P(n+1)-a가 온될 때 P(n)-b가 영향을 받는다. 따라서 P(n)-a,와 P(n)-b의 전압은 다음과 같이 주어진다.

V[P(n)-a]=Vd(n)

수학식 1 및 2에서 Vd(n)은 P(n) 화소를 구동하기 위하여 데이터선에 인가되는 전압을 의미하고, Vd(n+1)은 P(n+1)를 구동하기 위하여 인가된 데이터선 전압을 의미한다. 또, V'd(n+1)은 이전 프레임(frame)의 P(n+1) 화소에 인가되었던 전압을 의미한다.

수학식 1 및 2에 나타낸 바와 같이, P(n)-b 화소에 인가되는 전압과 P(n)-a에 인가되는 전압은 서로 다르다. 특히, 점 반전 구동 또는 선 반전 구동을 하고, 다음 화소 행이 이전 화소 행과 동일한 계조를 표시하는 경우(실제로 대부분의 화소가 이러한 경우에 해당하는 시간이 많다.)에는 Vd(n)=-Vd(n+1), Vd(n)=-V'd(n)(기준 전극 전압은 접지 전압으로 가정함)이므로 수학식 2는 다음과 같이 정리할 수 있다.

수학식 3에 의하면, P(n)-b에는 P(n)-a보다 낮은 전압이 인가된다. 따라서 P(n+1) 화소가 P(n) 화소와 동일한 계조를 표시하는 경우에는 P(n+1)-a(제2 화소 전극에 해당)에 인가되는 전압이 P(n)-b(제1 화소 전극에 해당)에 인가되는 전압보다 높게된다.

도 4는 전압 쉬프트와 도메인 비율에 따른 시인성 왜곡량을 나타내는 그래프이다.

도 4에서 세로축은 시인성 왜곡량을 정량화한 값이고, 가로축은 제1 화소 전극(190a)과 제2 화소 전극(190b)의 면적비와 전압 쉬프트의 크기를 나타낸다.

시인성 왜곡량이 0.1~0.2 이면 CRT(cathode ray tube) 수준의 극히 우수한 시인성을 나타냄을 의미하고, 0.2~0.25 이면 매우 우수한 시인성을 나타내는 것이고, 0.25~0.3이면 시인성이 우수한 편이며, 0.3~0.35이면 양호한 정도이다. 0.35 이하는 시인성이 열등하여 표시 품질이 좋지 못하다.

도 4를 바탕으로 하여 판단할 때, 제1 화소 전극과 제2 화소 전극의 면적비가 50:50 ~ 80:20일 때 우수한 시인성을 나타내고, 전압 쉬프트량은 Vth 부근에서 0.4에서 1.0V 일 때 우수한 시인성을 나타낸다. 즉, 제1 화소 전극을 제2 화소 전극에 비하여 크게 설계하는 것이 바람직하다. 그러나 킥백(kick-back) 전압 등의 문제로 인하여 제1 화소 전극이 제2 화소 전극보다 80% 이상이 되면 플리커(flicker) 등의 다양한 문제가 발생하여 바람직하지 못하다. 또, 제1 화소 전극의 Vth 전압이 제2 화소 전극의 Vth 전압보다 0.4V~1.0V 낮게 되면 시인성이 향상된다. 제1 화소 전극과 제2 화소 전극의 전압차는 고계조로 가면 더 커질 수 있다.

그러면 본 발명에 따른 액정 표시 장치에서 시인성이 개선되는 이유를 도 5와 도 6을 참고로 하여 설명한다.

도 5는 종래의 액정 표시 장치의 측면에서의 감마 곡선 왜곡을 나타내는 그래프이고, 도 6은 본 발명에 의하여 측면에서의 감마 곡선 왜곡이 감소하는 것을 나타내는 그래프이다.

도 5를 보면, 종래와 같이 하나의 화소 전극만을 형성하는 경우에는 정면 감마 곡선에 비하여 측면의 감마 곡선이 위쪽으로 크게 왜곡됨을 알 수 있다. 그러나 본 발명과 같이, 화소 전극을 두 개의 서브 전극(제1 화소 전극 및 제2 화소 전극)으로 나누고, 이들 두 서브 전극을 용량성으로 결합하면, 한쪽 서브 전극(제1 화소 전극)에 인가되는 전압이 쉬프트된다. 이 때, 제1 화소 전극에 인가하는 전압이 통상의 계조 전압보다 낮게 되도록 화상 신호 전압을 설정하면, 저계조의 소정 범위에서 제1 화소 전극의 전압이 문턱 전압(Vth) 이하로 유지되므로 제1 화소 전극 부분은 블랙 상태로 유지되고 제2 화소 전극 부분만이 휘도 증가에 기여하게 된다. 그런데 제2 화소 전극 부분의 면적이 작으므로 휘도 증가도 적다(도 6의 '제2 화소 전극만 on' 부분). 일정 계조 이상이 되면 제1 화소 전극의 전압도 문턱 전압 이상으로 올라가게 되므로 제1 화소 전극도 휘도 증가에 기여하게 되어 휘도 증가가 커진다(도 6의 '제1 화소 전극과 제2 화소 전극 on' 부분). 따라서, 도 6에 나타낸 바와 같이, 감마 곡선의 왜곡이 감소하게 된다.

도 7은 종래의 PVA(Patterned Vertically Aligned) 모드 액정 표시 장치를 실측한 감마 곡선이고, 도 8은 본 발명의 실시예에 따른 액정 표시 장치를 실측한 감마 곡선이다.

도 7과 도 8을 비교하면 본 발명의 실시예에 따른 액정 표시 장치의 감마 곡선 왜곡이 모든 방향에서 종래의 액정 표시 장치에 비하여 적음을 알 수 있다.

본 발명에서는 하나의 화소 영역에 두 개의 화소 전극과 박막 트랜지스터를 배치하고, 이들 두 화소 전극을 용량성으로 결합시킴으로써 전방향에서의 시인성을 개선한다. 또한, 액정의 평균 방향자가 게이트선 또는 데이터선에 대하여 45°방향을 향하도록 도메인을 분할하기 때문에 편광축이 게이트선 또는 데이터선과 나란한 편광판을 사용할 수 있다. 따라서 편광판의 제작비용을 절감할 수 있다.

Claims

제1 절연 기판,

상기 제1 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선 및 제2 신호선,

상기 제1 절연 기판 위에 제2 방향으로 형성되어 있으며 상기 제1 및 제2 신호선과 절연되어 교차하고 있는 제3 신호선,

상기 제1 신호선 및 상기 제3 신호선에 연결되어 있는 제1 박막 트랜지스터,

상기 제2 신호선 및 제3 신호선에 연결되어 있는 제2 박막 트랜지스터,

상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극,

상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극,

상기 제1 절연 기판과 대향하는 제2 절연 기판,

상기 제2 절연 기판 위에 형성되어 있는 기준 전극,

상기 제1 기판과 상기 제2 기판 사이에 주입되어 있는 액정 물질층, 그리고

상기 제1 절연 기판과 상기 제2 절연 기판 중의 적어도 어느 한 기판 위에 형성되어 있으며 상기 제1 화소 전극과 상기 제2 화소 전극을 다수의 소도메인으로 분할하는 도메인 분할 수단

을 포함하고,

상기 도메인 분할 수단은 상기 제1 화소 전극과 상기 제2 화소 전극을 각각 제1 방향 도메인과 제2 방향 도메인으로 분할하고, 상기 제1 및 제2 방향 도메인 내의 액정의 평균 방향자는 상기 제1 또는 제3 신호선과 0°보다 크고 90°보다 작은 소정의 각도를 이루며, 상기 제1 화소 전극과 상기 제2 화소 전극은 서로 용량성 결합을 이루는 액정 표시 장치.
제1항에서,

상기 제1 화소 전극이 전체 화소 영역 면적의 50% 내지 80%를 차지하는 액정 표시 장치.
제1항에서,

액정 표시 장치의 구동시 상기 제1 화소 전극의 Vth 전압은 상기 제2 화소 전극의 Vth 전압보다 0.4V 내지 1.0V 낮은 액정 표시 장치.
제1항에서,

상기 제1 절연 기판에 형성되어 있으며 상기 제1 화소 전극 및 상기 제2 화소 전극과의 사이에서 각각 유지 용량을 형성하는 유지 전극선을 더 포함하는 액정 표시 장치.
제1항에서,

상기 제1 및 제2 방향 도메인 내의 액정의 평균 방향자는 상기 제1 또는 제3 신호선과 실질적으로 45°를 이루는 액정 표시 장치.
제5항에서,

상기 제1 기판 외측에 배치되어 있으며 편광축이 상기 제1 신호선 또는 제3 신호선과 나란한 제1 편광판과

상기 제2 기판 외측에 배치되어 있으며 편광축이 상기 제1 편광판과 수직을 이루는 제2 편광판을 더 포함하는 액정 표시 장치.
절연 기판,

상기 기판 위에 형성되어 있는 제1 및 제2 게이트선과 상기 제1 및 제2 게이트선과 각각 연결된 제1 및 제2 게이트 전극을 포함하는 게이트 배선,

상기 게이트 배선 위에 형성되어 있는 게이트 절연막,

상기 게이트 절연막 위에 형성되어 있으며 각각 상기 제1 및 제2 게이트 전극과 중첩하는 제1 및 제2 반도체층,

상기 제1 및 제2 반도체층과 상기 게이트 절연막 위에 형성되어 있으며 상기 제1 및 제2게이트선과 교차하는 데이터선, 상기 제1 및 제2 반도체층과 각각 중첩하는 제1 및 제2 소스 전극, 상기 제1 및 제2 소스 전극과 각각 마주하는 제1 및 제2 드레인 전극을 포함하는 데이터 배선,

상기 게이트 절연막 위의 상기 데이터선과 상기 게이트선이 교차하여 정의하는 화소 영역마다 형성되어 있는 결합 전극,

상기 데이터 배선 위에 형성되어 있으며 상기 제1 및 제2 드레인 전극과 상기 결합 전극을 각각 노출하는 접촉구를 가지는 보호막,

상기 보호막 위에 형성되어 있으며 상기 제1 드레인 전극과 연결되어 있으며 상기 결합전극과 일부가 중첩되어 있는 제1 화소 전극, 그리고

상기 보호막 위에 형성되어 있으며 상기 제2 드레인 전극 및 상기 결합전극과 연결되어 있는 제2 화소 전극

을 포함하고,

상기 제1 화소 전극과 상기 제2 화소 전극 중의 적어도 하나는 사선 방향 절개부를 가지는 박막 트랜지스터 기판.
절연 기판,

상기 기판 위에 형성되어 있는 제1 및 제2 게이트선과 상기 제1 및 제2 게이트선과 각각 연결된 제1 및 제2 게이트 전극을 포함하는 게이트 배선,

상기 게이트 배선 위에 형성되어 있는 게이트 절연막,

상기 게이트 절연막 위에 형성되어 있으며 각각 상기 제1 및 제2 게이트 전극과 중첩하는 제1 및 제2 반도체층,

상기 제1 및 제2 반도체층과 상기 게이트 절연막 위에 형성되어 있으며 상기 제1 및 제2게이트선과 교차하는 데이터선, 상기 제1 및 제2 반도체층과 각각 중첩하는 제1 및 제2 소스 전극, 상기 제1 및 제2 소스 전극과 각각 마주하는 제1 및 제2 드레인 전극을 포함하는 데이터 배선,

상기 게이트 절연막 위의 상기 데이터선과 상기 게이트선이 교차하여 정의하는 화소 영역마다 형성되어 있는 결합 전극,

상기 데이터 배선 위에 형성되어 있으며 상기 제1 및 제2 드레인 전극과 상기 결합 전극을 각각 노출하는 접촉구를 가지는 보호막,

상기 보호막 위에 형성되어 있으며 상기 제1 드레인 전극과 연결되어 있으며 상기 결합전극과 일부가 중첩되어 있는 제1 화소 전극,

상기 보호막 위에 형성되어 있으며 상기 제2 드레인 전극 및 상기 결합전극과 연결되어 있는 제2 화소 전극,

상기 제1 절연 기판과 대향하는 제2 절연 기판,

상기 제2 절연 기판 위에 형성되어 있는 기준 전극,

상기 제1 절연 기판과 상기 제2 절연 기판 중의 적어도 하나의 위에 형성되어 있는 도메인 분할 수단, 그리고

상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입되어 있는 액정 물질

을 포함하고,

상기 도메인 분할 수단에 의하여 분할되는 각 도메인의 가장 긴 두 변은 상기 제1 및 제2 게이트선 또는 상기 데이터선에 대하여 실질적으로 45°를 이루는 액정 표시 장치.
제8항에서,

상기 제1 화소 전극이 전체 화소 영역 면적의 50% 내지 80%를 차지하는 액정 표시 장치.
제8항에서,

액정 표시 장치의 구동시 상기 제1 화소 전극의 Vth 전압은 상기 제2 화소 전극의 Vth 전압보다 0.4V 내지 1.0V 낮은 액정 표시 장치.