TWI579825B - 顯示面板及其驅動方法 - Google Patents

顯示面板及其驅動方法 Download PDF

Info

Publication number
TWI579825B
TWI579825B TW105127721A TW105127721A TWI579825B TW I579825 B TWI579825 B TW I579825B TW 105127721 A TW105127721 A TW 105127721A TW 105127721 A TW105127721 A TW 105127721A TW I579825 B TWI579825 B TW I579825B
Authority
TW
Taiwan
Prior art keywords
scan line
gate pulse
pixel
gate
line
Prior art date
Application number
TW105127721A
Other languages
English (en)
Other versions
TW201807695A (zh
Inventor
紀佑旻
蘇松宇
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105127721A priority Critical patent/TWI579825B/zh
Priority to CN201610948677.7A priority patent/CN106814482B/zh
Priority to US15/433,069 priority patent/US10074332B2/en
Application granted granted Critical
Publication of TWI579825B publication Critical patent/TWI579825B/zh
Publication of TW201807695A publication Critical patent/TW201807695A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

顯示面板及其驅動方法
本發明是有關於一種顯示面板，特別是一種顯示面板及其驅動方法。
液晶顯示裝置具有外型輕薄、耗電量少以及無輻射污染等特性，因此已被廣泛地應用於電腦螢幕、行動電話、個人數位助理(PDA)、平面電視等電子產品上。
在現今液晶顯示面板的畫素陣列(pixel array)結構當中，有一類被稱為半源極驅動(half source driving, HSD)架構。HSD架構可以減半源極配線的數目，以達到源極驅動器(source driver)的使用數量減半之目的。因此，可大幅減少面板模組的成本。此外，還有一種稱為三分之一源極驅動(one third source driving, OTSD)架構的畫素陣列結構，此種架構可將源極配線的數目減少至原本架構的三分之一，而可節省更多的生產成本。
不同於習知顯示面板的架構，本發明之一目的在提供一種顯示面板，包括：多條掃描線、多條導線、多條資料線、第一畫素、第二畫素、第三畫素及第四畫素。多條掃描線沿第一方向排列，多條導線沿第二方向排列，資料線平行於導線，且每一導線電性耦接掃描線的其中之一以傳送至少一閘極脈衝。第一畫素位於資料線中之第一資料線與導線中之第一導線之間，並電性耦接第一資料線與掃描線中之第一掃描線。第二畫素位於第一資料線與第一導線之間，電性耦接第一畫素，以及電性耦接掃描線中之第二掃描線。第三畫素位於第一資料線與導線中之第二導線之間，並電性耦接第一資料線與掃描線中之第三掃描線，其中第一導線W1與第二導線W2為導線中之相鄰二導線，且第一導線與第二導線分別位於第一資料線之不同側。第四畫素位於第一資料線與第二導線之間，電性耦接第三畫素，以及電性耦接掃描線中之第四掃描線。
本發明之一目的更提供一種顯示面板的驅動方法。一種顯示面板的驅動方法，顯示面板包括多條掃描線、多條導線、多條資料線、第一畫素、第二畫素、第三畫素及第四畫素，其中，掃描線沿第一方向排列，導線沿第二方向排列，資料線實質上平行於導線排列，每一導線電性耦接掃描線的其中之一以傳送至少一閘極脈衝，第一畫素電性耦接第一掃描線、第二畫素電性耦接第二掃描線、第三畫素電性耦接第三掃描線及第四畫素電性耦接第四掃描線，驅動方法包括：透過資料線中之第一資料線傳送資料到第一畫素，並透過第一畫素傳送資料到第二畫素，其中第一畫素及第二畫素配置於第一資料線與導線中之第一導線之間；以及透過第一資料線傳送資料到第三畫素，並透過第三畫素傳送資料到第四畫素，其中第三畫素及第四畫素配置於第一資料線與導線中之第二導線之間。其中，第一導線與第二導線為導線中之相鄰二導線，且第一導線與第二導線分別位於第一資料線之不同側，且第一掃描線、第二掃描線、第三掃描線及第四掃描線中之每一掃描線皆透過對應導線接收第一閘極脈衝及一第二閘極脈衝。
本發明的顯示面板是利用四分之一源極驅動(Quarter Source Driving)架構的畫素陣列結構，經由一條資料線來對四個畫素充電，此種架構可將源極配線的數目減少至原本架構的四分之一，因此可節省生產成本。並且，經由將閘極驅動電路與源極驅動電路設置於同側，或是將閘極驅動電路與源極驅動電路設置於畫素陣列的相對兩側，而更利顯示面板應用於窄邊框技術。再者，本發明的顯示面板利用四分之一源極驅動架構的畫素陣列結構，因而足以在每隔四欄畫素設置一條導線且相鄰的兩導線之間僅有一條資料線。如此一來，導線與資料線的佈線不會造成重疊交錯，即無需再將導線與資料線以不同電路層來佈線，可節省更多的生產成本。此外，由於佈線的減少還可以得到較優的開口率。
圖1為本發明一實施例之顯示面板100，包括：多條掃描線、多條導線、多條資料線及多個畫素。多條掃描線沿第一方向排列，多條導線沿第二方向排列，資料線實質上平行於導線排列。在本發明的實施例中，閘極驅動電路是與源極驅動電路設置於同側，或者閘極驅動電路是與源極驅動電路設置於畫素陣列的相對兩側，因而利用每一導線電性耦接掃描線的其中之一以對每一掃描線各別傳送閘極脈衝。
於本發明的實施例，藉由第一導線W1、第二導線W2、第一資料線D1、第一掃描線21、第二掃描線22、第三掃描線23及第四掃描線24與第一畫素11、第二畫素12、第三畫素13及第四畫素14作為舉例說明而應可知本發明之顯示面板的多條掃描線、多條導線、多條資料線與多個畫素陣列結構的佈置。其中，第一畫素11位於資料線中之第一資料線D1與導線中之第一導線W1之間，並電性耦接第一資料線D1與掃描線中之第一掃描線21。第一畫素11之控制端耦接第一掃描線21，以第一端耦接第一資料線D1，並以第二端耦接畫素電容。第二畫素12位於第一資料線D1與第一導線W1之間。第二畫素12電性耦接第一畫素11及電性耦接掃描線中之第二掃描線22。第二畫素12之控制端耦接第二掃描線22，以第一端耦接第一畫素11的第二端，並以第二端耦接畫素電容。第三畫素13位於第一資料線D1與導線中之第二導線W2之間。第三畫素13電性耦接第一資料線D1與掃描線中之第三掃描線23。第三畫素13之控制端耦接第三掃描線23，以第一端耦接第一資料線D1，並以第二端耦接畫素電容。第四畫素14位於第一資料線D1與第二導線W2之間。第四畫素14電性耦接第三畫素13及電性耦接掃描線中之第四掃描線24。此外，第一畫素11與第二畫素12位於不同畫素列，且第三畫素13與第四畫素14位於不同畫素列，第一導線W1與第二導線W2為導線中之相鄰二導線，且第一導線W1與第二導線W2分別位於第一資料線D1之不同側。
圖2繪示為圖1之顯示面板的訊號時序圖。接下來，請合併參照圖1及圖2，在第一實施例之顯示面板100中，以掃描線G3~G6來舉例說明顯示面板的驅動方式，其中又以掃描線G5為第一掃描線21，掃描線G3為第二掃描線22，掃描線G6為第三掃描線23，掃描線G4為第四掃描線24。掃描線G3~G6係透過對應的導線接收第一閘極脈衝P1及第二閘極脈衝P2。
於第一實施例中，當第一掃描線21及第二掃描線22的第一閘極脈衝P1及第二閘極脈衝P2其中之一為致能準位時，第三掃描線23及第四掃描線24的第一閘極脈衝P1及第二閘極脈衝P2禁能，而當第三掃描線23及第四掃描線24的第一閘極脈衝P1及第二閘極脈衝P2其中之一為致能準位時，第一掃描線21及第二掃描線22的第一閘極脈衝P1及第二閘極脈衝P2禁能。第一閘極脈衝P1的致能期間小於第二閘極脈衝P2的致能期間，而各第一閘極脈衝P1分別早於各第二閘極脈衝P2，且掃描線G5的第一閘極脈衝P1與掃描線G3的該第二閘極脈衝P2同時為致能準位，掃描線G6的第一閘極脈衝P1與掃描線G4的第二閘極脈衝P2同時為致能準位。
在掃描線G5的第一閘極脈衝P1與掃描線G3的第二閘極脈衝P2同時為致能準位的期間，第一畫素11與第二畫素12被開啟，第一資料線D1傳送資料到第一畫素11，並透過第一畫素11傳送資料到第二畫素12而對第二畫素12充電。接著，禁能掃描線G5的第一閘極脈衝P1，第一資料線D1無法再透過第一畫素11對第二畫素12充電，因而第二畫素12的電位被固定，此時掃描線G3的第二閘極脈衝P2仍致能而持續對畫素31充電，直到掃描線G3的第二閘極脈衝P2禁能。由於經掃描線G3開啟的第二畫素12及畫素31在掃描線G3的第二閘極脈衝P2禁能後將不再被開啟，因此，第二畫素12及畫素31的電位不再變動。
在禁能掃描線G3的第二閘極脈衝P2後，同時致能掃描線G6的第一閘極脈衝P1與掃描線G4的第二閘極脈衝P2，掃描線G6的第一閘極脈衝P1與掃描線G4的第二閘極脈衝P2為致能準位的期間，第三畫素13與第四畫素14被開啟，第一資料線D1傳送資料到第三畫素13，並透過第三畫素13傳送資料到第四畫素14而對第四畫素14充電。接著，禁能掃描線G6的第一閘極脈衝P1，第一資料線D1無法再透過第三畫素13對第四畫素14充電，因而第四畫素14的電位被固定，此時掃描線G4的第二閘極脈衝P2仍致能而持續對畫素32充電，直到掃描線G4的第二閘極脈衝P2禁能。由於藉掃描線G4開啟的第四畫素14及畫素32在掃描線G4的第二閘極脈衝P2禁能後將不再被開啟，因此，第四畫素14及畫素32的電位不再變動。
第一實施例之顯示面板100的驅動方式經由前述說明後，應可得知第一資料線D1對第二畫素12、第四畫素14、畫素31及畫素32四個畫素充電。此外，在掃描線G4的第二閘極脈衝P2禁能後，會同時致能掃描線G7的第一閘極脈衝P1(圖中未顯示)與掃描線G5的第二閘極脈衝P2，而再經由G5~G8四條掃描線搭配第一資料線D1來對第一畫素11、第三畫素13、畫素33及畫素34四個畫素充電。
圖3為第二實施例之顯示面板300，顯示面板300與顯示面板100不同之處在於，以掃描線G5為第一掃描線21，掃描線G3為第二掃描線22，掃描線G4為第三掃描線23，掃描線G6為第四掃描線24。圖4繪示為圖3之顯示面板300的訊號時序圖。於第二實施例中，第一閘極脈衝P1的致能期間小於第二閘極脈衝P2的致能期間，於第一掃描線21與第二掃描線22中各第一閘極脈衝P1分別早於各第二閘極脈衝P2，而於第三掃描線23與第四掃描線24中各第二閘極脈衝P2分別早於各第一閘極脈衝P1，且第一掃描線21的第一閘極脈衝P1與第二掃描線22的第二閘極脈衝P2同時為致能準位，第三掃描線23的第一閘極脈衝P1與第四掃描線24的第二閘極脈衝P2同時為致能準位。
接下來，請合併參照圖3及圖4，在掃描線G2的第一閘極脈衝P1與掃描線G4的第二閘極脈衝P2同時為致能準位的期間，畫素35與畫素36被開啟，第一資料線D1傳送資料到畫素35，並透過畫素35傳送資料到畫素36而對畫素36充電。接著，禁能掃描線G2的第一閘極脈衝P1，第一資料線D1無法再透過畫素35對畫素36充電。由於透過掃描線G2開啟的畫素35在第一閘極脈衝P1禁能後將不再被開啟，因此，畫素35及透過畫素35來充電的畫素36的電位不再變動。直到掃描線G4的第二閘極脈衝P2禁能後，掃描線G5的第一閘極脈衝P1與掃描線G3的第二閘極脈衝P2同時為致能準位的期間，第一畫素11與第二畫素12被開啟，第一資料線D1傳送資料到第一畫素11，並透過第一畫素11傳送資料到第二畫素12而對第二畫素12充電。接著，禁能掃描線G5的第一閘極脈衝P1，第一資料線D1無法再透過第一畫素11對第二畫素12充電，因而第二畫素12的電位被固定，此時掃描線G3的第二閘極脈衝P2仍致能而持續對畫素37充電，直到掃描線G3的第二閘極脈衝P2禁能。由於透過掃描線G3開啟的第二畫素12及畫素37在掃描線G3的第二閘極脈衝P2禁能後將不再被開啟，因此，第二畫素12及畫素37的電位被固定。
在禁能掃描線G3的第二閘極脈衝P2後，同時致能掃描線G4的第一閘極脈衝P1與掃描線G6的第二閘極脈衝P2，掃描線G4的第一閘極脈衝P1與掃描線G6的第二閘極脈衝P2為致能準位的期間，第三畫素13與第四畫素14被開啟，第一資料線D1傳送資料到第三畫素13，並透過第三畫素13傳送資料到第四畫素14而對第四畫素14充電。接著，禁能掃描線G4的第一閘極脈衝P1，第一資料線D1無法再透過第三畫素13對第四畫素14充電。由於透過掃描線G4開啟的第三畫素13在掃描線G4的第一閘極脈衝P1禁能後將不再被開啟，因此，第三畫素13及第四畫素14的電位被固定。
經由前述對第二實施例之顯示面板300的驅動方式作說明，得知如何以第一資料線D1對第二畫素12、第三畫素13、畫素36及畫素37四個畫素充電，並可知在掃描線G6的第二閘極脈衝P2禁能後，會同時致能掃描線G7的第一閘極脈衝P1(圖中未顯示)與掃描線G5的第二閘極脈衝P2。因此，第一資料線D1再經由前述方式來對下一列的四個畫素充電。
圖5為第三實施例之顯示面板500，顯示面板500與顯示面板100及顯示面板300不同之處在於，以掃描線G3為第一掃描線21，掃描線G5為第二掃描線22，掃描線G4為第三掃描線23，掃描線G6為第四掃描線24。圖6繪示為圖5之顯示面板500的訊號時序圖。於第三實施例中，第一閘極脈衝P1的致能期間大於第二閘極脈衝P2的致能期間，而各第一閘極脈衝P1分別早於各第二閘極脈衝P2，且第一掃描線21的第二閘極脈衝P2與第二掃描線22的第一閘極脈衝P1同時為致能準位，第三掃描線23的第二閘極脈衝P2與第四掃描線24的第一閘極脈衝P1同時為致能準位。
接下來，請合併參照圖5及圖6，掃描線G3的第二閘極脈衝P2與掃描線G5的第一閘極脈衝P1同時為致能準位的期間，第一畫素11與第二畫素12被開啟，第一資料線D1傳送資料到第一畫素11，並透過第一畫素11傳送資料到第二畫素12而對第二畫素12充電。接著，禁能掃描線G3的第二閘極脈衝P2，第一資料線D1無法再透過第一畫素11對第二畫素12充電，且由於第一畫素11在掃描線G3的第二閘極脈衝P2禁能後將不再被開啟，因此，第一畫素11及第二畫素12的電位不再變動。
直到掃描線G5的第一閘極脈衝P1禁能後，掃描線G4的第二閘極脈衝P2與掃描線G6的第一閘極脈衝P1同時為致能準位的期間，第三畫素13與第四畫素14被開啟，第一資料線D1傳送資料到第三畫素13，並透過第三畫素13傳送資料到第四畫素14而對第四畫素14充電。接著，禁能掃描線G4的第二閘極脈衝P2，第一資料線D1無法再透過第三畫素13對第四畫素14充電，且由於第三畫素13在掃描線G4的第二閘極脈衝P2禁能後將不再被開啟，因此，第三畫素13及第四畫素14的電位不再變動。
經由掃描線G3~G6四條掃描線來對第三實施例之顯示面板500的驅動方式作說明，得知如何以第一資料線D1對第一畫素11、第二畫素12、第三畫素13及第四畫素14四個畫素充電。因此，應可知在掃描線G6的第一閘極脈衝P1禁能後，會同時致能掃描線G7的第一閘極脈衝P1(圖中未顯示)與掃描線G5的第二閘極脈衝P2，而再經由前述方式以四條掃描線與第一資料線D1的搭配來對另四個畫素充電。
圖7為第四實施例之顯示面板700，顯示面板700與顯示面板100、顯示面板300及顯示面板500不同之處在於，以掃描線G3為第一掃描線21，掃描線G5為第二掃描線22，掃描線G6為第三掃描線23，掃描線G4為第四掃描線24。圖8繪示為圖7之顯示面板700的訊號時序圖。於第四實施例中，第一閘極脈衝P1的致能期間小於第二閘極脈衝P2的致能期間，於第一掃描線21與第二掃描線22中各第二閘極脈衝P2分別早於各第一閘極脈衝P1，而於第三掃描線23與該第四掃描線24中各第一閘極脈衝P1分別早於各第二閘極脈衝P2，且第一掃描線21的第一閘極脈衝P1與第二掃描線22的第二閘極脈衝P2同時為致能準位，第三掃描線23的第一閘極脈衝P1與第四掃描線24的第二閘極脈衝P2同時為致能準位。
在掃描線G3的第一閘極脈衝P1與掃描線G5的第二閘極脈衝P2同時為致能準位的期間，第一畫素11與第二畫素12被開啟，第一資料線D1傳送資料到第一畫素11，並透過第一畫素11傳送資料到第二畫素12而對第二畫素12充電。接著，禁能掃描線G3的第一閘極脈衝P1，第一資料線D1無法再透過第一畫素11對第二畫素12充電，且由於第一畫素11在掃描線G3的第一閘極脈衝P1禁能後將不再被開啟，因此，第一畫素11及第二畫素12的電位不再變動。
直到掃描線G5的第二閘極脈衝P2禁能後，同時致能掃描線G4的第二閘極脈衝P2與掃描線G6的第一閘極脈衝P1，掃描線G4的第二閘極脈衝P2與掃描線G6的第一閘極脈衝P1為致能準位的期間，第三畫素13與第四畫素14被開啟，第一資料線D1傳送資料到第三畫素13，並透過第三畫素13傳送資料到第四畫素14而對第四畫素14充電。接著，禁能掃描線G6的第一閘極脈衝P1，第一資料線D1無法再透過第三畫素13對第四畫素14充電，因而第四畫素14的電位被固定，此時掃描線G4的第二閘極脈衝P2仍致能而持續對畫素38充電，直到掃描線G4的第二閘極脈衝P2禁能。由於藉掃描線G4開啟的第四畫素14及畫素38在掃描線G4的第二閘極脈衝P2禁能後將不再被開啟，因此，第四畫素14及畫素38的電位不再變動。
經由掃描線G3~G6四條掃描線來對第四實施例之顯示面板700的驅動方式作說明，得知如何以第一資料線D1對第一畫素11、第二畫素12、第四畫素14及畫素38四個畫素充電。因此，應可知在掃描線G4的第二閘極脈衝P2禁能後，會同時致能掃描線G7的第二閘極脈衝P2(圖中未顯示)與掃描線G5的第一閘極脈衝P1，而再經由前述方式以四條掃描線搭配第一資料線D1的搭配來對另四個畫素充電。
本發明的顯示面板是利用四分之一源極驅動(Quarter Source Driving)架構的畫素陣列結構，經由一條資料線來對四個畫素充電，此種架構可將源極配線的數目減少至原本架構的四分之一，因此可節省生產成本。並且，經由將閘極驅動電路與源極驅動電路設置於同側，或是將閘極驅動電路與源極驅動電路設置於畫素陣列的相對兩側，而更利顯示面板應用於窄邊框技術。再者，本發明的顯示面板利用四分之一源極驅動架構的畫素陣列結構，因而足以在每隔四欄畫素設置一條導線且相鄰的兩導線之間僅有一條資料線。如此一來，導線與資料線的佈線不會造成重疊交錯，即無需再將導線與資料線以不同電路層來佈線，可節省更多的生產成本。此外，由於佈線的減少還可以得到較優的開口率。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，因此本發明的保護範圍當視後附之申請專利範圍所界定者為準。
100、300、500、700‧‧‧顯示面板
11‧‧‧第一畫素
12‧‧‧第二畫素
13‧‧‧第三畫素
14‧‧‧第四畫素
31、32、33、34、35、36、37、38‧‧‧畫素
21‧‧‧第一掃描線
22‧‧‧第二掃描線
23‧‧‧第三掃描線
24‧‧‧第四掃描線
G1~G7‧‧‧掃描線
W1、W2‧‧‧導線
D1‧‧‧資料線
P1、P2‧‧‧脈衝
圖1為本發明第一實施例之顯示面板的電路圖。 圖2繪示為圖1之顯示面板的訊號時序圖。 圖3為本發明第二實施例之顯示面板的電路圖。 圖4繪示為圖3之顯示面板的訊號時序圖。 圖5為本發明第三實施例之顯示面板的電路圖。 圖6繪示為圖5之顯示面板的訊號時序圖。 圖7為本發明第四實施例之顯示面板的電路圖。 圖8繪示為圖7之顯示面板的訊號時序圖。
100‧‧‧顯示面板
11‧‧‧第一畫素
12‧‧‧第二畫素
13‧‧‧第三畫素
14‧‧‧第四畫素
31、32、33、34‧‧‧畫素
21‧‧‧第一掃描線
22‧‧‧第二掃描線
23‧‧‧第三掃描線
24‧‧‧第四掃描線
G1~G7‧‧‧掃描線
W1、W2‧‧‧導線
D1‧‧‧資料線

Claims (10)

  1. 一種顯示面板，包括：多條掃描線，沿一第一方向排列；多條導線，沿一第二方向排列，每一導線電性耦接該些掃描線的其中之一以傳送至少一閘極脈衝；多條資料線，平行於該些導線；一第一畫素，位於該些資料線中之一第一資料線與該些導線中之一第一導線之間，並電性耦接該第一資料線與該些掃描線中之一第一掃描線；一第二畫素，位於該第一資料線與該第一導線之間，電性耦接該第一畫素，以及電性耦接該些掃描線中之一第二掃描線；一第三畫素，位於該第一資料線與該些導線中之一第二導線之間，並電性耦接該第一資料線與該些掃描線中之一第三掃描線，其中該第一導線與該第二導線為該些導線中之相鄰二導線，且該第一導線與該第二導線分別位於該第一資料線之不同側；以及一第四畫素，位於該第一資料線與該第二導線之間，電性耦接該第三畫素，以及電性耦接該些掃描線中之一第四掃描線；其中該第一畫素與該第二畫素位於不同畫素列，且該第三畫素與該第四畫素位於不同畫素列。
  2. 如請求項1所述之顯示面板，其中該第一掃描線、該第二掃描線、該第三掃描線及該第四掃描線中之每一掃描線皆透過對應導線接收一第一閘極脈衝及一第二閘極脈衝，且當該第一掃描線及該第二掃描線的該第一閘極脈衝及該第二閘極脈衝其中之一為致能準位時，該第三掃描線及該第四掃描線的該第一閘極脈衝及該第二閘極脈衝禁能，而當該第三掃描線及該第四掃描線的該第一閘極脈衝及該第二閘極脈衝 其中之一為致能準位時，該第一掃描線及該第二掃描線的該第一閘極脈衝及該第二閘極脈衝禁能。
  3. 如請求項2所述之顯示面板，其中該第一閘極脈衝的致能期間小於該第二閘極脈衝的致能期間，而各該第一閘極脈衝分別早於各該第二閘極脈衝，且該第一掃描線的該第一閘極脈衝與該第二掃描線的該第二閘極脈衝同時為致能準位，該第三掃描線的該第一閘極脈衝與該第四掃描線的該第二閘極脈衝同時為致能準位。
  4. 如請求項2所述之顯示面板，其中該第一閘極脈衝的致能期間小於該第二閘極脈衝的致能期間，於該第一掃描線與該第二掃描線中各該第一閘極脈衝分別早於各該第二閘極脈衝，而於該第三掃描線與該第四掃描線中各該第二閘極脈衝分別早於各該第一閘極脈衝，且該第一掃描線的該第一閘極脈衝與該第二掃描線的該第二閘極脈衝同時為致能準位，該第三掃描線的該第一閘極脈衝與該第四掃描線的該第二閘極脈衝同時為致能準位。
  5. 如請求項2所述之顯示面板，其中該第一閘極脈衝的致能期間大於該第二閘極脈衝的致能期間，而各該第一閘極脈衝分別早於各該第二閘極脈衝，且該第一掃描線的該第二閘極脈衝與該第二掃描線的該第一閘極脈衝同時為致能準位，該第三掃描線的該第二閘極脈衝與該第四掃描線的該第一閘極脈衝同時為致能準位。
  6. 如請求項2所述之顯示面板，其中該第一閘極脈衝的致能期間小於該第二閘極脈衝的致能期間，於該第一掃描線與該第二掃描線中各該第二閘極脈衝分別早於各該第一閘極脈衝，而於該第三掃描線與該第四掃描線中各該第一閘極脈衝分別早於各該第二閘極脈衝，且該第 一掃描線的該第一閘極脈衝與該第二掃描線的該第二閘極脈衝同時為致能準位，該第三掃描線的該第一閘極脈衝與該第四掃描線的該第二閘極脈衝同時為致能準位。
  7. 一種顯示面板的驅動方法，該顯示面板包括多條掃描線、多條導線、多條資料線、一第一畫素、一第二畫素、一第三畫素及一第四畫素，其中，該些掃描線沿一第一方向排列，該些導線沿一第二方向排列，該些資料線實質上平行於該些導線排列，每一導線電性耦接該些掃描線的其中之一以傳送至少一閘極脈衝，該第一畫素電性耦接一第一掃描線、該第二畫素電性耦接一第二掃描線、該第三畫素電性耦接一第三掃描線及該第四畫素電性耦接一第四掃描線，該驅動方法包括：透過該些資料線中之一第一資料線傳送資料到該第一畫素，並透過該第一畫素傳送資料到該第二畫素，其中該第一畫素及該第二畫素配置於該第一資料線與該些導線中之一第一導線之間；以及透過該第一資料線傳送資料到該第三畫素，並透過該第三畫素傳送資料到該第四畫素，其中該第三畫素及該第四畫素配置於該第一資料線與該些導線中之一第二導線之間；其中，該第一導線與該第二導線為該些導線中之相鄰二導線，且該第一導線與該第二導線分別位於該第一資料線之不同側，且該第一掃描線、該第二掃描線、該第三掃描線及該第四掃描線中之每一掃描線皆透過對應導線接收一第一閘極脈衝及一第二閘極脈衝。
  8. 如請求項7所述之顯示面板的驅動方法，其中該第一閘極脈衝的致能期間小於該第二閘極脈衝的致能期間，該驅動方法還包括：致能該第一掃描線的該第一閘極脈衝同時致能該第二掃描線的該第二閘極脈衝；禁能該第一掃描線的該第一閘極脈衝； 禁能該第二掃描線的該第二閘極脈衝，同時致能該第三掃描線的該第一閘極脈衝與該第四掃描線的該第二閘極脈衝；禁能該第三掃描線的該第一閘極脈衝；以及禁能該第四掃描線的該第二閘極脈衝，同時致能該第一掃描線的該第二閘極脈衝。
  9. 如請求項7所述之顯示面板的驅動方法，其中該第一閘極脈衝的致能期間大於該第二閘極脈衝的致能期間，該驅動方法還包括：致能該第一掃描線的該第二閘極脈衝同時致能該第二掃描線的該第一閘極脈衝；禁能該第一掃描線的該第二閘極脈衝；禁能該第二掃描線的該第一閘極脈衝，同時致能該第三掃描線的該第二閘極脈衝與該第四掃描線的該第一閘極脈衝；以及禁能該第三掃描線的該第二閘極脈衝；以及禁能該第四掃描線的該第一閘極脈衝，同時致能該第二掃描線的該第二閘極脈衝。
  10. 如請求項7所述之顯示面板的驅動方法，其中該第一閘極脈衝的致能期間小於該第二閘極脈衝的致能期間，該驅動方法還包括：致能該第一掃描線的該第一閘極脈衝同時致能該第二掃描線的該第二閘極脈衝；禁能該第一掃描線的該第一閘極脈衝；禁能該第二掃描線的該第二閘極脈衝，同時致能該第三掃描線的該第一閘極脈衝與該第四掃描線的該第二閘極脈衝；以及禁能該第三掃描線的該第一閘極脈衝；以及 禁能該第四掃描線的該第二閘極脈衝，同時致能該第二掃描線的該第一閘極脈衝。
TW105127721A 2016-08-29 2016-08-29 顯示面板及其驅動方法 TWI579825B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105127721A TWI579825B (zh) 2016-08-29 2016-08-29 顯示面板及其驅動方法
CN201610948677.7A CN106814482B (zh) 2016-08-29 2016-11-02 显示面板及其驱动方法
US15/433,069 US10074332B2 (en) 2016-08-29 2017-02-15 Display panel and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105127721A TWI579825B (zh) 2016-08-29 2016-08-29 顯示面板及其驅動方法

Publications (2)

Publication Number Publication Date
TWI579825B true TWI579825B (zh) 2017-04-21
TW201807695A TW201807695A (zh) 2018-03-01

Family

ID=59106029

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105127721A TWI579825B (zh) 2016-08-29 2016-08-29 顯示面板及其驅動方法

Country Status (3)

Country Link
US (1) US10074332B2 (zh)
CN (1) CN106814482B (zh)
TW (1) TWI579825B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208834059U (zh) * 2018-11-06 2019-05-07 惠科股份有限公司 像素驱动电路、阵列基板以及显示装置
TWI696021B (zh) * 2018-11-16 2020-06-11 友達光電股份有限公司 顯示裝置
TWI699748B (zh) * 2019-01-31 2020-07-21 友達光電股份有限公司 顯示裝置
TWI708107B (zh) * 2019-02-23 2020-10-21 友達光電股份有限公司 畫素陣列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100259512A1 (en) * 2009-04-14 2010-10-14 Au Optronics Corporation Pixel array structure, flat display panel and method for driving flat display panel thereof
US20120026136A1 (en) * 2010-07-28 2012-02-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display
US20120062542A1 (en) * 2010-09-10 2012-03-15 Fu-Yuan Liou Liquid crystal display panel with function of compensating feed-through effect
US20140375534A1 (en) * 2013-06-25 2014-12-25 Lg Display Co., Ltd. Display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587086B1 (en) * 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
KR100840326B1 (ko) * 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI381230B (zh) * 2008-01-31 2013-01-01 Hannstar Display Corp 液晶顯示器之畫素結構
TWI334124B (en) * 2008-08-28 2010-12-01 Au Optronics Corp Display drive circuit for flat panel display and driving method for gate lines
US7567228B1 (en) * 2008-09-04 2009-07-28 Au Optronics Corporation Multi switch pixel design using column inversion data driving
TWI385454B (zh) * 2008-09-15 2013-02-11 Chimei Innolux Corp 液晶面板
TWI399606B (zh) 2009-10-05 2013-06-21 Au Optronics Corp 主動元件陣列基板以及顯示面板
CN103472644B (zh) * 2013-09-25 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
TWI518426B (zh) 2014-11-28 2016-01-21 友達光電股份有限公司 顯示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100259512A1 (en) * 2009-04-14 2010-10-14 Au Optronics Corporation Pixel array structure, flat display panel and method for driving flat display panel thereof
US20120026136A1 (en) * 2010-07-28 2012-02-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display
US20120062542A1 (en) * 2010-09-10 2012-03-15 Fu-Yuan Liou Liquid crystal display panel with function of compensating feed-through effect
US20140375534A1 (en) * 2013-06-25 2014-12-25 Lg Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN106814482A (zh) 2017-06-09
US10074332B2 (en) 2018-09-11
CN106814482B (zh) 2020-03-17
TW201807695A (zh) 2018-03-01
US20180061351A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
US10222665B2 (en) Array substrate and driving method for the same, display device
EP3125250B1 (en) Gate driving circuit and driving method therefor and display device
US9424793B2 (en) Displays with intra-frame pause
KR101143004B1 (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
TWI582739B (zh) 顯示器面板
US9247615B2 (en) Display panel
CN104157249B (zh) 一种显示面板的栅极驱动装置及显示装置
TWI579825B (zh) 顯示面板及其驅動方法
US10885822B2 (en) Gate driving circuit and display panel
KR101006450B1 (ko) 액정 표시 장치
US10373577B2 (en) Display device and electronic apparatus
US9557840B2 (en) Displays with intra-frame pause
TWI425471B (zh) 顯示面板及其閘極驅動電路以及閘極驅動電路驅動方法
US11687193B2 (en) Display substrate and display device
WO2015110030A1 (zh) 液晶面板及其像素结构
WO2013179537A1 (ja) 液晶表示装置
US20170213516A1 (en) Gate drive circuit and liquid crystal display
US20140003571A1 (en) Shift register circuit, electro-optical device and electronic apparatus
KR20200020328A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
US11816291B2 (en) Timing controller, display apparatus and display control method thereof
WO2014187124A1 (zh) 电极的电压控制方法及装置
KR101130834B1 (ko) 구동 장치 및 이를 포함하는 표시 장치
JP5019194B2 (ja) 表示制御回路
KR102458522B1 (ko) 표시장치용 게이트 구동회로 및 그를 포함하는 표시장치
KR102182258B1 (ko) 게이트 구동부를 포함하는 액정표시장치