TWI582739B - 顯示器面板 - Google Patents
顯示器面板 Download PDFInfo
- Publication number
- TWI582739B TWI582739B TW105113408A TW105113408A TWI582739B TW I582739 B TWI582739 B TW I582739B TW 105113408 A TW105113408 A TW 105113408A TW 105113408 A TW105113408 A TW 105113408A TW I582739 B TWI582739 B TW I582739B
- Authority
- TW
- Taiwan
- Prior art keywords
- coupled
- gate
- line
- transistor
- pole
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 239000002184 metal Substances 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 24
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 47
- 230000003071 parasitic effect Effects 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 14
- 238000013461 design Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 201000005569 Gout Diseases 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 1
- 101000854879 Homo sapiens V-type proton ATPase 116 kDa subunit a 2 Proteins 0.000 description 1
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 1
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本發明係關於一種顯示器面板，特別是包含一種將閘極驅動電路設置於可視區內之顯示器面板。
在一般顯示器中，驅動電路為重要的驅動元件。傳統技術中以驅動晶片做為面板的驅動電路。近年來，發展一種整合型閘級驅動電路(Integrated Gate driver)，是將閘極驅動電路製作於面板上，此技術也被統稱為面板上閘極驅動器(Gate driver on panel，簡稱GOP)。
自GOP技術發展以來，一般作法都是將GOP電路整合在基板兩側的邊框區。但此做法會占據面板兩側的邊框空間，讓邊框具有相當的寬度。而對於現今行動通訊裝置、穿戴式裝置及車用中控儀表板等產品，極窄邊框及非矩型面板的設計漸漸成為產品趨勢，故在顯示器模組上若須實現窄化邊框及非矩形設計，用一般傳統將GOP電路設計在邊框的做法會具有一定的限制及難度。
因此，需要一種新穎的電路設計及佈局，以實現極窄邊框設計需求。
本發明揭露一種顯示器面板，包括複數資料線、複數閘極線、電源線以及閘極驅動電路。電源線耦接一電壓源。閘極驅動電路設置於該顯示器面板之一可視區內，耦接至閘極線與電源線，並且根據一起始脈衝產生複數閘極驅動信號。閘極線由位於一基板上之一第一金屬層形成，資料線由位於第一金屬層上方之一第二金屬層形成，電源線由位於第二金屬層上方之一第三金屬層形成，並且資料線之至少一者於基板上之一投影區域與電源線於基板上之一投影區域重疊。
本發明另揭露一種顯示器面板，包括複數閘極線、複數時脈信號線以及一閘極驅動電路。時脈信號線用以提供複數時脈信號。閘極驅動電路設置於顯示器面板之一可視區內，耦接至閘極線以及時脈信號線，並且根據一起始脈衝產生複數閘極驅動信號。閘極線與時脈信號線由位於一基板上之一第一金屬層形成，並且閘極線與時脈信號線平行。
本發明另揭露一種顯示器面板，包括複數資料線、複數閘極線、複數時脈信號線、一電源線以及一閘極驅動電路。時脈信號線用以提供複數時脈信號。電源線耦接一電壓源。閘極驅動電路設置於顯示器面板之一可視區內，耦接至閘極線、時脈信號線與電源線，並且根據一起始脈衝產生複數閘極驅動信號。閘極線與時脈信號線由一第一金屬層形成，並且閘極線與時脈信號線平行，資料線由一第二金屬層形成，電源線由一第三金屬層形成。
100‧‧‧顯示器裝置
101‧‧‧顯示器面板
102‧‧‧輸入單元
110‧‧‧閘極驅動電路
120‧‧‧資料驅動電路
130‧‧‧畫素矩陣
140‧‧‧控制晶片
200、200’、1700、AA‧‧‧可視區
200-1、200-2、200-3、210、220、
2201‧‧‧漣波
310、320‧‧‧驅動單元電路區
500、1500、GOP、GOP_E、GOP_F、GOP_M‧‧‧驅動單元
501、1501‧‧‧上拉控制電路
502、1502‧‧‧上拉輸出電路
503、1503‧‧‧下拉控制電路
504、1504-1、1504-2‧‧‧下拉輸出電路
Active‧‧‧半導體主動層
BP1、BP2、BP3‧‧‧絕緣層
Cb(n)、Cb(n+1)、Cccom、Ccp、Cxcg、Cxcv‧‧‧電容
CE‧‧‧共同電極
CK、CK1、CK2、CK3、CK4、CK5、CKA、CKB、CKC、CKD、CKA_E、CKB_E、CKA_F、CKB_F、CKA_M、CKB_M、CLK‧‧‧時脈信號線
DL、DL(1)、DL(2)、DL(3)、DL(4)、DL(5)、DL(6)‧‧‧資料線
GE‧‧‧閘極
GI‧‧‧閘極介電層
GL、GL(1)、GL(2)、GL(3)、GL(4)、GL(n-1)、GL(n)、GL(n+1)‧‧‧閘極線
M1、M2、M3‧‧‧金屬層
GOUT‧‧‧閘極驅動信號
PFA‧‧‧平坦化層
PE‧‧‧畫素電極
RESET‧‧‧復歸信號
SD‧‧‧源/汲極
STV、STV1、STV2‧‧‧起始脈衝
T1(n)、T1(n+1)、T2(n)、T2(n+1)、T3(n)、T3(n+1)、T4(n-1)、
T4(n)、T4(n+1)、T4a(n)、T4a(n+1)‧‧‧電晶體
VSS‧‧‧電源線
第1圖係顯示根據本發明之一實施例所述之顯示器裝置方塊圖。
第2圖係顯示根據本發明之第一方面實施例所述之設置於顯示器面板可視區內之閘極驅動電路架構圖。
第3圖係顯示根據本發明之一實施例所述之一種電子裝置範例之俯視圖。
第4圖係顯示根據本發明之第一方面實施例所述之一級驅動單元之方塊圖。
第5圖係顯示根據本發明之第一方面之第一實施例所述之數級驅動單元之電路圖。
第6圖係顯示根據本發明之一實施例所述之信號波形圖。
第7圖係顯示根據本發明之一實施例所述之畫素矩陣之一區塊之佈局俯視圖。
第8A圖係顯示根據本發明之一實施例所述之畫素矩陣之一區塊之佈局透視圖。
第8B圖係顯示根據本發明之一實施例所述之於顯示器面板可視區中的驅動單元電路區之佈局剖面圖。
第9A圖係顯示根據本發明之一實施例所述之一種電子裝置範例之俯視圖。
第9B圖係顯示根據本發明之一實施例所述之於顯示器面板可視區中的非驅動單元電路區之佈局剖面圖。
第10A圖係顯示根據本發明之第一方面之第二實施例所述之數級驅動單元之電路圖。
第10B圖係顯示根據本發明之第一方面之第三實施例所述之數級驅動單元之電路圖。
第11A圖係顯示根據本發明之第一方面之第四實施例所述之閘極驅動電路及時脈信號示意圖。
第11B圖係顯示根據本發明之第一方面之第四實施例所述之信號波形圖。
第12圖係顯示根據本發明之第二方面實施例所述之第n級驅動單元之方塊圖。
第13A圖係顯示根據本發明之第二方面之第一實施例所述之數級驅動單元之電路圖。
第13B圖係顯示根據本發明之第二方面之第一實施例所述之信號波形圖。
第14A圖係顯示根據本發明之第二方面之第二實施例所述之數級驅動單元之電路圖。
第14B圖係顯示根據本發明之第二方面之第二實施例所述之信號波形圖。
第15A圖係顯示根據本發明之第二方面之第三實施例所述之數級驅動單元之電路圖。
第15B圖係顯示根據本發明之第二方面之第四實施例所述之數級驅動單元之電路圖。
第16A圖係顯示根據本發明之第二方面之第六實施例所述之信號波形圖。
第16B圖係顯示根據本發明之第二方面之第六實施例所述之另一信號波形圖。
第16C圖係顯示根據本發明之第二方面之第六實施例所述之又另一信號波形圖。
第17圖係顯示根據本發明之另一實施例所述之設置於顯示器面板可視區內之閘極驅動電路架構圖。
第18圖係顯示根據本發明之另一實施例所述之畫素矩陣之一區塊之佈局俯視圖。
第19A圖係顯示當寄生電容小時時脈信號與閘極驅動信號範例波形圖。
第19B圖係顯示當寄生電容大時時脈信號與閘極驅動信號範例波形圖。
第20圖係顯示根據本發明之第三方面之第一實施例所述之閘極驅動電路架構圖。
第21圖係顯示根據本發明之第三方面之第一實施例所述之所述之信號波形圖。
第22圖係顯示閘極驅動信號之一漣波範例。
為使本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合圖式，作詳細說明。
第1圖係顯示根據本發明之一實施例所述之顯示器裝置方塊圖。如圖所示，顯示器裝置100可包括一顯示器面板101、一資料驅動電路120與一控制晶片140。顯示器面板101包括一閘極驅動電路110及一畫素矩陣130，其中閘極驅動電路110被設置於畫素矩陣130內。畫素矩陣130包含複數個畫素單元，各畫素單元係
耦接至一組交錯的閘極線與資料線。閘極驅動電路110用以於複數閘極線產生對應之閘極驅動信號以驅動畫素單元。資料驅動電路120用以於複數資料線產生對應之資料驅動信號以提供影像資料至畫素單元。控制晶片140用以產生複數時序信號，包括時脈信號、重置信號與起始脈衝等。
此外，顯示器裝置100可進一步包括一輸入單元102。輸入單元102用於接收影像信號，並輸出至控制晶片140。根據本發明之實施例，顯示器裝置100可應用於一電子裝置中，其中電子裝置有多種實施方式，包括：一行動電話、一數位相機、一個人數位助理、一行動電腦、一桌上型電腦、一電視機、一汽車用顯示器、一可攜式光碟撥放器、或任何包括影像顯示功能的裝置。
值得注意的是，於本發明之一些實施例中，顯示器裝置的資料驅動電路可整合至控制晶片140中。於該些實施例中，影像資料可透過控制晶片140提供至畫素矩陣130。因此，第1圖所示之架構僅為本發明之多種實施例中的其中一種，而並非用以限定本發明之範圍。
一般而言，顯示器面板包含可視區(Active Area，AA)與邊框區(Frame Area)。根據本發明之一實施例，閘極驅動電路110被設置於顯示器面板101之可視區內。以下將更詳細介紹本發明所提出之多種閘極驅動電路。
根據本發明之第一方面，閘極驅動電路110之所有元件均被設置於顯示器面板101之可視區內。
第2圖係顯示根據本發明之第一方面實施例所述之
設置於顯示器面板可視區內之閘極驅動電路架構圖。如圖所示，閘極驅動電路可包括設置於顯示器面板可視區(AA)200內之複數驅動單元GOP。閘極驅動電路耦接至至少一電源線，以及至少兩條時脈信號線，其中電源線耦接至電壓源VSS，用以提供系統所需之參考電壓VGL，而時脈信號線耦接至時脈源，用以提供至少兩個時脈信號CKA與CKB。閘極驅動電路透過信號線接收起始脈衝STV與復歸信號RESET，並且因應起始脈衝STV產生複數閘極驅動信號，再由復歸信號RESET將最後一級驅動單元GOP關閉。
根據本發明之一實施例，驅動單元GOP可形成一矩陣，其中一個驅動單元可設置於複數條資料線之間。因此，一個驅動單元之佈局可橫跨數個畫素單元。舉例而言，於本發明之一實施例，如第5圖所示，一個驅動單元可設置於6條資料線之間，因此一個驅動單元之佈局可橫跨5個畫素單元。換言之，根據本發明之一實施例，對於畫素矩陣之一列(row)畫素單元，其所配置之驅動單元的數量少於顯示器面板之資料線的數量。值得注意的是，於本發明之其他實施例中，一個驅動單元也可被設置於多於6條或少於6條資料線之間，因此本發明並不限於任一種實施方式。
第3圖係顯示根據本發明之一實施例所述之一種電子裝置範例之俯視圖，其中由虛線所框出的範圍310與320代表閘極驅動電路之驅動單元電路區，其可對應於第2圖所示之驅動單元電路區210與220，用以示意出閘極驅動電路中的其中兩欄(column)驅動單元於電子裝置之面板可視區上的相對位置。
根據本發明之一實施例，被設置於顯示器面板之可視區內之閘極驅動電路可包括N級驅動單元，其中N為一正整數。
第4圖係顯示根據本發明之一實施例所述之第n級驅動單元之方塊圖，其中n為一正整數，並且0<n≦N。驅動單元500可包括上拉控制電路501、上拉輸出電路502、下拉控制電路503以及下拉輸出電路504，其中上拉輸出電路502與下拉輸出電路504耦接至第n條閘極線GL(n)，用以控制閘極驅動信號之輸出。如第4圖所示，驅動單元500之所有元件均被設置於顯示器面板之可視區內，而信號線被設置於顯示器面板之邊框區。
於本發明之第一方面實施例中，由於兩側邊框區內僅剩下信號走線，因此可實現極窄邊框設計需求，更可實現非矩形之面板設計需求。
第5圖係顯示根據本發明之第一方面之第一實施例所述之數級驅動單元之電路圖。為簡便說明，第5圖僅顯示閘極驅動電路之一欄(column)驅動單元之一部分，其中此欄驅動單元，例如圖中所示之電晶體T1(n)、T1(n+1)、T2(n)、T2(n+1)、T3(n)、T3(n+1)、T4(n-1)與T4(n)以及電容Cb(n)與Cb(n+1)，被設置於資料線DL(1)~DL(6)之間，其中資料線DL(1)~DL(6)僅用以說明，而非限定本發明之範圍。
電晶體T1對應於第4圖所示之驅動單元之上拉輸出電路，電晶體T2對應於如第4圖所示之驅動單元之上拉控制電路，電晶體T3對應於如第4圖所示之驅動單元之下拉控制電路，電晶體T4對應於如第4圖所示之驅動單元之下拉輸出電路。須知悉的是，第一方面之第一實施例的上拉輸出電路、上拉控制電路、下拉控制電路與下拉輸出電路係以各包含一個電晶體為例說明，但在其他實施例中，前述電路亦可各包含一個以上的電晶體。
根據本發明之一實施例，第n級驅動單元可包括電晶體T1(n)、T2(n)、T3(n)、T4(n)以及電容Cb(n)。電晶體T1(n)具有一第一極耦接至時脈信號線CKA，以及一第二極耦接至第n條閘極線GL(n)。電晶體T2(n)具有一控制極與一第一極耦接至第(n-1)條閘極線GL(n-1)，以及一第二極耦接至電晶體T1(n)之控制極。電晶體T3(n)具有一控制極耦接至第(n+1)條閘極線GL(n+1)，一第一極耦接至電晶體T2(n)之第二極，以及一第二極耦接至電源線VSS。電晶體T4(n)具有一控制極耦接至時脈信號線CKB，一第一極耦接至第n條閘極線GL(n)，以及一第二極耦接至電源線VSS。
第6圖係顯示根據本發明之一實施例所述之信號波形圖。當閘極線GL(n-1)上的閘極脈衝抵達時，電晶體T2(n)被導通，進而導通電晶體T1(n)。待時脈信號線CKA上的時脈脈衝抵達時，會透過導通的電晶體T1(n)傳遞至閘極線GL(n)輸出作為閘極脈衝。當閘極線GL(n+1)上的閘極脈衝抵達時，電晶體T3(n)被導通，下拉電晶體T1(n)之控制極的電壓，用以關閉電晶體T1(n)。同樣地，當時脈信號線CKB上的時脈脈衝抵達時，電晶體T4(n)被導通，下拉第n條閘極線GL(n)的電壓。
如第5圖所示，各級驅動單元僅包含4個電晶體，相較於傳統設計中驅動單元需要至少13個電晶體，本發明所提出之閘極驅動電路可有效降低可視區內之畫素開口率的損失。
此外，於本發明之實施例中，為了更進一步降低可視區內畫素開口率的損失，可視區內電路信號線的佈局也可被進一步設計。
根據本發明之第一實施例，顯示器面板之閘極線由
一第一金屬層形成，資料線由一第二金屬層形成，耦接電壓源VSS之電源線由一第三金屬層形成，其中第一金屬層形成於一基板上，第二金屬層形成於第一金屬層上方，並且第三金屬層形成於第二金屬層上方，其中，基板可為硬式基板或可撓式基板。由於資料線與電源線係形成於不同的金屬層，資料線與電源線可於空間上重疊(即，資料線與電源線一投影區域可重疊)，藉此減少畫素開口率損失。此外，根據本發明之第一實施例，時脈信號線由第一金屬層形成，並且與閘極線平行。不同金屬層間的接點可透過接觸孔(contact via)連接。
第7圖係顯示根據本發明之一實施例所述之畫素矩陣之一區塊之佈局俯視圖，圖中時脈信號線CK可代表如本發明所述之任一時脈信號線，例如，上述之時脈信號線CKA與CKB之任一者，資料線DL可代表如本發明所述之任一資料線，例如，上述之資料線D(1)~D(6)之任一者。如圖所示，時脈信號線CK與閘極線GL(n)、GL(n+1)等平行，並且資料線DL與電源線VSS之一投影區域重疊(因此第7圖中使用同一條線代表資料線DL與電源線VSS)。
如第7圖所示，因沒有信號線通過畫素電極開口區，不僅可獲得較高的開口率，也可以讓畫素單元間的開口率維持一致，避免出現類似垂直線(vertical line)等的畫面品質不良情況。
第8A圖係顯示根據本發明之一實施例所述之畫素矩陣之一區塊之佈局透視圖。PE為畫素電極，CE為共同電極。如第8A圖所示，於本發明之設計中，時脈信號線CLK之佈局與畫素電極PE並不重疊，因此畫素電極的電壓不會有耦合問題。
第8B圖係顯示於顯示器面板可視區中的驅動單元電路區之佈局剖面圖，其為沿著第8A圖所示之由A點至A’點之切線之佈局剖面圖。如第8B圖所示，各金屬層依序形成於基板上，其中GE為形成於第一金屬層之閘極線，GI為閘極介電層(Gate Insulator)，SD為形成於第二金屬層之電晶體之源/汲極，Active為半導體主動層，BP1、BP2與BP3為絕緣層，PFA為平坦化層，PE為畫素電極，M3為第三金屬層，CE為共同電極，畫素電極PE與共同電極CE的材質為透明導電氧化物，例如銦錫氧化物(indium tin oxide，ITO)、銦鋅氧化物(indium zinc oxide，IZO)、摻氟氧化錫(fluorine doped tin oxide，FTO)、摻鋁氧化鋅(aluminum doped zinc oxide，AZO)、摻鎵氧化鋅(gallium doped zinc oxide，GZO)。根據本發明之一實施例，由於耦接電壓源VSS之電源線係由第三金屬層形成，因此於驅動單元電路區，第三金屬層係用以傳遞電壓源VSS之電壓信號。
值得注意的是，第8B圖所示之佈局層疊方式僅為本發明多種實施例之一種，用以闡述本發明之概念，但非用以限定本發明之範圍。
此外，第三金屬層之設置亦可搭配內嵌式觸控技術(touch in cell)之應用，利用第三金屬層連接共同電極CE，用來傳遞觸控感應信號，提高產品應用性及附加價值。
第9A圖係顯示根據本發明之一實施例所述之一種電子裝置範例之俯視圖。第9B圖係顯示根據本發明之一實施例所述之於顯示器面板可視區中的非驅動單元電路區之佈局剖面圖。如第9A圖所示，顯示器面板可視區內可將共同電極CE作為觸控感測
電極，用來感應電容變化。如第9B圖所示，利用第三金屬層之設置，於非驅動單元電路區，將第三金屬層M3透過接觸孔連接至共同電極CE。
如上述，於本發明之第一實施例中，時脈信號線由第一金屬層形成，並且與閘極線平行。於本發明之其他實施例中，時脈信號線也可由其他金屬層形成。
根據本發明之第二實施例，顯示器面板之閘極線由第一金屬層M1形成，資料線由第二金屬層M2形成，耦接電壓源VSS之電源線由第三金屬層M3形成，而時脈信號線可改為由第二金屬層M2形成，並且與資料線平行。
第10A圖係顯示根據本發明之第一方面之第二實施例所述之數級驅動單元之電路圖。為簡便說明，第10A圖僅顯示閘極驅動電路之一欄(column)驅動單元之一部分，且資料線DL(1)~DL(6)僅用以說明，而非限定本發明之範圍。
如圖所示，時脈信號線CKA與CKB與資料線平行且間隔設置。
此外，根據本發明之第三實施例，顯示器面板之閘極線由第一金屬層M1形成，資料線由第二金屬層M2形成，耦接電壓源VSS之電源線由第三金屬層M3形成，而時脈信號線可改為由第三金屬層M3形成，並且與資料線重疊。
第10B圖係顯示根據本發明之第一方面之第三實施例所述之數級驅動單元之電路圖。為簡便說明，第10B圖僅顯示閘極驅動電路之一欄(column)驅動單元之一部分，且資料線DL(1)~DL(6)僅用以說明，而非限定本發明之範圍。
如圖所示，時脈信號線CKA與CKB與耦接電壓源VSS之電源線平行且間隔設置，並且與資料線重疊。值得注意的是，為了能顯示出電晶體與時脈信號線以及電晶體與電源線之連接點，第5圖、第10A圖與第10B圖中重疊設置之資料線與電源線、或者重疊設置之資料線與時脈信號線係分開繪製。然而，必須理解的是，當資料線與電源線、或者資料線與時脈信號線形成於不同的金屬層時，其佈線可於空間上重疊，使其投影區域如第7圖與第8B圖所示之重疊。此外，值得注意的是，於本發明之其他實施例中，不同的金屬層之資料線、電源線與時脈信號線之佈線可於空間上亦可不重疊，因此本發明之佈局並不限於上述的實施例。
根據本發明之第四實施例，時脈信號的數量也可再增加，用以降低驅動單元內電晶體的工作週期。
第11A圖係顯示根據本發明之第一方面之第四實施例所述之閘極驅動電路示意圖。如圖所示，閘極驅動電路中的各級驅動單元可分別耦接至時脈信號線CKA、CKB、CKC與CKD，並可依此順序持續循環。
第11B圖係顯示根據本發明之第一方面之第四實施例所述之信號波形圖。如圖所示，於起始脈衝STV抵達後，時脈信號線CKA、CKB、CKC與CKD依序提供不重疊之時脈脈衝，時脈脈衝將依序由閘極線GL(1)、GL(2)、GL(3)與GL(4)輸出，相較於第5圖與第6圖所示之實施例，驅動單元內電晶體(例如，電晶體T1與T4)的工作週期可由50%降低為25%。如此一來，可降低驅動單元內電晶體元件受到偏壓的時間，有效增加電路信賴性。
如上述，於本發明之第一方面，閘極驅動電路110之
所有元件均被設置於顯示器面板101之可視區內。而於本發明之第二方面，閘極驅動電路110之部分元件可被設置於顯示器面板101之邊框區內。
第12圖係顯示根據本發明之第二方面實施例所述之第n級驅動單元之方塊圖，其中n為一正整數，並且0<n≦N。驅動單元1500可包括上拉控制電路1501、上拉輸出電路1502、下拉控制電路1503以及下拉輸出電路1504-1與1504-2，其中上拉輸出電路1502與下拉輸出電路1504-1與1504-2耦接至第n條閘極線GL(n)，用以控制閘極驅動信號之輸出。如第12圖所示，驅動單元1500之下拉輸出電路1504-1與1504-2與信號線被設置於顯示器面板之邊框區。
第13A圖係顯示根據本發明之第二方面之第一實施例所述之數級驅動單元之電路圖，其中電晶體T1對應於第12圖所示之驅動單元之上拉輸出電路，電晶體T2對應於如第12圖所示之驅動單元之上拉控制電路，電晶體T3對應於如第12圖所示之驅動單元之下拉控制電路，電晶體T4與T4a對應於如第12圖所示之驅動單元之下拉輸出電路。須知悉的是，第二方面之第一實施例的上拉輸出電路、上拉控制電路、下拉控制電路與下拉輸出電路係以各包含一個電晶體為例說明，但在其他實施例中，前述電路亦可各包含一個以上的電晶體。為簡便說明，第13A圖僅顯示閘極驅動電路之一欄(column)驅動單元之一部分，其中此欄驅動單元之一部分元件，例如圖中所示之電晶體T1(n)、T1(n+1)、T2(n)、T2(n+1)、T3(n)、T3(n+1)以及電容Cb(n)與Cb(n+1)，被設置於資料線DL(1)~DL(5)之間，而其他部分元件，例如電晶體T4(n)、
T4(n+1)、T4a(n)與T4a(n+1)被設置於邊框區。其中資料線DL(1)~DL(5)僅用以說明，而非限定本發明之範圍。
根據本發明之一實施例，第n級驅動單元可包括電晶體T1(n)、T2(n)、T3(n)、T4(n)、T4a(n)以及電容Cb(n)。電晶體T1(n)~T3(n)之耦接方式與第5圖所示之實施例相同，於此不再贅述。於此實施例中，電晶體T4(n)具有一控制極耦接至時脈信號線CK1，一第一極耦接至第n條閘極線GL(n)，以及一第二極耦接至電源線VSS，而電晶體T4a(n)之耦接方式與電晶體T4(n)相同。
第13B圖係顯示根據本發明之第二方面之第一實施例所述之信號波形圖。當閘極線GL(n-1)上的閘極脈衝抵達時，電晶體T2(n)被導通，進而導通電晶體T1(n)。待時脈信號線CKA上的時脈脈衝抵達時，會透過導通的電晶體T1(n)傳遞至閘極線GL(n)輸出作為閘極脈衝。當閘極線GL(n+1)上的閘極脈衝抵達時，電晶體T3(n)被導通，下拉電晶體T1(n)之控制極的電壓，用以關閉電晶體T1(n)。同樣地，當時脈信號線CK1上的時脈脈衝抵達時，電晶體T4(n)與T4a(n)被導通，下拉第n條閘極線GL(n)的電壓。
值得注意的是，雖第13A圖中新增了兩條時脈信號線CK1與CK2，用以提供時脈信號給設置於邊框區的電晶體T4(n)與T4a(n)，但本發明並不限於此。於本發明之其他實施例中，設置於邊框區的電晶體T4(n)與T4a(n)亦可如第14A圖、第15A圖與第15B圖所示耦接至時脈信號線CKB。換言之，於本發明之其他實施例中，設置於邊框區的電晶體與設置於可視區內的電晶體可耦接至相同的時脈信號線。
同本發明之第一方面之第一實施例，於本發明之第
二方面之第一實施例中，時脈信號線由第一金屬層M1形成，並且如第13A圖所示，於可視區內與閘極線平行。於本發明之其他實施例中，時脈信號線也可由其他金屬層形成。
第14A圖係顯示根據本發明之第二方面之第二實施例所述之數級驅動單元之電路圖。第14A圖與第13A圖所示之電路雷同，差別僅在於設置於邊框區的電晶體T4(n)與T4a(n)耦接至時脈信號線CKB，於設置於邊框區的電晶體T4(n+1)與T4a(n+1)耦接至時脈信號線CKA。第14B圖係顯示根據本發明之第二方面之第二實施例所述之信號波形圖。值得注意的是，第14B圖所示之信號波形亦可為第15A圖與第15B圖之電路共用。
於本發明之第二方面之第三實施例中，顯示器面板之閘極線由第一金屬層M1形成，資料線由第二金屬層M2形成，耦接電壓源VSS之電源線由第三金屬層M3形成，而時脈信號線可改為由第二金屬層M2形成，並且與資料線平行。
第15A圖係顯示根據本發明之第二方面之第三實施例所述之數級驅動單元之電路圖。為簡便說明，第15A圖僅顯示閘極驅動電路之一欄(column)驅動單元之一部分，且資料線DL(1)~DL(5)僅用以說明，而非限定本發明之範圍。
如圖所示，時脈信號線CKA/CKB與資料線平行且間隔設置。
此外，於本發明之第二方面之第四實施例，顯示器面板之閘極線由第一金屬層M1形成，資料線由第二金屬層M2形成，耦接電壓源VSS之電源線由第三金屬層M3形成，而時脈信號線可改為由第三金屬層M3形成，並且與資料線重疊。
第15B圖係顯示根據本發明之第二方面之第四實施例所述之數級驅動單元之電路圖。為簡便說明，第15B圖僅顯示閘極驅動電路之一欄(column)驅動單元之一部分，且資料線DL(1)~DL(5)僅用以說明，而非限定本發明之範圍。
如圖所示，時脈信號線CKA/CKB與耦接電壓源VSS之電源線平行且間隔設置，並且與資料線重疊。值得注意的是，為了能顯示出電晶體與時脈信號線以及電晶體與電源線之連接點，第13A圖、第14A圖、第15A圖與第15B圖中重疊設置之資料線與電源線、或者重疊設置之資料線與時脈信號線係分開繪製。然而，必須理解的是，當資料線與電源線、或者資料線與時脈信號線形成於不同的金屬層時，其佈線可於空間上重疊，使其投影區域如第7圖與第8B圖所示之重疊。此外，值得注意的是，於本發明之其他實施例中，不同的金屬層之資料線、電源線與時脈信號線之佈線可於空間上亦可不重疊，因此本發明之佈局並不限於上述的實施例。
此外，於本發明之第二方面之第五實施例，可視區內之時脈信號的數量也可如第11A圖所示增加為兩條以上，用以降低可視區內電晶體的工作週期。
此外，於本發明之第二方面之第六實施例，當驅動單元設置於邊框區之元件與設置於可視區內之元件如第13A圖所示耦接至不同的時脈信號線時，提供給設置於邊框區之元件之時脈信號的數量也可再增加，用以降低邊框區之電晶體的工作週期。
第16A圖係顯示根據本發明之第二方面之第六實施例所述之信號波形圖，此實施例為第13A圖所示之第二方面之第
一實施例多增加一條時脈信號線CK3之實施例。如圖所示，時脈信號線CK1、CK2與CK3依序提供不重疊之時脈脈衝給不同級之電晶體T4與T4a，因此，相較於第13B圖所示之實施例，設置於邊框區的電晶體(例如，電晶體T4與T4a)的工作週期可由50%降低為33%。
第16B圖係顯示根據本發明之第二方面之第六實施例所述之另一信號波形圖，此實施例為第13A圖所示之第二方面之第一實施例多增加兩條時脈信號線CK3與CK4之實施例。如圖所示，時脈信號線CK1、CK2、CK3與CK4依序提供不重疊之時脈脈衝給不同級之電晶體T4與T4a，因此，相較於第13B圖所示之實施例，設置於邊框區的電晶體(例如，電晶體T4與T4a)的工作週期可由50%降低為25%。
第16C圖係顯示根據本發明之第二方面之第六實施例所述之又另一信號波形圖，此實施例為第13A圖所示之第二方面之第一實施例多增加三條時脈信號線CK3、CK4與CK5之實施例。如圖所示，時脈信號線CK1、CK2、CK3、CK4與CK5依序提供不重疊之時脈脈衝給不同級之電晶體T4與T4a，因此，相較於第13B圖所示之實施例，設置於邊框區的電晶體(例如，電晶體T4與T4a)的工作週期可由50%降低為20%。
因此，根據於本發明之第二方面之第六實施例，邊框區的電晶體元件受到偏壓的時間可被降低，有效增加電路信賴性。
以上所示之範例。舉例而言，雖第2圖中時脈信號線CKA與CKB於可視區200內之佈局為橫向，而電源線VSS於可視區
200內之佈局為縱向，但本發明並不限於此。
第17圖係顯示根據本發明之另一實施例所述之設置於顯示器面板可視區內之閘極驅動電路架構圖。如圖所示，於此實施例中，時脈信號線CKA與CKB於可視區200內之佈局為縱向，而電源線VSS於可視區200內之佈局為橫向。
然而，無論是以橫向或縱向延伸至可視區內與驅動單元GOP相連，都無法避免時脈信號在可視區內會受到寄生電容影響導致導致驅能力不足，進而造成閘極線輸出信號嚴重衰減。
第18圖係顯示根據本發明之另一實施例所述之畫素矩陣之一區塊之佈局俯視圖。如圖所示，交錯的時脈信號線CLKA/CLKB與電源線VSS會形成寄生電容Cxcv，交錯的時脈信號線CLKA/CLKB與閘極線會形成寄生電容Cxcg，時脈信號線CLKA/CLKB通過開口區會與畫素電極會產生寄生電容Ccp，以及時脈信號線CLKA/CLKB通過開口區會與共電極會形成寄生電容Cccom，。當面板解析度愈高時，所形成的寄生電容也就愈大，導致時脈信號驅動能力變差。
第19A圖係顯示當寄生電容小時時脈信號與閘極驅動信號範例波形圖。第19B圖係顯示當寄生電容大時時脈信號與閘極驅動信號範例波形圖。如圖所示，當寄生電容大時，時脈信號的驅動能力會變差，進而造成閘極驅動信號產生嚴重的失真。
為了解決上述問題，於本發明之第三方面，提出新穎的時脈信號走線佈局架構以及新穎的時脈信號時序配置方法，以分散寄生電容對時脈信號造成的影響。
根據本發明之第三方面實施例，可視區內的驅動單
元電路可被劃分為複數個區域，例如上述之驅動單元電路區。電路區的劃分不限於縱向或橫向的劃分。各驅動單元電路區的電路配置專屬的時脈訊號線來驅動對應之驅動單元。舉例而言，於本發明之一實施例中，可視區內的第一驅動單元電路區與第二驅動單元電路區係由不同組的時脈訊號線驅動。
第20圖係顯示根據本發明之第三方面之第一實施例所述之閘極驅動電路架構圖。於此實施例中，可視區200’內的驅動單元電路被劃分為前、中、後段三個區域，例如圖中所標示之驅動單元電路區200-1包含前段驅動單元GOP_F、驅動單元電路區200-2包含中段驅動單元GOP_M以及驅動單元電路區200-3包含後段驅動單元GOP_E。各驅動單元電路區係使用不同的時脈信號驅動。例如，驅動單元電路區200-1由第一組時脈信號CKA_F與CKB_F驅動，驅動單元電路區200-2由第二組時脈信號CKA_M與CKB_M驅動，驅動單元電路區200-3由第三組時脈信號CKA_E與CKB_E驅動，用以將寄生電容平均分散到三組時脈信號線中。
第21圖係顯示根據本發明之第三方面之第一實施例所述之所述之信號波形圖。根據本發明之第三方面之概念，將不同的驅動單元電路區配置不同組的時脈信號，並且搭配時序控制晶片提供分時的時脈信號，可有效降低時脈信號線所感受到的寄生電容僅原來的三分之一。
更具體的說，不同組的時脈信號會被分配於不同的時間輸出時脈脈衝，用以驅動對應之驅動單元電路區內的驅動單元。以第20圖所示之架構為例，三組時脈信號會如第21圖所示以分時的方式，於不同的時間輸出時脈脈衝。於驅動單元電路區
200-3需運作的區間，時脈信號CKA_E與CKB_E會輸出時脈脈衝，此時，時脈信號CKA_M與CKB_M以及CKA_F與CKB_F的狀態為無輸出。例如，時脈信號CKA_M與CKB_M以及CKA_F與CKB_F之電壓位準被拉低至參考電壓VGL之位準。當驅動單元電路區200-3內的各級驅動單元依序運作完畢，驅動單元電路區200-2內的各級驅動單元會依序運作。此時，時脈信號CKA_M與CKB_M會輸出時脈脈衝，時脈信號CKA_E與CKB_E的狀態便會轉換為無輸出。例如，時脈信號CKA_E與CKB_E以及CKA_F與CKB_F之電壓位準被拉低至參考電壓VGL之位準。當驅動單元電路區200-2內的各級驅動單元依序運作完畢，驅動單元電路區200-1內的各級驅動單元會依序運作。此時，時脈信號CKA_F與CKB_F會輸出時脈脈衝，時脈信號CKA_M與CKB_M的狀態便會轉換為無輸出。例如，時脈信號CKA_E與CKB_E以及CKA_M與CKB_M之電壓位準被拉低至參考電壓VGL之位準。如此一來，時脈信號線所感受到的寄生電容僅原來的三分之一。
值得注意的是，雖於上述實施例中，為清楚闡述本發明之概念，將驅動單元電路劃分為三個區域，但本發明並不限於此。任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，例如將驅動單元電路劃分為兩個區域，或三個以上的區域。此外，驅動單元電路的劃分方式也不限於上述之前、中、後或左、中、右劃分方式。
此外，值得注意的是，雖於上述實施例中，各驅動單元電路區係耦接至兩條時脈信號線以接收對應之時脈信號，但本發明並不限於此。於本發明之其他實施例中，各驅動單元電路
區亦可如第11A圖所示分別耦接至兩條以上的時脈信號線，例如第11A圖所示之驅動單元GOP可被視為同一驅動單元電路區內的驅動單元，此驅動單元電路區內的驅動單元分別耦接至時脈信號線CKA、CKB、CKC與CKD，並可依此順序持續循環，用以降低可視區內電晶體的工作週期。
此外，值得注意的是，本發明之第三方面所介紹之概念不僅可應用於本發明之第一方面實施例所介紹之閘極驅動電路之所有元件均被設置於顯示器面板之可視區內的架構，也可應用於本發明之第二方面實施例所介紹之將閘極驅動電路之部分元件設置於顯示器面板之邊框區內的架構，包含如第13A圖所示之將設置於邊框區的電晶體與設置於可視區內的電晶體耦接至不同的時脈信號線的實施例架構、如第14A、15A與15B圖所示之將設置於邊框區的電晶體與設置於可視區內的電晶體耦接至相同的時脈信號線的實施例架構、以及第16A、16B與16C圖所示之增加提供給設置於邊框區之元件之時脈信號的數量的實施例架構。
換言之，於本發明之第三方面所提出之時脈信號時序配置方法中，結合各組時脈信號分區配置，以及各組時脈信號分配於不同的時間輸出時脈脈衝的技術，各組時脈信號僅在本身負責的驅動單元電路區需運作時有輸出，其餘時間維持其電壓在參考電壓VGL之位準而不輸出。如此一來，不僅可有效降低時脈信號線所感受到的寄生電容，更可節省功率耗損，也可降低驅動單元內電晶體元件受到偏壓的時間，有效增加電路信賴性。此外，時脈信號無輸出的時間也可避免閘極驅動信號產生不必要的漣波。例如，可避免如第22圖所示之閘極驅動信號GOUT於不須產
生脈衝的時候，會因時脈信號線CLK的時脈脈衝輸出而產生漣波2201。
申請專利範圍中用以修飾元件之“第一”、“第二”、“第三”等序數詞之使用本身未暗示任何優先權、優先次序、各元件之間之先後次序、或方法所執行之步驟之次序，而僅用作標識來區分具有相同名稱(具有不同序數詞)之不同元件。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧顯示器裝置
101‧‧‧顯示器面板
102‧‧‧輸入單元
110‧‧‧閘極驅動電路
120‧‧‧資料驅動電路
130‧‧‧畫素矩陣
140‧‧‧控制晶片
Claims (16)
- 一種顯示器面板，包括：一基板；複數資料線；複數閘極線；一電源線，耦接一電壓源；以及一閘極驅動電路，設置於該顯示器面板之一可視區內，耦接至該等閘極線與該電源線，並且根據一起始脈衝產生複數閘極驅動信號，其中該等閘極線由位於該基板上之一第一金屬層形成，該等資料線由位於該第一金屬層上方之一第二金屬層形成，該電源線由位於該第二金屬層上方之一第三金屬層形成，並且該等資料線之至少一者於該基板上之一投影區域與該電源線於該基板上之一投影區域重疊，並且其中該閘極驅動電路包括N級驅動單元，並且其中第n級驅動單元包括：一第一電晶體，具有一第一極耦接至一第一時脈信號線，以及一第二極耦接至第n條閘極線；一第二電晶體，具有一控制極與一第一極耦接至第(n-1)條閘極線，以及一第二極耦接該第一電晶體之該控制極；以及一第三電晶體，具有一控制極耦接至第(n+1)條閘極線，一 第一極耦接至該第二電晶體之該第二極，以及一第二極耦接至該電源線，其中n與N為一正整數，並且0<n≦N。
- 如申請專利範圍第1項所述之顯示器面板，更包括複數時脈信號線，耦接至該閘極驅動電路，用以提供複數時脈信號，其中該等時脈信號線由該第一金屬層形成，並且與該等閘極線平行。
- 如申請專利範圍第1項所述之顯示器面板，更包括複數時脈信號線，耦接至該閘極驅動電路，用以提供複數時脈信號，其中該等時脈信號線由該第二金屬層形成，並且該等時脈信號線與該等資料線平行。
- 如申請專利範圍第1項所述之顯示器面板，更包括複數時脈信號線，耦接至該閘極驅動電路，用以提供複數時脈信號，其中該等時脈信號線由該第三金屬層形成，該等時脈信號線與該電源線平行，並且該等資料線之至少一者於該基板上之一投影區域與該等時脈信號線之至少一者於該基板上之一投影區域重疊。
- 如申請專利範圍第1項所述之顯示器面板，其中該第n級驅動單元更包括：一第四電晶體，具有一控制極耦接至一第二時脈信號線，一第一極耦接至第n條閘極線，以及一第二極耦接至該電源線。
- 如申請專利範圍第1項所述之顯示器面板，更包括：一第四電晶體，具有一控制極耦接至一第二時脈信號線，一第一極耦接至第n條閘極線，以及一第二極耦接至該電源線，其中該第四電晶體設置於該顯示器面板之一邊框區內。
- 一種顯示器面板，包括：複數閘極線；複數時脈信號線，用以提供複數時脈信號；以及一閘極驅動電路，設置於該顯示器面板之一可視區內，耦接至該等閘極線以及該等時脈信號線，並且根據一起始脈衝產生複數閘極驅動信號，其中該等閘極線與該等時脈信號線由位於一基板上之一第一金屬層形成，並且該等閘極線與該等時脈信號線平行。
- 如申請專利範圍第7項所述之顯示器面板，更包括：一基板；一電源線，耦接一電壓源；以及複數資料線，其中該等資料線由位於該第一金屬層上方之一第二金屬層形成，該電源線由位於該第二金屬層上方之一第三金屬層形成，並且該等資料線之至少一者於該基板上之一投影區域與該電源線於該基板上之一投影區域重疊。
- 如申請專利範圍第8項所述之顯示器面板，其中該閘極驅動電路包括N級驅動單元，並且其中第n級驅動單元包括：一第一電晶體，具有一第一極耦接至一第一時脈信號線，以及一第二極耦接至第n條閘極線；一第二電晶體，具有一控制極與一第一極耦接至第(n-1)條閘極線，以及一第二極耦接該第一電晶體之該控制極；以及一第三電晶體，具有一控制極耦接至第(n+1)條閘極線，一第一極耦接至該第二電晶體之該第二極，以及一第二極耦接至該電源線，其中n與N為一正整數，並且0<n≦N。
- 如申請專利範圍第9項所述之顯示器面板，其中該第n級驅動單元更包括：一第四電晶體，具有一控制極耦接至一第二時脈信號線，一第一極耦接至第n條閘極線，以及一第二極耦接至該電源線。
- 如申請專利範圍第9項所述之顯示器面板，更包括：一第四電晶體，具有一控制極耦接至一第二時脈信號線，一第一極耦接至第n條閘極線，以及一第二極耦接至該電源線，其中該第四電晶體設置於該顯示器面板之一邊框區內。
- 一種顯示器面板，包括： 複數資料線；複數閘極線；複數時脈信號線，用以提供複數時脈信號；一電源線，耦接一電壓源；以及一閘極驅動電路，設置於該顯示器面板之一可視區內，耦接至該等閘極線、該等時脈信號線與該電源線，並且根據一起始脈衝產生複數閘極驅動信號，其中該等閘極線與該等時脈信號線由一第一金屬層形成，並且該等閘極線與該等時脈信號線平行，該等資料線由一第二金屬層形成，該電源線由一第三金屬層形成。
- 如申請專利範圍第12項所述之顯示器面板，其中該第一金屬層形成於一基板上，該第二金屬層形成於該第一金屬層上方，並且該第三金屬層形成於該第二金屬層上方，並且該等資料線之至少一者於該基板上之一投影區域與該電源線於該基板上之一投影區域重疊。
- 如申請專利範圍第12項所述之顯示器面板，其中該閘極驅動電路包括N級驅動單元，並且其中第n級驅動單元包括：一第一電晶體，具有一第一極耦接至一第一時脈信號線，以及一第二極耦接至第n條閘極線；一第二電晶體，具有一控制極與一第一極耦接至第(n-1)條閘極線，以及一第二極耦接該第一電晶體之該控制極； 以及一第三電晶體，具有一控制極耦接至第(n+1)條閘極線，一第一極耦接至該第二電晶體之該第二極，以及一第二極耦接至該電源線，其中n與N為一正整數，並且0<n≦N。
- 如申請專利範圍第14項所述之顯示器面板，其中該第n級驅動單元更包括：一第四電晶體，具有一控制極耦接至一第二時脈信號線，一第一極耦接至第n條閘極線，以及一第二極耦接至該電源線。
- 如申請專利範圍第14項所述之顯示器面板，更包括：一第四電晶體，具有一控制極耦接至一第二時脈信號線，一第一極耦接至第n條閘極線，以及一第二極耦接至該電源線，其中該第四電晶體設置於該顯示器面板之一邊框區內。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105113408A TWI582739B (zh) | 2016-04-29 | 2016-04-29 | 顯示器面板 |
| US15/487,495 US20170316730A1 (en) | 2016-04-29 | 2017-04-14 | Display panels with a gate driver circuit disposed in the active area thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105113408A TWI582739B (zh) | 2016-04-29 | 2016-04-29 | 顯示器面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI582739B true TWI582739B (zh) | 2017-05-11 |
| TW201738868A TW201738868A (zh) | 2017-11-01 |
Family
ID=59367469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105113408A TWI582739B (zh) | 2016-04-29 | 2016-04-29 | 顯示器面板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20170316730A1 (zh) |
| TW (1) | TWI582739B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI726564B (zh) * | 2019-12-31 | 2021-05-01 | 財團法人工業技術研究院 | 具備閘極驅動器的畫素陣列及矩陣式感測器陣列 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI637371B (zh) * | 2017-12-28 | 2018-10-01 | 友達光電股份有限公司 | 移位暫存電路 |
| CN110444138B (zh) * | 2018-05-03 | 2023-04-11 | 瀚宇彩晶股份有限公司 | 栅极驱动电路及显示面板 |
| TWI677864B (zh) * | 2018-06-28 | 2019-11-21 | 友達光電股份有限公司 | 顯示裝置 |
| US10964244B2 (en) * | 2018-09-04 | 2021-03-30 | Sharp Kabushiki Kaisha | Display device |
| JP7256622B2 (ja) * | 2018-09-26 | 2023-04-12 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN109599031B (zh) * | 2018-12-13 | 2021-03-26 | 合肥鑫晟光电科技有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN111754945B (zh) * | 2019-03-29 | 2021-12-28 | 合肥鑫晟光电科技有限公司 | 用于控制显示装置的驱动的方法、装置和显示装置 |
| CN110473883B (zh) * | 2019-08-21 | 2021-01-01 | 深圳市华星光电技术有限公司 | 阵列基板及oled显示装置 |
| WO2021091570A1 (en) * | 2019-11-08 | 2021-05-14 | Google, Llc | Display with discrete gate-in-panel circuitry |
| US20220139304A1 (en) * | 2020-11-02 | 2022-05-05 | Innolux Corporation | Light emitting device and light emitting unit |
| GB2609580A (en) * | 2021-01-13 | 2023-02-08 | Boe Technology Group Co Ltd | Display substrate and preparation method therefor, and display device |
| KR20220129694A (ko) * | 2021-03-16 | 2022-09-26 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 포함하는 타일형 표시 장치 |
| KR20220132718A (ko) * | 2021-03-23 | 2022-10-04 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 포함하는 타일형 표시 장치 |
| WO2023245563A1 (zh) * | 2022-06-23 | 2023-12-28 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120162179A1 (en) * | 2009-09-25 | 2012-06-28 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US20130321499A1 (en) * | 2012-05-31 | 2013-12-05 | Samsung Display Co., Ltd. | Display panel |
| US20150310821A1 (en) * | 2014-04-25 | 2015-10-29 | Samsung Display Co. Ltd. | Display device |
| TW201543461A (zh) * | 2014-04-28 | 2015-11-16 | Sharp Kk | 主動型矩陣基板、及包含其之顯示裝置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW554638B (en) * | 2000-05-12 | 2003-09-21 | Semiconductor Energy Lab | Light emitting device |
| US20060056267A1 (en) * | 2004-09-13 | 2006-03-16 | Samsung Electronics Co., Ltd. | Driving unit and display apparatus having the same |
| JP2006338139A (ja) * | 2005-05-31 | 2006-12-14 | Seiko Epson Corp | 基準クロック生成回路、電源回路、駆動回路及び電気光学装置 |
| JP5299730B2 (ja) * | 2006-10-13 | 2013-09-25 | Ｎｌｔテクノロジー株式会社 | 表示装置 |
| KR101427587B1 (ko) * | 2008-01-25 | 2014-08-07 | 삼성디스플레이 주식회사 | 액정패널유닛, 디스플레이장치 및 그 제조방법 |
| JP5682385B2 (ja) * | 2011-03-10 | 2015-03-11 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| KR20160002511A (ko) * | 2014-06-30 | 2016-01-08 | 삼성디스플레이 주식회사 | 표시장치 |
| CN107003581B (zh) * | 2014-11-21 | 2020-11-13 | 夏普株式会社 | 有源矩阵基板及显示面板 |
| US10025413B2 (en) * | 2015-08-31 | 2018-07-17 | Lg Display Co., Ltd. | Display panel with conductive lines under thin-film transistors |
| US9772708B2 (en) * | 2015-12-18 | 2017-09-26 | Lg Display Co., Ltd. | Display device with asymmetric masking layer |
| KR102479918B1 (ko) * | 2016-04-05 | 2022-12-22 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2016
- 2016-04-29 TW TW105113408A patent/TWI582739B/zh not_active IP Right Cessation
-
2017
- 2017-04-14 US US15/487,495 patent/US20170316730A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120162179A1 (en) * | 2009-09-25 | 2012-06-28 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US20130321499A1 (en) * | 2012-05-31 | 2013-12-05 | Samsung Display Co., Ltd. | Display panel |
| US20150310821A1 (en) * | 2014-04-25 | 2015-10-29 | Samsung Display Co. Ltd. | Display device |
| TW201543461A (zh) * | 2014-04-28 | 2015-11-16 | Sharp Kk | 主動型矩陣基板、及包含其之顯示裝置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI726564B (zh) * | 2019-12-31 | 2021-05-01 | 財團法人工業技術研究院 | 具備閘極驅動器的畫素陣列及矩陣式感測器陣列 |
| US11100880B2 (en) | 2019-12-31 | 2021-08-24 | Industrial Technology Research Institute | Pixel array with gate driver and matrix sensor array |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170316730A1 (en) | 2017-11-02 |
| TW201738868A (zh) | 2017-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI582739B (zh) | 顯示器面板 | |
| JP7235422B2 (ja) | 半導体装置 | |
| US10074330B2 (en) | Scan driver and display panel using the same | |
| US9779680B2 (en) | Shift register unit, gate driving circuit and display apparatus | |
| US10431143B2 (en) | Shift register, driving method thereof, gate driving circuit and display device | |
| JP6105725B2 (ja) | 静電容量方式のインセル型タッチスクリーンパネル及び表示装置 | |
| US11156882B2 (en) | Circuit substrate, display device and driving method | |
| US10796654B2 (en) | Switching circuit, control circuit, display device, gate driving circuit and method | |
| CN107331295B (zh) | 显示器面板 | |
| JP2003076346A (ja) | 液晶表示装置 | |
| US10896654B2 (en) | GOA circuit and liquid crystal display device | |
| JP2018513400A (ja) | 酸化物半導体薄膜トランジスタに基づくｇｏａ回路 | |
| WO2015100967A1 (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
| US10665194B1 (en) | Liquid crystal display device and driving method thereof | |
| US10446070B2 (en) | Display device, scan driver, and method of manufacturing the same | |
| US10559242B2 (en) | Shift register, driving method thereof, gate line integrated driving circuit and display device | |
| WO2014172965A1 (zh) | 移位寄存器单元、栅极驱动电路及阵列基板 | |
| WO2016165550A1 (zh) | 触控驱动单元和电路、显示面板及显示装置 | |
| US10459263B2 (en) | Display panel and borderless type display including the same | |
| KR20140086192A (ko) | 쉬프트 레지스터와 이의 구동방법 | |
| US20150161958A1 (en) | Gate driver | |
| US20120032941A1 (en) | Liquid crystal display device with low power consumption and method for driving the same | |
| WO2019223550A1 (zh) | 移位寄存器、栅极驱动电路和显示装置 | |
| WO2020168491A1 (zh) | 移位寄存电路、驱动电路、显示装置及驱动方法 | |
| WO2020147045A1 (zh) | 移位寄存器、其驱动方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |